[go: up one dir, main page]

CN111149351A - 固态成像元件和固态成像装置 - Google Patents

固态成像元件和固态成像装置 Download PDF

Info

Publication number
CN111149351A
CN111149351A CN201880062822.9A CN201880062822A CN111149351A CN 111149351 A CN111149351 A CN 111149351A CN 201880062822 A CN201880062822 A CN 201880062822A CN 111149351 A CN111149351 A CN 111149351A
Authority
CN
China
Prior art keywords
charge
signal
photoelectric conversion
pixel
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880062822.9A
Other languages
English (en)
Other versions
CN111149351B (zh
Inventor
苏拉娅·希里尼
上野贵久
半泽克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111149351A publication Critical patent/CN111149351A/zh
Application granted granted Critical
Publication of CN111149351B publication Critical patent/CN111149351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

为了对捕捉的图像内的任意定义区域执行曝光控制，二维排列的像素阵列中的每个固态成像元件设置有选择信号端子、光电转换单元和电荷保持单元。选择信号端子接收由像素阵列中的像素地址指定的选择信号。光电转换单元根据选择信号产生对应于入射光的电荷，并存储电荷。电荷保持单元在预定时间保持存储在光电转换单元中的电荷。

Description

固态成像元件和固态成像装置
技术领域
本技术涉及一种固态成像元件。具体地，本技术涉及一种固态成像元件和一种固态成像装置，包括根据入射光产生并存储电荷的光电转换部。
背景技术
当执行图像处理等时，存在以图像中的特定区域为焦点来执行处理的情况。这种情况下的该区域称为感兴趣区域(ROI)。存在多个感兴趣区域设置在图像中的情况，并且还存在多个感兴趣区域彼此重叠的情况。在这种情况下，单独处理那些感兴趣的区域，因此希望独立地控制曝光量和分辨率。通常，在滚动快门系统中，以一行为单位执行快门操作；并且在全局快门系统中，对所有像素集体执行快门操作。相反，提出了一种技术，其中，仅成像称为窗口读取的驱动模式裁剪的选定区域所需的区域(例如，参见专利文献1)。
引文目录
专利文献
专利文献1：日本专利申请公开号2011-101159
发明内容
本发明要解决的问题
在上述现有技术中，根据显示帧的大小，通过在读取像素数据的情况下改变疏化率来改变分辨率。然而，在这种现有技术中，以行为单位执行疏化，因此难以控制任意区域的曝光。
鉴于这种情况，开发了本技术，并且期望对要捕捉的图像中的任意区域执行曝光控制。
问题的解决方案
已经实现了本技术来解决上述问题，并且根据第一方面，提供了一种固态成像元件，包括：选择信号端子，被配置为接收由二维排列的像素阵列中的像素地址指定的选择信号；光电转换部，被配置为根据入射光产生电荷，并根据选择信号存储电荷；以及电荷保持部，被配置为在规定的时间保持存储在光电转换部中的电荷。这提供了根据选择信号以像素为单位控制要存储在光电转换部中的电荷的作用。
此外，根据第一方面，电荷释放部可以被配置为根据选择信号释放存储在光电转换部中的电荷。这提供了根据选择信号以像素为单位控制存储在光电转换部中的电荷的释放的作用。
此外，根据第一方面，选择信号可以包括第一解码信号和第二解码信号，第一解码信号示出像素阵列中水平地址的解码结果，第二解码信号示出像素阵列中垂直地址的解码结果，并且在第一解码信号和第二解码信号都有效的情况下，电荷释放部可释放存储在光电转换部中的电荷。这提供了根据第一和第二解码信号以像素为单位控制存储在光电转换部中的电荷的释放的作用。
此外，根据第一方面，电荷释放部可以包括：第一晶体管，其中，电源连接到第一晶体管的一端，并且在第一解码信号有效的情况下第一晶体管导通；以及第二晶体管，第二晶体管串联连接在第一晶体管和光电转换部之间，并且在第二解码信号有效的情况下第二晶体管导通。这提供了在第一和第二解码信号有效的情况下释放存储在光电转换部中的电荷的作用。
此外，根据第一方面，电荷释放部可以包括：第一晶体管，其中，第一解码信号和第二解码信号中的一者连接到第一晶体管的栅极，第一解码信号和第二解码信号中的另一者连接到第一晶体管的漏极，在第一解码信号和第二解码信号都有效的情况下，第一晶体管从源极提供有效信号；以及第二晶体管，串联连接在电源和光电转换部之间，并且在从第一晶体管的源极提供有效信号的情况下第二晶体管导通。这提供了一种作用，其中，在避免从扩散层泄漏电荷的同时，在第一和第二解码信号有效的情况下，释放存储在光电转换部中的电荷。
此外，根据第一方面，电荷释放部可以包括串联连接在电源和光电转换部之间的晶体管，其中，第一解码信号和第二解码信号中的一者连接到晶体管的第一栅极，第一解码信号和第二解码信号中的另一者连接到晶体管的第二栅极，并且在第一解码信号和第二解码信号都有效的情况下晶体管导通。这提供了在第一和第二解码信号有效的情况下，使用双栅极释放存储在光电转换部中的电荷的作用。
此外，根据第一方面，固态成像元件可以包括：第一芯片，包括选择信号端子、光电转换部和电荷保持部；以及第二芯片，包括电荷释放部，并且第二芯片堆叠在第一芯片上。这提供了电荷保持部和电荷释放部形成在不同芯片上的作用。
此外，根据第一方面，固态成像元件可以还包括：电荷/电压转换部，被配置为存储电荷保持部中保持的电荷，以便将电荷转换成电压；以及彼此串联连接的第一传输晶体管和第二传输晶体管，并且第一传输晶体管和第二传输晶体管被配置为将电荷保持部中保持的电荷传输到电荷/电压转换部，其中，电荷保持部可以与第一传输晶体管的扩散层一体形成。这提供了抑制暗电流的作用。
此外，根据第一方面，固态成像元件可以包括多个像素，每个像素包括选择信号端子、光电转换部和电荷保持部，并且固态成像元件还可以包括电荷/电压转换部，电荷/电压转换部被配置为存储多个像素中每一者的电荷保持部中保持的电荷，以便将电荷转换成电压。这提供了电荷/电压转换部由多个像素共享的作用。
此外，根据第一方面，固态成像元件可以还包括：电荷重置部，被配置为重置存储在电荷/电压转换部中的电荷。此外，固态成像元件还可以包括：信号放大部，被配置为放大存储在电荷/电压转换部中的电荷，并且信号放大部输出与电荷相应的电平的像素信号。
此外，根据本技术的第二方面，提供了一种固态成像装置，包括：像素阵列，在像素阵列中，二维排列多个像素，每个像素被配置为将入射光转换成像素信号；曝光控制电路，被配置为提供指定多个像素中的一者的选择信号，并且曝光控制电路控制所指定的像素中的曝光；以及读取电路，被配置为从多个像素中的每一者读取像素信号，其中，多个像素中的每一者包括：选择信号端子，被配置为接收选择信号；光电转换部，被配置为根据入射光产生并存储电荷；电荷释放部，被配置为根据选择信号释放存储在光电转换部中的电荷；电荷保持部，被配置为在规定的时间保持存储在光电转换部中的所述电荷；以及电荷/电压转换部，被配置为存储电荷保持部中保持的电荷，以便将电荷转换为作为电压信号的像素信号。这提供了根据选择信号以像素为单位控制存储在像素阵列中的像素的光电转换部中的电荷的释放的作用。
此外，根据第二方面，曝光控制电路可以包括解码器，每个解码器被配置为解码像素阵列中像素地址的水平方向和垂直方向上的每个位置，并且曝光控制电路可基于解码的结果提供选择信号。这提供了根据解码结果以像素为单位控制存储在光电转换部中的电荷的释放的作用。
此外，根据第二方面，曝光控制电路可以为像素阵列中的每个特定区域提供选择信号。这提供了以区域为单位控制存储在光电转换部中的电荷的释放的步骤。
此外，根据第二方面，在特定区域重叠的部分中，曝光控制电路可以执行与特定区域一致的控制，在该特定区域中，电荷累积到光电转换部的时间较短。这提供了以下作用，其中，在区域重叠的部分中，与电荷累积到光电转换部的时间较短的区域一致地执行曝光控制。
本发明的效果
根据本技术的实施方式，提供了一种极好的效果，其中，可以对要捕捉的图像中的任意区域执行曝光控制。注意，此处描述的效果不一定受限，并且可以是本公开中描述的任何效果。
附图说明
图1是示出本技术的实施方式中的固态成像装置的配置的示例的示图。
图2是示出本技术的实施方式中的曝光控制电路70和像素100之间的关系的示例的示图。
图3是示出本技术的第一实施方式中的像素100的电路配置的示例的示图。
图4是示出本技术的第一实施方式中的像素100的平面图的示例的示图。
图5是示出本技术的第一实施方式中的像素100的截面图的示例的示图。
图6是示出在本技术的实施方式中设想的感兴趣区域ROI的示例的示图。
图7是示出在本技术的实施方式中的信号和每个区域的累积时间之间的关系的示例的示图。
图8是示出在本技术的实施方式中的从像素100读取的时间的示例的示图。
图9是示出本技术的第一实施方式的第一变形例中的像素100的电路配置的示例的示图。
图10是示出本技术的第一实施方式的第一变形例中的像素100的平面图的示例的示图。
图11是示出本技术的第一实施方式的第一变形例中的像素100的截面图的示例的示图。
图12是示出本技术的第一实施方式的第二变形例中的像素100的电路配置的示例的示图。
图13是示出本技术的第二实施方式中的像素100的电路配置的示例的示图。
图14是示出本技术的第二实施方式中的像素100的平面图的示例的示图。
图15是示出本技术的第二实施方式中的像素100的截面图的示例的示图。
图16是示出本技术的第二实施方式中的像素100的平面图的另一示例的示图。
图17是示出本技术的第二实施方式的变形例中的像素100的电路配置的示例的示图。
图18是示出本技术的第二实施方式的变形例中的像素100的平面图的示例的示图。
图19是示出本技术的第三实施方式中的像素100的电路配置的示例的示图。
图20是示出本技术的第三实施方式中的像素100的平面图的示例的示图。
图21是示出本技术的第三实施方式中的像素100的截面图的示例的示图。
图22是示出在本技术的实施方式中的固态成像装置形成在一个基板上的情况下的外观视图的示例的示图。
图23是示出基于背面照明类型的固态成像装置的截面结构的示例的示图。
图24是示出在本技术的实施方式中的固态成像装置形成在两个基板上的情况下的外观视图的示例的示图。
图25是示出本技术的第四实施方式中的像素100的电路配置的示例的示图。
图26是示出本技术的第四实施方式中的像素100的平面图的示例的示图。
具体实施方式
以下是用于实现本技术的模式的描述(该模式将在下文中称为实施方式)。将按照以下顺序进行描述。
1.第一实施方式(通过二维地址使两个晶体管导通的示例)
2.第二实施方式(通过二维地址的逻辑积使一个晶体管导通的示例)
3.第三实施方式(二维地址输入到一个晶体管的不同栅极以使晶体管导通的示例)
4.第四实施方式(分成堆叠芯片的示例)
<1.第一实施方式>
[固态成像装置]
图1是示出本技术的实施方式中的固态成像装置的配置的示例的示图。固态成像装置包括像素阵列10和外围电路部分。外围电路部分包括垂直驱动电路20、水平驱动电路30、系统控制电路40、列信号处理电路50、输出电路60和曝光控制电路70。注意，垂直驱动电路20、水平驱动电路30、系统控制电路40、列信号处理电路50和输出电路60是根据本技术的实施方式的读取电路的示例。
像素阵列10是均包括光电转换部的多个像素100以二维阵列形式排列的像素阵列。如稍后描述的，像素100包括例如用作光电转换部的光电二极管和多个像素晶体管。
垂直驱动电路20以行为单位驱动像素100。垂直驱动电路20包括例如移位寄存器。垂直驱动电路20选择像素驱动互连，并且向选择的像素驱动互连提供用于驱动像素100的脉冲。由此，垂直驱动电路20以行为单位在垂直方向上依次选择性地扫描像素阵列10的像素100，并且经由垂直信号线(VSL)109基于根据像素100的光电转换部中的入射光产生的信号电荷输出像素信号。
水平驱动电路30以列为单位驱动列信号处理电路50。水平驱动电路30包括例如移位寄存器。水平驱动电路30依次输出水平扫描脉冲，从而一个接一个地选择所有列信号处理电路50，并且使得像素信号从每个列信号处理电路50输出到水平信号线59。
系统控制电路40控制固态成像装置中的读取处理。系统控制电路40接收命令操作模式等的数据和输入时钟，并且输出诸如固态成像装置的内部信息等数据。即，基于垂直同步信号、水平同步信号和主时钟，系统控制电路40生成时钟信号和控制信号，用作垂直驱动电路20、列信号处理电路50、水平驱动电路30等的每个操作的标准。然后，系统控制电路40将这些信号输入到垂直驱动电路20、列信号处理电路50、水平驱动电路30等。
列信号处理电路50被放置用于例如每列像素100，并且基于像素列对从一行的像素100经由垂直信号线109输出的信号执行信号处理，例如，去噪。即，列信号处理电路50执行信号处理，例如，用于去除像素100特有的固定模式噪声的相关双采样(CDS)、信号放大和模数(A/D)转换。注意，在列信号处理电路50的输出级中，未示出的水平选择开关连接在通向水平信号线59的部分中。
输出电路60对经由水平信号线59从每个列信号处理电路50依次提供的信号执行信号处理，并输出处理后的信号。在这种情况下，输出电路60缓冲从列信号处理电路50发送的信号。此外，输出电路60可以基于从列信号处理电路50发送的信号执行黑电平调整、列变化校正、各种数字信号处理等。
曝光控制电路70控制像素阵列10的多个像素100中的曝光。曝光控制电路70向每个像素100提供指定像素阵列10中的多个像素100中的一个的选择信号，并以像素100为单位执行曝光控制。参考下一附图描述曝光控制电路70和像素100之间的连接关系。
图2是示出本技术的实施方式中曝光控制电路70和像素100之间的关系的示例的示图。
曝光控制电路70包括水平地址解码器71和垂直地址解码器72。水平地址解码器71是对像素阵列10中的像素地址在水平方向上的位置进行解码的解码器。水平地址解码器71的输出作为水平地址信号OFGx提供给像素100。注意，水平地址也称为列地址。
垂直地址解码器72是对像素阵列10中的像素地址在垂直方向上的位置进行解码的解码器。垂直地址解码器72的输出作为垂直地址信号OFGy提供给像素100。注意，垂直地址也称为行地址。
每个像素100包括用于接收水平地址信号OFGx和垂直地址信号OFGy的端子。因此，像素100可以从曝光控制电路70接收以像素为单位的曝光控制。注意，水平地址信号OFGx和垂直地址信号OFGy是根据本技术的实施方式的选择信号的示例。
[电路配置]
图3是示出本技术的第一实施方式中的像素100的电路配置的示例的示图。
像素100包括光电转换部120、第一电荷传输部130、电荷保持部140、第二电荷传输部150、电荷/电压转换部160、电荷重置部170、信号放大部180、像素选择部190以及电荷释放部111和112。此外，像素100包括接收水平地址信号OFGx和垂直地址信号OFGy的选择信号端子110。
光电转换部120例如是pn结光电二极管(PD)，并且根据入射光的量产生和存储电荷。注意，光电转换部120可以是嵌入式结构。
第一电荷传输部130根据传输信号TRM将存储在光电转换部120中的电荷传输到电荷保持部140。如果施加到第一电荷传输部130的传输信号TRM变得有效(H电平)，则第一电荷传输部130进入导通状态，并且存储在光电转换部120中的电荷传输到电荷保持部140。注意，同样在以下描述中，指示有效性的电势电平称为H电平；这些电平可以由公共信号线提供，或者其中的至少一个可以单独提供。
电荷保持部140是在第一电荷传输部130的漏极和第二电荷传输部150的源极之间形成的扩散区域MEM的电容。电荷保持部140保持从第一电荷传输部130传输的电荷。
第二电荷传输部150根据传输信号TRG将电荷保持部140中保持的电荷传输到电荷/电压转换部160。如果施加到第二电荷传输部150的传输信号TRG变得有效(H电平)，则第二电荷传输部150进入导通状态，并且电荷保持部140中保持的电荷传输到电荷/电压转换部160。
电荷/电压转换部160是在第二电荷传输部150的漏极和电荷重置部170的源极之间形成的浮动扩散(FD)电容。电荷/电压转换部160存储从第二电荷传输部150传输的电荷。
电荷重置部170根据重置信号RST重置存储在电荷/电压转换部160中的电荷。如果施加到电荷重置部170的重置信号RST变得有效(H电平)，则电荷重置部170进入导通状态，并且重置存储在电荷/电压转换部160中的电荷。
信号放大部180放大存储在电荷/电压转换部160中的电荷，并输出与电荷相应的电平的像素信号。信号放大部180的栅电极连接到电荷/电压转换部160，漏极连接到电源电压VDD；并且放大和读取通过光电转换部120中的光电转换获得的电荷。
像素选择部190选择像素阵列10中的一个像素100。像素选择部190连接在信号放大部180的源极和垂直信号线109之间，并且选择信号SEL提供给像素选择部190的栅电极。如果选择信号SEL变得有效(H电平)，则像素选择部190进入导通状态，并且像素进入所谓的选择状态。如果像素被设置为选择状态，则从信号放大部180输出的信号经由垂直信号线109读出到列信号处理电路50。
电荷释放部111和112根据水平地址信号OFGx和垂直地址信号OFGy释放存储在光电转换部120中的电荷。如果施加到电荷释放部111的垂直地址信号OFGy变得有效(H电平)，并且进一步施加到电荷释放部112的水平地址信号OFGx变得有效(H电平)，则两个部都进入导通状态。由此，经由电源电压VDD释放存储在光电转换部120中的电荷。
如上所述，已经以像素为基础从曝光控制电路70提供水平地址信号OFGx和垂直地址信号OFGy；由此，可以以像素为基础执行存储在光电转换部120中的电荷的释放控制。从执行电荷释放的时间到传输信号TRM变得有效(H电平)并传输到电荷保持部140的时间的时段是光电转换部120的累积时间。传输到电荷保持部140的时间在整个图像中是相同的；因此，可以通过执行电荷释放的时间来选择性地控制累积时间。
[电路布局]
图4是示出本技术的第一实施方式中的像素100的平面图的示例的示图。图5是示出本技术的第一实施方式中的像素100的截面图的示例的示图。此处，图5示出了沿着图4中的虚线截取的横截面。
在该像素100中，电荷释放部111和112、第一电荷传输部130、第二电荷传输部150、电荷重置部170、信号放大部180和像素选择部190围绕作为中心的光电转换部120放置。这些周围部中的每一个包括例如金属氧化物半导体场效应晶体管(MOSFET)，其中，氧化物绝缘膜形成在栅电极下方。
电源电压VDD连接到电荷释放部111的漏极。电荷释放部111和112串联连接，并且扩散层119存在于两者之间。如果施加到电荷释放部111的垂直地址信号OFGy变得有效(H电平)，并且此外施加到电荷释放部112的垂直地址信号OFGx变得有效(H电平)，则这两者都进入导通状态。由此，经由电源电压VDD释放存储在光电转换部120中的电荷。
电荷保持部140形成在第一电荷传输部130的漏极和第二电荷传输部150的源极之间。如果施加到第一电荷传输部130的传输信号TRM变得有效(H电平)，则第一电荷传输部130进入导通状态，并且存储在光电转换部120中的电荷传输到电荷保持部140。
电荷/电压转换部160形成在第二电荷传输部150的漏极和电荷重置部170的源极之间。如果施加到第二电荷传输部150的传输信号TRG变得有效(H电平)，则第二电荷传输部150进入导通状态，并且电荷保持部140中保持的电荷传输到电荷/电压转换部160。
[曝光控制]
图6是示出在本技术的实施方式中设想的感兴趣区域ROI的示例的示图。
在该示例中，图像中的区域A(11)和区域B(12)被视为感兴趣区域ROI，并且两者重叠的部分被定义为区域C(13)。区域A是从左上方的坐标(xi，yi)到右下方的坐标(xm，ym)的矩形区域。区域B是从左上方坐标(xk，yk)到右下方坐标(xr，yr)的矩形区域。在区域C中发生这两个区域的重叠，区域C是从左上方的坐标(xk，yk)到右下方的坐标(xm，ym)的矩形区域。
此处，假设在区域A中，以高分辨率执行成像，同时用于曝光的累积时间被设置得较长。另一方面，假设在区域B中，以低分辨率执行成像，同时用于曝光的累积时间被设置得较短。在这种情况下，这两个区域重叠的区域C的累积时间由区域B的累积时间进行速率确定。
图7是示出在本技术的实施方式中的信号和每个区域的累积时间之间的关系的示例的示图。在图中，在右方显示时间的流逝。
图中的“a”示出了区域A中的定时。落在区域A下的从坐标(xi，yi)到(xm，ym)的每个像素的水平地址信号OFGx和垂直地址信号OFGy在直到定时T1的时间段内是有效的(H电平)。由此，释放直到该时间点存储在光电转换部120中的电荷。此后，如果施加到第一电荷传输部130的传输信号TRM在定时T3变得有效(H电平)，则第一电荷传输部130进入导通状态。由此，在从定时T1到定时T3的累积时间中存储在光电转换部120中的电荷传输到电荷保持部140。
图中的“b”示出了区域B中的定时。首先，与区域A重叠的从坐标(xk，yk)到(xm，ym)的每个像素的水平地址信号OFGx和垂直地址信号OFGy在直到定时T1的时间段内是有效的(H电平)。由此，释放直到该定时点存储在光电转换部120中的电荷。此外，从整个区域B的坐标(xk，yk)到(xr，yr)的每个像素的水平地址信号OFGx和垂直地址信号OFGy在直到定时T2的时段中再次有效(H电平)。由此，释放直到该定时点存储在光电转换部120中的电荷。此后，如果施加到第一电荷传输部130的传输信号TRM在定时T3变得有效(H电平)，则第一电荷传输部130进入导通状态。由此，在从定时T2到定时T3的累积时间中存储在光电转换部120中的电荷传输到电荷保持部140。
图中的“c”示出了区域C中的定时。首先，类似于其他区域，与区域A重叠的从坐标(xk，yk)到(xm，ym)的每个像素的水平地址信号OFGx和垂直地址信号OFGy在直到定时T1的时段中是有效的(H电平)，并且释放存储在光电转换部120中的电荷。此外，从整个区域C的坐标(xk，yk)到(xm，ym)的每个像素的水平地址信号OFGx和垂直地址信号OFGy在直到定时T2的时段中再次有效(H电平)。由此，释放直到该定时点存储在光电转换部120中的电荷。此后，如果施加到第一电荷传输部130的传输信号TRM在定时T3变得有效(H电平)，则第一电荷传输部130进入导通状态。由此，在从定时T2到定时T3的累积时间中存储在光电转换部120中的电荷传输到电荷保持部140。
因此，传输信号TRM变得有效(H电平)并且第一电荷传输部130进入导通状态的定时对于所有像素是公共的；另一方面，释放存储在光电转换部120中的电荷的定时由曝光控制电路70基于像素来控制。
图8是示出在本技术的实施方式中从像素100读取的定时的示例的示图。该图示出了xk至xm的水平地址信号OFGx范围内的读取定时；并且在右方示出时间的流逝，在向下的方向上示出垂直地址。
如上所述，基于像素来控制光电转换部120中用于曝光的累积时间。在该图中，电荷最终释放的定时显示为“快门”。另一方面，存储在光电转换部120中的电荷传输到电荷保持部140的定时显示为“传输”。
此后，保持在电荷保持部140中的电荷传输到电荷/电压转换部160，然后以行为单位读取，并经由垂直信号线109提供给列信号处理电路50。在本示例中，以高分辨率读取，直到垂直地址yk。另一方面，在垂直地址yk处或之后，设想低分辨率，并且在插入未被执行读取的行的同时，执行通过疏化读取。在图中，显示传送后读取的线在垂直地址yk处或之后是连续的；然而，在实践中，尽管该线在时间上是连续的，但是由于通过疏化读取，该线在地址方向上是不连续的。注意，这是一个示例，并且可以以高分辨率或低分辨率读取区域C。
因此，根据本技术的第一实施方式，通过用垂直地址信号OFGy和水平地址信号OFGx控制电荷释放部111和112，可以以像素为单位执行用于曝光的累积控制。因此，可以对图像中的每个任意区域执行曝光控制。
[变形例]
图9是示出本技术的第一实施方式的第一变形例中的像素100的电路配置的示例的示图。
在上述第一实施方式中，假设电荷保持部140与第一电荷传输部130的漏极分开形成。相反，在该变形例中，假设电荷保持部140与第一电荷传输部130的漏极的扩散层一体形成。其他方面类似于上述第一实施方式。
图10是示出本技术的第一实施方式的第一变形例中的像素100的平面图的示例的示图。图11是示出本技术的第一实施方式的第一变形例中的像素100的截面图的示例的示图。此处，图11示出了沿着图10中的虚线截取的横截面。
如上所述，电荷保持部140是所谓的嵌入式存储器，其与第一电荷传输部130的漏极的扩散层一体形成。在本文中，假设电荷/电压转换部160和电荷保持部140的漏极具有n型。在这种情况下，如果施加到第二电荷传输部150的栅电极的传输信号TRG变得有效(H电平)，则沟道151形成在p型半导体的表面上，并且传输电荷。通过这种结构，抑制暗电流，并且可以获得良好的图像质量。
图12是示出本技术的第一实施方式的第二变形例中的像素100的电路配置的示例的示图。
在第二变形例中，第一电荷传输部130分成两个电荷传输部131和132。在这种情况下，如果输入到两个电荷传输部131和132的栅极的传输信号TRM1和TRM2都变得有效(H电平)，则电荷传输部131和132进入导通状态，并且存储在光电转换部120中的电荷传输到电荷保持部140。因此，通过分别控制输入到两个电荷传输部131和132的栅极的传输信号TRM1和TRM2，可以高效地传输电荷。此外，与包括一个电荷传输部的情况相比，保持了存储器的杂质浓度相等，因此获得了提高产量的效果。
<2.第二实施方式>
在上述第一实施方式中，通过串联连接电荷释放部111和112来检测水平地址信号OFGx和垂直地址信号OFGy的状态。如上所述，扩散层119存在于电荷释放部111和112之间。因此，如果当垂直地址信号OFGy无效(L电平)时，水平地址信号OFGx变得有效(H电平)，则电荷可能经由扩散层119的电容而泄漏，并且信噪比(信噪比)可能恶化。因此，在第二实施方式中，接收水平地址信号OFGx和垂直地址信号OFGy的晶体管集成为一体，以便消除在第一实施方式中的扩散层119。
[电路配置]
图13是示出本技术的第二实施方式中的像素100的电路配置的示例的示图。
第二实施方式中的像素100包括电荷释放部113和114，来代替第一实施方式的电荷释放部111和112。其他的配置类似于上述第一实施方式的配置。
电荷释放部113是晶体管，其中，垂直地址信号OFGy连接到栅极，水平地址信号OFGx连接到漏极。因此，当水平地址信号OFGx和垂直地址信号OFGy都有效(H电平)时，电荷释放部113将源极设置为有效(H电平)，并且在其他时间将源极设置为无效(L电平)。即，电荷释放部113产生水平地址信号OFGx和垂直地址信号OFGy的逻辑乘积。电荷释放部113的源极连接到电荷释放部114的栅极，并且由从电荷释放部113的源极提供的信号控制电荷释放部114的导通。
电荷释放部114是根据从电荷释放部113的源极提供的信号而导通的晶体管。电荷释放部114串联连接在电源电压VDD和光电转换部120之间，并且如果从电荷释放部113的源极提供的信号变得有效(H电平)，则电荷释放部114进入导通状态。由此，经由电源电压VDD释放存储在光电转换部120中的电荷。另一方面，如果水平地址信号OFGx和垂直地址信号OFGy中的任何一个无效(L电平)，则电荷释放部114不进入导通状态。
注意，尽管在上述示例中，垂直地址信号OFGy连接到电荷释放部113中的栅极，水平地址信号OFGx连接到电荷释放部113中的漏极，但是可以相反地连接。即，也可以将水平地址信号OFGx连接到电荷释放部113的栅极，并将垂直地址信号OFGy连接到电荷释放部113的漏极。
[电路布局]
图14是示出本技术的第二实施方式中的像素100的平面图的示例的示图。图15是示出本技术的第二实施方式中的像素100的截面图的示例的示图。此处，图15示出了沿着图14中的虚线截取的横截面。
在第二实施方式中的像素100中，电荷释放部113和114、第一电荷传输部130、第二电荷传输部150、电荷重置部170、信号放大部180和像素选择部190围绕作为中心的光电转换部120放置。
在电荷释放部113中，水平地址信号OFGx连接到漏极，垂直地址信号OFGy连接到栅极。电源电压VDD提供给电荷释放部114的一端。电荷释放部113的源极的触点103和电荷释放部114的栅极的触点104经由金属互连105连接在一起。
图16是示出本技术的第二实施方式中的像素100的平面图的另一示例的示图。
在该示例中，电荷释放部113和114以及第一电荷传输部130以光电转换部120为中心放置。此外，第二电荷传输部150和电荷重置部170放置在面向光电转换部120的方向上，并且放置信号放大部180和像素选择部190。
与上述示例不同，电荷重置部170的漏极和信号放大部180的漏极经由金属互连107连接在一起。注意，在其他附图中，省略了电荷/电压转换部160和信号放大部180的栅极之间的金属互连106的图示，并且金属互连106没有特别不同。
注意，用于控制曝光累积时间的垂直地址信号OFGy和水平地址信号OFGx类似于上述第一实施方式，因此省略了曝光控制的详细描述。
因此，根据本技术的第二实施方式，通过电荷释放部113接收垂直地址信号OFGy和水平地址信号OFGx，消除了第一实施方式中的扩散层119，并且可以改善信噪比。
[变形例]
图17是示出本技术的第二实施方式的变形例中的像素100的电路配置的示例的示图。
在该变形例中，采用了上述第二实施方式中的两个光电转换部120共享一个电荷/电压转换部160的结构。两个不同的第二电荷传输部150的漏极共享同一个电荷/电压转换部160，并且每个第二电荷传输部150根据相应的传输信号TRG将电荷保持部140中保持的电荷传输到电荷/电压转换部160。
此外，连接到电荷/电压转换部160的电荷重置部170、信号放大部180和像素选择部190的数量都是一个，并且采用这些也被多个光电转换部120共享的结构。
图18是示出本技术的第二实施方式的变形例中的像素100的平面图的示例的示图。
在该变形例中，类似于上述第二实施方式，电荷释放部113和114、第一电荷传输部130、第二电荷传输部150、电荷重置部170、信号放大部180和像素选择部190围绕作为中心的光电转换部120放置。然而，电荷/电压转换部160、电荷重置部170、信号放大部180和像素选择部190放置在两个光电转换部120之间，并且具有被这两者共享的结构。
在该变形例中，通过采用这种像素共享结构，可以通过减小电路规模来改善面积效率。
<3.第三实施方式>
[电路配置]
图19是示出本技术的第三实施方式中的像素100的电路配置的示例的示图。
在第三实施方式中的像素100中，类似于上述第二实施方式，接收水平地址信号OFGx和垂直地址信号OFGy的晶体管集成为一体，以便消除第一实施方式中的扩散层119。即，第三实施方式中的像素100包括电荷释放部115和116，来代替第一实施方式的电荷释放部111和112。其他的配置类似于上述第一实施方式的配置。
电荷释放部115是下述晶体管，其中，垂直地址信号OFGy连接到栅极。此外，电荷释放部116是下述晶体管，其中，水平地址信号OFGx连接到栅极。在电荷释放部115和116中，提供双栅极；尽管栅电极不同，但源极和漏极是共享的。因此，当水平地址信号OFGx和垂直地址信号OFGy都有效(H电平)时，电荷释放部115和116进入导通状态。如果水平地址信号OFGx和垂直地址信号OFGy中的任何一个无效(L电平)，则电荷释放部115和116不进入导通状态。电荷释放部115和116串联连接在电源电压VDD和光电转换部120之间；如果水平地址信号OFGx和垂直地址信号OFGy都变得有效(H电平)，则经由电源电压VDD释放存储在光电转换部120中的电荷。
[电路布局]
图20是示出本技术的第三实施方式中的像素100的平面图的示例的示图。图21是示出本技术的第三实施方式中的像素100的截面图的示例的示图。此处，图21示出了沿着图20中的虚线截取的横截面。
在第二实施方式中的像素100中，电荷释放部115和116、第一电荷传输部130、第二电荷传输部150、电荷重置部170、信号放大部180和像素选择部190围绕作为中心的光电转换部120放置。
垂直地址信号OFGy连接到电荷释放部115的栅极。此外，水平地址信号OFGx连接到电荷释放部116的栅极。电源电压VDD提供给电荷释放部115的一端。如果水平地址信号OFGx和垂直地址信号OFGy都变得有效(H电平)，则经由电源电压VDD释放存储在光电转换部120中的电荷。
因此，根据本技术的第三实施方式，通过电荷释放部115和116接收的垂直地址信号OFGy和水平地址信号OFGx，消除了在第一实施方式中的扩散层119，并且可以改善信噪比。
<4.第四实施方式>
在上述第一至第三实施方式中，假设光电转换部120和电荷释放部形成在同一基板上。然而，这些实施方式中的电荷释放部不一定形成在同一基板上。在固态成像装置具有堆叠多个基板的结构的情况下，电荷释放部可能形成在与光电转换部120的基板不同的基板上。此处，考虑特定的结构。
[基板]
图22是示出在本技术的实施方式中的固态成像装置形成在一个基板上的情况下的外观视图的示例的示图。
在该示例中，像素阵列611放置在基板610的中心部分上，并且水平地址解码器612、垂直地址解码器613和读取电路614围绕像素阵列611放置。
另一方面，在堆叠多个基板的结构中，在许多情况下采用背面照明类型，其中，使得光从不同于互连层的一侧入射到光电转换部上。在这种情况下，希望试图通过以下方式形成遮光部分来降低噪声。
图23是示出基于背面照明类型的固态成像装置的截面结构的示例的示图。在该示例中，互连层561、氧化膜562、半导体基板563、遮光层564、滤色器层565和片上透镜566从下侧依次堆叠。此外，半导体基板563的形成有光电转换部551的区域是光电转换区域567，并且半导体基板563的形成有电荷保持部554的区域是电荷保持区域568。从与半导体基板563的前表面相对的背面(图中的上侧)施加入射光。
互连层561由例如放置在互连层561下侧的基板支撑构件支撑，执行形成在半导体基板563等中的光电转换部551的电荷读取的多个互连571嵌入层间绝缘膜572中。此外，在互连层561中，经由在光电转换部551和电荷保持部554之间的区域中的氧化膜562放置用于半导体基板563的包括在第一电荷传输部130中的栅电极573。通过向栅电极573施加规定的电压，存储在光电转换部551中的电荷传输到电荷保持部554。氧化膜562具有绝缘特性，并且绝缘半导体基板563的前表面侧。
包括在光电转换部551中的N型区域和包括在电荷保持部554中的N型区域形成在半导体基板563中。此外，钉扎层574形成在光电转换部551和电荷保持部554的后表面侧和前表面侧中的每一个上。此外，在半导体基板563中，用于分离相邻像素的像素间分离区域575形成为围绕像素的外围。
遮光层564由遮光部分576形成，遮光部分576包含嵌入高介电常数材料膜577中的具有遮光特性的材料。例如，遮光部分576包含诸如钨(W)、铝(al)或铜(铜)等材料，并且接地到未示出的GND。高介电常数材料膜577可以包含诸如二氧化硅(SiO2)、氧化铪(HfO2)、五氧化二钽(Ta2O5)或二氧化锆(ZrO2)等材料。
此外，遮光部分576包括放置成覆盖半导体基板563的覆盖部分和嵌入部分，该嵌入部分放置成嵌入在形成于半导体基板563中的垂直沟槽中，以围绕光电转换部551和电荷保持部554的外围。即，遮光部分576的覆盖部分基本上平行于包括在像素中的每个层形成。另一方面，遮光部分576的嵌入部分形成至规定深度，以便在基本上垂直于覆盖部分的方向上延伸。
在此处，遮光部分576的嵌入部分也可以形成在像素间分离区域575中，以便围绕光电转换部551和电荷保持部554的外围。此外，例如，遮光部分576的嵌入部分可以形成电荷保持部554的外围，或者遮光部分576的嵌入部分可以形成在光电转换部551和电荷保持部554之间。即，嵌入部分至少形成在光电转换部551和电荷保持部554之间就足够了，并且光电转换部551和电荷保持部554被嵌入部分分开。
此外，用于使光入射到光电转换部551上的开口形成在遮光部分576中。开口形成在对应于光电转换部551的区域中，并且形成电荷保持部554、电荷/电压转换部160等的其他区域被遮光部分576遮挡光线。
在滤色器层565中，为每个像素放置透射相应的对应颜色的光的滤光器；例如，透射绿光、蓝光和红光的滤光器被设置用于称为拜耳排列的像素。片上透镜566是用于将入射到像素上的光收集到光电转换部551的透镜。
该示例的像素包括遮光部分576，其中，嵌入部分至少形成在光电转换部551和电荷保持部554之间。因此，即使光从倾斜方向入射并且已经穿过光电转换部551，光也被嵌入部分阻挡，因此可以防止光泄漏到电荷保持区域568中。因此，可以防止如果光泄漏到电荷保持区568中会出现的光学噪声的出现。
图24是示出在本技术的实施方式中的固态成像装置形成在两个基板上的情况下的外观视图的示例的示图。
在该示例中，基板610和620堆叠，并且像素阵列611放置在基板610上。此外，在基板620上，水平地址解码器622和垂直地址解码器623围绕读取电路624放置。在该示例中，设想了上述背面照明类型的固态成像装置，并且从基板610上方施加入射光。
下面描述设想这种堆叠结构的本技术的第四实施方式。注意，尽管在此描述了堆叠两个基板的示例，但是第四实施方式也可以用于三层或更多层的堆叠结构。
[电路配置]
图25是示出本技术的第四实施方式中的像素100的电路配置的示例的示图。
以上述第二实施方式为基础，第四实施方式中的像素100包括电荷释放部117，同时假设第二实施方式的电荷释放部113放置在另一基板上。即，在电荷释放部117中，水平地址信号OFGx连接到漏极，垂直地址信号OFGy连接到栅极。
[电路布局]
图26是示出本技术的第四实施方式中的像素100的平面图的示例的示图。
在第四实施方式中的像素100中，电荷释放部114、第一电荷传输部130、第二电荷传输部150、电荷重置部170、信号放大部180和像素选择部190围绕作为中心的光电转换部120放置。电荷释放部117放置在另一基板上，并且铜(Cu)片的连接、微键合等可以用于例如基板之间的连接。到另一基板的触点和到电荷释放部114的栅极的触点经由金属互连108连接在一起。
因此，根据本技术的第四实施方式，电荷释放部117可以放置在堆叠的基板中与像素阵列10的基板不同的基板上，并且可以减小安装面积。
注意，上述实施方式均描述了用于体现本技术的示例，并且实施方式中的事项和权利要求中指定本发明的事项具有对应关系。类似地，权利要求中指定本发明的事项和本技术实施方式中由相同名称表示的事项具有对应关系。然而，本技术不限于实施方式，并且可以通过对实施方式进行各种修改来实现，而不脱离其主旨。
注意，说明书中描述的有利效果仅仅是示例，并且本技术的有利效果不限于此，并且可以包括其他效果。
注意，本技术也可以如下所述进行配置。
(1)一种固态成像元件，包括：
选择信号端子，被配置为接收由二维排列的像素阵列中的像素地址指定的选择信号；
光电转换部，被配置为根据入射光产生电荷，并根据所述选择信号存储所述电荷；以及
电荷保持部，被配置为在规定的时间保持存储在所述光电转换部中的所述电荷。
(2)根据(1)所述的固态成像元件，还包括：电荷释放部，被配置为根据所述选择信号释放存储在所述光电转换部中的所述电荷。
(3)根据(2)所述的固态成像元件，
其中，所述选择信号包括第一解码信号和第二解码信号，所述第一解码信号示出所述像素阵列中水平地址的解码结果，所述第二解码信号示出所述像素阵列中垂直地址的解码结果，并且
在所述第一解码信号和所述第二解码信号都有效的情况下，所述电荷释放部释放存储在所述光电转换部中的所述电荷。
(4)根据(3)所述的固态成像元件，
其中，所述电荷释放部包括
第一晶体管，其中，电源连接到所述第一晶体管的一端，并且在所述第一解码信号有效的情况下所述第一晶体管导通，以及
第二晶体管，所述第二晶体管串联连接在所述第一晶体管和所述光电转换部之间，并且在所述第二解码信号有效的情况下所述第二晶体管导通。
(5)根据(3)所述的固态成像元件，
其中，所述电荷释放部包括
第一晶体管，其中，所述第一解码信号和所述第二解码信号中的一者连接到所述第一晶体管的栅极，所述第一解码信号和所述第二解码信号中的另一者连接到所述第一晶体管的漏极，在所述第一解码信号和所述第二解码信号都有效的情况下，所述第一晶体管从源极提供有效信号，以及
第二晶体管，串联连接在电源和所述光电转换部之间，并且在从所述第一晶体管的所述源极提供有效信号的情况下所述第二晶体管导通。
(6)根据(3)所述的固态成像元件，
其中，所述电荷释放部包括串联连接在电源和所述光电转换部之间的晶体管，其中，所述第一解码信号和所述第二解码信号中的一者连接到所述晶体管的第一栅极，所述第一解码信号和所述第二解码信号中的另一者连接到所述晶体管的第二栅极，并且在所述第一解码信号和所述第二解码信号都有效的情况下所述晶体管导通。
(7)根据(3)所述的固态成像元件，包括：
第一芯片，包括所述选择信号端子、所述光电转换部和所述电荷保持部；以及
第二芯片，包括所述电荷释放部，并且所述第二芯片堆叠在所述第一芯片上。
(8)根据(1)至(7)中任一项所述的固态成像元件，还包括：
电荷/电压转换部，被配置为存储所述电荷保持部中保持的所述电荷，以便将所述电荷转换成电压；以及
彼此串联连接的第一传输晶体管和第二传输晶体管，并且所述第一传输晶体管和所述第二传输晶体管被配置为将所述电荷保持部中保持的电荷传输到所述电荷/电压转换部，
其中，所述电荷保持部与所述第一传输晶体管的扩散层一体形成。
(9)根据(1)至(8)中任一项所述的固态成像元件，
其中，所述固态成像元件包括多个像素，每个所述像素包括所述选择信号端子、所述光电转换部和所述电荷保持部，并且
所述固态成像元件还包括电荷/电压转换部，所述电荷/电压转换部被配置为存储所述多个像素中每一者的所述电荷保持部中保持的所述电荷，以便将所述电荷转换成电压。
(10)根据(9)所述的固态成像元件，还包括：
电荷重置部，被配置为重置存储在所述电荷/电压转换部中的所述电荷。
(11)根据(9)或(10)所述的固态成像元件，还包括：
信号放大部，被配置为放大存储在所述电荷/电压转换部中的所述电荷，并且所述信号放大部输出与所述电荷相应的电平的像素信号。
(12)一种固态成像装置，包括：
像素阵列，在所述像素阵列中，二维排列多个像素，每个所述像素被配置为将入射光转换成像素信号；
曝光控制电路，被配置为提供指定多个所述像素中的一者的选择信号，并且所述曝光控制电路控制所指定的像素中的曝光；以及
读取电路，被配置为从多个所述像素中的每一者读取所述像素信号，
其中，多个所述像素中的每一者包括：选择信号端子，被配置为接收所述选择信号；光电转换部，被配置为根据所述入射光产生并存储电荷；电荷释放部，被配置为根据所述选择信号释放存储在所述光电转换部中的所述电荷；电荷保持部，被配置为在规定的时间保持存储在所述光电转换部中的所述电荷；以及电荷/电压转换部，被配置为存储所述电荷保持部中保持的所述电荷，以便将所述电荷转换为作为电压信号的所述像素信号。
(13)根据(12)所述的固态成像装置，
其中，所述曝光控制电路包括解码器，每个解码器被配置为解码所述像素阵列中像素地址的水平方向和垂直方向上的每个位置，并且所述曝光控制电路基于解码的结果提供所述选择信号。
(14)根据(12)或(13)所述的固态成像装置，
其中，所述曝光控制电路为所述像素阵列中的每个特定区域提供所述选择信号。
(15)根据(13)所述的固态成像装置，
其中，在所述特定区域重叠的部分中，所述曝光控制电路执行与特定区域一致的控制，在该特定区域中，电荷累积到所述光电转换部的时间较短。
附图标记列表
10 像素阵列
20 垂直驱动电路
30 水平驱动电路
40 系统控制电路
50 列信号处理电路
59 水平信号线
60 输出电路
70 曝光控制电路
71 水平地址解码器
72 垂直地址解码器
100 像素
103、104 触点
105至108 金属互连
109 垂直信号线(VSL)
111至117 电荷释放部
119 扩散层
120 光电转换部
130至132 第一电荷传输部
140 电荷保持部
150 第二电荷传输部
160 电荷/电压转换部
170 电荷重置部
180 信号放大部
190 像素选择部
610、620 基板
611 像素阵列
612、622 水平地址解码器
613、623 垂直地址解码器
614、624 读取电路。

Claims (15)

1.一种固态成像元件，包括：
选择信号端子，被配置为接收由二维排列的像素阵列中的像素地址指定的选择信号；
光电转换部，被配置为根据入射光产生电荷，并根据所述选择信号存储所述电荷；以及
电荷保持部，被配置为在规定的时间保持存储在所述光电转换部中的所述电荷。
2.根据权利要求1所述的固态成像元件，还包括：电荷释放部，被配置为根据所述选择信号释放存储在所述光电转换部中的所述电荷。
3.根据权利要求2所述的固态成像元件，
其中，所述选择信号包括第一解码信号和第二解码信号，所述第一解码信号示出所述像素阵列中水平地址的解码结果，所述第二解码信号示出所述像素阵列中垂直地址的解码结果，并且
在所述第一解码信号和所述第二解码信号都有效的情况下，所述电荷释放部释放存储在所述光电转换部中的所述电荷。
4.根据权利要求3所述的固态成像元件，
其中，所述电荷释放部包括
第一晶体管，其中，电源连接到所述第一晶体管的一端，并且在所述第一解码信号有效的情况下所述第一晶体管导通，以及
第二晶体管，所述第二晶体管串联连接在所述第一晶体管和所述光电转换部之间，并且在所述第二解码信号有效的情况下所述第二晶体管导通。
5.根据权利要求3所述的固态成像元件，
其中，所述电荷释放部包括
第一晶体管，其中，所述第一解码信号和所述第二解码信号中的一者连接到所述第一晶体管的栅极，所述第一解码信号和所述第二解码信号中的另一者连接到所述第一晶体管的漏极，在所述第一解码信号和所述第二解码信号都有效的情况下，所述第一晶体管从源极提供有效信号，以及
第二晶体管，串联连接在电源和所述光电转换部之间，并且在从所述第一晶体管的所述源极提供有效信号的情况下所述第二晶体管导通。
6.根据权利要求3所述的固态成像元件，
其中，所述电荷释放部包括串联连接在电源和所述光电转换部之间的晶体管，其中，所述第一解码信号和所述第二解码信号中的一者连接到所述晶体管的第一栅极，所述第一解码信号和所述第二解码信号中的另一者连接到所述晶体管的第二栅极，并且在所述第一解码信号和所述第二解码信号都有效的情况下所述晶体管导通。
7.根据权利要求3所述的固态成像元件，包括：
第一芯片，包括所述选择信号端子、所述光电转换部和所述电荷保持部；以及
第二芯片，包括所述电荷释放部，并且所述第二芯片堆叠在所述第一芯片上。
8.根据权利要求1所述的固态成像元件，还包括：
电荷/电压转换部，被配置为存储所述电荷保持部中保持的所述电荷，以便将所述电荷转换成电压；以及
彼此串联连接的第一传输晶体管和第二传输晶体管，并且所述第一传输晶体管和所述第二传输晶体管被配置为将所述电荷保持部中保持的电荷传输到所述电荷/电压转换部，
其中，所述电荷保持部与所述第一传输晶体管的扩散层一体形成。
9.根据权利要求1所述的固态成像元件，
其中，所述固态成像元件包括多个像素，每个所述像素包括所述选择信号端子、所述光电转换部和所述电荷保持部，并且
所述固态成像元件还包括电荷/电压转换部，所述电荷/电压转换部被配置为存储所述多个像素中每一者的所述电荷保持部中保持的所述电荷，以便将所述电荷转换成电压。
10.根据权利要求9所述的固态成像元件，还包括：
电荷重置部，被配置为重置存储在所述电荷/电压转换部中的所述电荷。
11.根据权利要求9所述的固态成像元件，还包括：
信号放大部，被配置为放大存储在所述电荷/电压转换部中的所述电荷，并且所述信号放大部输出与所述电荷相应的电平的像素信号。
12.一种固态成像装置，包括：
像素阵列，在所述像素阵列中，二维排列多个像素，每个所述像素被配置为将入射光转换成像素信号；
曝光控制电路，被配置为提供指定多个所述像素中的一者的选择信号，并且所述曝光控制电路控制所指定的像素中的曝光；以及
读取电路，被配置为从多个所述像素中的每一者读取所述像素信号，
其中，多个所述像素中的每一者包括：选择信号端子，被配置为接收所述选择信号；光电转换部，被配置为根据所述入射光产生并存储电荷；电荷释放部，被配置为根据所述选择信号释放存储在所述光电转换部中的所述电荷；电荷保持部，被配置为在规定的时间保持存储在所述光电转换部中的所述电荷；以及电荷/电压转换部，被配置为存储所述电荷保持部中保持的所述电荷，以便将所述电荷转换为作为电压信号的所述像素信号。
13.根据权利要求12所述的固态成像装置，
其中，所述曝光控制电路包括解码器，每个解码器被配置为解码所述像素阵列中像素地址的水平方向和垂直方向上的每个位置，并且所述曝光控制电路基于解码的结果提供所述选择信号。
14.根据权利要求12所述的固态成像装置，
其中，所述曝光控制电路为所述像素阵列中的每个特定区域提供所述选择信号。
15.根据权利要求13所述的固态成像装置，
其中，在所述特定区域重叠的部分中，所述曝光控制电路执行与特定区域一致的控制，在该特定区域中，电荷累积到所述光电转换部的时间较短。
CN201880062822.9A 2017-10-02 2018-07-17 固态成像元件和固态成像装置 Active CN111149351B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/722,484 2017-10-02
US15/722,484 US10477133B2 (en) 2017-10-02 2017-10-02 Solid-state imaging sensor and solid-state imaging device
PCT/JP2018/026639 WO2019069532A1 (ja) 2017-10-02 2018-07-17 固体撮像素子および固体撮像装置

Publications (2)

Publication Number Publication Date
CN111149351A true CN111149351A (zh) 2020-05-12
CN111149351B CN111149351B (zh) 2022-11-29

Family

ID=65896990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880062822.9A Active CN111149351B (zh) 2017-10-02 2018-07-17 固态成像元件和固态成像装置

Country Status (4)

Country Link
US (1) US10477133B2 (zh)
CN (1) CN111149351B (zh)
DE (1) DE112018004380T5 (zh)
WO (1) WO2019069532A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133476B (zh) * 2014-03-05 2018-09-14 西克Ivp股份公司 用于提供关于对象的3d特征的图像数据和信息的图像感测设备和测量系统
CN110099229B (zh) * 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
JP7531272B2 (ja) 2019-11-15 2024-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2025182307A1 (ja) * 2024-02-26 2025-09-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2026009784A1 (ja) * 2024-07-03 2026-01-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373273A (ja) * 1991-06-21 1992-12-25 Canon Inc 固体撮像素子及びそれを用いた固体撮像装置と固体撮像素子の信号読み出し方法
US20010005226A1 (en) * 1999-12-24 2001-06-28 Nec Corporation Image sensor and pixel reading method used this image sensor
US6449014B1 (en) * 1997-03-03 2002-09-10 Nissan Motor Co., Ltd. Image sensor having a low impedance reading block between pixel data lines and output line
CN1466847A (zh) * 2000-09-27 2004-01-07 �ƾ��� 固体摄像装置及系统、相关二重取样电路
WO2005013608A1 (ja) * 2003-07-30 2005-02-10 The University Of Tokyo ２次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法
JP2006156556A (ja) * 2004-11-26 2006-06-15 Toshiba Corp 固体撮像装置
CN101010944A (zh) * 2004-09-02 2007-08-01 索尼株式会社 摄像装置及摄像结果的输出方法
US20090086071A1 (en) * 2006-02-02 2009-04-02 Keiichiro Kagawa Photo detection device
CN101459777A (zh) * 2004-07-13 2009-06-17 索尼株式会社 图像处理装置和方法
CN102316286A (zh) * 2010-07-09 2012-01-11 索尼公司 固态成像器件和相机系统
WO2012111401A1 (ja) * 2011-02-18 2012-08-23 ソニー株式会社 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
US8441535B2 (en) * 2008-03-05 2013-05-14 Omnivision Technologies, Inc. System and method for independent image sensor parameter control in regions of interest
JP2013162443A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 画像転送方法および画像転送装置
JP2015046638A (ja) * 2014-11-28 2015-03-12 株式会社ニコン 撮像素子
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
US20160056199A1 (en) * 2014-08-21 2016-02-25 Young Chan Kim Unit pixels, image sensors including the same, and image processing systems including the same
JP2016092470A (ja) * 2014-10-30 2016-05-23 ソニー株式会社 撮像素子、および、撮像装置
US20160148968A1 (en) * 2014-11-25 2016-05-26 Seiko Epson Corporation Solid-state image capturing device and manufacturing method for the same
CN106454148A (zh) * 2016-11-15 2017-02-22 天津大学 分块独立曝光cmos图像传感器像素结构及其控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458582B2 (ja) * 2009-01-28 2014-04-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5655291B2 (ja) 2009-11-05 2015-01-21 株式会社ニコン 電子カメラ
JP6012196B2 (ja) * 2012-02-17 2016-10-25 キヤノン株式会社 光電変換装置の駆動方法
JP2014039159A (ja) * 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器
US9461088B2 (en) * 2014-12-01 2016-10-04 Omnivision Technologies, Inc. Image sensor pixel with multiple storage nodes
US9560296B2 (en) * 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
WO2016158483A1 (ja) * 2015-04-03 2016-10-06 ソニー株式会社 固体撮像素子、駆動方法、および電子機器
JP6641114B2 (ja) * 2015-07-29 2020-02-05 キヤノン株式会社 固体撮像装置およびその製造方法
JP6361633B2 (ja) * 2015-11-02 2018-07-25 株式会社ニコン 撮像素子
CN108476025B (zh) * 2016-01-07 2022-03-18 索尼公司 比较器、模数转换器、固态摄像器件和摄像装置
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
US9942492B2 (en) * 2016-06-16 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373273A (ja) * 1991-06-21 1992-12-25 Canon Inc 固体撮像素子及びそれを用いた固体撮像装置と固体撮像素子の信号読み出し方法
US6449014B1 (en) * 1997-03-03 2002-09-10 Nissan Motor Co., Ltd. Image sensor having a low impedance reading block between pixel data lines and output line
US20010005226A1 (en) * 1999-12-24 2001-06-28 Nec Corporation Image sensor and pixel reading method used this image sensor
CN1466847A (zh) * 2000-09-27 2004-01-07 �ƾ��� 固体摄像装置及系统、相关二重取样电路
WO2005013608A1 (ja) * 2003-07-30 2005-02-10 The University Of Tokyo ２次元マクロセル制御イメージセンサ、撮像素子、及び撮像方法
CN101459777A (zh) * 2004-07-13 2009-06-17 索尼株式会社 图像处理装置和方法
CN101010944A (zh) * 2004-09-02 2007-08-01 索尼株式会社 摄像装置及摄像结果的输出方法
JP2006156556A (ja) * 2004-11-26 2006-06-15 Toshiba Corp 固体撮像装置
US20090086071A1 (en) * 2006-02-02 2009-04-02 Keiichiro Kagawa Photo detection device
US8441535B2 (en) * 2008-03-05 2013-05-14 Omnivision Technologies, Inc. System and method for independent image sensor parameter control in regions of interest
CN102316286A (zh) * 2010-07-09 2012-01-11 索尼公司 固态成像器件和相机系统
WO2012111401A1 (ja) * 2011-02-18 2012-08-23 ソニー株式会社 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
JP2013162443A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 画像転送方法および画像転送装置
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
US20160056199A1 (en) * 2014-08-21 2016-02-25 Young Chan Kim Unit pixels, image sensors including the same, and image processing systems including the same
JP2016092470A (ja) * 2014-10-30 2016-05-23 ソニー株式会社 撮像素子、および、撮像装置
US20160148968A1 (en) * 2014-11-25 2016-05-26 Seiko Epson Corporation Solid-state image capturing device and manufacturing method for the same
JP2015046638A (ja) * 2014-11-28 2015-03-12 株式会社ニコン 撮像素子
CN106454148A (zh) * 2016-11-15 2017-02-22 天津大学 分块独立曝光cmos图像传感器像素结构及其控制方法

Also Published As

Publication number Publication date
WO2019069532A1 (ja) 2019-04-11
CN111149351B (zh) 2022-11-29
DE112018004380T5 (de) 2020-05-14
US10477133B2 (en) 2019-11-12
US20190104268A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US12096142B2 (en) Imaging device and electronic apparatus
JP5458690B2 (ja) 固体撮像装置およびカメラ
US20150372043A1 (en) Solid-state image pickup apparatus and electronic apparatus
CN111149351B (zh) 固态成像元件和固态成像装置
KR102538711B1 (ko) 촬상 소자, 전자 기기
CN107078147A (zh) 固态摄像元件、固态摄像元件的制造方法和电子装置
WO2015167702A1 (en) Image sensor with floating diffusion interconnect capacitor
KR102268707B1 (ko) 이미지 센서
JPWO2018105334A1 (ja) 固体撮像素子及び電子機器
US10027911B2 (en) Solid-state imaging device and electronic device
US20240313009A1 (en) Solid-state imaging apparatus
JP2017147353A (ja) 固体撮像装置
JP5234100B2 (ja) 固体撮像装置および撮像装置
JP2019135792A (ja) 固体撮像装置
JP2011222725A (ja) 固体撮像素子およびカメラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant