CN111145818B

CN111145818B - 存储器系统及其操作方法

Info

Publication number: CN111145818B
Application number: CN201910713700.8A
Authority: CN
Inventors: 边谕俊
Original assignee: SK Hynix Inc
Current assignee: Mimi Ip Co ltd
Priority date: 2018-11-06
Filing date: 2019-08-02
Publication date: 2023-10-03
Anticipated expiration: 2039-08-02
Also published as: US20200142638A1; KR20200052150A; CN111145818A; US11106392B2

Abstract

本发明涉及一种数据处理系统，该数据处理系统包括：主机，适于生成初始化命令并通过选择编程模式来生成编程模式信息；存储器装置，包括存储单层数据和多层数据的多个存储器单元；以及控制器，适于：从主机接收初始化命令和编程模式信息；控制存储器装置以响应于初始化命令来对存储器装置执行初始化操作；并且在执行初始化操作之后，控制存储器装置以基于编程模式信息来对存储器装置执行编程操作。

Description

存储器系统及其操作方法

相关申请的交叉引用

本申请要求于2018年11月6日提交的申请号为10-2018-0135372的韩国专利申请的优先权，其通过引用整体并入本文。

技术领域

本发明的示例性实施例涉及一种数据处理系统，且更特别地，涉及一种在初始化操作期间由用户直接确定闪速存储器的编程方法的数据处理系统及操作该数据处理系统的方法。

背景技术

计算机环境范例已经转变成使计算系统能够随时随地使用的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。

与硬盘装置相比，由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。

发明内容

本发明的实施例涉及一种数据处理系统，在该系统中，在执行初始化操作的时刻，用户直接选择单层单元(SLC)编程模式或多层单元编程模式，并且根据所选择的编程模式执行编程操作。

根据本发明的实施例，一种数据处理系统包括：主机，适于生成初始化命令，并且通过选择编程模式来生成编程模式信息；存储器装置，包括存储单层数据和多层数据的多个存储器单元；以及控制器，适于：从主机接收初始化命令和编程模式信息；控制存储器装置以响应于初始化命令来对存储器装置执行初始化操作；并且在执行初始化操作之后，控制存储器装置以基于编程模式信息来对存储器装置执行编程操作。

根据本发明的另一实施例，一种操作数据处理系统的方法包括：从主机提供初始化命令和编程模式信息；由控制器接收初始化命令和编程模式信息；响应于初始化命令，对包括存储单层数据和多层数据的多个存储器单元的存储器装置执行初始化操作；并且在执行初始化操作之后，基于编程模式信息来对存储器装置执行编程操作。

根据本发明的实施例，一种数据处理系统包括：主机，适于提供从用户输入的初始化命令和编程模式信息；存储器装置，包括包含单层单元和多层单元的多个存储器单元；以及控制器，适于：从主机接收初始化命令和编程模式信息；控制存储器装置以响应于初始化命令对存储器装置执行初始化操作；并且控制存储器装置以对单层单元和多层单元中的一个执行基于编程模式信息所确定的编程操作。

附图说明

图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。

图2是示出图1所示的存储器系统中采用的存储器装置的示图。

图3是示出图1所示的存储器装置中的存储块的存储器单元阵列的电路图。

图4是示出根据本发明的实施例的存储器系统的存储器装置的结构的框图。

图5是示出常规初始化操作的流程图。

图6是示出根据本发明的实施例的数据处理系统的操作的流程图。

图7是示出根据单层单元方案的编程操作的示图。

图8是示出根据多层单元方案的编程操作的示图。

图9是示出根据本发明的实施例的数据处理系统的框图。

图10至图18是示出根据本发明的各个实施例的数据处理系统的示例性应用的示图。

具体实施方式

以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以不同形式实现，并且不应被解释为限于本文阐述的实施例。相反的，提供这些实施例以使本公开将彻底且完整，并且将本发明的范围充分地传达给本领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中始终表示相同的部件。

应注意的是，对“实施例”的参考不一定仅表示一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。

将理解的是，虽然可在本文中使用术语“第一”和/或“第二”来描述各个元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件也可被称为第二元件。同样，第二元件也可被称为第一元件。

将理解的是，当元件被称为“联接”或“连接”到另一元件时，其可以直接联接或连接到另一元件，或者在其间可存在中间元件。相反地，应理解的是，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。诸如“在……之间”、“直接在……之间”、“相邻于”或“直接相邻于”的描述元件间的关系的其它表述应以相同的方式解释。

本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制。在本公开中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定所陈述的特征、数字、步骤、操作、元件、组件和/或其组合的存在，但并不排除一个或多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。

上述示例性实施例仅用于理解本公开的技术精神的目的，并且本公开的范围不应限于上述示例性实施例。对于本公开所属领域的技术人员将显而易见的是，除了上述示例性实施例之外，还可基于本公开的技术精神进行其它修改。

除非另有定义，否则本文使用的包括技术和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本公开中另有定义，否则这些术语不应被解释为理想化的或过于形式化的。

在下文中，将参照附图详细描述本发明的各个实施例。

图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。

参照图1，数据处理系统100可包括主机102和存储器系统110。

主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种，或诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任意一种。如稍后将参照图9描述的，主机102可包括初始化确定单元902和编程模式选择单元904。

主机102可包括至少一个操作系统(OS)或多个操作系统。主机102可运行OS以在存储器系统110上执行对应于用户的请求的操作。此处，主机102可向存储器系统110提供对应于用户请求的多个命令。因此，存储器系统110可执行对应于多个命令的某些操作，即执行对应于用户请求的某些操作。OS可管理和控制主机102的全部功能和操作。OS可支持主机102和使用数据处理系统100或存储器系统110的用户之间的操作。

存储器系统110可响应于来自主机102的请求来进行操作或执行特定功能或操作。特别地，存储器系统110可存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可利用可与主机102电联接的各种类型的存储装置中的任意一种来实施。存储器系统110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)和嵌入式MMC(eMMC)。

存储器系统110可包括各种类型的存储装置。这种存储装置的非限制性示例包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如以下的非易失性存储器装置：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。

存储器系统110可包括控制器130和存储器装置150。

控制器130和存储器装置150可集成到单个半导体装置中，该单个半导体装置可被包括在如上所述的各种类型的存储器系统中的任意一种中。例如，控制器130和存储器装置150可被集成为单个半导体装置以构成SSD，个人计算机存储卡国际协会(PCMCIA)卡，包括迷你SD、微型SD和SDHC的安全数字(SD)卡，和通用闪存(UFS)装置。存储器系统110可被配置成计算机、智能电话、便携式游戏机或配置计算系统的各个组件中的一个的一部分。

存储器装置150可以是非易失性存储器装置，其即使不供应电力，也可保持存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作来将所存储的数据输出到主机102。在实施例中，存储器装置150可包括多个存储器管芯(未示出)，并且每个存储器管芯可包括多个平面(未示出)。每个平面可包括多个存储块152至156。多个存储块152至156中的每一个可包括多个页面，并且每个页面可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是具有三维(3D)堆叠结构的闪速存储器。

下面将参照图2至图4详细描述存储器装置150的结构和存储器装置150的3D堆叠结构。

控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储至存储器装置150中。针对该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。

更具体地，控制器130可包括主机接口(I/F)132、处理器134、存储器接口142和存储器144，它们都经由内部总线可操作地联接或接合。如稍后将参照图9描述的，处理器134可包括格式化执行单元906和模式交换单元908。

主机接口132可处理主机102的命令和数据。主机接口132可通过诸如以下的各种接口协议中的一个或多个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。主机接口132可经由固件来驱动，即经由用于与主机102交换数据的主机接口层(HIL)来驱动。

存储器接口142可用作控制器130与存储器装置150之间的存储器/存储接口，使得控制器130可响应于来自主机102的请求来控制存储器装置150。

存储器144可用作存储器系统110和控制器130的工作存储器。也就是说，存储器144可存储用于驱动存储器系统110和控制器130的数据。

存储器144可以是易失性存储器。例如，存储器144可以是静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储器144可设置在控制器130内部或外部。图1示出了存储器144设置在控制器130的内部。可选地，存储器144可以是具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器。

如上所述，存储器144可包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存及映射缓冲器/高速缓存。存储器144可存储在主机102与存储器装置150之间执行数据写入操作和读取操作所需的一些数据，以及控制器130和存储器装置150执行这些操作所需的其它数据。

处理器134可控制存储器系统110的全部操作。处理器134可使用固件以控制存储器系统110的全部操作。可将该固件称为闪存转换层(FTL)。处理器134可利用微处理器或中央处理单元(CPU)来实施。

例如，控制器130可通过处理器134在存储器装置150中执行由主机102请求的操作。而且，控制器130可通过处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射清除操作和坏块管理操作。垃圾收集操作可包括将存储器装置150的存储块152至156之中的一些存储块中存储的数据复制到其它存储块中并进行处理的操作。损耗均衡操作可包括在存储块152至156之间或在存储块152至156的数据之间执行交换的操作。映射清除操作可包括将控制器130中存储的映射数据存储在存储块152至156中的操作。坏块管理操作可包括管理存储器装置150的坏块的操作。换言之，坏块管理操作可包括检测和处理存储器装置150中的存储块152至156之中的坏块的操作。

参照图2至图4详细描述根据本发明的实施例的存储器系统的存储器装置。

图2是示出图1的存储器装置150的示意图。图3是示出图1的存储器装置150中的存储块330的存储器单元阵列的示例性配置的电路图。图4是示出图1的存储器装置150的示例性三维(3D)结构的示意图。

参照图2，存储器装置150可包括多个存储块BLOCK0 210至BLOCKN-1 240，其中N为大于1的整数。块BLOCK0 210至BLOCKN-1 240中的每一个可包括多个页面，例如，2^M或M个页面，其中M是大于1的整数。页面的数量可根据电路设计而变化。页面中的每一个可包括联接到多个字线WL的多个存储器单元。

而且，各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储1位数据的单层单元(SLC)存储块或存储2位或更多位数据的多层单元(MLC)存储块中的一个或多个。因此，根据在存储块中的每一个存储器单元中可以表示或存储的位的数量，存储器装置150可包括SLC存储块或MLC存储块。SLC存储块可包括由每个存储一位数据的存储器单元实现的多个页面。SLC存储块通常可比MLC存储块具有更高的数据计算性能和更高的耐用性。MLC存储块可包括由每个存储多位(例如，2位或更多位)数据的存储器单元实现的多个页面。MLC存储块通常可比SLC存储块具有更大的数据存储空间，即更高的集成密度。在另一实施例中，存储器装置150可包括多个二层单元(DLC)存储块。在另一实施例中，存储器装置150可包括多个三层单元(TLC)存储块。在又一实施例中，存储器装置150可包括多个四层单元(QLC)存储块。DLC存储块可包括由每个能够存储2位数据的存储器单元实现的多个页面。TLC存储块可包括由每个能够存储3位数据的存储器单元实现的多个页面。QLC存储块可包括由每个能够存储4位数据的存储器单元实现的多个页面。

除易失性存储器之外，存储器装置150可由诸如以下中的任意一种非易失性存储器来实施：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)和自旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM)。

存储块210、220、230和240可通过编程操作来存储从主机102接收的数据，并且可通过读取操作来将存储在其中的数据传输到主机102。

参照图3，存储块330可包括联接到多个对应的位线BL0至BLm-1的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联地联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实现。单元串340中的每一个可被电联接到多个位线BL0至BLm-1之中的对应位线。例如，如图3所示，第一单元串被联接到第一位线BL0，最后的单元串被联接到最后的位线BLm-1。

虽然图3示出了NAND闪速存储器单元，但本公开不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。还应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。

存储器装置150可进一步包括电压供给装置310，该电压供给装置310生成包括编程电压、读取电压和通过电压的不同字线电压以根据操作模式供应至字线。电压供给装置310的电压生成操作可通过控制电路(未示出)来控制。在控制电路的控制下，如可能需要的，电压供给装置310可选择存储器单元阵列的存储块(或扇区)中的至少一个，选择被选择的存储块的字线中的至少一个以及将字线电压提供给被选择的字线和未选择的字线。

存储器装置150可包括由控制电路控制的读取和写入(读取/写入)电路320。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，以用于从存储器单元阵列中读取(即，感测和放大)数据。在编程操作期间，读取/写入电路320可用作写入驱动器，以用于根据待存储在存储器单元阵列中的数据，将电压或电流供应给位线。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待存储到存储器单元阵列中的数据，并且根据所接收的数据来驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。

存储器装置150可通过2D或3D存储器装置来实现。特别地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实现。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。在本文中，图4是示出图1所示的存储器装置150的存储块152、154和156的框图。存储块152、154和156中的每一个可以3D结构(或竖直结构)来实现。例如，存储块152、154和156可包括在例如x轴方向、y轴方向和z轴方向的第一方向至第三方向上延伸的三维结构的结构。

存储器装置150中包括的每个存储块330可包括在第二方向上延伸的多个NAND串NS，以及在第一方向和第三方向上延伸的多个NAND串NS。在本文中，NAND串NS中的每一个可联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设(dummy)字线DWL和共源线CSL，并且NAND串NS中的每一个可包括多个晶体管结构TS。

简而言之，存储器装置150的存储块152、154和156之中的每个存储块330可联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL以及多个共源线CSL。每个存储块330可包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可联接到对应的位线BL，并且每个NAND串NS的接地选择晶体管GST可联接到共源线CSL。在本文中，存储器单元MC可设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，可在存储器装置150的存储块152、154和156的每个存储块330中实现多个存储器单元。

当长时间使用闪速存储器时，存储器装置150的存储空间可能填充有在使用闪速存储器时已被编程到存储器装置150中的用户数据。当用户不再需要将占用存储器装置150的存储空间的用户数据存储在存储器装置150中时，用户可初始化闪速存储器。控制器130可通过在接收到从主机102提供的初始化命令时执行删除被编程到存储器装置150中的所有用户数据的格式化操作来初始化闪速存储器。

通常，因为用户未使用闪速存储器的所有存储容量，所以在初始化闪速存储器之后，用户可能优选提供与提供较大存储容量的多层单元(MLC)方案相比更快的编程或读取速度的单层单元(SLC)方案。然而，用户可能不会关于待在初始化闪速存储器之后编程的用户数据，直接确定是否基于单层单元(SLC)方案来执行编程操作，或基于多层单元(MLC)方案来执行编程操作。因此，在开始初始化操作的时刻不考虑用户对编程方案的偏好。

根据本发明的一个实施例，控制器130可控制存储器装置150以根据在执行初始化操作的时刻(即，初始化时刻)由用户选择的编程模式来执行编程操作。例如，当优先考虑提高编程操作或读取操作的速度而非增加存储器的存储容量时，用户可在初始化时刻选择单层单元(SLC)编程模式，并且控制器130可控制存储器装置150以根据单层单元(SLC)方案来执行编程操作。相反，当优先考虑获得存储器的存储空间而非提高编程操作或读取操作的速度时，用户可在初始化时刻选择多层单元(MLC)编程模式。控制器130可控制存储器装置150以根据多层单元(MLC)编程模式来执行编程操作。

图5是示出常规初始化操作的流程图。图5的初始化操作可由图1中的控制器130执行。

参照图5，在步骤S502中，控制器130可控制存储器装置150以根据从主机102接收的初始化命令CMD_INIT来执行初始化操作。控制器130可通过执行删除存储器装置150中存储的所有用户数据的格式化操作来控制将存储器装置150恢复到初始状态的初始化操作。通常，用户仅可决定是否执行初始化操作，并且用户可能无法决定是根据单层单元(SLC)方案还是根据多层单元(MLC)方案来执行编程操作。因此，主机102可仅将初始化命令CMD_INIT提供到控制器130。

在步骤S504中，当完成在步骤S502中执行的初始化操作时，控制器130可控制存储器装置150以根据默认模式DEFAULT MODE来执行编程操作。默认模式DEFAULT MODE可以是基于在制造的时刻的预定标准的编程模式。例如，控制器130可基于默认模式DEFAULT MODE来控制编程操作。换言之，控制器130可根据用于特定数据的单层单元(SLC)方案来执行编程操作，且可根据用于其它用户数据的多层单元(MLC)方案来执行编程操作。再例如，当空闲块的数量小于或等于预定阈值、同时根据单层单元(SLC)方案执行编程操作时，控制器130可基于多层单元(MLC)方案来控制编程操作。

如上所述，默认模式DEFAULT MODE是控制器130基于预定标准动态地确定编程操作的方案。因此，因为在初始化操作之后，控制器130控制存储器装置150以基于默认模式DEFAULT MODE来执行编程操作，所以即使用户优选提高编程操作或读取操作的速度并增强数据的可靠性，存储器装置150也可不根据用于所有用户数据的单层单元(SLC)方案来执行编程操作。

如下所述，根据本发明的实施例，用户可在确定存储器装置150的初始化时的初始化时刻确定用于待在初始化之后编程的用户数据的编程模式。在执行初始化操作之后，控制器130可控制存储器装置150以根据由用户所选择的编程模式来执行编程操作。基于从主机102与初始化命令CMD_INIT一起提供的编程模式信息INFO_MODE，控制器130可控制存储器装置150以执行编程操作。

图6是示出根据本发明的实施例的数据处理系统100的操作的流程图。

参照图6，在步骤S602中，控制器130可控制存储器装置150以基于从主机102提供的初始化命令CMD_INIT和编程模式信息INFO_MODE来执行初始化操作。根据本发明的实施例，当用户确定是否执行初始化操作时，对于待在初始化操作之后被编程的用户数据，用户可决定是根据单层单元(SLC)方案来执行编程操作，还是根据多层单元(MLC)方案来执行编程操作。因此，主机102可向控制器130提供编程模式信息INFO_MODE以及初始化命令CMD_INIT。控制器130可控制将存储器装置150恢复到初始状态的初始化操作。换言之，控制器130可根据所提供的初始化命令CMD_INIT执行删除存储器装置150中存储的所有用户数据的格式化操作。

在步骤S604中，控制器130可控制存储器装置150以基于编程模式MODE_SEL来执行编程操作。可基于步骤S602中的编程模式信息INFO_MODE由用户选择编程模式MODE_SEL。例如，当编程模式MODE_SEL是单层单元(SLC)方案时，控制器130可控制存储器装置150在初始化操作之后根据单层单元(SLC)方案对用户数据进行编程。当由用户选择的编程模式MODE_SEL是多层单元(MLC)方案时，控制器130可控制存储器装置150在初始化操作之后根据多层单元(MLC)方案对用户数据进行编程。

图7是示出根据单层单元(SLC)方案的编程操作的示图。

图7示出了可具有擦除状态E或编程状态P的单层单元的单元分布。在执行编程操作之前，所有存储器单元可具有擦除状态E。当基于从主机102提供的编程模式信息INFO_MODE，由用户选择的编程模式MODE_SEL是单层单元(SLC)编程模式时，控制器130可将存储器装置150中包括的存储块交换为单层单元(SLC)存储块，如上参照图2所述。控制器130可控制用户数据被编程到由单层单元(SLC)存储块中包括的单层单元(SLC)形成的页面中。控制器130可控制存储器装置150以执行编程操作，使得具有逻辑值0的存储器单元处于编程状态P，并且具有逻辑值1的存储器单元处于擦除状态E。

图8是示出根据多层单元(MLC)方案的编程操作的示图。

图8示出了可具有擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3之中的一个状态的多层单元的单元分布。正如上面参照图7描述的单层单元SLC，所有存储器单元在执行编程操作之前可具有擦除状态E。当基于编程模式信息INFO_MODE，编程模式MODE_SEL是多层单元编程模式时，控制器130可在存储器装置150中包括的存储块之中选择多层单元存储块。

一个多层单元可存储由高位和低位表示的数据。存储高位的页面和存储低位的页面可包括连接到物理上相同的字线的存储器单元。然而，可在逻辑上将由多层单元形成的页面划分成存储高位的第一页面和存储低位的第二页面。

在将高位编程到第一页面中之后，控制器130可控制将低位编程到第二页面中。控制器130可控制存储器装置150的编程操作，使得对于第一页面，具有逻辑值0的存储器单元处于编程状态P，并且具有逻辑值1的存储器单元处于擦除状态E。控制器130可控制存储器装置150的编程操作，使得第一页面和第二页面中的存储器单元基于其逻辑值而具有特定状态。例如，在第一页面中具有逻辑值1并且在第二页面中具有逻辑值1的存储器单元保持在擦除状态E。在第一页面中具有逻辑值1并且在第二页面中具有逻辑值0的存储器单元处于第一编程状态P1。在第一页面中具有逻辑值0并且在第二页面中具有逻辑值0的存储器单元处于第二编程状态P2。在第一页面中具有逻辑值0并且在第二页面中具有逻辑值1的存储器单元处于第三编程状态P3。

图9是示出根据本发明的实施例的包括主机102和控制器130的数据处理系统100的框图。

参照图9，主机102可包括初始化确定单元902和编程模式选择单元904。另外，控制器130的处理器134可包括格式化执行单元906和模式交换单元908。

初始化确定单元902可确定是否对存储器装置150执行初始化操作。初始化确定单元902可利用初始化按钮来实施。用户可通过按压初始化按钮来触发对存储器装置150执行的初始化操作。当初始化确定单元902确定执行初始化操作时，初始化确定单元902可将触发信号SIG_TRIG提供到编程模式选择单元904，并且将初始化命令CMD_INIT提供到格式化执行单元906。

编程模式选择单元904可基于所提供的触发信号SIG_TRIG来选择存储器装置150的编程操作模式。编程模式选择单元904可利用如初始化确定单元902的至少一个按钮(例如，SLC按钮、MLC按钮、TLC按钮和QLC按钮)来实施。例如，用户可通过按压SLC按钮来确定控制器130控制存储器装置150以根据单层单元(SLC)方案来执行编程操作。用户可通过按压MLC按钮来确定控制器130控制存储器装置150以根据存储器装置150的多层单元(MLC)方案来执行编程操作。用户可通过按压TLC按钮来确定控制器130控制存储器装置150以根据三层单元(TLC)方案来执行编程操作。用户可通过按压QLC按钮来确定控制器130控制存储器装置150以根据四层单元(QLC)方案来执行编程操作。当确定了编程模式时，编程模式选择单元904可向模式交换单元908提供编程模式信息INFO_MODE。

格式化执行单元906可控制存储器装置150以基于所提供的初始化命令CMD_INIT来执行初始化操作。格式化执行单元906可控制初始化操作。初始化操作可包括通过执行格式化操作来将存储器装置150恢复到初始状态的操作。格式化操作可包括删除存储器装置150中存储的所有用户数据的操作。当完成格式化操作时，格式化执行单元906可向模式交换单元908提供完成信号SIG_COMP。

模式交换单元908可控制存储器装置150以根据编程模式MODE_SEL来执行编程操作。可基于所提供的编程模式信息INFO_MODE和完成信号SIG_COMP由用户选择编程模式MODE_SEL。当基于所提供的编程模式信息INFO_MODE，编程模式MODE_SEL是单层单元(SLC)编程模式时，模式交换单元908可控制存储器装置150以根据单层单元(SLC)方案来对用户数据进行编程。当基于所提供的编程模式信息INFO_MODE，编程模式MODE_SEL是多层单元(MLC)编程模式时，模式交换单元908可控制存储器装置150以在初始化操作之后根据多层单元(MLC)方案来对用户数据进行编程。

根据本发明的实施例，当确定是否针对将在初始化操作之后进行编程的用户数据执行初始化操作时，用户可决定是根据单层单元(SLC)方案来执行编程操作，还是根据多层单元(MLC)方案来执行编程操作。因此，因为主机102能够将编程模式信息INFO_MODE以及初始化命令CMD_INIT提供到控制器130，所以存储器装置150能够在初始化操作之后基于由用户选择的编程模式来执行编程操作。例如，当优先考虑编程操作或读取操作的速度和数据的可靠性时，用户可在确定初始化操作的运行时的初始化时刻根据单层单元(SLC)方案来选择编程模式。根据所确定的编程模式，控制器130可控制存储器装置150以在初始化操作之后根据单层单元(SLC)方案来执行编程操作。相反，当优先考虑数据容量时，用户可根据多层单元(MLC)方案来选择编程模式。根据所确定的编程模式，控制器130可控制存储器装置150以在初始化操作之后根据多层单元(MLC)方案来执行编程操作。

在下文中，将参照图10至图18详细描述应用了根据本发明的实施例的包括以上通过参照图1至图9描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。

图10是示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。例如，图10示出了可应用存储器系统的存储卡系统6100。

参照图10，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

更具体地，存储器控制器6120可电连接到由非易失性存储器(NVM)实现的存储器装置6130并且被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130与外部装置(例如，图1的主机102)之间的接口，并且使用用于控制存储器装置6130的固件。也就是说，存储器控制器6120可对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器系统110的存储器装置150。

因此，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正组件。

存储器控制器6120可通过连接器6110与外部装置通信。例如，如参照图1描述的，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种来与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特定的移动电子装置。

存储器装置6130可由易失性存储器(NVM)来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置中的任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-RAM)。

存储器控制器6120和存储器装置6130可被集成到单个半导体装置中以形成固态驱动器(SSD)。此外，存储器控制器6120和存储器装置6130可被如此集成以形成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑式闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。

图11是示出根据实施例的包括存储器系统的数据处理系统6200的另一示例的示图。

参照图11，数据处理系统6200可包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图11所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(例如，CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1所示的存储器系统110中的控制器130。

存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224和诸如非易失性存储器(NVM)接口6225的存储器接口。

CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制进行操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传送到存储器装置6230的数据，反之亦然。当RAM 6222用作高速缓存存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。

ECC电路6223可生成用于校正从存储器装置6230提供的数据的失败位或错误位的错误校正码(ECC)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。ECC电路6223可使用低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)或诸如网格编码调制(TCM)或分组编码调制(BCM)的编码调制来校正错误。

存储器控制器6220可通过主机接口6224向主机6210传送数据/从主机6210接收数据。存储器控制器6220可通过NVM接口6225向存储器装置6230传送数据/从存储器装置6230接收数据。主机接口6224可通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、高速外围组件互连(PCIe)或NAND接口而连接到主机6210。存储器控制器6220可利用诸如无线保真(WiFi)或长期演进(LTE)的移动通信协议而具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传送数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成根据各种通信协议中的一种或多种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置，特别是移动电子装置。

图12是示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。例如，图12示出了可应用存储器系统的固态驱动器(SSD)6300。

参照图12，SSD 6300可包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。

更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、错误校正码(ECC)电路6322、主机接口6324、缓冲存储器6325和例如非易失性存储器接口6326的存储器接口。

缓冲存储器6325可临时存储从主机6310提供的数据或从存储器装置6340中包括的多个闪速存储器NVM提供的数据。进一步地，缓冲存储器6325可临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)的各种易失性存储器中的任意一个实现，或者由诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移力矩磁性RAM(STT-MRAM)和相变RAM(PRAM)的非易失性存储器实现。图12示出了缓冲存储器6325被实现在控制器6320中。然而，缓冲存储器6325可位于控制器6320的外部。

ECC电路6322可在编程操作期间计算待编程到存储器装置6340中的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失败数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可提供与例如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。

此外，可提供可应用图1的存储器系统110的多个SSD 6300来实现数据处理系统，例如，独立磁盘冗余阵列(RAID)系统。RAID系统可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的写入命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到所选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令而执行读取操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD 6300，并将从所选择的SSD 6300读取的数据提供到主机6310。

图13是示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。例如，图13示出了可应用存储器系统的嵌入式多媒体卡(eMMC)6400。

参照图13，eMMC 6400可包括控制器6430和由一个或多个NAND闪速存储器实现的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130。存储器装置6440可对应于图1的存储器系统110中的存储器装置150。

更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。

内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如超高速(UHS-I/UHS-II)接口。

图14至图17是示出根据实施例的包括存储器系统的数据处理系统的其它示例的示图。例如，图14至图17示出了可应用存储器系统的通用闪存(UFS)系统6500、6600、6700和6800。

参照图14至图17，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710、6810可用作有线/无线电子装置，特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可用作外部嵌入式UFS装置或可移动UFS卡。

在各个UFS系统6500、6600、6700、6800中的主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS协议与外部装置通信，例如与有线/无线电子装置，特别是与移动电子装置通信，并且UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可由图1所示的存储器系统110来实现。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图11至图13所描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实现，并且UFS卡6530、6630、6730、6830可以参照图10所描述的存储卡系统6100的形式来实现。

此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过例如移动工业处理器接口(MIPI)中的MIPI M-PHY和MIPI统一协议(UniPro)的UFS接口来彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议中的任意一种彼此通信，例如，通用存储总线(USB)、闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD。

在图14所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在所示实施例中，一个UFS装置6520和一个UFS卡6530连接到主机6510。然而，多个UFS装置和UFS卡可并联或以星型形式连接到主机6510。星型形式是单个装置与多个装置联接以进行集中操作的布置。多个UFS卡可并联或以星型形式连接到UFS装置6520或者串联或以链型形式连接到UFS装置6520。

在图15所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro。主机6610可通过执行交换操作的交换模块6640，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在UniPro处交换模块6640的链路层交换来彼此通信。在所示实施例中，一个UFS装置6620和一个UFS卡6630连接到交换模块6640。然而，多个UFS装置和UFS卡可并联或以星型形式连接到交换模块6640。多个UFS卡可串联或以链型形式连接到UFS装置6620。

在图16所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过在UniPro处交换模块6740的链路层交换来彼此通信。交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在所示实施例中，一个UFS装置6720和一个UFS卡6730连接到交换模块6740。然而，各自包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接到主机6710。在另一示例中，多个模块可串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。

在图17所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作以与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标标识符(ID)交换操作，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在所示实施例中，一个UFS装置6820连接到主机6810，并且一个UFS卡6830连接到UFS装置6820。然而，多个UFS装置可并联或以星型形式连接到主机6810，或者串联或以链型形式连接到主机6810。多个UFS卡可并联或以星型形式连接到UFS装置6820，或者串联或以链型形式连接到UFS装置6820。

图18是示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的示图。例如，图18是示出可应用存储器系统的用户系统6900的示图。

参照图18，用户系统6900可包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。

更具体地，应用处理器6930可驱动例如操作系统(OS)的用户系统6900中的组件，并且包括控制用户系统6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可被设置为片上系统(SoC)。

存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、低功率DDR(LPDDR)SDRAM、LPDDR2SDRAM或LPDDR3SDRAM的易失性随机存取存储器(RAM)，或者诸如相变RAM(PRAM)、电阻式RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，可基于堆叠式封装(PoP)来封装并安装应用处理器6930和存储器模块6920。

网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。

存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传送到应用处理器6930。存储模块6950可由非易失性半导体存储器装置实现，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存，并且可被设置为诸如用户系统6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可对应于参照图1描述的存储器系统110。此外，存储模块6950可被实现为以上参照图12至图17所述的SSD、eMMC和UFS。

用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和显示器的用户输出接口。

此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。

根据本发明的实施例，每当执行初始化操作时，用户可直接选择数据处理系统中的闪速存储器的编程模式。当用户选择单层单元(SLC)编程模式时，可提高编程操作的速度。当用户选择多层单元编程模式时，可增加数据容量。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims

1.一种数据处理系统，包括：

主机，包括编程模式选择单元和初始化确定单元，所述主机生成初始化命令并且通过接收由用户确定的初始化选择和编程模式选择来生成编程模式信息；

存储器装置，包括存储单层数据和多层数据的多个存储器单元；以及

控制器：

从所述主机接收所述初始化命令和所述编程模式信息；

控制所述存储器装置以响应于所述初始化命令对所述存储器装置执行初始化操作；并且

在执行所述初始化操作之后，控制所述存储器装置以基于所述编程模式信息来对所述存储器装置执行编程操作，

其中，所述初始化选择由用户选择所述主机的初始化确定单元中的初始化按钮来确定，

所述编程模式选择由用户选择所述主机的编程模式选择单元中的多个按钮中的一个来确定，

所述多个按钮中的第一按钮对应于单层单元编程模式，所述多个按钮中的第二按钮对应于多层单元编程模式，并且

所述编程模式是用于可靠性的所述单层单元编程模式和用于容量的多层单元编程模式的一个。

2.根据权利要求1所述的数据处理系统，其中所述多层单元编程模式包括

二层单元编程模式、三层单元编程模式和四层单元编程模式。

3.根据权利要求1所述的数据处理系统，其中所述单层单元编程模式是将一位数据存储到存储器单元中的编程模式。

4.根据权利要求1所述的数据处理系统，其中所述控制器包括格式化执行单元，所述格式化执行单元通过删除所述存储器装置中包括的用户数据来执行恢复到初始状态的格式化操作。

5.一种操作数据处理系统的方法，包括：

通过包括编程模式选择单元和初始化确定单元的主机通过接收由用户确定的初始化选择和编程模式选择生成初始化命令和编程模式信息；

由控制器从所述主机接收所述初始化命令和所述编程模式信息；

响应于所述初始化命令，对包括存储单层数据和多层数据的多个存储器单元的存储器装置执行初始化操作；并且

在执行所述初始化操作之后，基于所述编程模式信息来对所述存储器装置执行编程操作，

6.根据权利要求5所述的方法，其中所述多层单元编程模式包括二层单元模式、三层单元模式和四层单元模式。

7.根据权利要求5所述的方法，其中所述单层单元编程模式是将一位数据存储到存储器单元中的编程模式。

8.根据权利要求5所述的方法，其中响应于所述初始化命令，对所述存储器装置执行所述初始化操作包括

通过删除所述存储器装置中包括的用户数据来执行恢复到初始状态的格式化操作。