[go: up one dir, main page]

CN111133496B - 显示设备、显示设备的制造方法、显示设备的制造装置 - Google Patents

显示设备、显示设备的制造方法、显示设备的制造装置 Download PDF

Info

Publication number
CN111133496B
CN111133496B CN201780095347.0A CN201780095347A CN111133496B CN 111133496 B CN111133496 B CN 111133496B CN 201780095347 A CN201780095347 A CN 201780095347A CN 111133496 B CN111133496 B CN 111133496B
Authority
CN
China
Prior art keywords
terminal
layer
film
display device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780095347.0A
Other languages
English (en)
Other versions
CN111133496A (zh
Inventor
冈部达
郡司辽佑
斋田信介
市川伸治
谷山博己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111133496A publication Critical patent/CN111133496A/zh
Application granted granted Critical
Publication of CN111133496B publication Critical patent/CN111133496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的显示设备具有TFT层及位于所述TFT层的更上层的发光元件层，该TFT层包含从外部输入信号的端子(TM1)、及位于所述端子的更下层的端子配线(TW1)，所述端子包含主要部分(TC1)、及包围主要部分的周缘部(TE1)，该显示设备中，设有覆盖所述周缘部(TE1)的覆盖膜(21c)，所述周缘部(TE1)的下表面与所述端子配线(TW1)接触，所述主要部分(TC1)与所述端子配线(TW1)隔着1个以上端子基底膜(J1、K1)而重叠。

Description

显示设备、显示设备的制造方法、显示设备的制造装置
技术领域
本发明涉及一种显示设备。
背景技术
专利文献1中公开了一种在包含有机EL元件的显示面板中，层间绝缘膜覆盖端子的边缘的结构。
现有技术文献
专利文献
专利文献1：日本国公开专利公报“2009-69251号(2009年4月2日公开)”
发明内容
本发明所要解决的技术问题
所述现有的结构中，在端子上表面(露出部)与覆盖端子边缘的层间绝缘膜的上表面之间产生较大的阶差，当安装外部电路基板时，端子与外部电路基板之间可能产生连接不良。
解决问题的方案
本发明的一形态中的显示设备具有TFT层及位于所述TFT层的更上层的发光元件层，该TFT层包含端子及位于所述端子的更下层的端子配线，所述端子包含主要部分及包围所述主要部分的周缘部，该显示设备中，设有覆盖所述周缘部的覆盖膜，所述周缘部的下表面与所述端子配线接触，所述主要部分与所述端子配线隔着1个以上端子基底膜而重叠。
发明效果
根据本发明的一形态，覆盖端子的周缘部的覆盖膜的上表面与主要部分的上表面(露出面)之间的阶差减小，因此，当安装外部电路基板时，外部电路基板与端子间不易发生连接不良。
附图说明
图1是表示显示设备的制造方法的一例的流程图。
图2是表示显示设备的显示部的结构例的剖视图。
图3是表示实施方式1的显示设备的结构例的俯视图。
图4是表示实施方式1的端子剖图(图3的A-A剖图及a-a剖图)的剖视图。
图5是表示实施方式1的端子剖图(图3的B-B剖图及b-b剖图)的剖视图。
图6是表示实施方式1的TFT层的形成工序的流程图。
图7是表示显示设备制造装置的结构的框图。
图8是表示参考形态的端子剖图的剖视图。
图9是表示外部电路基板安装于显示设备的状态的剖视图。
图10是表示实施方式2的端子结构的俯视图(a)及剖视图(b)。
图11是表示实施方式2的变形例的俯视图(a)及剖视图(b)。
图12是表示实施方式2的又一变形例的俯视图(a)及剖视图(b)。
图13是表示实施方式3的端子排列的俯视图。
图14是表示实施方式3的端子结构的俯视图(a)及剖视图(b)、(c)。
图15是表示实施方式3的变形例的俯视图(a)及剖视图(b)。
图16是表示实施方式3的又一变形例的俯视图(a)及剖视图(b)。
图17是表示实施方式3的又一变形例的俯视图(a)及剖视图(b)。
图18是表示实施方式4的端子排列的俯视图。
具体实施方式
图1是表示显示设备的制造方法的一例的流程图。图2是表示显示设备的显示部的结构例的剖视图。图3是表示实施方式1的显示设备的结构例的俯视图。以下，“同一层”是指在同一制程中由相同材料形成，“下层”是指在作为比较对象的层之前的制程中形成，“上层”是指在作为比较对象的层之后的制程中形成。
当制造柔性显示设备时，如图1～图3所示，首先，在透光性的支撑基板(例如，母玻璃基板)上形成树脂层12(步骤S1)。然后，形成阻挡层3(步骤S2)。然后，形成包含用于外部连接的端子TM1、TM2及端子配线TW1、TW2的TFT层4(步骤S3)。然后，形成顶部发光型发光元件层(例如，OLED元件层)5(步骤S4)。然后，形成密封层6(步骤S5)。然后，将上表面膜贴附在密封层6上(步骤S6)。然后，隔着支撑基板对树脂层12的下表面照射激光而降低支撑基板与树脂层12间的结合力，并使支撑基板从树脂层12剥离(步骤S7)。然后，将下表面膜10贴附于树脂层12的下表面(步骤S8)。然后，将包含下表面膜10、树脂层12、阻挡层3、TFT层4、发光元件层5、密封层6的层叠体切割，获得多个单片(步骤S9)。然后，在所得的单片上贴附功能膜39，作为显示设备2(步骤S10)。然后，在端子TM1、TM2上实装电子电路基板(例如，IC芯片)(步骤S11)。另外，由后述的显示设备制造装置实施所述各步骤。
作为树脂层12的材料，可列举例如聚酰亚胺、环氧树脂、聚酰胺等。作为下表面膜10的材料，可列举例如聚对苯二甲酸乙二醇酯(PET)。
阻挡层3防止水分、氧等异物到达TFT层4、发光元件层5，可由例如通过CVD形成的氧化硅膜、氮化硅膜、或者氮氧化硅膜、或它们的层叠膜构成。
TFT层4包含半导体膜15、位于半导体膜15的更上层的无机绝缘膜16(栅极绝缘膜)、位于无机绝缘膜16的更上层的栅极电极GE、位于栅极电极GE的更上层的无机绝缘膜18、位于无机绝缘膜18的更上层的电容电极CE、位于电容电极CE的更上层的无机绝缘膜20、位于无机绝缘膜20的更上层的源极配线SH、及位于源极配线SH的更上层的平坦化膜21p，并以包含半导体膜15、无机绝缘膜16、及栅极电极GE的方式构成薄层晶体管(TFT)Tr。
在TFT层4的非工作区域(边框区域)NA，设有用于与IC芯片、FPC等电子电路基板连接的端子TM1、TM2、连接于端子TM1的端子配线TW1、及连接于端子TM2的TW2。端子TM1、TM2与源极配线SH形成于同一层，端子配线TW1与栅极电极GE形成于同一层，端子配线TW2与电容电极CE形成于同一层。
半导体膜15由例如低温多晶硅(LTPS)或者氧化物半导体构成。另外，图2中，是以顶部栅极构造表示出将半导体膜15作为通道的晶体管Tr，但也可为底部栅极构造(例如，TFT的通道为氧化物半导体)。
栅极电极GE、电容电极CE、源极配线SH、端子配线TW1、TW2、及端子TM1、TM2是由例如包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)中的至少一种金属的单层膜或者层叠膜构成。
无机绝缘膜16、18、20可由例如通过CVD法形成的氧化硅(SiOx)膜或者氮化硅(SiNx)膜或它们的层叠膜构成。
平坦化膜(层间绝缘膜)21p可由例如聚酰亚胺、丙烯酸等可涂布的感光性有机材料构成。
发光元件层5(例如，有机发光二极管层)包含位于平坦化膜21p的更上层的阳极22、覆盖阳极22的边缘的堤坝23、位于阳极22的更上层的EL(电致发光)层24、及位于EL层24的更上层的阴极25，针对每个子像素，设有包含岛状的阳极22、EL层24及阴极25的发光元件(例如，OLED：有机发光二极管)、以及驱动发光元件的子像素电路。堤坝23(阳极边缘罩)可由例如聚酰亚胺、丙烯酸等可涂布的感光性有机材料构成。
EL层24例如通过从下层侧起依序层叠电洞植入层、电洞传输层、发光层、电子传输层、电子植入层而构成。发光层是通过蒸镀法或者喷墨法针对每个子像素呈岛状形成，但也可针对电洞植入层、电洞传输层、电子传输层、电子植入层的1个以上层设为整面状的共通层，也可不形成。
阳极(anode)22例如通过层叠ITO(Indium Tin Oxide，氧化铟锡)及包含Ag的合金而构成，且具有光反射性(将于下文详述)。阴极25可由MgAg合金(极薄膜)、ITO(Indium TinOxide)等透光性的导电材构成。
当发光元件层5为OLED层时，利用阳极22及阴极25间的驱动电流使电洞与电子在EL层24内再结合，由此产生的激子(exciton)成为基底状态，由此放射出光。因阳极22为光反射性，阴极25为透光性，所以从EL层24射出的光朝向上方，成为顶部发光。
发光元件层5并不限于构成OLED元件，也可构成无机发光二极管或者量子点发光二极管。
密封层6为透光性，且包含覆盖阴极25的无机密封膜26、位于无机密封膜26的更上层的有机密封膜27、及覆盖有机密封膜27的无机密封膜28。覆盖发光元件层5的密封层6防止水、氧等异物浸透到发光元件层5。
无机密封膜26、28可分别由例如通过CVD形成的氧化硅膜、氮化硅膜、或者氮氧化硅膜、或它们的层叠膜构成。有机密封膜27是比无机密封膜26、28更厚的透光性有机膜，可由丙烯酸等可涂布的有机材料构成。
下表面膜10在剥离支撑基板之后贴附在树脂层12的下表面上，由此，用于实现柔软性优良的显示设备，作为其材料，可列举PET等。功能膜39具有例如光学补偿功能、触摸传感器功能、保护功能等。
以上，已对制造柔性显示设备的情况进行了说明，但当制造非柔性显示设备时，无需基板的更换等操作，因此，例如从图1的步骤S5转移到步骤S9。
〔实施方式1〕
图4是表示实施方式1的端子剖图(图3的A-A剖图及a-a剖图)的剖视图，图5是表示实施方式1的端子剖图(图3的B-B剖图及b-b剖图)的剖视图，图6是表示实施方式1的TFT层的形成工序的流程图，图7是表示参考形态的端子剖图的剖视图。如图3～图5所示，在显示设备2的外缘(非显示区域)NA，从下层侧起依序层叠有下表面膜10、树脂层12、阻挡层3、无机绝缘膜16(第一无机绝缘膜)、端子配线TW1、无机绝缘膜18(第二无机绝缘膜)、端子配线TW2、无机绝缘膜20(第三无机绝缘膜)、端子TM1、TM2、及覆盖膜21c。覆盖膜21c是由聚酰亚胺、丙烯酸等构成的涂布型有机绝缘膜，与图2所示的平坦化膜21p(发光元件层5的基底)形成于同一层。
如图4所示，端子TM1包含周缘部TE1及比周缘部TE1更靠内侧的主要部分TC1，当俯视时(参照图3)，端子TM1整体与端子配线TW1的前端部重叠。主要部分TC1接触于端子TM1的峰部(因下述的端子基底膜J1、K1而成为高于周缘部的部分)。
在无机绝缘膜18、20上形成与端子TM1的周缘部TE1重叠的沟槽状接触孔CH1，由此，形成与无机绝缘膜18同一层的岛状的端子基底膜J1、及与无机绝缘膜20同一层的岛状的端子基底膜K1，端子TM1的主要部分TC1与端子配线TW1隔着端子基底膜J1、K1(均为无机绝缘膜)而重叠。
而且，通过沟槽状接触孔CH1使周缘部TE1的下表面与端子配线TW1接触，并以覆盖周缘部TE1的方式形成覆盖膜21c。端子TM1是与图2的源极配线SH同一层(同一材料)的低电阻配线，例如包含Al(铝)。因此，若在端子配线的端面(侧面)露出Al等，则在后续工序的蚀刻阳极22(例如，Ag合金)时Al等会受到损坏，所以端子TM1的边缘受覆盖膜21c(有机绝缘膜)保护。
如图5所示，端子TM2包含周缘部TE2及比周缘部TE2更靠内侧的主要部分TC2，当俯视时(参照图3)，端子TM2整体与端子配线TW2的前端部重叠。
在无机绝缘膜20上，形成有与端子TM2的周缘部TE2重叠的沟槽状接触孔CH2，由此，形成与无机绝缘膜20同一层的岛状的端子基底膜K2，端子TM2的主要部分TC2与端子配线TW2隔着端子基底膜K2(无机绝缘膜)而重叠。
而且，通过沟槽状接触孔CH2使周缘部TE2的下表面与端子配线TW2接触，以覆盖周缘部TE2的方式形成覆盖膜21c。
利用覆盖膜21c覆盖端子TM1、TM2的周缘部TE1、TE2是为了当对发光元件层5的阳极22(参照图2)进行图案化处理时(图1的步骤S4)，使周缘部TE1、TE2(例如，由2张钛膜夹着铝膜的层叠膜)的侧面(例如，铝膜的侧面)不被蚀刻。
图6是表示实施方式1的TFT层的形成工序的流程图。在图1的步骤S1之后的步骤S2中，形成阻挡层3。在下一步骤S3a中，形成半导体膜15(参照图2)。在下一步骤S3b中，形成无机绝缘膜16。在下一步骤S3c中，形成栅极电极、端子配线TW1。在下一步骤S3d中，形成无机绝缘膜18及端子基底膜J1。在下一步骤S3e中，形成电容电极CE(参照图2)及端子配线TW2。在下一步骤S3f中，形成无机绝缘膜20及端子基底膜K1、K2。在下一步骤S3h中，形成源极配线SH(参照图2)及端子TM1、TM2。在下一步骤S3i中，形成平坦化膜21p及覆盖膜21c。另外，接触孔CH1的形成(图案化处理)也可通过连续制程实施。
图7是表示显示设备制造装置的结构的框图。如图7所示，显示设备制造装置70包含成膜装置76、安装装置80、及控制这些装置的控制器72，成膜装置76实施图6的步骤S3a～S3i，安装装置80实施图1的步骤S11。
根据实施方式1，如图4、图5所示，在主要部分TC1与端子配线TW1之间设有端子基底膜J1、K1，在主要部分TC2与端子配线TW2之间设有端子基底膜K2，因此，覆盖端子TM1、TM2的周缘部TE1、TE2的覆盖膜21c的上表面与主要部分TC1、TC2的上表面(露出面)之间的阶差例如小于图8的参考形态。由此，当如图9所示在端子TM1、TM2上隔着各向异性导电材AC安装有外部电路基板50(例如，IC芯片)时，外部电路基板50与端子TM1、TM2间不易发生连接不良。
另外，端子基底膜J1与无机绝缘膜18在同一制程中形成，端子基底膜K1、K2与无机绝缘膜20在同一制程中形成，因此，不会因形成端子基底膜而增加制程。
〔实施方式2〕
图10中表示实施方式2的端子结构，图10的(a)为俯视图，图10的(b)为剖视图。如图10所示，也可在端子基底膜J1、K1(均为无机绝缘膜)之间，配置与图2的电容电极CE同一层的(在同一工序中形成的)导电膜CE1。于是，能提高端子TM1的主要部分TC1的顶部高度(端子TM1的峰的高度)。
图11中表示实施方式2的变形例，图11的(a)为俯视图，图11的(b)为剖视图。图11中，使导电膜CE1及端子基底膜J1吻合。该结构中，在对无机绝缘膜18进行图案化处理而形成端子基底膜J1的制程中，可将导电膜CE1作为掩模(蚀刻阻止部)发挥功能。即，通过导电膜CE1的图案化处理决定端子基底膜J1的形状。与无机绝缘膜的图案化处理相比，导电膜(金属膜)的图案化处理的高精度更高，因此，在端子集成方面较为优良(能缩小导电膜CE1与无机绝缘膜20间的间隙，提高密度)。也能相应于间隙缩小的程度而增大端子TM1。
图12中表示实施方式2的又一变形例，图12的(a)为俯视图，图12的(b)为剖视图。图12中，当俯视时，在端子TM1与在第一方向(图中为横方向)上与其相邻的端子TM3之间，形成与导电膜CE1同一层的岛状金属膜CM，岛状金属膜CM隔着无机绝缘膜18而与相邻的端子配线TW1、TW3重叠，岛状金属膜CM的与第一方向正交的方向(图中为纵方向)上的边缘与无机绝缘膜18的边缘吻合。图12中，当对无机绝缘膜18进行图案化处理时，导电膜CE1及岛状金属膜CM作为掩模发挥功能，所以，通过导电膜CE1及岛状金属膜CM的图案化处理，能决定无机绝缘膜18的开口CH1的内周(端子基底膜J1的形状)及开口CH1的外周。由此，能高密度地配置端子。
〔实施方式3〕
图13是表示实施方式3的端子排列的俯视图，图14的(a)为图13的(透视)俯视图，图14的(b)、(c)为图13的剖视图。就挠性基板而言，不同于玻璃基板，会产生弯曲、畸变，因此，外部电路基板与端子(尤其在端子部的侧面附近的端子)不易对准。因此，就位于端子部44的长度方向上的端部的端子TM1、TM3而言，也可如图14的(b)所示，使端子TM1的主要部分TC1及端子TM3的主要部分TC3扩展，直至与覆盖膜21c重叠为止。于是，获得较大的热点区域(各向异性导电材与主要部分TC1、TC3的重叠部分)，即便是挠性基板上也容易安装外部电路基板。另外，从端子的集成化方面考虑，端子部44的中央部的端子TM5也可如图14的(c)所示，端子TM5的主要部分TC5并不与覆盖膜21c重叠，而周缘部TE5与覆盖膜21c重叠(在主要部分TC5与覆盖膜21c之间，露出周缘部TE5)。图14中，位于中央部的端子TM5的宽度小于位于长度方向上的端部的端子TM1的宽度。也就是说，中央部的端子的密度大。并且，长度方向上的端部的端子的密度虽小，但端子的宽度大，相应地，主要部分也大。通过采用这种结构，能防止端子的高密度化、及端子部的长度方向上的端部处的接触不良。
另外，位于端子TM1与端子T5之间的其他端子、及位于端子TM5与端子T3之间的其他端子既可为图14的(b)的结构，也可为图14的(c)的结构。
图15中表示实施方式3的变形例，图15的(a)为俯视图，图15的(b)为剖视图。如图15所示，端子基底膜J1、K1(均为无机绝缘膜)之间也可配置与图2的电容电极CE同一层的导电膜CE1。于是，能提高端子TM1的主要部分TC1的顶部高度(端子TM1的峰的高度)。而且，使导电膜CE1与端子基底膜J1吻合。该结构中，在形成端子基底膜J1的制程中，可使导电膜CE1作为掩模发挥功能。因此，端子基底膜J1与导电膜CE1的边缘对齐(吻合)，但端子基底膜K1的边缘形成在比端子基底膜J1及导电膜CE1各自的边缘更靠内侧。
图16中表示实施方式3的又一变形例，图16的(a)为俯视图，图16的(b)为剖视图。图16中，当俯视时，在端子TM1与在第一方向(图中为横方向)上与其相邻的端子TM3之间，形成有与图2的电容电极CE同一层的岛状金属膜CM，岛状金属膜CM隔着无机绝缘膜18而与端子配线TW1及其相邻的端子配线重叠，岛状金属膜CM的与第一方向正交的方向(图中为纵方向)上的边缘与无机绝缘膜18的边缘吻合。图16中，当对无机绝缘膜18进行图案化处理时，岛状金属膜CM作为掩模发挥功能，所以通过岛状金属膜CM的图案化处理，能决定无机绝缘膜18的开口CH1的外周。由此，能高密度地配置端子。
图17中表示实施方式3的又一变形例，图17的(a)为俯视图，图17的(b)为剖视图。图17中，在端子基底膜J1、K1(均为无机绝缘膜)之间，配置与图2的电容电极CE同一层的导电膜CE1，当俯视时，在端子TM1与在第一方向(图中为横方向)上与其相邻的端子之间，形成有与导电膜CE1同一层的岛状金属膜CM，岛状金属膜CM隔着无机绝缘膜18而与端子配线TW1及其相邻的端子配线重叠，岛状金属膜CM的与第一方向正交的方向(图中为纵方向)上的边缘与无机绝缘膜18的边缘吻合。因此，端子基底膜J1与导电膜CE1的边缘对齐(吻合)，但端子基底膜K1的边缘形成在比端子基底膜J1及导电膜CE1各自的边缘更靠内侧。
图17中，当对无机绝缘膜18进行图案化处理时，导电膜CE1及岛状金属膜CM作为掩模发挥功能，所以通过导电膜CE1及岛状金属膜CM的图案化处理，可决定无机绝缘膜18的开口CH1的内周(端子基底膜J1的形状)及开口CH1的外周。由此，能高密度地配置端子。
〔实施方式4〕
图18是表示实施方式4的端子排列的俯视图。如上文所述，就挠性基板而言，外部电路基板与端子(尤其在端子部44的两侧)不易对准，鉴于此，位于端子部44的长度方向上的端部的端子TM1、TM3也可如图18所述，使显示部DA侧(图中为上侧)向内倾斜。于是，使外部电路基板并不在左右方向而是在图18中的上下方向(靠近及远离显示部DA的方向)上活动，从而外部电路基板及端子获得导通的概率提高。
对于图13的端子TM1、TM3，能以热点区域扩大的方式设为图14的(a)的结构、或者图15～图17的结构。该图18的构造可与上述的任一种端子构造组合。
〔总结〕
本实施方式中的显示设备所具有的电光学元件(利用电流来控制亮度、穿透率的电光学元件)并无特别限制。作为本实施方式中的显示装置，可列举例如，具有OLED(Organic Light Emitting Diode：有机发光二极管)作为电光学元件的有机EL(ElectroLuminescence：电致发光)显示器、具有无机发光二极管作为电光学元件的无机EL显示器、具有QLED(Quantum dot Light Emitting Diode：量子点发光二极管)作为电光学元件的QLED显示器等。
本发明并不限于上文所述的各实施方式，不同实施方式中分别揭示的技术手段适当组合而成的实施方式也属于本发明的技术范围。而且，通过将各实施方式中分别揭示的技术手段组合，可形成新的技术特征。
〔形态1〕
一种显示设备，具有TFT层及位于所述TFT层的更上层的发光层，该TFT层包含从外部输入信号的端子及位于所述端子的更下层的端子配线，所述端子包含主要部分及包围所述主要部分的周缘部，该显示设备中，
设有覆盖所述周缘部的覆盖膜，所述周缘部的下表面与所述端子配线接触，所述主要部分与所述端子配线隔着1个以上端子基底膜而重叠。
〔形态2〕
例如，根据形态1所述的显示设备，其中，所述端子基底膜为岛状的绝缘膜。
〔形态3〕
例如，根据形态1或2所述的显示设备，其中，所述覆盖膜与作为包含所述发光层的发光元件的基底的平坦化膜形成于同一层。
〔形态4〕
例如，根据形态1～6中的任一项所述的显示设备，其中，所述主要部分与所述端子配线隔着多个所述端子基底膜而重叠。
〔形态5〕
例如形态3所述的显示设备，其中，所述TFT层包含栅极配线、位于所述栅极配线的更下层的第一无机绝缘膜、位于所述栅极配线的更上层的第二无机绝缘膜、位于所述第二无机绝缘膜的更上层的电容配线、位于所述电容配线的更上层的第三无机绝缘膜、及位于所述第三无机绝缘膜的更上层且位于所述平坦化膜的更下层的源极配线，所述端子与所述源极配线形成于同一层。
〔形态6〕
例如，根据形态5所述的显示设备，其中，所述端子基底膜与所述第二无机绝缘膜或所述第三无机绝缘膜形成于同一层。
〔形态7〕
例如形态5所述的显示设备，其中，所述端子配线与所述栅极配线或者所述电容配线形成于同一层。
〔形态8〕
例如形态5所述的显示设备，其中，所述端子配线与所述栅极配线形成于同一层，
当俯视时，在所述端子与在第一方向上与其相邻的端子之间，形成有与所述电容配线同一层的岛状金属膜，
所述岛状金属膜与所述端子配线重叠，所述岛状金属膜的与所述第一方向正交的方向上的边缘与所述第二无机绝缘膜的边缘吻合。
〔形态9〕
例如形态5所述的显示设备，其中，当俯视时，包围所述周缘部的所述端子配线的边缘被所述第二无机绝缘膜覆盖。
〔形态10〕
例如形态9所述的显示设备，其中，所述主要部分及所述端子配线隔着1个以上所述端子基底膜、及与所述电容配线同一层的导电膜而重叠。
〔形态11〕
例如形态10所述的显示设备，其中，所述周缘部与所述导电膜接触。
〔形态12〕
例如形态1～11中的任一项所述的显示设备，其中，所述端子中含有铝，设于所述端子的更上层且所述发光层的更下层的下侧电极含有铝、银、铜中的至少一种。
〔形态13〕
例如，根据形态1～12中的任一项所述的显示设备，其中，所述端子的主要部分与所述覆盖膜重叠。
〔形态14〕
例如，根据形态1～13中的任一项所述的显示设备，其中，包含所述端子的端子部设于包围显示区域的边框区域，
位于所述端子部的长度方向上的端部的所述端子的所述主要部分与所述覆盖膜重叠，
在位于所述端子部的长度方向上的中央部的所述端子的所述主要部分与所述覆盖膜之间，露出所述周缘部。
〔形态15〕
例如形态1～14中的任一项所述的显示设备，其中，包含所述端子的端子部设于包围显示区域的边框区域，
位于所述端子部的长度方向上的端部的所述端子的成为所述显示区域侧的部分向内倾斜。
〔形态16〕
一种显示设备的制造方法，具有包含端子及位于所述端子的更下层的端子配线的TFT层、及位于所述TFT层的更上层的发光元件层，所述端子包含主要部分及包围所述主要部分的周缘部，该显示设备的制造方法包括如下工序：
在所述端子配线上形成岛状的端子基底膜的工序；
形成所述端子的工序，在该工序中，以使其主要部分与所述端子配线隔着所述端子基底膜而重叠，并且使其周缘部的下表面接触所述端子配线；及
利用覆盖膜覆盖所述周缘部的工序。
〔形态17〕
一种显示设备的制造装置，实施例如根据形态16所述的各工序。
附图标记说明
2 显示设备
3 阻挡层
4 TFT层
5 发光元件层
6 密封层
12 树脂层
16、18、20 无机绝缘膜
21p 平坦化膜
21c 覆盖膜
23 堤坝(阳极边缘罩)
24 EL层
44 端子部
70 显示设备制造装置
TM1、TM2 端子
TW1、TW2 端子配线
TC1、TC2 (端子的)主要部分
TE1、TE2 (端子的)周缘部
J1、K1、K2 端子基底膜(无机绝缘膜)

Claims (17)

1.一种显示设备，具有TFT层及位于所述TFT层的更上层的发光层，所述TFT层包含从外部输入信号的端子及位于所述端子的更下层的端子配线，所述端子包含主要部分及包围所述主要部分的周缘部，所述显示设备的特征在于，
设有覆盖所述周缘部的覆盖膜，所述周缘部的下表面与所述端子配线接触，所述主要部分与所述端子配线隔着1个以上端子基底膜而重叠，所述主要部分与所述周缘部形成于同一层。
2.根据权利要求1所述的显示设备，其特征在于，所述端子基底膜为岛状的绝缘膜。
3.根据权利要求1或2所述的显示设备，其特征在于，所述覆盖膜与作为包含所述发光层的发光元件的基底的平坦化膜形成于同一层。
4.根据权利要求1或2所述的显示设备，其特征在于，所述主要部分与所述端子配线隔着多个所述端子基底膜而重叠。
5.根据权利要求3所述的显示设备，其特征在于，所述TFT层包含栅极配线、位于所述栅极配线的更下层的第一无机绝缘膜、位于所述栅极配线的更上层的第二无机绝缘膜、位于所述第二无机绝缘膜的更上层的电容配线、位于所述电容配线的更上层的第三无机绝缘膜及位于所述第三无机绝缘膜的更上层且位于所述平坦化膜的更下层的源极配线，
所述端子与所述源极配线形成于同一层。
6.根据权利要求5所述的显示设备，其特征在于，所述端子基底膜与所述第二无机绝缘膜或所述第三无机绝缘膜形成于同一层。
7.根据权利要求5所述的显示设备，其特征在于，所述端子配线与所述栅极配线或者所述电容配线形成于同一层。
8.根据权利要求5所述的显示设备，其特征在于，所述端子配线与所述栅极配线形成于同一层，
当俯视时，在所述端子与在第一方向上与所述端子相邻的端子之间，形成有与所述电容配线同一层的岛状金属膜，
所述岛状金属膜的端部隔着所述第二无机绝缘膜而与所述端子配线的端部重叠，所述岛状金属膜的与所述第一方向正交的方向上的边缘与所述第二无机绝缘膜的边缘吻合。
9.根据权利要求5所述的显示设备，其特征在于，当俯视时，包围所述周缘部的所述端子配线的边缘被所述第二无机绝缘膜覆盖。
10.根据权利要求9所述的显示设备，其特征在于，所述主要部分及所述端子配线隔着1个以上所述端子基底膜及与所述电容配线同一层的导电膜而重叠。
11.根据权利要求10所述的显示设备，其特征在于，所述周缘部与所述导电膜接触。
12.根据权利要求1或2所述的显示设备，其特征在于，所述端子中含有铝，配置于所述端子的更上层且所述发光层的更下层的下侧电极中含有铝、银、铜中的至少一种。
13.根据权利要求1或2所述的显示设备，其特征在于，所述端子的主要部分与所述覆盖膜重叠。
14.根据权利要求1或2所述的显示设备，其特征在于，包含所述端子的端子部设于包围显示区域的边框区域，
位于所述端子部的长度方向上的端部的所述端子的所述主要部分与所述覆盖膜重叠，
在位于所述端子部的长度方向上的中央部的所述端子的所述主要部分与所述覆盖膜之间，露出所述周缘部。
15.根据权利要求1或2所述的显示设备，其特征在于，包含所述端子的端子部设于包围显示区域的边框区域，
位于所述端子部的长度方向上的端部的所述端子的成为所述显示区域侧的部分向内倾斜。
16.一种显示设备的制造方法，所述显示设备具有TFT层及位于所述TFT层的更上层的发光元件层，所述TFT层包含端子及位于所述端子的更下层的端子配线，所述端子包含主要部分及包围所述主要部分的周缘部，所述显示设备的制造方法包括如下工序：
在所述端子配线上形成岛状的端子基底膜的工序；
形成所述端子的工序，在该工序中，以使所述端子的主要部分与所述端子配线隔着所述端子基底膜而重叠，并且使其周缘部的下表面接触所述端子配线，所述主要部分与所述周缘部在同一工序中形成于同一层；及
利用覆盖膜覆盖所述周缘部的工序。
17.一种显示设备的制造装置，其特征在于，实施根据权利要求16所述的各工序。
CN201780095347.0A 2017-09-29 2017-09-29 显示设备、显示设备的制造方法、显示设备的制造装置 Active CN111133496B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035730 WO2019064592A1 (ja) 2017-09-29 2017-09-29 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (2)

Publication Number Publication Date
CN111133496A CN111133496A (zh) 2020-05-08
CN111133496B true CN111133496B (zh) 2022-02-22

Family

ID=65903593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095347.0A Active CN111133496B (zh) 2017-09-29 2017-09-29 显示设备、显示设备的制造方法、显示设备的制造装置

Country Status (3)

Country Link
US (1) US10777633B2 (zh)
CN (1) CN111133496B (zh)
WO (1) WO2019064592A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4297552A3 (en) 2019-10-23 2024-03-13 BOE Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP2003107523A (ja) 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
TWI230292B (en) 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
JP4618075B2 (ja) * 2004-09-29 2011-01-26 日立化成デュポンマイクロシステムズ株式会社 ネガ型感光性樹脂組成物及びパターン形成方法
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
JP5352967B2 (ja) 2006-11-17 2013-11-27 株式会社リコー 多層配線構造の製造方法及び多層配線構造
US7615481B2 (en) 2006-11-17 2009-11-10 Ricoh Company, Ltd. Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP5428142B2 (ja) 2007-09-11 2014-02-26 カシオ計算機株式会社 表示パネルの製造方法
CN102203841B (zh) * 2008-11-26 2014-01-22 夏普株式会社 显示装置
WO2014046031A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 半導体装置及び表示装置
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
WO2014132799A1 (ja) * 2013-02-26 2014-09-04 シャープ株式会社 表示装置
US9766763B2 (en) * 2014-12-26 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Functional panel, light-emitting panel, display panel, and sensor panel
JP2017096998A (ja) 2015-11-18 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN111133496A (zh) 2020-05-08
US10777633B2 (en) 2020-09-15
US20200091269A1 (en) 2020-03-19
WO2019064592A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
CN111033782B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
EP2835831B1 (en) Organic light emitting diode display
CN110462718B (zh) 显示设备、显示设备的制造方法及制造装置、成膜装置
CN110892469B (zh) 显示器件、显示器件的制造方法、显示器件的制造装置
US11800755B2 (en) Display device
CN111937058B (zh) 显示设备
JP2018006115A (ja) 表示装置
KR101890469B1 (ko) 표시장치 및 그 제조 방법
CN111656427B (zh) 显示装置
US11574975B2 (en) Light emitting diode display device with channel region covered by drain electrode
CN112385313A (zh) 显示设备
WO2019187159A1 (ja) 表示デバイス
KR20170082174A (ko) 대면적 미러 표시 장치 및 이의 제조 방법
JP7178216B2 (ja) 表示装置、及び表示装置の製造方法
US20190363149A1 (en) Display device
CN112425264B (zh) 显示装置
CN111868809B (zh) 显示装置和显示装置的制造方法
WO2019167279A1 (ja) 表示装置
WO2019064591A1 (ja) 表示デバイス、表示デバイスの製造方法
CN111133496B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
WO2018179215A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、実装装置、コントローラ
WO2018179175A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
CN111937059B (zh) 显示装置以及显示装置的制造方法
WO2019167239A1 (ja) 表示装置及び表示装置の製造方法
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant