[go: up one dir, main page]

CN111129142B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111129142B
CN111129142B CN201811295011.1A CN201811295011A CN111129142B CN 111129142 B CN111129142 B CN 111129142B CN 201811295011 A CN201811295011 A CN 201811295011A CN 111129142 B CN111129142 B CN 111129142B
Authority
CN
China
Prior art keywords
layer
forming
substrate
initial
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811295011.1A
Other languages
English (en)
Other versions
CN111129142A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811295011.1A priority Critical patent/CN111129142B/zh
Priority to US16/573,008 priority patent/US11049969B2/en
Publication of CN111129142A publication Critical patent/CN111129142A/zh
Priority to US17/308,324 priority patent/US11955550B2/en
Application granted granted Critical
Publication of CN111129142B publication Critical patent/CN111129142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/50—Devices controlled by mechanical forces, e.g. pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/69215—
    • H10P14/69433—
    • H10P50/642—
    • H10P50/693—
    • H10P50/695—
    • H10W10/0143—
    • H10W10/17—
    • H10P50/283—
    • H10P50/285—
    • H10P50/287—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件及其形成方法，其中形成方法，包括：提供初始基底，所述初始基底包括相邻的中间区和边缘区；在中间区的初始基底内形成第一开口；在所述第一开口的侧壁表面形成第一调节层；形成所述第一调节层之后，在边缘区的初始基底内形成若干第二开口，所述第二开口的深度大于第一开口的深度，相邻第一开口和第二开口之间的初始基底形成第一鳍部，相邻第二开口之间的初始基底形成第二鳍部；所述第一鳍部、第二鳍部、第一开口以及第二开口底部的初始基底形成基底；在基底表面形成隔离结构，所述隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面。所述方法形成的半导体器件的性能较好。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供初始基底，所述初始基底包括相邻的中间区和边缘区；在中间区的初始基底内形成第一开口；在所述第一开口的侧壁表面形成第一调节层；形成所述第一调节层之后，在边缘区的初始基底内形成若干第二开口，所述第二开口的深度大于第一开口的深度，相邻第一开口和第二开口之间的初始基底形成第一鳍部，相邻第二开口之间的初始基底形成第二鳍部；所述第一鳍部、第二鳍部、第一开口以及第二开口底部的初始基底形成基底；在基底表面形成隔离结构，所述隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面。
可选的，形成所述第二开口之后，形成所述隔离结构之前，还包括：在初始基底表面形成第二调节层，所述第二调节层覆盖部分第一鳍部和第二鳍部的侧壁表面和第一调节层的侧壁表面。
可选的，所述第一调节层的材料包括：氮化硅或氧化硅；所述第一调节层的厚度为8埃～30埃。
可选的，所述第一调节层的形成方法包括：在初始基底表面、以及第一开口的底部表面和侧壁表面形成第一调节材料层；回刻蚀所述第一调节材料层，直至暴露出初始基底的顶部表面和第一开口的底部表面，形成所述第一调节层。
可选的，所述第二调节层的材料包括：氮化硅或氧化硅；所述第二调节层的厚度为10埃～35埃。
可选的，所述第一开口的形成方法包括：在所述初始基底表面形成第一掩膜层，所述第一掩膜层暴露出中间区的部分初始基底表面；以所述第一掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口。
可选的，所述第一掩膜层的形成方法包括：在初始基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分初始基底表面；在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，直至暴露出第一辅助图形层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第一辅助图形层的侧壁。
可选的，形成第一辅助图形层后，形成所述初始第一掩膜层之前，还包括：在所述第一辅助图形层侧壁形成第二掩膜层，所述第二掩膜层位于初始基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和第二掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口；所述第一掩膜层的形成方法包括：在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部表面、第二掩膜层顶部表面和侧壁表面；平坦化所述初始第一掩膜层，暴露出第一辅助图形层顶部表面和第二掩膜层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第二掩膜层侧壁表面。
可选的，所述第二开口的形成方法包括：在所述第一开口内形成第一牺牲层；以所述第一牺牲层和第一掩膜层为掩膜，刻蚀边缘区的初始基底，形成所述第二开口，所述第二开口底部表面低于第一开口底部表面。
可选的，所述第一牺牲层的形成方法包括：在第一开口内填充满第一牺牲材料层，且所述第一牺牲材料层的表面高于所述第一掩膜层和第二掩膜层的顶部表面；平坦化所述第一牺牲材料层，在所述第一开口内形成第一牺牲层，所述第一牺牲层覆盖第一调节层侧壁表面。
可选的，所述第一鳍部顶部表面距离中间区基底表面的距离为600埃～900埃；所述第二鳍部顶部表面距离边缘区基底表面的距离为1000埃～1500埃。
可选的，所述隔离结构的形成方法包括：在所述基底上形成初始隔离膜，所述初始隔离膜覆盖第一鳍部顶部和第二鳍部顶部的保护层顶部表面；平坦化所述初始隔离膜，直至暴露出第一鳍部顶部和第二鳍部顶部的保护层202表面；回刻蚀所述初始隔离膜，形成隔离结构。
相应的，本发明还提供一种半导体器件，包括：基底，所述基底包括中间区和边缘区，所述边缘区与中间区相邻，所述中间区基底表面高于边缘区基底表面；位于中间区基底表面的多个分立的第一鳍部；位于边缘区基底表面的多个分立的第二鳍部；位于中间区基底上覆盖第一鳍部侧壁的第一调节层；位于基底表面的隔离结构，所述隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面。
可选的，所述基底还包括：位于基底表面的第二调节层，所述第二调节层覆盖部分第一鳍部和第二鳍部的侧壁表面和第一调节层的侧壁表面；所述隔离结构覆盖第二调节层部分侧壁。
可选的，所述第一调节层的材料包括：氮化硅或氧化硅；所述第一调节层的厚度为8埃～30埃。
可选的，所述第二调节层的材料包括：氮化硅或氧化硅；所述第二调节层的厚度为10埃～35埃。
可选的，所述第二鳍部顶部表面距离边缘区基底表面的距离为1000埃～1500埃；所述第一鳍部顶部表面距离中间区基底表面的距离为600埃～900埃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，通过在所述第一开口内形成第一调节层，所述第一调节层覆盖第一鳍部的侧壁。由于基底上的第一鳍部两侧的隔离结构厚度不同，且所述隔离结构对第一鳍部会产生应力，导致第一鳍部两侧受到的应力不同，从而第一鳍部容易发生弯曲。位于第一开口内的所述第一调节层对其覆盖的第一鳍部起到稳固作用，从而所述第一调节层有助于避免第一鳍部发生弯曲变形，进而使形成的半导体器件的性能较好。
进一步，所述第二调节层可以避免第一鳍部和第二鳍部在后续形成隔离结构时受到刻蚀。同时，覆盖第一鳍部的第二调节层可以进一步对第一鳍部起到稳固作用，有利于抵抗第一鳍部由于后续两侧形成的隔离结构厚度不同而受力不均的情况，进而有助于避免第一鳍部发生弯曲，使形成的半导体器件的性能较好。
进一步，边缘区的隔离结构较厚，能实现边缘区的半导体器件与周围半导体器件之间的场隔离；中间区的隔离结构较薄，覆盖的第一鳍部侧壁较少，第一鳍部上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应；且高于隔离结构的第一鳍部和第二鳍部的高度相同，半导体器件性能稳定，所述结构提高了半导体器件的性能。
附图说明
图1是本发明一种半导体器件的结构示意图；
图2至图13是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
现结合一种半导体器件，分析所述半导体器件的性能较差的原因：
图1是一种半导体器件的结构示意图，包括：半导体衬底100，所述半导体衬底100包括中间区A和边缘区B，所述边缘区A与中间区B相邻，所述中间区A半导体衬底100表面高于边缘区B半导体衬底100表面；位于中间区A半导体衬底100表面的多个分立的第一鳍部110；位于边缘区B半导体衬底100表面的多个分立的第二鳍部111；位于中间区A和边缘区B半导体衬底100表面的隔离结构120，所述隔离结构120表面平坦，且覆盖第一鳍部110和第二鳍部111部分侧壁表面。
其中，边缘区B的隔离结构120较厚，能实现边缘区B的半导体器件与周围半导体器件之间的场隔离；中间区A的隔离结构120较薄，覆盖的第一鳍部110侧壁较少，第一鳍部110上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应；且高于隔离结构120的第一鳍部110和第二鳍部111的高度相同，半导体器件性能稳定，所述结构提高了半导体器件的性能。
然而，由于中间区A的第一鳍部110两侧的隔离结构120厚度不同，位于中间区A的隔离结构120的厚度小于位于边缘区B的隔离结构120的厚度，第一鳍部110受到中间区A的隔离结构120的应力小于边缘区B的隔离结构120的应力，导致第一鳍部110两侧受力不均，第一鳍部110易发生弯曲变形，进而影响所述半导体器件的性能。
为解决所述技术问题，本发明提供了一种半导体器件的形成方法，通过在中间区的初始基底内形成第一开口；在所述第一开口的侧壁表面形成第一调节层。所述方法形成的半导体器件性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图13是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图2，提供初始基底201，所述初始基底201包括相邻的中间区A和边缘区B。
本实施例中，所述初始基底201的材料为单晶硅。所述初始基底201还可以是多晶硅或非晶硅。所述初始基底201的材料还可以为锗、锗化硅或砷化镓等半导体材料。所述初始基底201还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
本实施例中，所述初始基底201表面具有保护层202。所述保护层202保护初始基底201。
所述保护层202的材料包括氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述保护层202的材料为氧化硅。
在一实施例中，所述保护层202的材料为氮化硅。
对中间区的初始基底进行第一刻蚀，在中间区的初始基底内形成第一开口。
所述第一开口的形成方法包括：在所述初始基底表面形成第一掩膜层，所述第一掩膜层暴露出部分初始基底表面；以所述第一掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口。
在一实施例中，所述第一掩膜层的形成方法包括：在初始基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分初始基底表面；在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；平坦化所述初始第一掩膜层，直至暴露出第一辅助图形层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第一辅助图形层的侧壁。
在本实施例中，在初始基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分初始基底表面；在所述第一辅助图形层侧壁形成第二掩膜层，所述第二掩膜层位于初始基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和第二掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口；所述第一掩膜层的形成方法包括：在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部表面、第二掩膜层顶部表面和侧壁表面；平坦化所述初始第一掩膜层，暴露出第一辅助图形层顶部表面和第二掩膜层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第二掩膜层侧壁表面。后续结合图3至图6对所述第一开口的形成过程进行说明。
请参考图3，在所述初始基底201上形成第一辅助图形层203，所述第一辅助图形层203覆盖部分初始基底201表面。
具体的，在所述保护层202表面形成第一辅助图形层203。
所述第一辅助图形层203为后续形成第一掩膜层提供辅助，所述第一辅助图形层203决定了后续形成的第一开口的位置和形状。
相邻第一辅助图形层203之间的距离相等。
所述第一辅助图形层203的形成方法包括：在所述初始基底201表面形成初始第一辅助图形层(图中未示出)；在所述初始第一辅助图形层表面形成第二图形化层(图中未示出)。所述第二图形化层暴露出部分初始第一辅助图形层表面；以所述第二图形化层为掩膜刻蚀所述初始第一辅助图形层，直至暴露出保护层202表面，在所述保护层202表面形成所述第一辅助图形层203。
在本实施例中，所述第一辅助图形层203还位于边缘区B的初始基底201表面。
在一实施例中，所述第一辅助图形层203仅位于中间区A的初始基底201表面。
所述初始第一辅助图形层的材料包括：无定型碳或无定型硅。
本实施例中，所述初始第一辅助图形层的材料为无定型碳。
所述第一辅助图形层203的尺寸决定了后续形成的相邻第一鳍部之间的距离。
请参考图4，形成第一辅助图形层203后，在所述基底201上形成第二掩膜层204，所述第二掩膜层204覆盖所述第一辅助图形层203侧壁表面。
所述第二掩膜层204作为后续形成第一鳍部和第二鳍部的掩膜层，且在形成第一开口和第二开口时保护初始基底201表面。
所述第二掩膜层204决定了后续形成的第一鳍部和第二鳍部的位置和形状。
所述第二掩膜层204的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述第二掩膜层204的材料为：氮化硅。
所述第二掩膜层204的形成方法包括：在所述初始基底201上形成初始第二掩膜层(图中未示出)，所述初始第二掩膜层覆盖保护层202表面以及第一辅助图形层203的顶部表面和侧壁表面；回刻蚀所述初始第二掩膜层，直至暴露出所述保护层202表面，形成第二掩膜层204。
本实施例中，相邻第一辅助图形层203之间距离相等，所述第二掩膜层204在沿平行于初始基底201表面方向且垂直于第一辅助图形层203排列方向的宽度相等。
在一实施例中，相邻第一辅助图形层203之间距离不相等，所述第二掩膜层204在沿平行于初始基底表面方向且垂直于第一辅助图形层203排列方向宽度不相等，后续形成的第一鳍部和第二鳍部沿平行于初始基底表面方向且垂直于第一辅助图形层203排列方向的宽度不相等。
请参考图5，形成第二掩膜层204后，在所述初始基底201上形成第一掩膜层205，所述第一掩膜层205覆盖保护层202顶部表面以及第二掩膜层204侧壁表面，且填充满相邻第二掩膜层204之间的开口。
所述第二掩膜层204和第一掩膜层205为后续形成第一开口的掩膜层。
所述第一掩膜层205的形成方法包括：在所述初始基底201上形成初始第一掩膜层(图中未示出)，所述初始第一掩膜层覆盖第一辅助图形层203顶部表面、第二掩膜层204顶部表面和侧壁表面，且填充满相邻第二掩膜层204之间的开口；平坦化所述初始第一掩膜层，暴露出第一辅助图形层203顶部表面和第二掩膜层204顶部表面，形成所述第一掩膜层205。
所述第一掩膜层205的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述第一掩膜层205的材料为氧化硅。
所述第一掩膜层205、第二掩膜层204和第一辅助图形层203三者的材料互不相同。
请参考图6，形成第一掩膜层205后，以所述第二掩膜层204和第一掩膜层205为掩膜，刻蚀初始基底201，在中间区A初始基底201内形成第一开口207。
所述第一开口207底部表面低于基底201顶部表面。
所述第一开口207底部表面距离初始基底201顶部表面的距离为后续形成的第一鳍部的高度。
本实施例中，所述第一开口207底部表面距离初始基底201顶部表面的距离为600埃～900埃。
在刻蚀初始基底201以形成第一开口207之前，还包括：去除初始基底201表面的第一辅助图形层203和部分保护层202，暴露出部分初始基底201表面和第二掩膜层204侧壁表面。
本实施例中，仅在中间区A初始基底201内形成第一开口207，去除中间区A初始基底201表面的第一辅助图形层203和部分保护层202。
去除第一辅助图形层203的工艺为各向异性的干法刻蚀工艺。
本实施例中，去除第一辅助图形层203的干法刻蚀工艺的参数包括：采用的气体包括CF4气体、O2和He气体，CF4气体的流量为20sccm～300sccm，O2的流量为50sccm～800sccm，He的流量为10sccm～60sccm，腔室压强为1mtorr～200mtorr，源射频功率为500瓦～2000瓦，偏置电压为100伏～300伏，时间为20秒～2000秒。
去除保护层202的工艺为各向异性的干法刻蚀工艺。
本实施例中，去除第一辅助图形层203之前，还包括：在边缘区B的表面形成第三图形化层206，所述第三图形化层206覆盖边缘区B内的第一掩膜层205、第二掩膜层204和第一辅助图形层203的顶部表面。
在一实施例中，不形成所述第三图形化层206，去除中间区A内的第一辅助图形层203的同时，去除边缘区B内的第一辅助图形层203，在边缘区B初始基底201内形成第三开口。
请参考图7，形成所述第一开口207后，在所述第一开口207的侧壁表面形成第一调节层208。
本实施例中，所述第一调节层208仅覆盖中间区A第一开口207侧壁表面。
在其他实施例中，所述第一调节层不仅覆盖中间区A第一开口207侧壁表面，还覆盖边缘区B的第三开口侧壁表面。
所述第一调节层208的形成方法包括：在第一开口207内壁形成第一调节材料层(图中未示出)，所述第一调节材料层覆盖第一开口207的底部表面和侧壁表面以及初始基底201顶部表面；回刻蚀所述第一调节材料层，直至暴露出所述第一开口207底部表面和初始基底201的顶部表面，形成第一调节层208。
形成所述第一调节材料膜的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中，在形成所述第一调节层后，且在后续形成第二开口前，还包括去除边缘区B上的第三图形化层206。
去除边缘区B上的第三图形化层206的工艺包括灰化工艺或者湿法工艺。
所述第一调节材料膜的材料包括氧化硅或氮化硅，相应的，所述第一调节层208的材料包括氧化硅或氮化硅。
本实施例中，所述第一调节层208的材料为氮化硅。
所述第一调节层208的厚度为：8埃～30埃。
选择所述第一调节层208厚度范围的意义在于：若所述第一调节层208太厚，第一开口207之间的距离较窄，则第一开口207的深宽比较大，不利于后续在第一开口207内填充材料，从而形成的半导体器件的性能较差；若所述第一调节层208太薄，则第一调节层208对其覆盖的初始基底201起到的支撑和稳固作用较小，无法有效增加后续形成的第一鳍部的稳固性，进而无法有效抵抗后续第一鳍部由于两侧的隔离结构厚度不同而受力不均的情况，导致第一鳍部容易发生弯曲变形，从而形成的半导体器件的性能较差。
形成所述第一调节层208之后，对边缘区B的初始基底201进行第二刻蚀，形成第二开口，所述第二开口底部表面低于第一开口底部表面，所述第二开口与相邻第一开口之间的初始基底形成第一鳍部，相邻第二开口之间的初始基底形成第二鳍部，第一鳍部、第二鳍部、第一开口以及第二开口底部形成基底。后续结合图8至图10对所述第二开口的形成过程进行说明。
请参考图8，形成第一调节层208之后，在所述第一开口207内形成第一牺牲层209。
所述第一牺牲层209在后续形成第二开口时保护第一开口207底部的初始基底201。
所述第一牺牲层209的材料为有机材料。
所述第一牺牲层209的形成方法包括：在第一开口207内填充满第一牺牲材料层(图中未示出)，且所述第一牺牲材料层的表面高于所述第一掩膜层205和第二掩膜层204的顶部表面；平坦化所述第一牺牲材料层，在所述第一开口207内形成第一牺牲层209，所述第一牺牲层209覆盖第一调节层208侧壁表面。
本实施例中，仅在中间区A的第一开口207内形成第一牺牲层209。
在一实施例中，在边缘区B形成有第三开口，则在第一开口207内形成第一牺牲层209的同时，在第三开口内形成第二牺牲层，
请参考图9，形成第一牺牲层209后，去除初始基底201上的第一掩膜层205，暴露出第二掩膜层204侧壁表面和部分保护层202顶部表面。
本实施例中，去除所述第一掩膜层205前，还包括：去除边缘区B内的第一辅助图形层203，暴露出第二掩膜层204侧壁表面和保护层202顶部表面。
去除边缘区B内的第一辅助图形层203的工艺包括干法刻蚀，所述干法刻蚀的参数包括：采用的气体包括CF4气体、O2和He气体，CF4气体的流量为20sccm～300sccm，O2的流量为50sccm～800sccm，He的流量为10sccm～60sccm，腔室压强为1mtorr～200mtorr，源射频功率为500瓦～2000瓦，偏置电压为100伏～300伏，时间为20秒～2000秒。
去除所述第一掩膜层205的工艺为干法刻蚀工艺。
本实施例中，所述干法刻蚀工艺的参数包括：采用的气体包括CH4、H2和N2，CH4的流量为15sccm～200sccm，H2的流量为300sccm～900sccm，N2的流量为20sccm～150sccm，源射频功率为800瓦～2200瓦，偏置电压为80伏～200伏，腔室压强为10mtor～2000mtorr，时间为10秒～500秒。
所述第二掩膜层204为后续形成第一鳍部和第二鳍部时的掩膜层。
请参考图10，去除第一掩膜层205后，以所述第一牺牲层209和第二掩膜层204为掩膜，刻蚀边缘区B的初始基底201，形成第二开口210，所述第二开口210底部表面低于第一开口207底部表面。
所述第二开口210与相邻第一开口207之间的初始基底201构成第一鳍部211；相邻第二开口210之间的初始基底201构成第二鳍部212；第一鳍部211底部、第二鳍部212底部、第一开口207底部以及第二开口210底部的初始基底201构成基底200。
所述中间区A的基底200的表面高于边缘区B的基底200的表面。
所述位于中间区A的基底200的表面与边缘区B的基底200表面的高度差为400埃～600埃。
所述第一鳍部211顶部表面距离中间区A的基底200表面的距离为600埃～900埃。
所述第一鳍部211顶部表面距离边缘区B的基底200表面的距离为1000埃～1500埃。
请参考图11，形成所述第二开口210后，去除第一牺牲层209，暴露出第一调节层208的侧壁表面以及第一开口207底部表面。
本实施例中，去除第一牺牲层209的工艺为灰化工艺，所述灰化工艺的参数包括：采用的气体包括N2和H2，N2的流量为2000sccm～4000sccm，H2的流量为300sccm～1000sccm，腔室压强为200mtorr～900mtorr，源射频功率为1000瓦～2700瓦，温度为100摄氏度～350摄氏度。
在一实施例中，还包括：去除位于边缘区的第二牺牲层，暴露出边缘区第一调节层的侧壁表面以及第三开口底部表面。
去除所述第一牺牲层209后，暴露出第一开口207侧壁的第一调节层208。
本实施例中，去除第一牺牲层209后，还包括：去除第二掩膜层204、以及位于基底200上且覆盖第二掩膜层204侧壁的部分第一调节层208。
请参考图12，在所述基底200上形成第二调节层214，所述第二调节层214覆盖部分第一鳍部211和第二鳍部212的侧壁表面、以及覆盖第一开口207内的第一调节层208的侧壁表面。
所述第二调节层214的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
所述第二调节层214的材料包括氧化硅或氮化硅。
本实施例中，所述第二调节层214的材料为氮化硅。
所述第二调节层214，可以保护第一鳍部211和第二鳍部212在后续刻蚀工艺形成隔离结构时避免受到影响。同时，覆盖第一鳍部211的第二调节层214可以进一步稳固第一鳍部211，有利于抵抗第一鳍部211由于后续两侧形成的隔离结构厚度不同而受力不均的情况，进而有助于避免第一鳍部211发生弯曲，使形成的半导体器件的性能较好。
所述第二调节层214的厚度为：10埃～35埃。
请参考图13，在基底200表面形成隔离结构215，所述隔离结构215覆盖第一鳍部211和第二鳍部212的部分侧壁表面。
所述隔离结构215的形成步骤包括：在所述基底200上形成初始隔离膜(图中未示出)，所述初始隔离膜覆盖第一鳍部211顶部和第二鳍部212顶部的保护层202顶部表面；平坦化所述初始隔离膜，直至暴露出第一鳍部211和第二鳍部213顶部的保护层202表面；回刻蚀所述初始隔离膜，形成隔离结构215。
所述隔离结构215顶部表面距离边缘区B表面的距离为500埃～600埃。
中间区A基底200表面高于边缘区B基底200表面，第一鳍部211位于中间区A，第二鳍部212位于边缘区B，且隔离结构215位于中间区A的厚度较薄，隔离结构215位于边缘区B的厚度较厚。一方面，边缘区B的隔离结构215较厚，能够很好的隔离中间区A和边缘区B。另一方面，中间区A的隔离结构215较薄，覆盖的第一鳍部211侧壁较少，第一鳍部211上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应。再一方面，高于隔离结构215的第一鳍部211和第二鳍部212的高度相同，半导体器件性能稳定，从而提高了半导体器件的性能。
所述初始隔离膜的材料包括氧化硅或氮化硅。
在本实施例中，所述初始隔离膜的材料为氧化硅。所述初始隔离膜的形成工艺为流体化学气相沉积工艺(Flowable Chemical Vapor Deposition，简称FCVD)。所述流体化学气相沉积的工艺方法包括：在所述基底200上形成含硅的前驱体，所述含硅的前驱体填充所述第一开口207、第二开口210，且覆盖第一鳍部211顶部和侧壁以及第二鳍部212顶部和侧壁；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(图中未示出)；对所述初始隔离材料膜进行退火处理形成初始隔离膜。
所述流体化学气相沉积工艺形成的初始隔离膜具有应力，相应的，所述隔离结构215具有应力。由于第一鳍部211两侧的隔离结构215厚度不同，第一鳍部211两侧受到的应力不同，导致第一鳍部211容易发生弯曲。位于中间区A基底200表面的第一调节层208以及位于边缘区B基底200表面的第二调节层214对其覆盖的第一鳍部211起到稳固作用，从而有助于避免第一鳍部211发生弯曲变形，进而使形成的半导体器件的性能较好
在其他实施例中，所述初始隔离膜还能够采用等离子体增强化学气相沉积工艺(PECVD)或者高深宽比化学气相沉积工艺(HARP)。
本实施例中，还包括：去除暴露出的部分第一调节层208和部分第二调节层214以及位于第一鳍部211和第二鳍部212顶部表面的保护层202。
本实施例中，去除隔离结构215和去除暴露出的部分第一调节层208和部分第二调节层214以及位于第一鳍部211和第二鳍部212顶部表面的保护层202为同时进行，从而减少了工艺步骤，节约了制备成本。
相应的，本发明实施例还提供一种半导体器件，请继续参考图13，包括：基底200，所述基底200包括中间区A和边缘区B，所述边缘区B与中间区A相邻，所述中间区A基底200表面高于边缘区B基底200表面；位于中间区A基底200表面的多个分立的第一鳍部211；位于边缘区B基底200表面的多个分立的第二鳍部212；位于中间区A基底200上覆盖第一鳍部211侧壁的第一调节层208；位于基底200表面的隔离结构215，所述隔离结构215的顶部表面低于所述第一鳍部211和第二鳍部212的顶部表面。
所述基底200还包括：位于基底200表面的第二调节层214，所述第二调节层214覆盖部分第一鳍部211和第二鳍部212的侧壁表面和第一调节层208的侧壁表面；所述隔离结构215覆盖第二调节层214部分侧壁。
所述第一调节层208的材料包括：氮化硅或氧化硅；所述第一调节层208的厚度为8埃～30埃。
所述第二调节层214的材料包括：氮化硅或氧化硅；所述第二调节层214的厚度为10埃～35埃。
所述第二鳍部212顶部表面距离边缘区B基底200表面的距离为1000埃～1500埃；所述第一鳍部211顶部表面距离中间区A基底200表面的距离为600埃～900埃。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件的形成方法，其特征在于，包括：
提供初始基底，所述初始基底包括相邻的中间区和边缘区；
在中间区的初始基底内形成第一开口；
在所述第一开口的侧壁表面形成第一调节层；
形成所述第一调节层之后，在边缘区的初始基底内形成若干第二开口，所述第二开口的深度大于第一开口的深度，相邻第一开口和第二开口之间的初始基底形成第一鳍部，相邻第二开口之间的初始基底形成第二鳍部；所述第一鳍部、第二鳍部、第一开口以及第二开口底部的初始基底形成基底；
在基底表面形成隔离结构，所述隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面，所述第一鳍部两侧的隔离结构厚度不同。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二开口之后，形成所述隔离结构之前，还包括：在初始基底表面形成第二调节层，所述第二调节层覆盖部分第一鳍部和第二鳍部的侧壁表面和第一调节层的侧壁表面。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一调节层的材料包括：氮化硅或氧化硅；所述第一调节层的厚度为8埃～30埃。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一调节层的形成方法包括：在初始基底表面、以及第一开口的底部表面和侧壁表面形成第一调节材料层；回刻蚀所述第一调节材料层，直至暴露出初始基底的顶部表面和第一开口的底部表面，形成所述第一调节层。
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第二调节层的材料包括：氮化硅或氧化硅；所述第二调节层的厚度为10埃～35埃。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一开口的形成方法包括：在所述初始基底表面形成第一掩膜层，所述第一掩膜层暴露出中间区的部分初始基底表面；以所述第一掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的形成方法包括：在初始基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分初始基底表面；在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，直至暴露出第一辅助图形层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第一辅助图形层的侧壁。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，形成第一辅助图形层后，形成所述初始第一掩膜层之前，还包括：在所述第一辅助图形层侧壁形成第二掩膜层，所述第二掩膜层位于初始基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和第二掩膜层为掩膜刻蚀所述初始基底，在中间区的初始基底内形成第一开口；所述第一掩膜层的形成方法包括：在所述初始基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部表面、第二掩膜层顶部表面和侧壁表面；平坦化所述初始第一掩膜层，暴露出第一辅助图形层顶部表面和第二掩膜层顶部表面，形成第一掩膜层，所述第一掩膜层覆盖第二掩膜层侧壁表面。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述第二开口的形成方法包括：在所述第一开口内形成第一牺牲层；以所述第一牺牲层和第一掩膜层为掩膜，刻蚀边缘区的初始基底，形成所述第二开口，所述第二开口底部表面低于第一开口底部表面。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述第一牺牲层的形成方法包括：在第一开口内填充满第一牺牲材料层，且所述第一牺牲材料层的表面高于所述第一掩膜层和第二掩膜层的顶部表面；平坦化所述第一牺牲材料层，在所述第一开口内形成第一牺牲层，所述第一牺牲层覆盖第一调节层侧壁表面。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一鳍部顶部表面距离中间区基底表面的距离为600埃～900埃；所述第二鳍部顶部表面距离边缘区基底表面的距离为1000埃～1500埃。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构的形成方法包括：在所述基底上形成初始隔离膜，所述初始隔离膜覆盖第一鳍部顶部和第二鳍部顶部的保护层顶部表面；平坦化所述初始隔离膜，直至暴露出第一鳍部顶部和第二鳍部顶部的保护层202表面；回刻蚀所述初始隔离膜，形成隔离结构。
13.一种半导体器件，其特征在于，包括：
基底，所述基底包括中间区和边缘区，所述边缘区与中间区相邻，所述中间区基底表面高于边缘区基底表面；
位于中间区基底表面的多个分立的第一鳍部；
位于边缘区基底表面的多个分立的第二鳍部；
位于中间区基底上覆盖第一鳍部侧壁的第一调节层；
位于基底表面的隔离结构，所述隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面，所述第一鳍部两侧的隔离结构厚度不同。
14.权利要求13所述的半导体器件的形成方法，其特征在于，所述基底还包括：位于基底表面的第二调节层，所述第二调节层覆盖部分第一鳍部和第二鳍部的侧壁表面和第一调节层的侧壁表面；所述隔离结构覆盖第二调节层部分侧壁。
15.如权利要求13所述的半导体器件的形成方法，其特征在于，所述第一调节层的材料包括：氮化硅或氧化硅；所述第一调节层的厚度为8埃～30埃。
16.如权利要求14所述的半导体器件的形成方法，其特征在于，所述第二调节层的材料包括：氮化硅或氧化硅；所述第二调节层的厚度为10埃～35埃。
17.如权利要求13所述的半导体器件的形成方法，其特征在于，所述第二鳍部顶部表面距离边缘区基底表面的距离为1000埃～1500埃；所述第一鳍部顶部表面距离中间区基底表面的距离为600埃～900埃。
CN201811295011.1A 2018-11-01 2018-11-01 半导体器件及其形成方法 Active CN111129142B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811295011.1A CN111129142B (zh) 2018-11-01 2018-11-01 半导体器件及其形成方法
US16/573,008 US11049969B2 (en) 2018-11-01 2019-09-17 Semiconductor device and fabrication method thereof
US17/308,324 US11955550B2 (en) 2018-11-01 2021-05-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811295011.1A CN111129142B (zh) 2018-11-01 2018-11-01 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111129142A CN111129142A (zh) 2020-05-08
CN111129142B true CN111129142B (zh) 2023-06-13

Family

ID=70459010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811295011.1A Active CN111129142B (zh) 2018-11-01 2018-11-01 半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US11049969B2 (zh)
CN (1) CN111129142B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071805B (zh) * 2019-06-10 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113675141B (zh) * 2020-05-15 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11302567B2 (en) * 2020-06-30 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation forming method and structures resulting therefrom
CN114068691B (zh) * 2020-08-07 2024-06-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114188278B (zh) * 2020-09-14 2025-03-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN115483090B (zh) * 2022-09-15 2025-10-21 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
US20250351417A1 (en) * 2024-05-09 2025-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN108470769A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 鳍式晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271499A1 (en) * 2016-03-17 2017-09-21 Qualcomm Incorporated Thermal-aware finfet design
US9871115B1 (en) * 2016-07-01 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Doped poly-silicon for polyCMP planarity improvement
CN109285875B (zh) * 2017-07-20 2021-07-13 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法
US10283639B2 (en) * 2017-09-28 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US10680109B2 (en) * 2017-09-28 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS semiconductor device having fins and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN108470769A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 鳍式晶体管及其制造方法

Also Published As

Publication number Publication date
US20210273097A1 (en) 2021-09-02
US20200144421A1 (en) 2020-05-07
US11955550B2 (en) 2024-04-09
CN111129142A (zh) 2020-05-08
US11049969B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN111129142B (zh) 半导体器件及其形成方法
CN102054705B (zh) 形成集成电路结构的方法
CN104347371B (zh) 半导体结构的形成方法
TW201814796A (zh) 鰭狀場效電晶體結構的形成方法
TWI815116B (zh) 半導體結構的製造方法
CN109830438B (zh) 半导体器件及其形成方法
US11658076B2 (en) Semiconductor device and fabrication method thereof
CN108321090A (zh) 半导体器件及其形成方法
CN108155149B (zh) 鳍式场效应管的形成方法以及半导体结构
CN111769046B (zh) 半导体结构及其形成方法
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
CN111900088A (zh) 半导体器件及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN108573865A (zh) 半导体器件及其形成方法
CN108933132A (zh) 半导体器件及其形成方法
CN107919287A (zh) 半导体器件的形成方法
CN108573870B (zh) 鳍式场效应管及其形成方法
CN108155100B (zh) 半导体器件的形成方法
CN112071805A (zh) 半导体器件及其形成方法
CN108630549A (zh) 半导体器件及其形成方法
CN112117192A (zh) 半导体结构的形成方法
TWI868929B (zh) 半導體結構的形成方法
CN113782428A (zh) 半导体结构及其形成方法
CN113497034B (zh) 半导体结构及其形成方法
CN108155148B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant