[go: up one dir, main page]

CN111129017B - Otp存储器及其制造方法 - Google Patents

Otp存储器及其制造方法 Download PDF

Info

Publication number
CN111129017B
CN111129017B CN201911364749.3A CN201911364749A CN111129017B CN 111129017 B CN111129017 B CN 111129017B CN 201911364749 A CN201911364749 A CN 201911364749A CN 111129017 B CN111129017 B CN 111129017B
Authority
CN
China
Prior art keywords
region
polysilicon gate
gate
active
otp memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911364749.3A
Other languages
English (en)
Other versions
CN111129017A (zh
Inventor
刘俊文
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911364749.3A priority Critical patent/CN111129017B/zh
Publication of CN111129017A publication Critical patent/CN111129017A/zh
Priority to US17/111,099 priority patent/US11545498B2/en
Application granted granted Critical
Publication of CN111129017B publication Critical patent/CN111129017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10P30/21—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H10P30/204—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
    • H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种OTP存储器，单元结构包括：垂直相交的第一有源区和第二有源区；在第一有源区中形成有EDNMOS，在第二有源区中形成有PMOS；PMOS的沟道区的主体部分由EDNMOS的漂移区组成，EDNMOS的第一多晶硅栅作为控制栅，PMOS的第二多晶硅栅为浮栅；利用EDNMOS的漂移区中形成的热载流子实现对PMOS进行编程。本发明还公开了一种OTP存储器的制造方法。本发明能实现高速写入。

Description

OTP存储器及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种一次可编程(one-timeprogrammable memory,OTP)存储器；本发明还涉及一种OTP存储器的制造方法。
背景技术
OTP存储器是常见的一种非挥发性存储器(NVM)，在有限密度有限性能的嵌入式NVM方面有较多的应用，传统的电可擦可编程只读存储器(EEPROM)、S0NOS、嵌入式闪存(E-Flash)NVM成本昂贵。OTP存储器与CMOS相容的嵌入式NVM技术是当前工业界的成功解决方案，并在诸如模拟技术微调应用中的位元级一直到数据或代码储存的千位元等级取得越来越广泛的应用。
OTP存储单元的结构设计种类很多。具有代表性的主要有3类：
第一类为电容耦合型：如图1A所述，是现有第一种OTP存储器的元器件示意图；图1B是图1A 所对应的版图示意图；现有第一种OTP存储器的单元结构由一个晶体管2 外加一个浮栅电容1实现OTP的基本编程以及电荷存储的功能。图1B中的虚线BB’的一侧对应于浮栅电容1、另一侧对应于晶体管2，晶体管2的多晶硅栅和浮栅电容1 的顶部电极共用同一层多晶硅层3，晶体管2的源漏区和沟道区所对应的有源区4和浮栅电容1的底部电极所对应的有源区4通过场氧隔离，接触孔5用于引出器件的电极，如晶体管2的源漏极和栅极，浮栅电容1的下电极。现有第一种OTP存储器由于浮栅耦合电容的存在，存储单元面积过大，不利于千位元等级的高密度的应用。
第二类为串联晶体管型：如图2所示，是现有第二种OTP存储器的结构示意图；现有第二种OTP存储器的单元结构为由两PMOS管6和7串联形成的一次性可编程器件单体结构。其中第一PMOS管6作为选通晶体管；第二PMOS管7作为该器件的存储单元。所述第一PMOS管6的源区和漏区都由P+区组成，所述第一PMOS管6的漏区和所述第二PMOS管7的源区共用，所述第一PMOS管6的源区连接到源线SL，所述第二 PMOS管7的漏区由P+区组成且连接到位线BL。所述第一PMOS管6的栅极结构由栅介质层如栅氧化层和多晶硅栅叠加而成，所述第一PMOS管6的多晶硅栅为控制栅(CG) 并连接到字线WL，图2中也采用CG表所述第一PMOS管6的多晶硅栅。所述第二PMOS 管7的栅极结构由栅介质层如栅氧化层和多晶硅栅叠加而成，所述第二PMOS管7的多晶硅栅为浮栅(floating gate，FG)，图2中也采用FG表所述第二PMOS管7的多晶硅栅。编程时，字线WL和所述源线SL的电压差是所述第一PMOS管6导通，如所述源线SL为5V，所述字线WL为0V；所述位线BL的电压如0V会使所述第一PMOS管 6的漏区电流进入到浮栅下方时产生热载流子效应并注入到所述浮栅中，从而实现对所述第二PMOS管7的编程。编程后的所述第二PMOS管7的阈值电压会改变。
第三类为电介质击穿型：如图3所示，是现有第三种OTP存储器的结构示意图，包括：形成于有源区中的沟道区101，有源区通过场氧如浅沟槽场氧102隔离。
栅极结构包括栅氧化层和多晶硅栅104，栅氧化层在横向上分成了厚栅氧化层103a和薄栅氧化层103b。
在多晶硅栅104的侧面形成有侧墙105。
漏区106形成于有源区中并和多晶硅栅104的靠近厚栅氧化层103a一侧的侧墙105的侧面自对准。漏区106还包括轻掺杂漏区(LDD)，轻掺杂漏区和多晶硅栅104 的靠近厚栅氧化层103a一侧的侧面自对准。
漏区106通过接触孔107连接位线BL，多晶硅栅104连接到字线WL。
图3所示的结构中，由于薄栅氧化层103b的厚度较薄，编程时对薄栅氧化层103b进行击穿即可。
发明内容
本发明所要解决的技术问题是提供一种OTP存储器，能实现高速写入。为此，本发明还提供一种OTP存储器的制造方法。
为解决上述技术问题，本发明提供的OTP存储器的单元结构包括：第一有源区和第二有源区。
所述第一有源区和所述第二有源区垂直相交。
在所述第一有源区中形成有EDNMOS，在所述第二有源区中形成有PMOS。
所述EDNMOS包括第一源区、第一沟道区、漂移区、第一漏区和第一栅极结构，所述第一栅极结构由第一栅介质层和第一多晶硅栅叠加而成，所述第一源区到所述第一漏区之间的方向为第一方向，所述第一源区、所述漂移区和所述第一漏区的掺杂类型都为N型，所述第一沟道区的掺杂类型为P型。
所述PMOS包括第二源区、第二沟道区、第二漏区和第二栅极结构，所述第二栅极结构由第二栅介质层和第二多晶硅栅叠加而成，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直；所述第二源区和所述第二漏区的掺杂类型都为P型，所述第二沟道区的掺杂类型为N型。
所述第二多晶硅栅覆盖所述第一有源区和所述第二有源区的交叠区域并延伸到所述交叠区域外的所述第一有源区和所述第二有源区中；在沿所述第一方向，所述第二多晶硅栅具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅具有第三侧面和第四侧面。
所述第二多晶硅栅的第一侧面和所述第二侧面位于所述第一多晶硅栅的第二侧面和所述第一漏区的第一侧面之间。
所述漂移区的掺杂也同时形成于所述第二有源区中，被所述第二多晶硅栅所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区中的所述漂移区的掺杂区组成的所述第二沟道区。
所述第一源区和所述第一多晶硅栅的第一侧面自对准；所述第一漏区和所述第二多晶硅栅的第二侧面自对准。
所述第二源区形成于所述第二有源区中且和所述第二多晶硅栅的第三侧面自对准，所述第二漏区形成于所述第二有源区中且和所述第二多晶硅栅的第四侧面自对准。
所述第一多晶硅栅作为控制栅，所述第二多晶硅栅为浮栅。
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区中产生。
进一步的改进是，所述第一沟道区由P型阱组成，所述第一源区形成于所述P型阱中。
进一步的改进是，所述第一漏区形成于N型阱中。
进一步的改进是，所述漂移区的N型离子注入区的横向覆盖范围大于所述N型阱的横向覆盖范围，所述N型阱的第一侧面位于所述第二多晶硅栅的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱的第一侧面。
进一步的改进是，所述第一有源区和所述第二有源区的外侧包围有场氧。
进一步的改进是，所述第一源区、所述第一漏区、所述第一多晶硅栅、所述第二源区和所述第二漏区都通过接触孔连接对应的由正面金属层组成的电极。
进一步的改进是，通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
为解决上述技术问题，本发明提供的OTP存储器的制造方法中OTP存储器的单元结构的制造步骤包括：
步骤一、采用场氧在半导体衬底上定义出第一有源区和第二有源区。
所述第一有源区和所述第二有源区垂直相交。
步骤二、在所述第一有源区中分别形成EDNMOS的第一沟道区；所述第一沟道区的掺杂类型为P型。
步骤三、在所述第一有源区形成EDNMOS的漂移区，所述漂移区和所述第一沟道区横向接触；所述漂移区的掺杂也同时形成于所述第二有源区中。
所述漂移区的掺杂类型都为N型。
步骤四、同时形成EDNMOS的第一栅极结构和PMOS的第二栅极结构。
所述第一栅极结构由第一栅介质层和第一多晶硅栅叠加而成，所述第二栅极结构由第二栅介质层和第二多晶硅栅叠加而成。
所述第一多晶硅栅覆盖在所述第一沟道区表面上方且所述第一多晶硅栅的第二侧面还延伸到所述漂移区上方。
所述第二多晶硅栅覆盖所述第一有源区和所述第二有源区的交叠区域并延伸到所述交叠区域外的所述第一有源区和所述第二有源区中；被所述第二多晶硅栅所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区中的所述漂移区的掺杂区组成的所述PMOS的第二沟道区。
步骤五、进行N+源漏注入形成所述EDNMOS的第一源区和第一漏区。
进行P+源漏注入形成所述PMOS的第二源区和第二漏区。
所述第一源区到所述第一漏区之间的方向为第一方向，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直。
在沿所述第一方向，所述第二多晶硅栅具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅具有第三侧面和第四侧面。
所述第二多晶硅栅的第一侧面和所述第二侧面位于所述第一多晶硅栅的第二侧面和所述第一漏区的第一侧面之间。
所述第一源区和所述第一多晶硅栅的第一侧面自对准，所述第一漏区和所述第二多晶硅栅的第二侧面自对准。
所述第二源区形成于所述第二有源区中且和所述第二多晶硅栅的第三侧面自对准，所述第二漏区形成于所述第二有源区中且和所述第二多晶硅栅的第四侧面自对准。
所述第一多晶硅栅作为控制栅，所述第二多晶硅栅为浮栅。
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区中产生。
进一步的改进是，步骤二中所述第一沟道区采用P型阱的形成工艺形成所述P型阱组成，所述第一源区形成于所述P型阱中。
进一步的改进是，步骤二中，形成所述P型阱之后还包括形成N型阱的步骤；所述第一漏区形成于N型阱中。
进一步的改进是，步骤三中，所述漂移区采用N型离子注入工艺形成，所述漂移区的N型离子注入区的横向覆盖范围大于所述N型阱的横向覆盖范围，所述N型阱的第一侧面位于所述第二多晶硅栅的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱的第一侧面。
进一步的改进是，所述漂移区的N型离子注入区域通过光刻工艺定义或者为全面注入。
进一步的改进是，步骤一中，所述场氧包括浅沟槽场氧。
进一步的改进是，步骤五完成后，还包括形成层间膜，接触孔，正面金属层以及对所述正面金属层进行图形化形成对应的电极的步骤；所述第一源区、所述第一漏区、所述第一多晶硅栅、所述第二源区和所述第二漏区都通过接触孔连接对应的由正面金属层组成的电极。
进一步的改进是，通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
本发明结合EDNMOS和PMOS来形成OTP存储器的单元结构，利用EDNMOS本身所具有的较强的热载流子(HCI)来实现对PMOS的多晶硅栅即第二多晶硅栅的编程，和现有技术中采用串联晶体管形成的OTP存储器的单元结构相比，本发明EDNMOS的漂移区的HCI远强于PMOS本身形成的HCI，故本发明能大大提高写入速度，能实现高速写入。
本发明的EDNMOS和PMOS的有源区互相垂直，故在读取时不需要导通EDNMOS，直接读取PMOS即可，所以本发明的OTP存储器的单元结构的读取操作简单且快速。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有第一种OTP存储器的元器件示意图；
图1B是图1A 所对应的版图示意图；
图2是现有第二种OTP存储器的结构示意图；
图3是现有第三种OTP存储器的结构示意图；
图4是本发明实施例OTP存储器的版图；
图5是本发明实施例OTP存储器沿图4的AA线的剖面图；
图6是图5所示器件的编程时热载流子注入的示意图；
图7是图5所示器件的编程时EDNMOS的栅极电压和衬底电流的曲线。
具体实施方式
如图4所示，是本发明实施例OTP存储器的版图；如图5所示，是本发明实施例 OTP存储器沿图4的AA线的剖面图；本发明实施例OTP存储器的单元结构包括：第一有源区201和第二有源区202。
所述第一有源区201和所述第二有源区202垂直相交。
在所述第一有源区201中形成有EDNMOS，在所述第二有源区202中形成有PMOS。
所述EDNMOS包括第一源区205、第一沟道区206、漂移区207、第一漏区209和第一栅极结构，所述第一栅极结构由第一栅介质层214a和第一多晶硅栅203叠加而成，所述第一源区205到所述第一漏区209之间的方向为第一方向，所述第一源区205、所述漂移区207和所述第一漏区209的掺杂类型都为N型，所述第一沟道区206的掺杂类型为P型。图4中，所述第一源区205的离子注入区域如虚线框205a所示，所述第一沟道区206的离子注入区域如虚线框206a所示，所述漂移区207的离子注入区域如虚线框207a所示，所述第一漏区209的离子注入区域如虚线框209a所示。
所述PMOS包括第二源区、第二沟道区、第二漏区和第二栅极结构，所述第二栅极结构由第二栅介质层214b和第二多晶硅栅204叠加而成，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直；所述第二源区和所述第二漏区的掺杂类型都为P型，所述第二沟道区的掺杂类型为N型。图4中，所述第二源区和所述第二漏区的离子注入区域如虚线框210所示，虚线框210的离子注入到所述第二多晶硅栅204两侧的所述第二有源区202中分别形成所述第二源区和所述第二漏区。
所述第二多晶硅栅204覆盖所述第一有源区201和所述第二有源区202的交叠区域并延伸到所述交叠区域外的所述第一有源区201和所述第二有源区202中；在沿所述第一方向，所述第二多晶硅栅204具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅204具有第三侧面和第四侧面。
所述第二多晶硅栅204的第一侧面和所述第二侧面位于所述第一多晶硅栅203的第二侧面和所述第一漏区209的第一侧面之间。
所述漂移区207的掺杂也同时形成于所述第二有源区202中，被所述第二多晶硅栅204所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区202中的所述漂移区207的掺杂区组成的所述第二沟道区。
所述第一源区205和所述第一多晶硅栅203的第一侧面自对准；所述第一漏区209和所述第二多晶硅栅204的第二侧面自对准。
所述第二源区形成于所述第二有源区202中且和所述第二多晶硅栅204的第三侧面自对准，所述第二漏区形成于所述第二有源区202中且和所述第二多晶硅栅204的第四侧面自对准。
所述第一多晶硅栅203作为控制栅，所述第二多晶硅栅204为浮栅。
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区207中产生。
本发明实施例中，所述第一沟道区206由P型阱组成，所述第一源区205形成于所述P型阱中。
所述第一漏区209形成于N型阱208中。图4中，所述N型阱208的离子注入区域如虚线框208a所示。
所述漂移区207的N型离子注入区的横向覆盖范围大于所述N型阱208的横向覆盖范围，所述N型阱208的第一侧面位于所述第二多晶硅栅204的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱208的第一侧面。请参考图6 所示，图6中标记301对应于所述热载流子注入发生的情形，对应的热载流子为用e 表示的电子，最后热电子注入到所述第二多晶硅栅204中；标记301对应的所述热载流子注入通常发生在所述漂移区207的表面。如图7所述是图5所示器件的编程时EDNMOS的栅极电压即VG和衬底电流即Isub的曲线302，编程时，所述EDNMOS的栅极电压使所述EDNMOS导通，所述EDNMOS会在漂移区形成电流，电流在所述第一漏区 209高压作用下会形成热电子从而注入到所述第二多晶硅栅204中，图7中虚线圈303 和图6中标记301所示的热电子注入相对应。
所述第一有源区201和所述第二有源区202的外侧包围有场氧213。通常，在所述第一多晶硅栅203和所述第二多晶硅栅204的侧面还形成有侧墙212。
所述第一源区205、所述第一漏区209、所述第一多晶硅栅203、所述第二源区和所述第二漏区都通过接触孔211连接对应的由正面金属层组成的电极。
通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
本发明实施例结合EDNMOS和PMOS来形成OTP存储器的单元结构，利用EDNMOS 本身所具有的较强的热载流子(HCI)来实现对PMOS的多晶硅栅即第二多晶硅栅204 的编程，和现有技术中采用串联晶体管形成的OTP存储器的单元结构相比，本发明实施例EDNMOS的漂移区207的HCI远强于PMOS本身形成的HCI，故本发明实施例能大大提高写入速度，能实现高速写入。
本发明实施例的EDNMOS和PMOS的有源区互相垂直，故在读取时不需要导通EDNMOS，直接读取PMOS即可，所以本发明实施例的OTP存储器的单元结构的读取操作简单且快速。
本发明实施例OTP存储器的制造方法中OTP存储器的单元结构的制造步骤包括：
步骤一、采用场氧213在半导体衬底上定义出第一有源区201和第二有源区202。通常，所述半导体衬底为硅衬底。所述场氧213采用浅沟槽隔离(STI)工艺形成。
所述第一有源区201和所述第二有源区202垂直相交。
步骤二、在所述第一有源区201中分别形成EDNMOS的第一沟道区206；所述第一沟道区206的掺杂类型为P型。
所述第一沟道区206采用P型阱的形成工艺形成所述P型阱组成，所述第一源区205形成于所述P型阱中。所述P型阱的注入区域分别如图4中的虚线框206a所示。
形成所述P型阱之后还包括形成N型阱208的步骤；后续的第一漏区209形成于 N型阱208中。所述N型阱208的注入区域分别如图4中的虚线框208a所示。
步骤三、在所述第一有源区201形成EDNMOS的漂移区207，所述漂移区207和所述第一沟道区206横向接触；所述漂移区207的掺杂也同时形成于所述第二有源区202 中。
所述漂移区207的掺杂类型都为N型。
所述漂移区207采用N型离子注入工艺形成，所述漂移区207的N型离子注入区的横向覆盖范围大于所述N型阱208的横向覆盖范围，所述N型阱208的第一侧面位于所述第二多晶硅栅204的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱208的第一侧面。本发明实施例方法中，所述漂移区207的N型离子注入区域通过光刻工艺定义，所述漂移区207的注入区域分别如图4中的虚线框207a 所示。在其他实施例方法中也能为：所述漂移区207为全面注入，即不需要进行光刻定义。
步骤四、同时形成EDNMOS的第一栅极结构和PMOS的第二栅极结构。
所述第一栅极结构由第一栅介质层214a和第一多晶硅栅203叠加而成，所述第二栅极结构由第二栅介质层214b和第二多晶硅栅204叠加而成。
所述第一多晶硅栅203覆盖在所述第一沟道区206表面上方且所述第一多晶硅栅203的第二侧面还延伸到所述漂移区207上方。
所述第二多晶硅栅204覆盖所述第一有源区201和所述第二有源区202的交叠区域并延伸到所述交叠区域外的所述第一有源区201和所述第二有源区202中；被所述第二多晶硅栅204所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区 202中的所述漂移区207的掺杂区组成的所述PMOS的第二沟道区。
步骤五、进行N+源漏注入形成所述EDNMOS的第一源区205和第一漏区209。N+ 源漏注入的注入区域分别如图4中的虚线框205a和209a所示。
进行P+源漏注入形成所述PMOS的第二源区和第二漏区。P+源漏注入的注入区域分别如图4中的虚线框210所示。
所述第一源区205到所述第一漏区209之间的方向为第一方向，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直。
在沿所述第一方向，所述第二多晶硅栅204具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅204具有第三侧面和第四侧面。
所述第二多晶硅栅204的第一侧面和所述第二侧面位于所述第一多晶硅栅203的第二侧面和所述第一漏区209的第一侧面之间。
所述第一源区205和所述第一多晶硅栅203的第一侧面自对准，所述第一漏区209和所述第二多晶硅栅204的第二侧面自对准。
所述第二源区形成于所述第二有源区202中且和所述第二多晶硅栅204的第三侧面自对准，所述第二漏区形成于所述第二有源区202中且和所述第二多晶硅栅204的第四侧面自对准。
所述第一多晶硅栅203作为控制栅，所述第二多晶硅栅204为浮栅。
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区207中产生。
步骤五完成后，还包括形成层间膜，接触孔211，正面金属层以及对所述正面金属层进行图形化形成对应的电极的步骤；所述第一源区205、所述第一漏区209、所述第一多晶硅栅203、所述第二源区和所述第二漏区都通过接触孔211连接对应的由正面金属层组成的电极。
本发明实施例方法形成的器件，通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种OTP存储器，其特征在于，OTP存储器的单元结构包括：第一有源区和第二有源区；
所述第一有源区和所述第二有源区垂直相交；
在所述第一有源区中形成有EDNMOS，在所述第二有源区中形成有PMOS；
所述EDNMOS包括第一源区、第一沟道区、漂移区、第一漏区和第一栅极结构，所述第一栅极结构由第一栅介质层和第一多晶硅栅叠加而成，所述第一源区到所述第一漏区之间的方向为第一方向，所述第一源区、所述漂移区和所述第一漏区的掺杂类型都为N型，所述第一沟道区的掺杂类型为P型；
所述PMOS包括第二源区、第二沟道区、第二漏区和第二栅极结构，所述第二栅极结构由第二栅介质层和第二多晶硅栅叠加而成，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直；所述第二源区和所述第二漏区的掺杂类型都为P型，所述第二沟道区的掺杂类型为N型；
所述第二多晶硅栅覆盖所述第一有源区和所述第二有源区的交叠区域并延伸到所述交叠区域外的所述第一有源区和所述第二有源区中；在沿所述第一方向，所述第二多晶硅栅具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅具有第三侧面和第四侧面；
所述第二多晶硅栅的第一侧面和所述第二侧面位于所述第一多晶硅栅的第二侧面和所述第一漏区的第一侧面之间；
所述漂移区的掺杂也同时形成于所述第二有源区中，被所述第二多晶硅栅所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区中的所述漂移区的掺杂区组成的所述第二沟道区；
所述第一源区和所述第一多晶硅栅的第一侧面自对准；所述第一漏区和所述第二多晶硅栅的第二侧面自对准；
所述第二源区形成于所述第二有源区中且和所述第二多晶硅栅的第三侧面自对准，所述第二漏区形成于所述第二有源区中且和所述第二多晶硅栅的第四侧面自对准；
所述第一多晶硅栅作为控制栅，所述第二多晶硅栅为浮栅；
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区中产生。
2.如权利要求1所述的OTP存储器，其特征在于：所述第一沟道区由P型阱组成，所述第一源区形成于所述P型阱中。
3.如权利要求2所述的OTP存储器，其特征在于：所述第一漏区形成于N型阱中。
4.如权利要求3所述的OTP存储器，其特征在于：所述漂移区的N型离子注入区的横向覆盖范围大于所述N型阱的横向覆盖范围，所述N型阱的第一侧面位于所述第二多晶硅栅的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱的第一侧面。
5.如权利要求1所述的OTP存储器，其特征在于：所述第一有源区和所述第二有源区的外侧包围有场氧。
6.如权利要求1所述的OTP存储器，其特征在于：所述第一源区、所述第一漏区、所述第一多晶硅栅、所述第二源区和所述第二漏区都通过接触孔连接对应的由正面金属层组成的电极。
7.如权利要求6所述的OTP存储器，其特征在于：通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
8.一种OTP存储器的制造方法，其特征在于，OTP存储器的单元结构的制造步骤包括：
步骤一、采用场氧在半导体衬底上定义出第一有源区和第二有源区；
所述第一有源区和所述第二有源区垂直相交；
步骤二、在所述第一有源区中分别形成EDNMOS的第一沟道区；所述第一沟道区的掺杂类型为P型；
步骤三、在所述第一有源区形成EDNMOS的漂移区，所述漂移区和所述第一沟道区横向接触；所述漂移区的掺杂也同时形成于所述第二有源区中；
所述漂移区的掺杂类型都为N型；
步骤四、同时形成EDNMOS的第一栅极结构和PMOS的第二栅极结构；
所述第一栅极结构由第一栅介质层和第一多晶硅栅叠加而成，所述第二栅极结构由第二栅介质层和第二多晶硅栅叠加而成；
所述第一多晶硅栅覆盖在所述第一沟道区表面上方且所述第一多晶硅栅的第二侧面还延伸到所述漂移区上方；
所述第二多晶硅栅覆盖所述第一有源区和所述第二有源区的交叠区域并延伸到所述交叠区域外的所述第一有源区和所述第二有源区中；被所述第二多晶硅栅所覆盖的位于所述交叠区域和所述交叠区域外的所述第二有源区中的所述漂移区的掺杂区组成的所述PMOS的第二沟道区；
步骤五、进行N+源漏注入形成所述EDNMOS的第一源区和第一漏区；
进行P+源漏注入形成所述PMOS的第二源区和第二漏区；
所述第一源区到所述第一漏区之间的方向为第一方向，所述第二源区到所述第二漏区之间的方向为第二方向，所述第一方向和所述第二方向垂直；
在沿所述第一方向，所述第二多晶硅栅具有第一侧面和第二侧面；在沿所述第二方向，所述第二多晶硅栅具有第三侧面和第四侧面；
所述第二多晶硅栅的第一侧面和所述第二侧面位于所述第一多晶硅栅的第二侧面和所述第一漏区的第一侧面之间；
所述第一源区和所述第一多晶硅栅的第一侧面自对准，所述第一漏区和所述第二多晶硅栅的第二侧面自对准；
所述第二源区形成于所述第二有源区中且和所述第二多晶硅栅的第三侧面自对准，所述第二漏区形成于所述第二有源区中且和所述第二多晶硅栅的第四侧面自对准；
所述第一多晶硅栅作为控制栅，所述第二多晶硅栅为浮栅；
所述PMOS通过热载流子注入编程，所述热载流子是在所述EDNMOS导通时在所述漂移区中产生。
9.如权利要求8所述的OTP存储器的制造方法，其特征在于：步骤二中所述第一沟道区采用P型阱工艺形成，所述第一源区形成于P型阱中。
10.如权利要求9所述的OTP存储器的制造方法，其特征在于：步骤二中，形成所述P型阱之后还包括形成N型阱的步骤；所述第一漏区形成于N型阱中。
11.如权利要求10所述的OTP存储器的制造方法，其特征在于：步骤三中，所述漂移区采用N型离子注入工艺形成，所述漂移区的N型离子注入区的横向覆盖范围大于所述N型阱的横向覆盖范围，所述N型阱的第一侧面位于所述第二多晶硅栅的第一侧面和第二侧面之间，所述热载流子注入的主体区域位于所述N型阱的第一侧面。
12.如权利要求11所述的OTP存储器的制造方法，其特征在于：所述漂移区的N型离子注入区域通过光刻工艺定义或者为全面注入。
13.如权利要求8所述的OTP存储器的制造方法，其特征在于：步骤一中，所述场氧包括浅沟槽场氧。
14.如权利要求8所述的OTP存储器的制造方法，其特征在于：步骤五完成后，还包括形成层间膜，接触孔，正面金属层以及对所述正面金属层进行图形化形成对应的电极的步骤；所述第一源区、所述第一漏区、所述第一多晶硅栅、所述第二源区和所述第二漏区都通过接触孔连接对应的由正面金属层组成的电极。
15.如权利要求14所述的OTP存储器的制造方法，其特征在于：通过在所述第二源区和所述第二漏区之间加电压实现对所述OTP存储器的单元结构的读取。
CN201911364749.3A 2019-12-26 2019-12-26 Otp存储器及其制造方法 Active CN111129017B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911364749.3A CN111129017B (zh) 2019-12-26 2019-12-26 Otp存储器及其制造方法
US17/111,099 US11545498B2 (en) 2019-12-26 2020-12-03 OTP memory and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911364749.3A CN111129017B (zh) 2019-12-26 2019-12-26 Otp存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111129017A CN111129017A (zh) 2020-05-08
CN111129017B true CN111129017B (zh) 2022-06-07

Family

ID=70502885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911364749.3A Active CN111129017B (zh) 2019-12-26 2019-12-26 Otp存储器及其制造方法

Country Status (2)

Country Link
US (1) US11545498B2 (zh)
CN (1) CN111129017B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129017B (zh) * 2019-12-26 2022-06-07 华虹半导体(无锡)有限公司 Otp存储器及其制造方法
US11783896B2 (en) * 2021-08-12 2023-10-10 Micron Technology, Inc. Interleaved string drivers, string driver with narrow active region, and gated LDD string driver

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042009A (en) * 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US6151242A (en) * 1998-06-30 2000-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN101057331A (zh) * 2004-11-15 2007-10-17 皇家飞利浦电子股份有限公司 闪存和只读（rom）存储器
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法
CN102263110A (zh) * 2011-08-12 2011-11-30 上海先进半导体制造股份有限公司 嵌入bcd工艺的eeprom核结构及其形成方法
CN104979353A (zh) * 2014-04-02 2015-10-14 力旺电子股份有限公司 反熔丝单次可编程存储单元以及存储器的操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378879B2 (ja) * 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
US7304348B2 (en) * 2001-08-17 2007-12-04 Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik DMOS transistor
JP4601287B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7157784B2 (en) * 2005-01-31 2007-01-02 Texas Instruments Incorporated Drain extended MOS transistors with multiple capacitors and methods of fabrication
US7471570B2 (en) * 2005-09-19 2008-12-30 Texas Instruments Incorporated Embedded EEPROM array techniques for higher density
US7602029B2 (en) * 2006-09-07 2009-10-13 Alpha & Omega Semiconductor, Ltd. Configuration and method of manufacturing the one-time programmable (OTP) memory cells
US9305931B2 (en) * 2011-05-10 2016-04-05 Jonker, Llc Zero cost NVM cell using high voltage devices in analog process
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
KR102606264B1 (ko) * 2016-06-28 2023-11-23 삼성에스디아이 주식회사 이차전지
US10056481B2 (en) * 2017-01-13 2018-08-21 Globalfoundries Inc. Semiconductor device structure
US10797171B2 (en) * 2018-06-19 2020-10-06 Globalfoundries Singapore Pte. Ltd. Laterally diffused mosfet with locos dot
CN114175277A (zh) * 2019-08-01 2022-03-11 罗姆股份有限公司 非易失性半导体存储器件
CN111129017B (zh) * 2019-12-26 2022-06-07 华虹半导体(无锡)有限公司 Otp存储器及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042009A (en) * 1988-12-09 1991-08-20 Waferscale Integration, Inc. Method for programming a floating gate memory device
US6151242A (en) * 1998-06-30 2000-11-21 Kabushiki Kaisha Toshiba Semiconductor memory device
CN101057331A (zh) * 2004-11-15 2007-10-17 皇家飞利浦电子股份有限公司 闪存和只读（rom）存储器
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN101441889A (zh) * 2007-11-19 2009-05-27 上海华虹Nec电子有限公司 Otp存储器单元及其读取和编程方法
CN102263110A (zh) * 2011-08-12 2011-11-30 上海先进半导体制造股份有限公司 嵌入bcd工艺的eeprom核结构及其形成方法
CN104979353A (zh) * 2014-04-02 2015-10-14 力旺电子股份有限公司 反熔丝单次可编程存储单元以及存储器的操作方法

Also Published As

Publication number Publication date
US11545498B2 (en) 2023-01-03
CN111129017A (zh) 2020-05-08
US20210202506A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US9640262B2 (en) Highly scalable single-poly non-volatile memory cell
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
US8975679B1 (en) Single-poly non-volatile memory cell
TWI731066B (zh) 半導體裝置之製造方法
JPWO1998034275A1 (ja) Ｍｏｓ素子を含む半導体装置およびその製造方法
US4972371A (en) Semiconductor memory device
WO1998034275A1 (en) Semiconductor device incorporating mos element and method for manufacturing the same
TWI807866B (zh) 具可編程可抹除的單一多晶矽層非揮發性記憶胞及其相關陣列結構
CN107527917B (zh) 1.5t耗尽型sonos非挥发性存储器及其制造方法
CN102544122A (zh) 一种具有p+单一多晶架构的非挥发性记忆体及其制备方法
US20200035304A1 (en) Non-volatile memory with double capa implant
JP4217409B2 (ja) 不揮発性メモリ素子及びその製造方法
JP2006253685A (ja) スプリットゲート不揮発性メモリ装置及びそれの形成方法
CN111129017B (zh) Otp存储器及其制造方法
JP4252637B2 (ja) 不輝発性メモリ装置の製造方法
CN100521158C (zh) 具有单多晶结构的闪存器件及其制造方法
US7166887B2 (en) EEPROM device and method of fabricating the same
CN110739313B (zh) 一种非易失性存储器单元、阵列及制备方法
JPH0360079A (ja) 不揮発性半導体記憶装置
US10008267B2 (en) Method for operating flash memory
JP2008270364A (ja) 不揮発性半導体記憶素子
TWI913002B (zh) 具可編程可抹除的單一多晶矽層非揮發性記憶胞
US20070007577A1 (en) Integrated circuit embodying a non-volatile memory cell
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate
US20250280536A1 (en) Erasable programmable non-volatile memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant