[go: up one dir, main page]

CN111106176A - 半导体器件及其制造方法及包括该半导体器件的电子设备 - Google Patents

半导体器件及其制造方法及包括该半导体器件的电子设备 Download PDF

Info

Publication number
CN111106176A
CN111106176A CN201911209907.8A CN201911209907A CN111106176A CN 111106176 A CN111106176 A CN 111106176A CN 201911209907 A CN201911209907 A CN 201911209907A CN 111106176 A CN111106176 A CN 111106176A
Authority
CN
China
Prior art keywords
layer
semiconductor device
channel portion
substrate
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911209907.8A
Other languages
English (en)
Other versions
CN111106176B (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911209907.8A priority Critical patent/CN111106176B/zh
Publication of CN111106176A publication Critical patent/CN111106176A/zh
Priority to PCT/CN2020/124741 priority patent/WO2021103910A1/zh
Priority to US17/754,287 priority patent/US12268024B2/en
Application granted granted Critical
Publication of CN111106176B publication Critical patent/CN111106176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据实施例，半导体器件包括沟道部、在沟道部的相对两侧与沟道部相接的源/漏部以及与沟道部相交的栅堆叠。沟道部包括沿相对于衬底的竖直方向延伸的第一部分以及沿相对于衬底的横向方向从第一部分分别向着相对两侧延伸的第二部分。

Description

半导体器件及其制造方法及包括该半导体器件的电子设备
技术领域
本公开涉及半导体领域，更具体地，涉及具有树状沟道结构的半导体器件及其制造方法以及包括这种半导体器件的电子设备。
背景技术
提出了各种不同的结构来应对半导体器件进一步小型化的挑战，例如鳍式场效应晶体管(FinFET)以及多桥沟道场效应晶体管(MBCFET)。对于FinFET，随着其进一步缩小，鳍片的高度可以越来越高，以便在节省面积的同时获得足够的驱动电流。但是，如果鳍片高度过大，则会带来很多问题，例如鳍片坍塌、间隙填充、刻蚀形貌控制等。对于MBCFET，出于栅金属填充的目的，其中包括的纳米片之间的间隔不能继续缩小，且自加热问题变得严重。另外，与FinFET不同，MBCFET的高度并不能用来增强器件性能。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种半导体器件及其制造方法以及包括这种半导体器件的电子设备，以便在器件进一步缩小时能够获得可靠的性能。
根据本公开的一个方面，提供了一种半导体器件，包括沟道部、在沟道部的相对两侧与沟道部相接的源/漏部以及与沟道部相交的栅堆叠。沟道部包括沿相对于衬底的竖直方向延伸的第一部分以及沿相对于衬底的横向方向从第一部分分别向着相对两侧延伸的第二部分。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上设置用于隔离层的第一牺牲层；在第一牺牲层上设置至少一个用于栅堆叠的第二牺牲层和至少一个第一有源层的交替叠层；在第一牺牲层和所述叠层中形成沿第一方向延伸的沟槽，所述沟槽暴露出衬底的表面；在沟槽中衬底的表面形成填充部，所述填充部至少在上部包括与第一有源层相接的第二有源层；将所述叠层以及所述叠层中的沟槽中形成的填充部构图为在衬底上沿第一方向延伸的脊状结构；去除第一牺牲层；在衬底上所述脊状结构下方围绕所述填充部形成隔离层；去除第二牺牲层；在隔离层上形成沿第二方向延伸从而与第一有源层、第二有源层相交的栅堆叠；去除第一有源层和第二有源层被栅堆叠露出的部分；以及在衬底上栅堆叠在第一方向上的两侧形成与第一有源层和第二有源层相接的源/漏部。
根据本公开的另一方面，提供了一种电子设备，包括上述半导体器件。
根据本公开的实施例，沟道部可以是树状结构。沟道部的第一部分可以类似于鳍式场效应晶体管(FinFET)中的鳍片，而沟道部的第二部分可以类似于纳米片场效应晶体管(FET)或多桥沟道场效应晶体管(MBCFET)中的纳米片。因此，根据本公开实施例的半导体器件可以具有FinET以及纳米片FET或MBCFET两者的优点。在该半导体器件中可以由沟道部的第一部分和第二部分同时来提供电流驱动能力，因此可以改进器件性能，并可以节省面积。而且，由于鳍片可以连接至衬底，因此散热性能可以由于MBCFET。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至19(b)示出了根据本公开实施例的制造半导体器件的流程中部分阶段的示意图，其中，图1至6、7(a)、7(b)、8(a)、8(b)、9、10、11(b)、16(a)、17(a)、18(a)、19(a)是沿AA′线的截面图，图11(a)和13(a)是俯视图，图11(c)、12(a)、13(b)、16(b)、17(b)、18(b)、19(b)是沿BB′线的截面图，图11(d)、12(b)、13(c)、14(a)、15、16(c)、17(c)、18(c)是沿CC′线的截面图，图14(b)、16(d)、17(d)、18(d)是沿DD′线的截面图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提出了一种具有树状沟道结构的半导体器件。例如，该半导体器件的沟道部可以包括沿相对于衬底的竖直方向(例如，大致垂直于衬底表面的方向)延伸的第一部分以及从第一部分沿相对于衬底的横向方向(例如，大致平行于衬底表面的方向)延伸的第二部分。第二部分可以与衬底间隔开。可以存在多个这样的第二部分，该多个第二部分之间在竖直方向上间隔开。(各)第二部分可以从第一部分向着第一部分的相对两侧延伸。于是，沟道部可以总体上呈树状。第一部分两侧的第二部分可以成对出现。第一部分一侧的至少一个乃至全部第二部分可以与另一侧的相应第二部分实质上共面。第一部分的顶面可以高于最上方的第二部分的顶面。第一部分可以通过半导体连接至衬底，该半导体可以被掺杂以形成穿通阻止部(PTS)。该半导体至少在下部可以相对于第一部分具有缩减的厚度。沟道部的第一部分可以类似于鳍式场效应晶体管(FinFET)中的鳍片，而沟道部的第二部分可以类似于纳米片场效应晶体管(FET)或多桥沟道场效应晶体管(MBCFET)中的纳米片。
因此，根据本公开实施例的半导体器件可以具有FinET以及纳米片FET或MBCFET两者的优点。在该半导体器件中可以由沟道部的第一部分和第二部分同时来提供电流驱动能力，因此可以改进器件性能，并可以节省面积。而且，由于鳍片可以连接至衬底，因此散热性能可以由于MBCFET。
该半导体器件还可以包括设于沟道部相对两侧的源/漏部，源/漏部与沟道部相接从而构成该半导体器件的有源区。有源区的纵向可以沿着第一方向。源/漏部可以包括与沟道部相同的材料，也可以包括不同的材料从而例如向沟道部施加应力以增强器件性能。源/漏部可以从沟道部的侧壁生长。源/漏部的顶面可以高出沟道部的顶面。
沟道部的第一部分和/或第二部分可以包括单晶半导体材料，以改善器件性能。例如，沟道部的第一部分和/或第二部分可以通过外延生长形成，因此它们的厚度可以得到更好的控制。当然，源/漏部也可以包括单晶半导体材料。分别生长的至少一些半导体层之间可以存在晶体界面。例如，在沟道部的第一部分与源/漏部分之间、在沟道部的第二部分与源/漏部之间、以及在沟道部的第一部分与第二部分之间中的至少之一处，可能存在可观察到的晶体界面。
该半导体器件还可以包括与沟道部相交的栅堆叠。栅堆叠可以沿与第一方向相交(例如垂直)的第二方向延伸，从沟道部的一侧跨过沟道部而延伸到另一侧。栅堆叠可以进入沟道部的各第二部分(存在多个第二部分的情况下)之间的间隙以及最下方的第二部分与衬底之间的间隙中。于是，栅堆叠可以与沟道部的第一部分的相对侧壁和顶面、(各)第二部分的上下表面和侧壁相接触，并在其中限定沟道区。
栅堆叠在第一方向上的相对两侧的侧壁上可以形成有隔墙。栅堆叠可以通过隔墙与源/漏部相隔。隔墙面向各源/漏部的侧壁在竖直方向上可以实质上共面。隔墙可以包括在沟道部的两侧以及在沟道部的最上的第二部分上延伸的第一部分以及在沟道部的各第二部分之间(如果存在多个第二部分的话)以及沟道部的最下的第二部分与衬底之间延伸的第二部分。隔墙的第一部分和第二部分可以包括不同的材料。隔墙的第一部分和第二部分可以具有基本相同的厚度。
这种半导体器件例如可以如下制造。
首先，可以在衬底上设置树状的沟道部。
例如，可以在衬底上形成第一牺牲层，第一牺牲层可以限定隔离层的位置。在第一牺牲层上可以形成至少一个第二牺牲层和至少一个第一有源层的交替叠层。这些层可以通过外延生长来形成。第一有源层可以用来形成沟道部的第二部分，第二牺牲层可以用来限定第二部分与隔离层之间以及各第二部分(如果存在多个的话)之间的间隙(其中随后可以形成栅堆叠)。该叠层的最上层可以是第二牺牲层，以确保随后形成的第二有源层与各第一有源层特别是最上方的第一有源层之间的接触。
可以在脊状结构中形成线形的沟槽。沟槽可竖直延伸，以穿过各第一有源层(和第二牺牲层)。另外，沟槽还可以穿过第一牺牲层，以延伸至衬底，以便随后其中形成的填充部能够连接至衬底，从而在后继工艺中起到支撑作用。可以在沟槽中形成填充部。填充部至少在上部包括与第一有源层相接的第二有源层。为抑制漏电流，填充部的底部可以包括穿通阻止部(PTS)。例如，可以通过从衬底以及沟槽的侧壁外延生长半导体层，来形成填充部。在形成PTS的情况下，可以依次进行PTS的生长和第二有源层的生长。第二有源层可以在沟槽中竖直延伸，形成为鳍片。
可以将该叠层构图为沿第一方向延伸的脊状结构。脊状结构可以基于沟槽(其中具有填充部)而包括分处于沟槽两侧的两部分。这样，该叠层中的第一有源层可以形成为纳米片。另外，第一牺牲层可以被部分地露出。可以将第一牺牲层去除。由于填充部的存在，脊状结构可以得到支撑。可以在衬底上形成隔离层。隔离层可以填充脊状结构下方(从而围绕填充部)，并露出脊状结构。可以去除第二牺牲层。这样，第一有源层与第二有源层形成了树状结构。
可以得到的树状结构为基础继续完成半导体器件的制造。
如上所述，树状结构用于沟道部。沟道部的限定与栅堆叠的形成可以结合进行。例如，可以在隔离层上，形成沿第二方向延伸从而与第一有源层和第二有源层相交的栅堆叠。可以栅堆叠为掩模对树状结构进行构图，使其留于栅堆叠下方从而形成沟道部，而栅堆叠两侧露出的部分可以去除。在衬底上栅堆叠在第一方向上的两侧，可以通过例如外延生长来形成与第一有源层和第二有源层相接的源/漏部。
以上形成的栅堆叠可以是牺牲栅堆叠。可以通过替代栅工艺，将牺牲栅堆叠替换为真正的栅堆叠。
本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。
图1至19(b)示出了根据本公开实施例的制造竖直半导体器件的流程中部分阶段的示意图。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。
在衬底1001中，可以形成阱区(未示出)。如果要形成p型器件，则阱区可以是n型阱；如果要形成n型器件，则阱区可以是p型阱。阱区例如可以通过向衬底1001中注入相应导电类型掺杂剂(p型掺杂剂如B或In，或n型掺杂剂如As或P)且随后进行热退火来形成。本领域存在多种方式来设置这种阱区，在此不再赘述。
在衬底1001上，可以通过例如外延生长，形成第一牺牲层1003。第一牺牲层1003随后可以用于限定隔离部，厚度为例如约10nm-30nm。另外，为了更好的刻蚀控制，可以在第一牺牲层1003上通过例如外延生长，形成刻蚀停止层1005。刻蚀停止层1005可以较薄，厚度为例如约2nm-5nm。在刻蚀停止层1005上，可以通过例如外延生长，形成第二牺牲层1007、1011、1015和第一有源层1009、1013的交替叠层。第一有源层1009、1013随后可以形成沟道部的纳米片，厚度为例如约5nm-15nm。在生成第一有源层1009、1013时，可以进行原位掺杂，以调节器件阈值。第二牺牲层1007和1011可以限定纳米片之间的间隙，厚度为例如约10nm-25nm。最上的第二牺牲层1015可以稍薄，厚度为例如约10nm-20nm。该交替叠层中第二牺牲层和第一有源层的数目可以根据器件设计而改变，例如可以更多或更少。
衬底1001以及之上形成的上述各层中相邻的层相对于彼此可以具有刻蚀选择性。例如，第一牺牲层1003以及第二牺牲层1007、1011、1015可以包括SiGe(例如，Ge原子百分比为约10％-30％)，刻蚀停止层1005以及第一有源层1009、1013可以包括Si。
在上述叠层上，可以通过例如淀积，形成硬掩模层1017。例如，硬掩模层1017可以包括氮化物(例如，氮化硅)，厚度为约30nm-150nm。在淀积氮化物的硬掩模层1017之前，还可以通过例如淀积，形成一薄的例如氧化物(例如，氧化硅)或其他材料的刻蚀停止层或保护层(未示出)。或者，硬掩模层1017也可以包括氧化物或SiC等。
如图2所示，可以在衬底1001上形成的上述各层中形成沟槽T。例如，可以在硬掩模层1017上形成光刻胶(未示出)，并通过光刻将其构图为具有沿第一方向(图中进入纸面的方向)延伸的线状开口。然后，可以光刻胶作为刻蚀掩模，通过例如反应离子刻蚀(RIE)依次对各层进行选择性刻蚀。刻蚀可以停止于衬底1001。可以根据所要形成的半导体器件中鳍片的尺寸，确定沟槽T的尺寸，例如沟槽T的宽度(图中水平方向上的尺度)可以为约5nm-15nm。沟槽T限定了用于形成鳍片的空间。
为了抑制漏电流，可以在将要形成的鳍片下方形成穿通阻止部(PTS)。也即，PTS可以形成在沟槽T的底部。例如，如图3所示，可以通过外延生长，在沟槽T中形成穿通阻止层1023。穿通阻止层1023可以包括半导体材料如Si，且生长为完全填充沟槽T。穿通阻止层1023在生长时可以原位掺杂为与将要形成的器件的导电类型相反的导电类型。例如，对于n型器件，可以掺杂p型掺杂剂如B或In；而对于p型器件，可以掺杂n型掺杂剂如As或P。掺杂浓度可以为约1E17-1E19cm-3。可以在约750-1050℃的温度下进行退火，以激活掺杂剂。然后，如图4所示，可以对生长的穿通阻止层1023进行平坦化处理如化学机械抛光(CMP)，CMP可以停止于硬掩模层1017，并对平坦化后的穿通阻止层1023进行回蚀，使其留于沟槽T的底部从而形成PTS。PTS的顶面可以低于最下方的第一有源层1009的底面，高于第一牺牲层1003的顶面，例如位于最下方的第二牺牲层1007的顶面与底面之间。
在沟槽T的上部，可以形成用于鳍片的第二有源层。例如，如图4所示，可以通过外延生长，在底部形成有PTS的沟槽T中形成第二有源层1019。第二有源层1019可以包括半导体材料如Si，且生长为完全填充沟槽T。第二有源层1019在生长时可以原位掺杂，以调节器件阈值。
在该示例中，第一有源层和第二有源层可以包括相同的材料(Si)。但是，本公开不限于此。例如，第一有源层和第二有源层可以包括不同的半导体材料，从而可以调节得到的沟道部的第一部分和第二部分各自的阈值电压，以使它们相匹配。附加地或者备选地，第一有源层和第二有源层可以包括不同的掺杂浓度和/或掺杂杂质(例如，不同导电类型的杂质)，以便调节得到的沟道部的第一部分和第二部分各自的阈值电压。这是因为，如果出于结构上的力学稳定性考虑，第一有源层和第二有源层可能具有不同的厚度，这会造成沟道部的第一部分和第二部分之间的阈值电压不同或失配。另外，第一部分与第二部分所形成的T型结构也可能影响电场分布从而影响阈值电压。
在以上操作中，由于沟槽T的形成，破坏了硬掩膜层1017的完整性。为了随后构图的方便，可以将硬掩模层1017补充完整。如图5所示，可以对生长的第二有源层1019进行平坦化处理如CMP，CMP可以停止于硬掩模层1017，并对平坦化后的第二有源层1019进行回蚀，使其顶面下凹，例如在最上的第二牺牲层1015的顶面附近，优选不超过第二牺牲层1015的顶面。之后，可以通过淀积然后平坦化的工艺，来形成一体的硬掩模层1017′。
如图6所示，可以将上述叠层和硬掩模层1017′构图为脊状结构，来限定有源区。例如，可以在硬掩模层1017′上形成光刻胶(未示出)，并通过光刻将其构图为沿第一方向(图中进入纸面的方向)延伸的条状。该条状的光刻胶可以覆盖从第二有源层1019沿与第一方向交叉(例如，垂直)的第二方向(图中纸面上的水平方向)向两侧延伸的一定区域。然后，可以光刻胶作为刻蚀掩模，通过例如RIE依次对各层进行选择性刻蚀，将光刻胶的图案转移到下方的层中。于是，第二牺牲层1007、1011、1015和第一有源层1009、1013的叠层可以形成沿第一方向延伸的脊状结构。可以根据所要形成的半导体器件中纳米片的尺寸，来确定要形成的脊状结构的尺寸。
另外，还可以通过例如RIE，选择性刻蚀刻蚀停止层1005，以便露出之下的第一牺牲层1003。可以对露出的第一牺牲层1003进行部分刻蚀，以便之后形成的保护层1033能够完全覆盖沟道部和牺牲栅堆叠的侧壁。可以在脊状结构的侧壁上形成保护层1033。例如，保护层1033可以包括氮化物。保护层1033可以通过隔墙(spacer)工艺形成，因此可以存在于各竖直侧壁上。这里需要指出的是，如果脊状结构中的各层(第一有源层和第二牺牲层)可以基本上不被以下其所暴露于的刻蚀配方刻蚀(即，具有刻蚀选择性)，那么也可以省略这种保护层1033。
可以相对于Si的刻蚀停止层1005和衬底1001(以及氮化物的保护层1033)，选择性刻蚀第一牺牲层1003，以将其至少部分地去除。图7(a)示出了第一牺牲层1003残留在PTS侧壁上的情况，而图7(b)示出了第一牺牲层1003被完全去除的情况。
在该实施例中，刻蚀停止层1005可以帮助限定随后形成的栅堆叠的下表面的位置或者隔离层的上表面的位置。但是，本公开不限于此。如果第一牺牲层1003包括相对于第二牺牲层1007、1011、1015具有刻蚀选择性的材料，则可以省略这种刻蚀停止层1005。
如图8(a)和8(b)所示，可以在衬底1001上形成隔离层1021。在形成了刻蚀停止层1005的情况下，为了降低随后形成的栅导体与衬底1001之间的电容，可以通过选择性刻蚀将其去除。在该示例中，由于刻蚀停止层1005与衬底1001均包括Si，因此在对刻蚀停止层1005进行选择性刻蚀时，衬底1001也可被刻蚀。图8(a)示出了与图7(a)相对应的情况，其中PTS由于侧壁上存在第一牺牲层1003，因此可以基本不受刻蚀影响。图8(b)示出了与图7(b)相对应的情况，其中PTS的侧壁暴露于刻蚀配方，从而可以被部分刻蚀。之后，可以通过选择性刻蚀如使用热磷酸的湿法刻蚀，去除氮化物的硬掩模层1017和保护层1033。隔离层1021可以通过淀积电介质材料如氧化物，然后对其回蚀来形成。回蚀可以是选择性刻蚀，如利用HF溶液、气相HF或BOE溶液等的湿法刻蚀或干法刻蚀。回蚀后隔离层1021在脊状结构外围的部分的顶面可以低于隔离层1021位于脊状结构下方的部分的顶面。
以下，主要以图8(a)所示的情况为例进行描述。
如图9所示，可以相对于Si的第一有源层1009、1013、第二有源层1019(以及氧化物的隔离层1021)，选择性刻蚀SiGe的第二牺牲层1007、1011、1015，以将其去除。这样，得到了树状的结构。如图8所示，该树状结构包括沿竖直方向延伸的第一部分1019以及沿横向方向从第一部分1019向着相反两侧延伸的第二部分1009、1013。在该示例中，在第一部分1019相对两侧，分别存在两个第二部分。但是，本公开不限于此，第二部分的数目可以更多例如3个以上，或者更少例如1个。
根据上述方法，第一部分1019相对两侧的第二部分可以成对出现，并可以关于第一部分1019对称。但是，本公开不限于此，例如由于工艺中出现的波动，或者出于结构调整等目的，树状结构中的部分分支即第二部分也有可能缺失。
如图10所示，可以在隔离层1021上形成牺牲栅堆叠。牺牲栅堆叠可以包括牺牲栅介质层1025和牺牲栅导体层1027。牺牲栅介质层1025可以包括氧化物，例如通过淀积或热氧化形成。牺牲栅导体层1027可以包括多晶SiGe(Ge的原子百分比为约10％-40％)，例如通过淀积然后平坦化如CMP形成。由于第二牺牲层的去除，所形成的牺牲栅堆叠可以围绕各第一有源层1009、1013和第二有源层1019。在该示例中，牺牲栅介质层1025和隔离层1021均包括氧化物，因此它们看起来可能是一体的。
如图11(a)至11(d)所示，可以将牺牲栅堆叠构图为沿第二方向延伸的条形。具体地，可以在牺牲栅堆叠上形成硬掩模层1029。硬掩模层1029可以包括氮化物，厚度例如为约15nm-150nm。可以在硬掩模层1029上形成光刻胶(未示出)，并通过光刻将其构图为沿第二方向延伸的条状(参见图11(a)的俯视图)。然后，可以光刻胶作为刻蚀掩模，通过例如RIE依次对硬掩模层1029和牺牲栅导体层1027进行选择性刻蚀。选择性刻蚀可以停止于氧化物的牺牲栅介质层1025。
参见图11(c)，在沿第二方向延伸的条形硬掩模层1029在第一方向上的相对两侧(即，图10(a)的俯视图中条形硬掩模层1029的上下两侧)，由于第一有源层的存在，牺牲栅导体层1027位于各第一有源层下方的部分可以留下。
如图12(a)和12(b)所示，可以在牺牲栅堆叠的侧壁上形成第一隔墙(spacer)1031。例如，可以以大致共形的方式淀积一层约1nm-3nm的氮化物，然后沿竖直方向对淀积的氮化物层进行各向异性刻蚀，以去除其横向延伸部分而留下其竖直延伸部分，从而得到第一隔墙1031。在淀积氮化物层之前，也可以例如通过淀积形成一刻蚀停止层，对氮化物层的刻蚀可以停止于该刻蚀停止层。由于脊状结构(当前包括第一有源层和第二有源层以及留下的牺牲栅堆叠)也存在竖直侧壁，因此第一隔墙也可以形成在脊状结构的侧壁上，如图12(a)所示。
如图13(a)至13(c)所示，可以去除第一有源层和第二有源层位于条形的硬掩模层1029及其侧壁上的第一隔墙1031两侧的部分。例如，参见图12(a)和图13(b)，可以通过例如RIE，依次选择性刻蚀牺牲栅介质层、第一有源层1013、牺牲栅介质层、牺牲栅导体层、牺牲栅介质层、第一有源层1009、牺牲栅介质层、牺牲栅导体层。这样，牺牲栅堆叠可以形成为与硬掩模层1029相对应的沿第二方向延伸的条形。由于以上处理，脊状结构留于牺牲栅堆叠及其侧壁上形成的第一隔墙下方，而在牺牲栅堆叠及第一隔墙两侧的部分被去除，因此其侧壁上的第一隔墙由于失去支撑而在刻蚀工艺中至少部分地被去除，尽管在此并未针对氮化物的第一隔墙执行单独的刻蚀工艺。另外，上述树状结构也可以留于牺牲栅堆叠及其侧壁上形成的第一隔墙下方，形成树状的沟道部。沟道部中的第二部分，即各第一有源层，可以具有基本相同的形状，且可以在竖直方向上基本对准。在该示例中，如图13(b)所示，在牺牲栅堆叠及第一隔墙两侧，一定厚度的第二有源层1019可以残留在PTS的顶面上。另外，隔离层1021也可受到刻蚀的影响，在此将其同与之相邻的牺牲栅介质层(如果在刻蚀工艺之后还存在的话，在该示例中均为氧化物)一起示出为1021′。
如图13(c)所示，树状沟道部在第一方向上的侧壁当前暴露于外。之后，可以在牺牲栅堆叠(及其侧壁上的第一隔墙)两侧形成与沟道部露出的侧壁相接源/漏部。
为了降低随后形成的栅堆叠与源/漏部之间的电容，可以在栅堆叠与源/漏部之间进一步插入电介质。为此，如图14(a)和14(b)所示，可以选择性刻蚀(在此，可以是各向同性刻蚀)牺牲栅导体层1027，以使其相对凹入。在此，可以采用原子层刻蚀(ALE)，以很好地控制刻蚀深度。牺牲栅导体层1027在各处的凹入程度可以大致相同。然后，如图15所示，可以在相对凹入的牺牲栅导体层1027的侧壁上形成第二隔墙1037。第二隔墙1037可以通过淀积然后回蚀的工艺来形成。因此，第二隔墙1037的外侧壁可以与第一隔墙1031的外侧壁基本上对齐。例如，第二隔墙1037可以包括低k电介质材料如SiC。根据本公开的实施例，可以控制对牺牲栅导体层1027的刻蚀深度，使得所形成的第二隔墙1037的厚度与第一隔墙1031的厚度基本相同，从而第一有源层上下侧的牺牲栅堆叠(以及后来由此形成的栅堆叠)可以具有基本相同的栅长。
如图16(a)至16(d)所示，可以通过例如外延生长，形成源/漏部1039。源/漏部1039可以从暴露的各第一有源层和第二有源层的表面生长。源/漏部1039在生长时可以被原位掺杂为与所要形成的器件相应的导电类型，例如对于n型器件为n型，对于p型器件为p型。生长的源/漏部1039可以具有与沟道部不同的材料(例如，具有不同的晶格常数)，以便向沟道部施加应力。例如，对于n型器件，源/漏部1039可以包括Si：C(C原子百分比例如为约0.5％-3％)；对于p型器件，源/漏部1039可以包括SiGe(Ge原子百分比例如为约10％-75％)。
在牺牲栅堆叠的相对两侧，源/漏部1039形成为一体。如图16(c)所示，纳米片形式的各第一有源层连接在相对两侧的源/漏部1039之间，形成沟道部的第二部分，类似于MBCFET。另外，如图16(d)所示，第二有源层1019连接在相对两侧的源/漏部1039之间，形成沟道部的第二部分，类似于FinFET。
接下来，可以进行替代栅工艺，以完成器件制造。
如图17(a)至17(d)所示，可以在衬底1001上，例如通过淀积电介质材料如氧化物，形成层间电介质层1041，以覆盖牺牲栅堆叠、源/漏部1039和隔离层1021。可以对层间电介质层1041进行平坦化处理如CMP，以露出牺牲栅导体层1027。
如图18(a)至18(d)所示，可以通过选择性刻蚀，去除牺牲栅导体层1027和牺牲栅介质层1025，从而在第一隔墙1031和第二隔墙1037内侧形成空间，可以在该空间中形成栅堆叠。例如，可以通过淀积然后平坦化如CMP的工艺，依次形成栅介质层1043和栅导体层1045。栅介质层1043可以大致共形的方式形成，厚度例如为约2-5nm，且可以包括高k栅介质如HfO2。在形成高k栅介质之前，还可以在沟道部的表面上形成界面层，例如通过氧化工艺或淀积如原子层淀积(ALD)形成的氧化物，厚度为约0.2-2nm。栅导体层1045可以包括功函数调节金属如TiN、TaN等和栅导电金属如W等。
图19(a)和19(b)示出了与图8(b)所示的情况相对于的实施例。除了PTS的形状以及侧壁上不存在第一牺牲层之外，该实施例的其他方面可以与图21(a)至21(d)所示的相同。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，可以基于这样的半导体器件形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、可穿戴智能设备、移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (33)

1.一种半导体器件，包括：
沟道部，包括：
沿相对于衬底的竖直方向延伸的第一部分；以及
沿相对于衬底的横向方向从第一部分分别向着相对两侧延伸的第二部分；
在沟道部的相对两侧与沟道部相接的源/漏部；以及
与沟道部相交的栅堆叠。
2.根据权利要求1所述的半导体器件，其中，在第一部分的相对两侧，沟道部包括多个所述第二部分，各第二部分之间在竖直方向上彼此间隔开。
3.根据权利要求2所述的半导体器件，其中，所述多个第二部分具有实质上相同的形状，且在竖直方向上实质上对准。
4.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分相对两侧的第二部分成对设置。
5.根据权利要求1或2所述的半导体器件，其中，沟道部包括单晶半导体材料。
6.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分与源/漏部之间，沟道部的第二部分与源/漏部之间，以及沟道部的第一部分与第二部分之间中至少之一处存在晶体界面。
7.根据权利要求1或2所述的半导体器件，其中，所述第一部分形成为鳍的形式，所述第二部分形成为纳米片的形式。
8.根据权利要求1或2所述的半导体器件，还包括：
在栅堆叠的侧壁上形成的隔墙，所述隔墙面向各源/漏部的侧壁在竖直方向上实质上共面。
9.根据权利要求8所述的半导体器件，其中，所述隔墙包括：
在沟道部的两侧以及在沟道部的最上的第二部分上延伸的第一部分；以及
在沟道部的各第二部分之间以及沟道部的最下的第二部分与衬底之间延伸的第二部分，
其中，隔墙的第一部分和第二部分包括不同的材料。
10.根据权利要求1或2所述的半导体器件，其中，栅堆叠在各第二部分的上、下表面上延伸，栅堆叠在各第二部分的上表面上延伸的部分的侧壁与栅堆叠在相应第二部分的下表面上延伸的部分的侧壁在竖直方向上实质上对齐。
11.根据权利要求1或2所述的半导体器件，其中，栅堆叠与沟道部的第二部分相交的部分的侧壁与栅堆叠与沟道部的第一部分相交的部分的侧壁实质上对齐。
12.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分的顶面高于最上的第二部分的顶面。
13.根据权利要求1或2所述的半导体器件，还包括：
在衬底上形成的隔离层，其中栅堆叠形成在隔离层上。
14.根据权利要求13所述的半导体器件，还包括：
在沟道部的第一部分之下的穿通阻止部，其中隔离层围绕穿通阻止部。
15.根据权利要求14所述的半导体器件，其中，穿通阻止部为与衬底相接的半导体。
16.根据权利要求15所述的半导体器件，其中，
所述半导体器件是n型器件，且穿通阻止部的半导体是p型掺杂；或者
所述半导体器件是p型器件，且穿通阻止部的半导体是n型掺杂。
17.根据权利要求15所述的半导体器件，其中所述半导体至少在下部相对于沟道部的第一部分具有缩减的厚度。
18.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分和第二部分包括不同的半导体材料。
19.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分和第二部分具有不同的掺杂浓度和/或掺杂杂质。
20.根据权利要求1或2所述的半导体器件，其中，沟道部的第一部分一侧的至少一个第二部分与另一侧的相应第二部分实质上共面。
21.根据权利要求20所述的半导体器件，其中，沟道部的第一部分一侧的各第二部分分别与另一侧的各第二部分实质上共面。
22.一种制造半导体器件的方法，包括：
在衬底上设置用于隔离层的第一牺牲层；
在第一牺牲层上设置至少一个用于栅堆叠的第二牺牲层和至少一个第一有源层的交替叠层；
在第一牺牲层和所述叠层中形成线形的沟槽，所述沟槽暴露出衬底的表面；
在沟槽中衬底的表面形成填充部，所述填充部至少在上部包括与第一有源层相接的第二有源层；
将所述叠层以及所述叠层中的沟槽中形成的填充部构图为在衬底上沿第一方向延伸的脊状结构；
去除第一牺牲层；
在衬底上所述脊状结构下方围绕所述填充部形成隔离层；
去除第二牺牲层；
在隔离层上形成沿第二方向延伸从而与第一有源层、第二有源层相交的栅堆叠；
去除第一有源层和第二有源层被栅堆叠露出的部分；以及
在衬底上栅堆叠在第一方向上的两侧形成与第一有源层和第二有源层相接的源/漏部。
23.根据权利要求22所述的方法，其中，形成填充部包括：
在沟槽的底部形成穿通阻止部，穿通阻止部的顶面位于最下方的第二牺牲层的顶面与底面之间；
在沟槽中穿通阻止部上形成所述第二有源层。
24.根据权利要求22或23所述的方法，还包括：
在第一牺牲层上形成刻蚀停止层，
其中，所述叠层形成在所述刻蚀停止层上。
25.根据权利要求24所述的方法，其中，第一牺牲层、第二牺牲层、第一有源层、第二有源层和刻蚀停止层均通过外延生长来设置。
26.根据权利要求24所述的方法，其中，
去除第一牺牲层包括：相对于衬底和刻蚀停止层，选择性刻蚀第一牺牲层，以将其至少部分地去除，
该方法还包括：对刻蚀停止层进一步刻蚀，以将之去除。
27.根据权利要求26所述的方法，其中，一部分第一牺牲层留在填充部的侧壁上。
28.根据权利要求26所述的方法，其中，
在形成脊状结构时，还选择性刻蚀刻蚀停止层以及部分地选择性刻蚀第一牺牲层，
在选择性刻蚀第一牺牲层之前，该方法还包括在脊状结构的侧壁上形成保护层。
29.根据权利要求22所述的方法，其中，形成栅堆叠包括：
在隔离层上依次形成栅介质层和栅导体层；
在栅导体层上形成沿第二方向延伸的硬掩模层；
利用硬掩模层对栅导体层进行选择性刻蚀；以及
在栅导体层的侧壁上形成第一隔墙。
30.根据权利要求29所述的方法，其中，去除第一有源层和第二有源层被栅堆叠露出的部分包括：
以所述硬掩模层和第一隔墙为掩模，对第一有源层和第二有源层以及它们的表面上存在的栅介质层和栅导体层进行选择性刻蚀。
31.根据权利要求29所述的方法，还包括：
使栅堆叠夹于相邻的第一有源层之间的部分以及夹于最下层的第一有源层与隔离层之间的部分在第一方向上的相对端部凹入；以及
在所述端部处形成第二隔墙。
32.一种电子设备，包括如权利要求1至21中任一项所述的半导体器件。
33.根据权利要求32所述的电子设备，其中，所述电子设备包括智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
CN201911209907.8A 2019-11-29 2019-11-29 半导体器件及其制造方法及包括该半导体器件的电子设备 Active CN111106176B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911209907.8A CN111106176B (zh) 2019-11-29 2019-11-29 半导体器件及其制造方法及包括该半导体器件的电子设备
PCT/CN2020/124741 WO2021103910A1 (zh) 2019-11-29 2020-10-29 半导体器件及其制造方法及包括该半导体器件的电子设备
US17/754,287 US12268024B2 (en) 2019-11-29 2020-10-29 Semiconductor device and method of manufacturing the same, and electronic apparatus including the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911209907.8A CN111106176B (zh) 2019-11-29 2019-11-29 半导体器件及其制造方法及包括该半导体器件的电子设备

Publications (2)

Publication Number Publication Date
CN111106176A true CN111106176A (zh) 2020-05-05
CN111106176B CN111106176B (zh) 2021-09-14

Family

ID=70421040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911209907.8A Active CN111106176B (zh) 2019-11-29 2019-11-29 半导体器件及其制造方法及包括该半导体器件的电子设备

Country Status (3)

Country Link
US (1) US12268024B2 (zh)
CN (1) CN111106176B (zh)
WO (1) WO2021103910A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021103854A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备
WO2021103910A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备
WO2021104364A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体装置及其制造方法及包括该半导体装置的电子设备
WO2021227633A1 (zh) * 2020-05-11 2021-11-18 中国科学院微电子研究所 具有曲折结构的半导体器件及其制造方法及电子设备
CN114709222A (zh) * 2022-02-23 2022-07-05 中国科学院微电子研究所 一种半导体器件及其制造方法
CN115692475A (zh) * 2022-11-11 2023-02-03 中国科学院微电子研究所 一种半导体器件及其制造方法
CN114709222B (zh) * 2022-02-23 2026-02-03 中国科学院微电子研究所 一种半导体器件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12477791B2 (en) 2021-11-17 2025-11-18 Samsung Electronics Co., Ltd. Semiconductor device having hybrid channel structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664189A (zh) * 2012-05-18 2012-09-12 中国科学院微电子研究所 Soi mos晶体管
US20160172498A1 (en) * 2014-05-01 2016-06-16 International Business Machines Corporation Finfet with epitaxial source and drain regions and dielectric isolated channel region
US20160211377A1 (en) * 2014-04-09 2016-07-21 International Business Machines Corporation Finfet with dielectric isolated channel
CN110189997A (zh) * 2019-04-28 2019-08-30 中国科学院微电子研究所 堆叠纳米片环栅晶体管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601381B2 (en) * 2013-12-05 2017-03-21 Stmicroelectronics (Crolles 2) Sas Method for the formation of a finFET device with epitaxially grown source-drain regions having a reduced leakage path
CN107735864B (zh) * 2015-06-08 2021-08-31 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
KR101753342B1 (ko) * 2016-04-14 2017-07-04 한국과학기술연구원 상온 작동 스핀제어전자소자
CN106206315B (zh) * 2016-07-18 2019-12-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
US9991352B1 (en) * 2017-07-17 2018-06-05 Globalfoundries Inc. Methods of forming a nano-sheet transistor device with a thicker gate stack and the resulting device
US10297508B2 (en) * 2017-08-31 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102399071B1 (ko) * 2017-11-17 2022-05-17 삼성전자주식회사 반도체 장치
US11482522B2 (en) * 2018-10-08 2022-10-25 Samsung Electronics Co., Ltd. Semiconductor devices including a narrow active pattern
US11764263B2 (en) * 2019-01-04 2023-09-19 Intel Corporation Gate-all-around integrated circuit structures having depopulated channel structures using multiple bottom-up oxidation approaches
DE102020114813A1 (de) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur
CN111106176B (zh) * 2019-11-29 2021-09-14 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102664189A (zh) * 2012-05-18 2012-09-12 中国科学院微电子研究所 Soi mos晶体管
US20160211377A1 (en) * 2014-04-09 2016-07-21 International Business Machines Corporation Finfet with dielectric isolated channel
US20160172498A1 (en) * 2014-05-01 2016-06-16 International Business Machines Corporation Finfet with epitaxial source and drain regions and dielectric isolated channel region
CN110189997A (zh) * 2019-04-28 2019-08-30 中国科学院微电子研究所 堆叠纳米片环栅晶体管及其制备方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021103854A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备
WO2021103910A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备
WO2021104364A1 (zh) * 2019-11-29 2021-06-03 中国科学院微电子研究所 半导体装置及其制造方法及包括该半导体装置的电子设备
US12268024B2 (en) 2019-11-29 2025-04-01 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method of manufacturing the same, and electronic apparatus including the semiconductor device
US12328918B2 (en) 2019-11-29 2025-06-10 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor apparatus, manufacturing method therefor, and electronic equipment including the semiconductor apparatus
WO2021227633A1 (zh) * 2020-05-11 2021-11-18 中国科学院微电子研究所 具有曲折结构的半导体器件及其制造方法及电子设备
US12501665B2 (en) 2020-05-11 2025-12-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device having zigzag structure, method of manufacturing semiconductor device, and electronic device
CN114709222A (zh) * 2022-02-23 2022-07-05 中国科学院微电子研究所 一种半导体器件及其制造方法
CN114709222B (zh) * 2022-02-23 2026-02-03 中国科学院微电子研究所 一种半导体器件及其制造方法
CN115692475A (zh) * 2022-11-11 2023-02-03 中国科学院微电子研究所 一种半导体器件及其制造方法
CN115692475B (zh) * 2022-11-11 2025-08-19 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US12268024B2 (en) 2025-04-01
WO2021103910A1 (zh) 2021-06-03
CN111106176B (zh) 2021-09-14
US20220328628A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
CN111584486B (zh) 具有交错结构的半导体装置及其制造方法及电子设备
CN111048588B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN111106176B (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN111106111B (zh) 半导体装置及其制造方法及包括该半导体装置的电子设备
CN103811320B (zh) 半导体器件及其制造方法
US8969963B2 (en) Vertical source/drain junctions for a finFET including a plurality of fins
CN107424934A (zh) 鳍式场效应晶体管（finfet）中的源极/漏极区及其形成方法
US20220181440A1 (en) Transistors with Stacked Semiconductor Layers as Channels
US12520514B2 (en) Nanowire/nanosheet device having self-aligned isolation portion and method of manufacturing the same, and electronic apparatus
CN111463287B (zh) 半导体器件及其制造方法及包括其的电子设备
CN111477684B (zh) 具有u形结构的半导体器件及其制造方法及电子设备
CN105390497A (zh) 包括带电荷体侧墙的cmos器件及其制造方法
CN112018184A (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
CN111446292A (zh) 半导体器件及其制造方法及包括其的电子设备
CN104681563B (zh) 半导体装置及其制造方法
CN113257919A (zh) 带支撑部的纳米线/片器件及其制造方法及电子设备
CN111063728A (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN110993681A (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN114220857B (zh) 具有替代侧墙的纳米线/片器件及制造方法及电子设备
US20240379794A1 (en) 3ds fet and method of manufacturing the same
CN116666439A (zh) 具有连续栅长的竖直半导体器件及其制造方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant