[go: up one dir, main page]

DE102020114813A1 - Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur - Google Patents

Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur Download PDF

Info

Publication number
DE102020114813A1
DE102020114813A1 DE102020114813.5A DE102020114813A DE102020114813A1 DE 102020114813 A1 DE102020114813 A1 DE 102020114813A1 DE 102020114813 A DE102020114813 A DE 102020114813A DE 102020114813 A1 DE102020114813 A1 DE 102020114813A1
Authority
DE
Germany
Prior art keywords
semiconductor
gate stack
semiconductor device
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020114813.5A
Other languages
English (en)
Inventor
Shi-Ning Ju
Kuo-Cheng Chiang
Kuan-Lu Cheng
Chih-Hao Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/871,740 external-priority patent/US11424242B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020114813A1 publication Critical patent/DE102020114813A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W10/014—
    • H10W10/17—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtungsstruktur und ein Verfahren zur Herstellung einer Halbleitervorrichtungsstruktur werden bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst eine Halbleiterfinne über einem Substrat und mehrere Halbleiternanostrukturen, die über der Halbleiterfinne hängen. Die Halbleitervorrichtungsstruktur umfasst auch einen Gatestapel, der sich über die Halbleiterfinne erstreckt, und der Gatestapel ist um jede der Halbleiternanostrukturen gewickelt. Die Halbleitervorrichtungsstruktur umfasst ferner eine erste epitaktische Struktur und eine zweite epitaktische Struktur, die die Halbleiternanostrukturen sandwichartig einschließen. Jede der ersten epitaktischen Struktur und der zweiten epitaktischen Struktur erstreckt sich über eine obere Fläche der Halbleiterfinne hinaus. Weiterhin umfasst die Halbleitervorrichtungsstruktur eine Isolierungsstruktur zwischen der Halbleiterfinne und dem Gatestapel. Die Isolierungsstruktur erstreckt sich ferner über gegenüberliegende Seitenwände der ersten epitaktischen Struktur hinaus.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der provisorischen US-Patentanmeldung Nr. 62/928,654 , eingereicht am 31. Oktober 2019, die in ihrer Gesamtheit durch Bezugnahme hierin aufgenommen ist.
  • TECHNISCHER HINTERGRUND
  • Die Industrie für integrierte Schaltungen (IC) mit Halbleitern ist schnell gewachsen. Technische Fortschritte in IC-Materialien und -design haben Generationen von ICs hervorgebracht. Jede Generation hat immer kleinere und komplexere Schaltungen als die vorherige Generation.
  • Im Verlauf der IC-Entwicklung wurde die Funktionsdichte (d. h. die Anzahl verbundener Vorrichtungen pro Chipbereich) allgemein größer, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) gesunken ist. Dieser Abskalierungsprozess bietet allgemein Vorteile durch Erhöhung der Produktionseffizienz und Verringerung der assoziierten Kosten.
  • Diese Fortschritte haben jedoch die Komplexität der Verarbeitung und Herstellung von ICs erhöht. Da Merkmalsgrößen immer kleiner werden, werden Herstellungsprozesse immer schwerer auszuführen. Daher ist es eine Herausforderung, zuverlässige Halbleitervorrichtungen zu bilden, die immer kleiner werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es sollte beachtet werden, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A bis 1B sind Draufsichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 2A bis 2I sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 3A bis 3K sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 4A bis 4E sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 5A bis 5C sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 6A bis 6C sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 7 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 8 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 9 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 10 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 11 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
    • 12 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass das erste und zweite Merkmal nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Der Begriff „im Wesentlichen“ in einer Beschreibung, wie etwa in „im Wesentlichen flach“ oder „im Wesentlichen koplanar“ usw. wird durch einen Fachmann auf dem Gebiet verstanden. In einigen Ausführungsformen kann der Begriff im Wesentlichen entfernt werden. Wenn zutreffend, kann der Begriff „im Wesentlichen“ auch Ausführungsformen mit „vollständig“, „komplett“, „allen“ usw. umfassen. Wenn zutreffend, kann sich der Begriff „im Wesentlichen“ auch auf 90 % oder mehr, wie etwa auch 95 % oder mehr, vor allem auf 99 % oder mehr, einschließlich 100 %, beziehen. Außerdem sind Begriffe wie „im Wesentlichen parallel“ oder „im Wesentlichen rechtwinklig“ auszulegen als unwesentliche Abweichungen von der vorgegebenen Anordnung nicht ausschließend, und können beispielsweise Abweichungen von bis zu 10° umfassen. Das Wort „im Wesentlichen“ schließt „vollständig“ nicht aus, d. h. eine Zusammensetzung, die „im Wesentlichen frei“ von Y ist, kann vollständig frei von Y sein.
  • Begriffe wie „etwa“ in Verbindung mit einer spezifischen Distanz oder Größe sind auszulegen als unwesentliche Abweichungen von der vorgegebenen Distanz oder Größe nicht ausschließend, und können beispielsweise Abweichungen von bis zu 10% umfassen. Der Begriff „etwa“ bezüglich eines numerischen Werts x kann x ±5 oder 10 % bedeuten.
  • Ausführungsformen der Offenbarung können sich auf eine FinFET-Struktur beziehen, die Finnen aufweist. Die Finnen können mit jedem geeigneten Verfahren strukturiert werden. Beispielsweise können die Finnen unter Verwendung eines oder mehrerer Photolithographieprozesse strukturiert werden, einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen. Allgemein kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind es als sonst unter Verwendung eines einzelnen direkten Photolithographieprozesses möglich wäre. Beispielsweise wird in einigen Ausführungsformen eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann verwendet werden, um die Finnen zu strukturieren. Die Finnen können jedoch unter Verwendung eines oder mehrerer anwendbarer Prozesse gebildet werden.
  • Ausführungsformen der Offenbarung können sich auf die Gate-All-Around-Transistorstrukturen (GAA-Transistorstrukturen) beziehen. Die GAA-Struktur kann mit jedem geeigneten Verfahren strukturiert werden. Beispielsweise können die Strukturen unter Verwendung eines oder mehrerer Photolithographieprozesse strukturiert werden, wie etwa durch Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. In einigen Ausführungsformen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie und selbstausgerichtete Prozesse, was die Erstellung von Strukturen erlaubt, die beispielsweise Abstände aufweisen, die kleiner sind als es sonst unter Verwendung eines einzelnen direkten Photolithographieprozesses möglich wäre. Beispielsweise wird in einigen Ausführungsformen eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann verwendet werden, die GAA-Struktur zu strukturieren.
  • Einige Ausführungsformen der Offenbarung sind beschrieben. Weitere Operationen können vor, während und/oder nach den Stufen ausgeführt werden, die in diesen Ausführungsformen beschrieben sind. Einige der Stufen, die beschrieben sind, können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. Weitere Merkmale können zu der Halbleitervorrichtungsstruktur hinzugefügt werden. Einige der Merkmale, die nachfolgend beschrieben sind, können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. Wenn auch einige Ausführungsformen mit Operationen besprochen werden, die in einer bestimmten Reihenfolge ausgeführt werden, können diese Operationen auch in einer logischen Reihenfolge ausgeführt werden.
  • 2A bis 2I sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Wie in 2A dargestellt, wird ein Halbleitersubstrat 100 aufgenommen oder bereitgestellt. Das Halbleitersubstrat 100 weist eine erste Region 10 und eine zweite Region 20 auf. In einigen Ausführungsformen sollen eine oder mehrere Kurzkanalvorrichtungen (SC-Vorrichtungen) über der ersten Region 10 gebildet werden. Eine oder mehrere Langkanalvorrichtungen (LC-Vorrichtungen) sollen über der zweiten Region 20 gebildet werden. In einigen Ausführungsformen ist das Halbleitersubstrat 100 ein Bulkhalbleitersubstrat, wie etwa ein Halbleiterwafer. Das Halbleitersubstrat 100 kann Silizium oder andere elementare Halbleitermaterialien wie Germanium umfassen. Das Halbleitersubstrat 100 kann undotiert oder dotiert sein (z. B. p, n oder eine Kombination hiervon). In einigen Ausführungsformen umfasst das Halbleitersubstrat 100 eine epitaktisch aufgebaute Halbleiterschicht auf einer Dielektrikumschicht. Die epitaktisch aufgebaute Halbleiterschicht kann aus Siliziumgermanium, Silizium, Germanium, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hergestellt sein.
  • In einigen anderen Ausführungsformen umfasst die Halbleitersubstrat 100 einen Verbindungshalbleiter. Beispielsweise umfasst der Verbindungshalbleiter einen oder mehrere III-V-Verbindungshalbleiter, die eine Zusammensetzung aufweisen, die durch die Formel Alx1Gax2Inx3AsY1PY2NY3SbY4 definiert ist, wobei X1, X2, X3, Y1, Y2, Y3 und Y4 relative Proportionen darstellen. Jedes davon ist größer als oder gleich null, und sie ergeben zusammen 1. Der Verbindungshalbleiter kann Siliziumcarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, einen oder mehrere geeignete Verbindungshalbleiter oder eine Kombination hiervon umfassen. Ein anderes geeignetes Substrat, einschließlich II-VI Verbindungshalbleiter, kann ebenfalls verwendet werden.
  • In einigen Ausführungsformen ist das Halbleitersubstrat 100 eine aktive Schicht eines Halbleiter-auf-Isolator-Substrats (SOI-Substrat). Das SOI-Substrat kann unter Verwendung einer Trennung durch einen Prozess zur Implantierung von Sauerstoff (SIMOX), einen Prozess zum Waferbonding, einem anderen zutreffenden Verfahren oder einer Kombination hiervon hergestellt werden. In einigen anderen Ausführungsformen umfasst die Halbleitersubstrat 100 eine mehrschichtige Struktur. Beispielsweise umfasst das Halbleitersubstrat 100 eine Siliziumgermaniumschicht, die auf einer Bulksiliziumschicht gebildet ist.
  • Wie in 2A dargestellt, wird ein Halbleiterstapel, der mehrere Halbleiterschichten aufweist, nach einigen Ausführungsformen über dem Halbleitersubstrat 100 gebildet. Der Halbleiterstapel deckt die erste Region 10 und die zweite Region 20 des Halbleitersubstrats 10 ab. In einigen Ausführungsformen umfasst der Halbleiterstapel mehrere Halbleiterschichten 102a, 102b, 102C und 102d, und der Halbleiterstapel umfasst außerdem mehrere Halbleiterschichten 104a, 104b, 1040c und 104d. In einigen Ausführungsformen sind die Halbleiterschichten 102a bis 102d und die Halbleiterschichten 104a bis 104d abwechselnd angeordnet, wie in 2A gezeigt ist.
  • In einigen Ausführungsformen wird die Halbleiterschicht 102a als eine Opferbasisschicht verwendet und wird teilweise oder vollständig in einem nachfolgenden Prozess entfernt. In einigen Ausführungsformen wirkt die Halbleiterschicht 104a als eine Schutzschicht, die verhindert, dass die Halbleiterschicht 102b darauf während der nachfolgenden Herstellungsprozesse Schaden nimmt. In einigen Ausführungsformen wirken die Halbleiterschichten 102b bis 102d als Opferschichten, die in einem nachfolgenden Prozess entfernt werden, um die Halbleiterschichten 104b bis 104d freizugeben. Die freigegebenen Halbleiterschichten 104b bis 104d können als Kanalstrukturen eines oder mehrerer Transistoren wirken.
  • In einigen Ausführungsformen ist die Halbleiterschicht 104a dünner als die Halbleiterschicht 104b, 104c oder 104d. Wie in 2A dargestellt, weist die Halbleiterschicht 104a eine Dicke T1, auf und die Halbleiterschicht 104b weist eine Dicke T2 auf. In einigen Ausführungsformen ist die Dicke T2 größer als die Dicke T1. Die Dicke T1 kann in einem Bereich von etwa 2 nm bis etwa 6 nm liegen. Beispielsweise beträgt die Dicke T1 etwa 4 nm. Das Verhältnis (T1/T2) der Dicke T1 zur Dicke T2 kann in einem Bereich von etwa 2/5 bis etwa 2/3 liegen. In einigen anderen Ausführungsformen liegt das Verhältnis (T1/T2) der Dicke T1 zur Dicke T2 kann in einem Bereich von etwa 3/5 bis etwa 3/4. Das Verhältnis (T1/T2) wird später genauer besprochen.
  • In einigen Ausführungsformen weist jede der Halbleiterschichten 102b bis 102d und 104b bis 104d im Wesentlichen dieselbe Dicke auf. In einigen Ausführungsformen ist jede der Halbleiterschichten 104b bis 104d dicker als jede der Halbleiterschichten 102a bis 102d. In einigen anderen Ausführungsformen ist jede der Halbleiterschichten 102a bis 102d dicker als jede der Halbleiterschichten 104b bis 104d.
  • In einigen Ausführungsformen ist die Halbleiterschicht 102a (die als Opferbasisschicht dient) dicker als oder im Wesentlichen genauso dick wie die Halbleiterschicht 102b, 102c oder 102d (die als eine Opferschicht dient). Wie in 2A dargestellt, weist die Halbleiterschicht 102a eine Dicke T3 auf und die Halbleiterschicht 102b weist eine Dicke T4 auf. In einigen Ausführungsformen ist die Dicke T3 größer als die Dicke T4. Die Dicke T3 kann in einem Bereich von etwa 4 nm bis etwa 10 nm liegen. Beispielsweise ist die Dicke T3 etwa 5 nm. Das Verhältnis (T3/T4) der Dicke T3 zur Dicke T4 kann in einem Bereich von etwa 1 bis etwa 2 liegen. In einigen anderen Ausführungsformen liegt das Verhältnis (T3/T4) der Dicke T3 zur Dicke T4 in einem Bereich von etwa 1,1 bis etwa 1,8. Das Verhältnis (T3/T4) wird später genauer besprochen.
  • In einigen Ausführungsformen sind die Halbleiterschichten 102a bis 102d und die Halbleiterschichten 104a bis 104d aus unterschiedlichen Materialien hergestellt. In einigen Ausführungsformen sind die Halbleiterschichten 102a bis 102d aus Siliziumgermanium oder Germanium hergestellt oder enthalten dieses, und die Halbleiterschichten 104a bis 104d sind aus Silizium hergestellt oder enthalten dieses.
  • In einigen Ausführungsformen weist die Halbleiterschicht 102a eine andere Atomkonzentration von Germanium auf als die der Halbleiterschicht 102b, 102c oder 102d. In einigen Ausführungsformen weist die Halbleiterschicht 102a eine höhere Atomkonzentration von Germanium auf als die der Halbleiterschicht 102b, 102C oder 102d. Die Atomkonzentration von Germanium der Halbleiterschicht 102a kann in einem Bereich von etwa 35 % bis etwa 50 % liegen. Die Atomkonzentration von Germanium der Halbleiterschicht 102b, 102c oder 102d kann in einem Bereich von etwa 15 % bis etwa 25 % liegen. Die höhere Atomkonzentration von Germanium der Halbleiterschicht 102a ermöglicht, dass die Halbleiterschicht 102a eine andere Ätzselektivität aufweist als die Halbleiterschichten 102b, 102c und 102d.
  • In einigen Ausführungsformen sind die Halbleiterschichten 102a bis 102d und die Halbleiterschichten 104a bis 104d unter Verwendung mehrerer Wachstumsoperationen gebildet. Jede der Halbleiterschichten 102a bis 102d und der Halbleiterschichten 104a bis 104d kann unter Verwendung eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozess), eines CVD-Prozesses (z. B. einem Gasphasenepitaxieprozess (VPE-Prozess), einem chemischen Niederdruckgasphasenabscheidungsprozess (LPCVD-Prozess), und/oder einem Ultrahochvakuum-CVD-Prozess (UHV-CVD-Prozess)), eines Molekularstrahlepitaxieprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon gebildet sein.
  • In einigen Ausführungsformen werden die Halbleiterschichten 102a bis 102d und die Halbleiterschichten 104a bis 104d vor Ort in derselben Prozesskammer aufgebaut. In einigen Ausführungsformen werden das Wachstum der Halbleiterschichten 102a bis 102d und das Wachstum der Halbleiterschichten 104a bis 104d abwechselnd und nacheinander in derselben Prozesskammer ausgeführt, um die Bildung des Halbleiterstapels fertigzustellen. In einigen Ausführungsformen wird das Vakuum der Prozesskammer nicht gebrochen, bevor das epitaktische Wachstum des Halbleiterstapels erreicht ist.
  • Danach werden Hartmaskenelemente über dem Halbleiterstapel gebildet, um bei einer nachfolgenden Strukturierung des Halbleiterstapels zu helfen. Ein oder mehrere Ätzprozesse werden nach einigen Ausführungsformen verwendet, um den Halbleiterstapel in Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 zu strukturieren, wie in 2B gezeigt. Die Finnenstrukturen 106A1 und 106A2 sind über der ersten Region 10 gebildet und die Finnenstrukturen 106B1 und 106B2 sind über der zweiten Region 20 gebildet. Der Halbleiterstapel wird teilweise entfernt, um mehrere Gräben 112 zu bilden, wie in 2B gezeigt. Jede der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 kann Abschnitte der Halbleiterschichten 102a bis 102d und 104a bis 104d und Halbleiterfinne 101A1 , 101A2 , 101B1 oder 101B2 umfassen. Das Halbleitersubstrat 100 kann während des Ätzprozesses zum Bilden der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 teilweise entfernt werden. Vorspringende Abschnitte des Halbleitersubstrats 100, die zurückbleiben, bilden die Halbleiterfinnen 101A1 , 101A2 , 101B1 und 101B2 .
  • Jedes der Hartmaskenelemente, die zur Strukturierung des Halbleiterstapels verwendet werden, können eine erste Maskenschicht 108 und eine zweite Maskenschicht 110 umfassen. Die erste Maskenschicht 108 und die zweite Maskenschicht 110 kann aus unterschiedlichen Materialien hergestellt sein. In einigen Ausführungsformen ist die erste Maskenschicht 108 aus einem Material hergestellt, das eine gute Haftung an der Halbleiterschicht 104d aufweist. Die erste Maskenschicht 108 kann aus Siliziumoxid, Germaniumoxid, Siliziumgermaniumoxid, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein. In einigen Ausführungsformen ist die zweite Maskenschicht 110 aus einem Material hergestellt, das eine gute Ätzselektivität für die Halbleiterschichten 102a bis 102d und 104a bis 104d aufweist. Die zweite Schicht 108 kann aus Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, einem oder mehreren geeigneten Materialien oder einer Kombination hiervon hergestellt sein.
  • 1A bis 1B sind Draufsichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen sind die Erstreckungsrichtungen der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 im Wesentlichen parallel zueinander, wie in 1A dargestellt. In einigen Ausführungsformen ist 2B eine Querschnittsansicht der Struktur entlang der Linien 2B-2B und 2B'-2B' in 1A.
  • Wie in 2C gezeigt ist, wird ein Isolierungsmerkmal 114 gebildet, um nach einigen Ausführungsformen untere Abschnitte der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 zu umgeben. In einigen Ausführungsformen werden eine oder mehrere Dielektrikumschichten über den Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 und dem Halbleitersubstrat 100 abgeschieden, um die Gräben 112 zu überfüllen. Die Dielektrikumschichten können aus Siliziumoxid, Siliziumoxynitrid, Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borophosphosilikatglas (BPSG), fluoriniertem Silikatglas (FSG), Material mit niedrigem k-Wert, porösem Dielektrikum, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein. Die Dielektrikumschichten können unter Verwendung eines fließfähigen chemischen Gasphasenabscheidungsprozesses (FCVD-Prozess), eines Atomlagenabscheidungsprozesses (ALD-Prozess), eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozess), einem oder mehreren anderen anwendbaren Prozessen oder einer Kombination hiervon abgeschieden werden.
  • Danach wird ein Planarisierungsprozess verwendet, um die Dielektrikumschichten teilweise zu entfernen. Die Hartmaskenelemente (einschließlich der ersten Maskenschicht 108 und der zweiten Maskenschicht 110) können auch als eine Stoppschicht des Planarisierungsprozesses dienen. Der Planarisierungsprozess kann einen chemisch-mechanischen Politurprozess (CMP-Prozess), einen Schleifprozess, einen Trockenpoliturprozess, einen Ätzprozess, einen oder mehrere anwendbare Prozesse oder eine Kombination hiervon umfassen. Danach werden ein oder mehrere Rückätzprozesse verwendet, um die Dielektrikumschichten teilweise zu entfernen. Aufgrunddessen bildet der verbleibende Abschnitt der Dielektrikumschichten das Isolierungsmerkmal 114. Obere Abschnitte der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 treten von der oberen Fläche des Isolierungsmerkmals 114 hervor, wie in 2C dargestellt. Danach werden die Hartmaskenelemente (einschließlich der ersten Maskenschicht 108 und der zweiten Maskenschicht 110) entfernt. Alternativ dazu werden in einigen anderen Ausführungsformen die Hartmaskenelemente während des Planarisierungsprozesses und/oder des Rückätzprozesses entfernt oder verbraucht.
  • Danach werden nach einigen Ausführungsformen Dummygatestapel 120A1 , 120A2 , 120B1 , und 120B2 gebildet, um sich über die Finnenstrukturen 106A1 , 106A2 , 106B1 , und 106B2 zu erstrecken, wie in 1B gezeigt. In einigen Ausführungsformen ist 2D eine Querschnittsansicht der Struktur entlang der Linien 2D-2D und 2D'- 2D' in 1A. 3A bis 3K sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen ist 3A eine Querschnittsansicht der Struktur entlang der Linien 3A-3A und 3A'-3A' in 1B.
  • Wie in 1B, 2D und 3A gezeigt, werden nach einigen Ausführungsformen die Dummygatestapel 120A1 , 120A2 , 120B1 , und 120B2 gebildet, um die Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 teilweise abzudecken und sich darüber zu erstrecken. In einigen Ausführungsformen sind die Dummygatestapel 120A1 , und 120A2 um die Finnenstrukturen 106A1 und 106A2 gewickelt. Die Dummygatestapel 120B1 , und 120B2 sind um die Finnenstrukturen 106B1 und 106B2 gewickelt. Wie in 2D gezeigt, erstreckt sich der Dummygatestapel 120A2 über die Finnenstrukturen 106A1 und 106A2 und ist um diese gewickelt, und der Dummygatestapel 120B2 erstreckt sich über die Finnenstrukturen 106B1 und 106B2 und ist um diese gewickelt.
  • In einigen Ausführungsformen weist die Vorrichtung, die über der zweiten Region 20 gebildet ist, eine längere Kanalbreite auf als die Vorrichtung, die über der ersten Region 10 gebildet ist. Wie in 1B gezeigt ist, weist die Vorrichtung, die über der ersten Region 10 gebildet ist, eine Kanalbreite Lsc auf, und die Vorrichtung, die über der zweiten Region 20 gebildet ist, weist eine Kanalbreite LLC auf. Die Kanalbreite LLC ist länger als die Kanalbreite Lsc. Die Kanalbreite Lsc kann in einem Bereich von etwa 4 nm bis etwa 20 nm liegen. Die Kanalbreite LLC kann in einem Bereich von etwa 22 nm bis etwa 40 nm liegen. Wie in 1B gezeigt, ist der Abstand PLC zwischen den Dummygatestapeln 120B1 und 120B2 länger als der Abstand Psc zwischen den Dummygatestapeln 120A1 , und 120A2 . Der Abstand Psc kann in einem Bereich von etwa 15 nm bis etwa 60 nm liegen. Der Abstand PLC kann in einem Bereich von etwa 65 nm bis etwa 120 nm liegen.
  • Wie in 2D und 3A gezeigt, umfasst jeder der Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 eine Dummygatedielektrikumschicht 116 und eine Dummygateelektrode 118. Die Dummygatedielektrikumschichten 116 können aus Siliziumoxid hergestellt sein oder dieses umfassen. Die Dummygateelektroden 118 können aus Polysilizium hergestellt sein oder dieses umfassen. In einigen Ausführungsformen sind eine Dummygatedielektrikumschicht und eine Dummygateelektrodenschicht nacheinander über dem Isolierungsmerkmal 114 und den Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 abgeschieden. Die Dummygatedielektrikumschicht kann unter Verwendung eines ALD-Prozesses, eines CVD-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden sein. Die Dummygateelektrodenschicht kann unter Verwendung eines CVD-Prozesses abgeschieden sein. Danach werden die Dummygatedielektrikumschicht und die Dummygateelektrodenschicht strukturiert, die Dummygatestapel 120A1 , 120A2 , 120B1 , und 120B2 zu bilden.
  • In einigen Ausführungsformen werden Hartmaskenelemente einschließlich der Maskenschichten 122 und 124 verwendet, um bei dem Strukturierungsprozess zum Bilden der Dummygatestapel 120A1 , 120A2 , 120B1 , und 120B2 zu helfen. Mit den Hartmaskenelementen als einer Ätzmaske werden ein oder mehrere Ätzprozesse verwendet, um die Dummygatedielektrikumschicht und die Dummygateelektrodenschicht teilweise zu entfernen. Aufgrunddessen bilden die verbleibenden Abschnitte der Dummygatedielektrikumschicht und der Dummygateelektrodenschicht die Dummygatedielektrikumschichten 116 und die Dummygateelektroden 118 der Dummygatestapel 120A1 , 120A2 , 120B1 , bzw. 120B2 .
  • Wie in 3B gezeigt ist, werden Abstandhalterschichten 126 und 128 danach nach einigen Ausführungsformen über den Strukturen abgeschieden, die in 3A dargestellt sind. Die Abstandhalterschichten 126 und 128 erstrecken sich entlang von Seitenwänden der Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 . Die Abstandhalterschichten 126 und 128 sind aus unterschiedlichen Materialien hergestellt. Die Abstandhalterschicht 126 kann aus einem Dielektrikum hergestellt sein, das eine niedrige dielektrische Konstante aufweist. Die Abstandhalterschicht 126 kann aus Siliziumcarbid, Siliziumoxycarbid, Siliziumoxid, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein. Die Abstandhalterschicht 128 kann aus einem Dielektrikum hergestellt sein, das während nachfolgender Prozesse mehr Schutz für die Gatestapel bereitstellen kann. Die Abstandhalterschicht 128 kann eine höhere dielektrische Konstante aufweisen als die der Abstandhalterschicht 126. Die Abstandhalterschicht 128 kann aus Siliziumnitrid, Siliziumoxynitrid, kohlenstoffhaltigem Siliziumoxynitrid, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein. Die Abstandhalterschichten 126 und 128 können nacheinander unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines physischen Gasphasenabscheidungsprozesses (PVD-Prozess), eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden werden.
  • Wie in 3C gezeigt ist, werden die Abstandhalterschichten 126 und 128 nach einigen Ausführungsformen teilweise entfernt. Ein oder mehrere anisotrope Ätzprozesse können verwendet werden, um die Abstandhalterschichten 126 und 128 teilweise zu entfernen. Aufgrunddessen bilden die verbleibenden Abschnitte der Abstandhalterschichten 126 und 128 Abstandhalterelemente 126' bzw. 128'. Die Abstandhalterelemente 126 und 128 erstrecken sich entlang von Seitenwänden der Dummygatestapel 120A1 , 120A2 , 120B1 , und 120B2 , wie in 3C gezeigt.
  • Die Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 sind teilweise entfernt, um Ausschnitte 130 zu bilden, die verwendet werden, epitaktische Strukturen (wie etwa Source-/Drain-Strukturen) zu enthalten, die später gebildet werden. Die Ausschnitte 130 legen die Seitenflächen der Halbleiterschichten 102a bis 102d und 104a bis 104d offen.
  • Ein oder mehrere Ätzprozesse können verwendet werden, die Ausschnitte 130 zu bilden. In einigen Ausführungsformen wird ein Trockenätzprozess verwendet, um die Ausschnitte 130 zu bilden. Alternativ dazu kann ein Nassätzprozess verwendet werden, um die Ausschnitte 130 zu bilden. In einigen Ausführungsformen dringt jeder der Ausschnitte 130 durch die Finnenstruktur 106A1 oder 106B1 . In einigen Ausführungsformen erstrecken sich die Ausschnitte 130 ferner in die Halbleiterfinne (wie etwa die Halbleiterfinne 101A1 oder 101B1 ), wie in 3C gezeigt. Die Ausschnitte 130 erstrecken sich abwärts, um die oberen Flächen der Halbleiterfinnen 101A1 und 101B1 zu überschreiten. In einigen Ausführungsformen werden die Abstandhalterelemente 126' und 128' und die Ausschnitte 130 unter Verwendung desselben Ätzprozesses gebildet.
  • In einigen Ausführungsformen weist jeder der Ausschnitte 130 schräge Seitenwände auf. Obere Abschnitte der Ausschnitte 130 sind größer (oder breiter) als untere Abschnitte der Ausschnitte 130. In diesen Fällen ist aufgrund des Profils der Ausschnitte 130, eine obere Halbleiterschicht (wie etwa die Halbleiterschicht 104d) kürzer als eine untere Halbleiterschicht (wie etwa die Halbleiterschicht 104b).
  • Ausführungsformen der Offenbarung weisen jedoch zahlreiche Variationen auf. In einigen anderen Ausführungsformen weisen die Ausschnitte 130 im Wesentlichen vertikale Seitenwände auf. In diesen Fällen ist aufgrund des Profils der Ausschnitte 130, eine obere Halbleiterschicht (wie etwa die Halbleiterschicht 104d) m Wesentlichen so breit ist wie eine untere Halbleiterschicht (wie etwa die Halbleiterschicht 104b).
  • Wie in 3D gezeigt, sind die Halbleiterschichten 102b bis 102d nach einigen Ausführungsformen lateral von den Seitenflächen der Halbleiterschichten 102b bis 102d geätzt, die durch die Ausschnitte 130 offengelegt sind. Aufgrunddessen springen Kanten der Halbleiterschichten 102b bis 102d von Kanten der Halbleiterschichten 104a bis 104d zurück. Wie in 3D gezeigt, sind Ausschnitte 132 durch das laterale Ätzen der Halbleiterschichten 102b bis 102d gebildet. Die Ausschnitte 132 können verwendet werden, um innere Abstandhalter zu enthalten, die später gebildet werden. Die Halbleiterschichten 102b bis 102d können lateral unter Verwendung eines Nassätzprozesses, eines Trockenätzprozesses oder einer Kombination hiervon geätzt werden.
  • In einigen Ausführungsformen ist die Halbleiterschicht 102a (die als eine Opferbasisschicht dient) vollständig oder teilweise entfernt. In einigen Ausführungsformen ist die Halbleiterschicht 102a vollständig entfernt, um Ausschnitte 133 zu bilden, wie in 3D und 2E gezeigt ist. Durch die Unterstützung der Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 (wie 2E gezeigt ist), wird verhindert, dass die Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 herunterfallen, auch, wenn die Halbleiterschicht 102a vollständig entfernt wird. In einigen Ausführungsformen wird die Halbleiterschicht 102a gleichzeitig während des lateralen Ätzens der Halbleiterschichten 102b bis 102d geätzt. In einigen Ausführungsformen werden die Halbleiterschichten 102a bis 102d unter Verwendung desselben Ätzprozesses geätzt. Während der Entfernung der Halbleiterschicht 102a wirkt die Halbleiterschicht 104a als eine Schutzschicht, um zu verhindern, dass die Halbleiterschicht 102b darüber von der unteren Fläche der Halbleiterschicht 102b her geätzt oder beschädigt wird.
  • Wie oben erwähnt, ist in einigen Ausführungsformen die Halbleiterschicht 102a (die als eine Opferbasisschicht dient) dicker als die Halbleiterschicht 102b, 102C oder 102d (die als eine Opferschicht dient). Wie oben erwähnt, weist in einigen Ausführungsformen die Halbleiterschicht 102a eine höhere Atomkonzentration von Germanium auf als die der Halbleiterschicht 102b, 102c oder 102d. Weil die Halbleiterschicht 102a dicker ist und/oder eine größere Atomkonzentration von Germanium aufweist, kann die Halbleiterschicht 102a mit einer höheren Ätzrate geätzt werden als die Halbleiterschichten 102b bis 102d. Aufgrunddessen wird nach einigen Ausführungsformen nach dem Ätzprozess die Halbleiterschicht 102a vollständig entfernt, um die Ausschnitte 133 zu bilden, während die Halbleiterschichten 102b bis 102d teilweise geätzt werden, um die Ausschnitte 132 zu bilden, wie in 3D gezeigt.
  • Während des Ätzens der Halbleiterschichten 102a bis 102d können auch die Halbleiterschichten 104a bis 104d leicht geätzt werden. Aufgrunddessen sind Kantenabschnitte der Halbleiterschichten 104b bis 104d teilweise geätzt und schrumpfen damit zu Kantenelementen 105b bis 105d, wie in 3D gezeigt. Wie in 3D gezeigt ist, ist jedes der Kantenelemente 105b bis 105d der Halbleiterschichten 104b bis 104d dünner als der entsprechende innere Abschnitt der Halbleiterschichten 104b bis 104d. In einigen Ausführungsformen ist, da die Halbleiterschicht 104a dünner als jede der Halbleiterschichten 104b bis 104d ist, kein Kantenabschnitt neben der Halbleiterschicht 104a gebildet. Wie in 3D und 2E gezeigt ist, wird die Halbleiterschicht 104a nach dem Bilden der Ausschnitte 133 nach einigen Ausführungsformen dünner.
  • Wie in 3E gezeigt ist, wird nach einigen Ausführungsformen eine Abstandhalterschicht 134 über der Struktur abgeschieden, die in 3D dargestellt ist. Die Abstandhalterschicht 134 deckt den Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 ab und füllt die Ausschnitte 132 und 133. Die Abstandhalterschicht 134 kann aus kohlenstoffhaltigem Siliziumnitrid (SiCN), kohlenstoffhaltigem Siliziumoxynitrid (SiOCN), kohlenstoffhaltigem Siliziumoxid (SiOC), einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein oder diese umfassen. Die Abstandhalterschicht 134 kann unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden sein.
  • Wie in 3E gezeigt ist, weist der Abschnitt der Abstandhalterschicht 134 über der ersten Region 10 eine Dicke T5 an der Unterseite des Ausschnitts 130 auf und der Abschnitt der Abstandhalterschicht 134 über der zweiten Region 20 weist eine Dicke T6 an der Unterseite des Ausschnitts 130 auf. In einigen Ausführungsformen ist die Dicke T5 größer als die Dicke T6. Aufgrund des kleineren Abstands zwischen dem Dummygatestapel über der ersten Region 10 ist der Ausschnitt 130 über der ersten Region 10 schmaler als der Ausschnitt 130 über der zweiten Region 10. Daher kann sich das abgeschiedene Material, das zum Bilden der Abstandhalterschicht 134 verwendet wird, an der Unterseite des Ausschnitts 130 über der ersten Region 10 mit einer höheren Abscheidungsrate sammeln.
  • Wie in 3F gezeigt ist, wird ein Ätzprozess verendet, um die Abstandhalterschicht 134 nach einigen Ausführungsformen teilweise zu entfernen. In einigen Ausführungsformen bilden erste verbleibende Abschnitte der Abstandhalterschicht 134 in den Ausschnitten 132 innere Abstandhalter 136, wie in 3F gezeigt ist. In einigen Ausführungsformen bilden zweite verbleibende Abschnitte der Abstandhalterschicht 134, die die Ausschnitte 133 füllen und einige der Ausschnitte 132 füllen, Isolierungsstrukturen 137A1 , 137A2 , 137B1 , 137B1' und 137B2', wie in 3F und 2F gezeigt ist. In einigen Ausführungsformen sind die inneren Abstandhalter 136 und die Isolierungsstrukturen 137A1 , 137A2 , 137B1 , 137B1', und 137B2' aus demselben Material hergestellt. Der Ätzprozess, der für die teilweise Entfernung der Abstandhalterschicht 134 verwendet wird, kann einen Trockenätzprozess, einen Nassätzprozess oder eine Kombination hiervon umfassen.
  • Die inneren Abstandhalter 136 und die Isolierungsstrukturen 137A1 , 137B1 , und 137B1' decken die Kanten der Halbleiterschichten 102b bis 102d ab, die ursprünglich durch die Ausschnitte 132 offengelegt sind, wie in 3F gezeigt ist. Die inneren Abstandhalter 136 und die Isolierungsstrukturen 137A1 , 137B1 , und 137B1 ,' können verwendet werden, um zu verhindern, dass nachfolgend gebildete Epitaxiestrukturen (die beispielsweise als Source-/Drain-Strukturen dienen) während eines nachfolgenden Entfernungsprozesses der Opferschichten 102b bis 102d beschädigt werden. Die inneren Abstandhalter 136 und die Isolierungsstrukturen 137A1 , 137B1 , und 137B1 ,' können ebenfalls verwendet werden, um die parasitische Kapazität zwischen den nachfolgend gebildeten Source-/Drain-Strukturen und den Gatestapeln zu verringern. Die Isolierungsstrukturen 137A1 , 137A2 , 137B1 , 137B1 ,' und 137B2' können helfen, Stromlecks aus den nachfolgend gebildeten epitaktischen Strukturen zu verringern oder zu verhindern. Daher können die Betriebsgeschwindigkeit und Zuverlässigkeit der Halbleitervorrichtungsstruktur verbessert werden.
  • Wie illustriert, erstrecken sich in einigen Ausführungsformen in 3C die Ausschnitte 130 nach unten, um die oberen Flächen der Halbleiterfinnen 101A1 und 101B1 zu überschreiten, was sicherstellt, dass Seitenflächen der Halbleiterschichten 102b bis 102d offengelegt sind. Daher wird während des lateralen Ätzens, das in 3D illustriert ist, jede der Halbleiterschichten 102b bis 102d lateral mit einer ausreichenden Menge geätzt. Alle der Ausschnitte 132 sind somit tief genug, um die inneren Abstandhalter 136 oder Abschnitte der Isolierungsstrukturen 137A1 , 137B1 , oder 137B1 ,' zu umfassen. Jeder der inneren Abstandhalter 136 oder der Isolierungsstrukturen 137A1 , 137B1 , oder 137B1 ,' ist daher ausreichend dick, um ausreichend Schutz für die nachfolgend gebildeten epitaktischen Strukturen bereitzustellen, wenn der nachfolgende Entfernungsprozess der Opferschichten 102b bis 102d ausgeführt wird.
  • In einigen Ausführungsformen werden nach dem Ätzprozess zum Bilden der inneren Abstandhalter 136 Abschnitte der Halbleiterfinne 101B1 , die ursprünglich durch die Abstandhalterschicht 134 abgedeckt sind, durch die Ausschnitte 130 offengelegt, die in 3F gezeigt ist. Inzwischen bleibt nach einigen Ausführungsformen die Halbleiterfinne 101A1 durch die Isolierungsstruktur 137A1 , (die ein verbleibender Abschnitt der Abstandhalterschicht 134 ist) bedeckt, wie in 3F gezeigt ist.
  • Wie in 3G gezeigt ist, werden nach einigen Ausführungsformen epitaktische Strukturen 138 neben den Dummygatestapeln 120A1 , 120A2 , 120B1 und 120B2 gebildet. In einigen Ausführungsformen füllen die epitaktischen Strukturen 138 die Ausschnitte 130, wie in 3G gezeigt ist. In einigen anderen Ausführungsformen überfüllen die epitaktischen Strukturen 138 die Ausschnitte 130. In diesen Fällen können die oberen Flächen der epitaktischen Strukturen 138 höher als die obere Fläche der Dummygatedielektrikumschicht 116 sein. In einigen anderen Ausführungsformen füllen die epitaktischen Strukturen 138 teilweise die Ausschnitte 130. In einigen Ausführungsformen erstrecken sich die epitaktischen Strukturen 138 über oder hinter die oberen Flächen der Halbleiterfinnen 101A1 und 101B1 hinaus.
  • In einigen Ausführungsformen verbinden sich die epitaktischen Strukturen 138 mit den Halbleiterschichten 104b bis 104d. Jede der Halbleiterschichten 104b bis 104d ist zwischen zwei der epitaktischen Strukturen 138 eingelegt (sandwichartig eingeschlossen). In einigen Ausführungsformen wirken die epitaktischen Strukturen 138 als Source-/Drain-Strukturen. In einigen Ausführungsformen befinden sich einige der epitaktischen Strukturen 138 in direktem Kontakt mit der Halbleiterfinne 101B1 , wie in 3G gezeigt ist. In einigen Ausführungsformen sind einige der epitaktischen Strukturen 138 von der Halbleiterfinne 101A1 durch die Isolierungsstruktur 137A1 getrennt, wie in 3G gezeigt ist. In einigen Ausführungsformen sind einige der epitaktischen Strukturen 138 direkt mit der Isolierungsstruktur 137A1 in Kontakt.
  • In einigen Ausführungsformen sind die epitaktischen Strukturen 138 p-dotierte Regionen. Die epitaktischen Strukturen 138 können epitaktisch aufgebautes Siliziumgermanium (SiGe), epitaktisch aufgebautes Silizium oder ein anderes geeignetes epitaktisch aufgebautes Halbleitermaterial umfassen. In einigen anderen Ausführungsformen sind die epitaktische Strukturen 138 n-dotierte Regionen. Die epitaktischen Strukturen 138 können epitaktisch aufgebautes Silizium, epitaktisch aufgebautes Siliziumcarbid (SiC), epitaktisch aufgebautes Siliziumphosphid (SiP) oder ein anderes geeignetes epitaktisch aufgebautes Halbleitermaterial umfassen. In einigen Ausführungsformen sind einige der epitaktischen Strukturen 138 p-dotierte Regionen, und andere epitaktische Strukturen 138 sind n-dotierte Regionen.
  • In einigen Ausführungsformen sind die epitaktischen Strukturen 138 unter Verwendung eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozess), eines CVD-Prozesses (z. B. einem Gasphasenepitaxieprozess (VPE-Prozess), einem chemischen Niederdruckgasphasenabscheidungsprozess (LPCVD-Prozess), und/oder einem Ultrahochvakuum-CVD-Prozess (UHV-CVD-Prozess)), eines Molekularstrahlepitaxieprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon gebildet.
  • In einigen Ausführungsformen sind die epitaktischen Strukturen 138 mit einem oder mehreren geeigneten Dotiermitteln dotiert. Beispielsweise sind die epitaktischen Strukturen 138 SiGe-Source-/Drain-Merkmale oder Si-Source-/Drain-Merkmale, die mit Bor (B), Gallium (Ga), Indium (In), Kohlenstoff (C), Phosphor (P) oder einem anderen geeigneten Dotiermittel dotiert sind.
  • In einigen Ausführungsformen sind die epitaktischen Strukturen 138 vor Ort während ihres epitaktischen Wachstums dotiert. Die anfängliche Reaktionsgasmischung zum Bilden der epitaktische Strukturen 138 umfasst Dotiermittel. In einigen anderen Ausführungsformen sind die epitaktischen Strukturen 138 während des Wachstums der epitaktischen Strukturen 138 nicht dotiert. Stattdessen sind nach dem Bilden der epitaktischen Strukturen 138 die epitaktischen Strukturen 138 in einem nachfolgenden Prozess dotiert. In einigen Ausführungsformen wird das Dotieren durch Verwendung eines Ionenimplantierungsprozesses, eines Plasmaimmersionsionenimplantierungsprozesses, eines Gas- und/oder Feststoff-Source-Diffusionsprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon erreicht. In einigen Ausführungsformen werden die epitaktischen Strukturen 138 ferner einem oder mehreren Glühprozessen ausgesetzt, um die Dotiermittel zu aktivieren. Beispielsweise wird ein schneller thermischer Glühprozess verwendet.
  • Wie in 3H gezeigt ist, werden eine Kontaktätzstoppschicht 139 und eine Dielektrikumschicht 140 gebildet, um die epitaktischen Strukturen 138 abzudecken und die Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 nach einigen Ausführungsformen zu bedecken. Die Kontaktätzstoppschicht 139 kann aus Siliziumnitrid, Siliziumoxynitrid, Siliziumcarbid, Aluminiumoxid, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein oder diese umfassen. Die Dielektrikumschicht 140 kann aus Siliziumoxid, Siliziumoxynitrid, Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borophosphosilikatglas (BPSG), fluoriniertem Silikatglas (FSG), Material mit niedrigem k-Wert, porösem Dielektrikum, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein.
  • In einigen Ausführungsformen sind eine Ätzstoppmaterialschicht und eine Dielektrikumschicht nacheinander über der Struktur abgeschieden, die in 3G gezeigt ist. Die Ätzstoppmaterialschicht kann unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines PVD-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden sein. Die Dielektrikumschicht kann unter Verwendung eines FCVD-Prozesses, eines CVD-Prozesses, eines ALD-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden sein.
  • Danach wird ein Planarisierungsprozess verwendet, um die Ätzstoppmaterialschicht und die Dielektrikumschicht teilweise zu entfernen. Aufgrunddessen bilden die verbleibenden Abschnitte der Ätzstoppmaterialschicht und der Dielektrikumschicht die Kontaktätzstoppschicht 139 bzw. die Dielektrikumschicht 140. Der Planarisierungsprozess kann einen CMP-Prozess, einen Schleifprozess, einen Ätzprozess, einen Trockenpoliturprozess, einen oder mehrere andere anwendbare Prozesse oder eine Kombination hiervon umfassen. In einigen Ausführungsformen werden die Maskenschichten 122 und 124 während des Planarisierungsprozesses entfernt. In einigen Ausführungsformen sind nach dem Planarisierungsprozess die oberen Flächen der Kontaktätzstoppschicht 139, der Dielektrikumschicht 140 und die Dummygateelektroden 118 im Wesentlichen koplanar.
  • Wie in 2G und 3I gezeigt ist, werden nach einigen Ausführungsformen die Dummygateelektroden 118 der Dummygatestapel 120A1 , 120A2 , 120B1 und 120B2 entfernt, um Gräben 142A1 , 142A2 , 142B1 und 142B2 zu bilden. Die Gräben 142A1 , 142A2 , 142B1 und 142B2 legen die Dummygatedielektrikumschicht 116 offen.
  • Wie in 2H und 3J gezeigt ist, werden nach einigen Ausführungsformen die Dummygatedielektrikumschicht 116 und die Halbleiterschichten 102b bis 102d (die als Opferschichten funktionieren) entfernt, um Ausschnitte 144 zu bilden. In einigen Ausführungsformen wird ein Ätzprozess verwendet, um die Halbleiterschichten 102b bis 102d zu entfernen. Aufgrund der hohen Ätzselektivität werden die Halbleiterschichten 104b bis 104d leicht (oder im Wesentlichen nicht) geätzt. Die verbleibenden Abschnitte der Halbleiterschichten 104b bis 104d bilden mehrere Halbleiternanostrukturen 104b' bis 104d' der Finnenstrukturen 106A1 , 106A2 , 106B1 und 106B2 , wie in 2H und 3J gezeigt ist. Die Halbleiternanostrukturen 104b' bis 104d' werden durch die verbleibenden Abschnitte der Halbleiterschicht 104b bis 104d aufgebaut oder sind daraus hergestellt. Die Halbleiternanostrukturen 104b' bis 104d', die über der Halbleiterfinne 101A1 , 101A2 , 101B1 oder 101B2 hängen, wirken als Kanalstrukturen der Transistoren.
  • Wie oben erwähnt, entfernt in einigen Ausführungsformen das zum Entfernen der Halbleiterschichten 102b bis 102d verwendete Ätzmittel auch die Halbleiterschichten 104b bis 104d leicht, die die Halbleiternanostrukturen 104b' bis 104d' bilden. Aufgrunddessen werden die erhaltenen Halbleiternanostrukturen 104b' bis 104d' dünner, nachdem die Halbleiterschichten 102b bis 102d entfernt werden. In einigen Ausführungsformen ist jede der Halbleiternanostrukturen 104b' bis 104d' dünner als die Kantenabschnitte 105b bis 105d, wie in 3J gezeigt. Die Kantenabschnitte 105b bis 105d sind durch andere Elemente umgeben, und werden daher daran gehindert, durch das Ätzmittel erreicht und geätzt zu werden.
  • In einigen Ausführungsformen ätzt das Ätzmittel, das zum Entfernen der Halbleiterschichten 102b bis 102d verwendet wird, durch die Halbleiterschicht 104a, die dünner ist als die Halbleiterschicht 104b, 104c oder 104d. Aufgrunddessen sind die Isolierungsstrukturen 137A1 , 137A2 , 137B1 , 137B1' und 137B2' offengelegt.
  • Wie oben erwähnt werden nachdem Entfernen der Halbleiterschichten 102b bis 102d (die als Opferschichten wirken), Ausschnitte 144 gebildet. Die Ausschnitte 144 verbinden sich mit den Gräben 142A1 , 142A2 , 142B1 und 142B2 und umgeben jede der Halbleiternanostrukturen 104b' bis 104d'. Wie in 3J darstellt bleiben, selbst, wenn die Ausschnitte 144 zwischen den Halbleiternanostrukturen 104b' bis 104d' gebildet sind, die Halbleiternanostrukturen 104b' bis 104d' weiter durch die epitaktischen Strukturen 138 gehalten. Daher wird nach der Entfernung der Halbleiterschichten 102b bis 102d (die als Opferschichten wirken) verhindert, dass verhindert wird, dass die freigegebenen Halbleiternanostrukturen 104b' bis 104d' herunterfallen.
  • Während des Entfernens der Halbleiterschichten 102b bis 102d (die als Opferschichten wirken), schützen die inneren Abstandhalter 136 und die Isolierungsstrukturen 137A1 , 137B1 und 137B1' die epitaktischen Strukturen 138 vor Ätzen oder Schäden. Die Qualität und Zuverlässigkeit der Halbleitervorrichtungsstruktur werden sichergestellt.
  • Wie oben erwähnt, kann in einigen Ausführungsformen wie in 2A illustriert das Verhältnis (T1/T2) der Dicke T1 der Halbleiterschicht 104a (die nachfolgend während des in 2E und 3D illustrierten Prozesses als eine Schutzschicht für die Halbleiterschicht 102b dient) zu der Dicke T2 der Halbleiterschicht 104b (die nachfolgend zur Nanostruktur 104b' wird) in einem Bereich von etwa 2/5 bis etwa 2/3 liegen. In einigen Fällen, in denen das Dickeverhältnis (T1/T2) geringer als etwa 2/5 ist, kann die Halbleiterschicht 104a mit einer Dicke T1 zu dünn sein. Aufgrunddessen kann während der Entfernung der Halbleiterschicht 102a (die als Opferbasisschicht dient) wie in 2E und 3D illustriert die Halbleiterschicht 104a gebrochen oder vollständig entfernt werden, wodurch die Halbleiterschicht 102b darüber dem Ätzmittel ausgesetzt wird. Die Halbleiterschicht 102b kann beschädigt oder entfernt werden. Aufgrunddessen kann die Abstandhalterschicht 134, die später gebildet werden, den Raum belegen, der vorgesehen ist, die Halbleiterschicht 102b zu enthalten. Die nachfolgenden Prozesse können schwer ausführbar werden.
  • In einigen Fällen, in denen das Dickeverhältnis (T1/T2) höher als etwa 2/3 ist, kann die Halbleiterschicht 104a mit einer Dicke T1 zu dick sein. Aufgrunddessen ist zum Entfernen der Halbleiterschicht 104a möglicherweise ein weiterer oder schwererer Ätzprozess in dem Prozess, der in 2H und 3J illustriert ist, notwendig. Die Prozesszeit kann länger werden. Der weitere oder schwerere Ätzprozess kann auch andere Elemente beschädigen (wie etwa die Kanalstrukturen), die gebildet wurden. Die Leistung und Zuverlässigkeit der Halbleitervorrichtungsstruktur kann einer Gefahr einer negativen Auswirkung unterliegen.
  • Wie in 2I und 3K gezeigt ist, werden Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 gebildet, um die Gräben 142A1 , 142A2 , 142B1 und 142B2 nach einigen Ausführungsformen zu füllen. Die Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 erstrecken sich in die Ausschnitte 144, um sich um jede der Halbleiternanostrukturen 104b' bis 104d' zu wickeln. In einigen Ausführungsformen steht jede der Isolierungsstrukturen 137A1 , 137A2 , 137B1 , 137B1', und 137B1' direkt in Kontakt mit der entsprechenden Halbleiterfinne 101A1 , 101A2 , 101B1 oder 101B2 , der entsprechenden epitaktischen Struktur 138, und/oder dem entsprechenden Metallgatestapel 156A1 , 156A2 , 156B1 , und 156B2 , wie in 2I und 3K gezeigt ist.
  • Jeder der Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 umfasst mehrere Metallgatestapelschichten. Jeder der Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 kann eine Gatedielektrikumschicht 150, eine Arbeitsfunktionsschicht 152 und eine leitfähige Füllung 154 umfassen. In einigen Ausführungsformen umfasst das Bilden des Metallgatestapels 156A1 , 156A2 , 156B1 und 156B2 das Abscheiden mehrerer Metallgatestapelschichten über der Dielektrikumschicht 140 zum Füllen der Gräben 142A1 , 142A2 , 142B1 und 142B2 und der Ausschnitte 144. Die Metallgatestapelschichten erstrecken sich in die Ausschnitte 144, um sich um jede der Halbleiternanostrukturen 104b' bis 104d' zu wickeln.
  • In einigen Ausführungsformen ist die Gatedielektrikumschicht 150 aus einem hochk-Dielektrikum (mit einem hohen K-Wert) gebildet oder enthält dieses. Die Gatedielektrikumschicht 150 kann aus Hafniumoxid, Zirconiumoxid, Aluminiumoxid, Hafniumdioxidaluminiumoxidlegierung, Hafniumsiliziumoxid, Hafniumsiliziumoxynitrid, Hafniumtantaloxid, Hafniumtitanoxid, Hafniumzirconiumoxid, einem oder mehreren geeigneten Materialien mit hohem K-Wert oder einer Kombination hiervon gebildet sein oder diese enthalten. Die Gatedielektrikumschicht 150 kann unter Verwendung eines ALD-Prozesses, eines CVD-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden sein.
  • In einigen Ausführungsformen werden vor dem Bilden der Gatedielektrikumschicht 150 Grenzflächenschichten auf den Flächen der Halbleiternanostrukturen 104b' bis 104d' gebildet. Die Grenzflächenschichten sind sehr dünn und sind beispielsweise aus Siliziumoxid oder Germaniumoxid hergestellt. In einigen Ausführungsformen werden die Grenzflächenschichten durch Aufbringen eines Oxidationsmittels auf die Flächen der Halbleiternanostrukturen 104b' bis 104d' gebildet. Beispielsweise kann eine wasserstoffperoxidhaltige Flüssigkeit auf die Flächen der Halbleiternanostrukturen 104b' bis 104d' aufgebracht oder darauf bereitgestellt werden, um die Grenzflächenschichten zu bilden.
  • Die Arbeitsunktionsschicht 152 kann verwendet werden, um die gewünschte Arbeitsfunktion für Transistoren bereitzustellen, um die Vorrichtungsleistung zu verbessern, einschließlich einer verbesserten Grenzspannung. In einigen Ausführungsformen wird die Arbeitsfunktionsschicht 138 verwendet, um eine NMOS-Vorrichtung zu bilden. Die Arbeitsfunktionsschicht 138 ist eine n-Arbeitsfunktionsschicht. Die n-Arbeitsfunktionsschicht ist in der Lage, einen Arbeitsfunktionswert bereitzustellen, der sich für die Vorrichtung eignet, wie etwa gleich oder weniger als etwa 4.5 eV.
  • Die n-Arbeitsfunktionsschicht kann Metall, Metallcarbid, Metallnitrid oder einer Kombination hiervon umfassen. Beispielsweise umfasst die n-Arbeitsfunktionsschicht Titannitrid, Tantal, Tantalnitrid, eines oder mehrere andere geeignete Materialien oder eine Kombination hiervon. In einigen Ausführungsformen ist die n-Arbeitsfunktion eine aluminiumhaltige Schicht. Die aluminiumhaltige Schicht kann aus TiAlC, TiAlO, TiAlN, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein oder diese umfassen.
  • In einigen Ausführungsformen wird die Arbeitsfunktionsschicht 152 verwendet, um eine PMOS-Vorrichtung zu bilden. Die Arbeitsfunktionsschicht 152 ist eine p-Arbeitsfunktionsschicht. Die p-Arbeitsfunktionsschicht ist in der Lage, einen Arbeitsfunktionswert bereitzustellen, der sich für die Vorrichtung eignet, wie etwa gleich oder größer als etwa 4.8 eV.
  • Die p-Arbeitsfunktionsschicht kann Metall, Metallcarbid, Metallnitrid, andere geeignete Materialien oder einer Kombination hiervon umfassen. Beispielsweise umfasst das p-Metall Tantalnitrid, Wolframnitrid, Titan, Titannitrid, eines oder mehrere andere geeignete Materialien oder eine Kombination hiervon.
  • Die Arbeitsfunktionsschicht 152 kann auch aus Hafnium, Zirconium, Titan, Tantal, Aluminium, Metallcarbiden (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Aluminiumcarbid), Aluminiden, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähigen Metalloxiden oder einer Kombination hiervon hergestellt sein oder diese umfassen. Die Dicke und/oder die Zusammensetzungen der Arbeitsfunktionsschicht 152 können feineingestellt werden, um die Arbeitsfunktionsebene anzupassen.
  • Die Arbeitsfunktionsschicht 152 kann unter Verwendung eines ALD-Prozesses, eines CVD-Prozesses, eines PVD-Prozesses, eines Elektroplattierungsprozesses, eines elektrolosen Plattierungsprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon über der Gatedielektrikumschicht 150 abgeschieden werden.
  • In einigen Ausführungsformen ist eine Barriereschicht vor der Arbeitsfunktionsschicht 152 gebildet, um eine Grenzfläche für die der Gatedielektrikumschicht 150 mit der nachfolgend gebildeten Arbeitsfunktionsschicht 152 bereitzustellen. Die Barriereschicht kann auch verwendet werden, um Diffusion zwischen der Gatedielektrikumschicht 150 und der nachfolgend gebildeten Arbeitsfunktionsschicht 152 zu verhindern. Die Barriereschicht kann aus einem metallhaltigen Material hergestellt sein oder dieses umfassen. Das metallhaltige Material kann Titannitrid, Tantal, Tantalnitrid, eines oder mehrere andere geeignete Materialien oder eine Kombination hiervon umfassen. Die Barriereschicht kann unter Verwendung eines ALD-Prozesses, eines CVD-Prozesses, eines PVD-Prozesses, eines Elektroplattierungsprozesses, eines elektrolosen Plattierungsprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden werden.
  • In einigen Ausführungsformen ist die leitfähige Füllung 154 aus einem Metallmaterial hergestellt oder enthalten diese. Das Metallmaterial kann Wolfram, Aluminium, Kupfer, Kobalt, eines oder mehrere andere geeignete Materialien oder einer Kombination hiervon umfassen. Eine leitfähige Schicht, die zum Bilden der leitfähigen Füllung 154 verwendet wird, kann unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines PVD-Prozesses, eines Elektroplattierungsprozesses, eines elektrolosen Plattierungsprozesses, eines Spincoating-Prozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon über der Gatedielektrikumschicht 152 abgeschieden werden.
  • In einigen Ausführungsformen wird eine Blockadeschicht über der Arbeitsfunktionsschicht 152 gebildet, bevor die leitfähige Schicht gebildet wird, die zum Bilden der leitfähigen Füllung 154 verwendet wird. Die Blockadeschicht kann verwendet werden, um nachfolgend gebildete leitfähige Schichten an der Diffusion oder dem Durchdringen in die Arbeitsfunktionsschicht 152 zu hindern. Die Blockadeschicht kann aus Tantalnitrid, Titannitrid, einem oder mehreren anderen geeigneten Materialien oder einer Kombination hiervon hergestellt sein oder diese umfassen. Die Blockadeschicht kann unter Verwendung eines ALD-Prozesses, eines PVD-Prozesses, eines Elektroplattierungsprozesses, eines elektrolosen Plattierungsprozesses, eines oder mehrerer anderer anwendbarer Prozesse oder einer Kombination hiervon abgeschieden werden.
  • Danach wird nach einigen Ausführungsformen ein Planarisierungsprozess ausgeführt, um die Abschnitte der Metallgatestapelschichten außerhalb der Gräben 142A1 , 142A2 , 142B1 und 142B2 zu entfernen. Aufgrunddessen bilden die verbleibenden Abschnitte der Metallgatestapelschichten den Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 , wie in 2I und 3K gezeigt ist.
  • In einigen Ausführungsformen erstreckt sich die leitfähige Füllung 154 nicht in die Ausschnitte 144, da die Ausschnitte 144 klein sind und mit anderen Elementen gefüllt sind, wie etwa der Gatedielektrikumschicht 150 und der Arbeitsfunktionsschicht 152. Ausführungsformen der Offenbarung sind nicht darauf beschränkt. In einigen anderen Ausführungsformen erstreckt sich ein Abschnitt der leitfähigen Füllung 154 in die Ausschnitte 144, vor allem für die unteren Ausschnitte 144, die einen größeren Raum haben können.
  • Wie in 3K gezeigt ist, erstreckt sich die Isolierungsstruktur 137A1 nach einigen Ausführungsformen über gegenüberliegende Seitenwände einer der epitaktischen Strukturen 138 (wie etwa der mittleren) hinaus. In einigen Ausführungsformen erstreckt sich die Isolierungsstruktur 137A1 ferner entlang der Unterseite der epitaktischen Strukturen 138. In einigen Ausführungsformen befindet sich die Gesamtheit der epitaktischen Struktur 138 über der unteren Fläche der Isolierungsstruktur 137A1. In einigen Ausführungsformen erstreckt sich die Isolierungsstruktur 137A1 ferner zwischen der Halbleiterfinne 101A1 und dem Metallgatestapel 156A2 . In einigen Ausführungsformen steht die Isolierungsstruktur 137A1 direkt in Kontakt mit der Unterseite der epitaktischen Strukturen 138.
  • Aufgrund der Isolierungsstruktur 137A1 kann ein Leckstrom von der epitaktischen Struktur 138 durch die Isolierungsstruktur 137A1 blockiert sein. Ein Stromleck zwischen den epitaktischen Strukturen 138 durch die Halbleiterfinne und/oder das Halbleitersubstrat 100 wird so verhindert. Die Isolierungsstruktur 137A1 kann auch helfen, parasitäre Kapazität zwischen der epitaktischen Struktur 138 und dem Metallgatestapel 156A1 oder 156A2 zu verringern. Daher können die Betriebsgeschwindigkeit und Zuverlässigkeit der Halbleitervorrichtungsstruktur verbessert werden.
  • Wie in 3K gezeigt ist, wickelt sich jedes der Metallgatestapel 156B1 und 156B2 nach einigen Ausführungsformen um mehrere Halbleiternanostrukturen 104b' bis 104d' (i.e. um diese gewickelt). Jeder der Metallgatestapel 156B1 und 156B2 ist breiter als jeder der Metallgatestapel 156A1 und 156A2 . In einigen Ausführungsformen ist jede der Halbleiternanostrukturen 104b' bis 104d', um die die Metallgatestapel 156B1 oder 156B2 gewickelt sind, breiter als jede der Halbleiternanostrukturen 104b' bis 104d', um die die Metallgatestapel 156A1 oder 156A2 gewickelt sind, wie in 3K gezeigt ist.
  • Die Vorrichtung, die über der zweiten Region 20 gebildet ist, kann eine Langkanalvorrichtung (LC-Vorrichtung) sein. In einigen Ausführungsformen sind die Isolierungsstrukturen 137B1 und 137B1' voneinander durch eine der epitaktischen Strukturen 138 getrennt, wie in 3K dargestellt. In einigen Ausführungsformen erstrecken sich die epitaktischen Strukturen 138 über die unteren Flächen der Isolierungsstrukturen 137B1 und 137B1' wie in 3K gezeigt ist hinaus. In einigen Ausführungsformen stehen die epitaktischen Strukturen 138 in direktem Kontakt mit der Halbleiterfinne 101B1 . Ein Stromleck zwischen den epitaktischen Strukturen 138 durch die Halbleiterfinne 101B1 und/oder dem Halbleitersubstrat 100 kann nicht auftreten, da die epitaktischen Strukturen 138 über der zweiten Region 20 voneinander durch eine größere Distanz getrennt sind.
  • Wie oben erwähnt, liegt in einigen Ausführungsformen das Verhältnis (T3/T4) der Dicke T3 der Halbleiterschicht 102a zur Dicke T4 der Halbleiterschicht 102b in einem Bereich von etwa 1 bis etwa 2. In einigen Fällen kann, wenn das Dickeverhältnis (T3/T4) kleiner als etwa 1 ist, die Halbleiterschicht 102a zu dünn sein. In dem in 3D illustrierten Prozess ist die Halbleiterschicht 102a möglicherweise nicht in der Lage, mit einer ausreichenden Ätzrate geätzt zu werden, was die nachfolgenden Prozesse schwer ausführbar macht. In einigen anderen Fällen kann die Halbleiterschicht 102a zu dick sein, wenn das Dickeverhältnis (T3/T4) größer als etwa 2 ist. Aufgrunddessen können die Ausschnitte 133, die in 3D oder 2E illustriert sind, zu groß sein. Die Abstandhalterschicht 134, die in 3E illustriert ist, ist möglicherweise nicht in der Lage, zu verschmelzen. Aufgrunddessen weisen die erhaltenen Isolierungsstrukturen möglicherweise zu viele Leerräume und/oder Nähte auf, die das Risiko eines Stromlecks erhöhen können.
  • In einigen Ausführungsformen ist die Halbleiterschicht 102a (die als eine Opferbasisschicht wirkt) während des Bildens der Ausschnitte 132, die für die Aufnahme der inneren Abstandhalter 136 wie in 3C bis 3F gezeigt, vollständig entfernt. Ausführungsformen der Offenbarung sind nicht darauf beschränkt. Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. In einigen anderen Ausführungsformen ist die Halbleiterschicht 102a teilweise entfernt, ohne bei der Bildung der Ausschnitte 132 vollständig entfernt zu werden.
  • 4A bis 4E sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Wie in 4A dargestellt, ist eine Struktur, die gleich oder ähnlich wie die aus 3C ist, gebildet oder aufgenommen.
  • Wie in 4B dargestellt, sind nach einigen Ausführungsformen, ähnlich wie in den Ausführungsformen, die in 3D illustriert sind, die Halbleiterschichten 102b bis 102d lateral geätzt, um Ausschnitte 132 zu bilden. In einigen Ausführungsformen sind, ähnlich wie in den Ausführungsformen, die in 3D illustriert sind, die Abschnitte der Halbleiterschicht 102a unter dem Dummygatestapel 120A1 und 120A2 vollständig entfernt, um die Ausschnitte 133 zu bilden. In einigen Ausführungsformen sind die Abschnitte der Halbleiterschicht 102a dem Dummygatestapel 120B1 und 120B2 teilweise entfernt, ohne vollständig entfernt zu werden, wie in 4B gezeigt ist. Die verbleibenden Abschnitte der Halbleiterschicht 102a bilden verbleibende Strukturen 102a', die durch Ausschnitte 133' umgeben sind, wie in 4B gezeigt ist.
  • Wie in 4B gezeigt ist, weist die Halbleiterschicht 104a über der zweiten Region 20 einen ersten Abschnitt 104a1 und einen zweiten Abschnitt 104a2 auf. Der erste Abschnitt 104a2 befindet sich direkt über der verbleibenden Struktur 102a' und wird dadurch daran gehindert, während der Bildung der Ausschnitte 132 geätzt zu werden. Daher ist in einigen Ausführungsformen der erste Abschnitt 104a2 dicker als der zweite Abschnitt 104a2 .
  • 5A bis 5C sind Querschnittsansichten (oder Draufsichten) verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen ist 5A eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang Linie A-A in 4B. 6A bis 6C sind Querschnittsansichten (oder Draufsichten) verschiedener Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen ist 6A eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang Linie A-A in 4B.
  • In einigen Ausführungsformen weist der verbleibende Abschnitt 102a' im Wesentlichen gerade Kanten auf, wie in 5A gezeigt ist. In einigen anderen Ausführungsformen weist der verbleibende Abschnitt 102a' gebogene Kanten auf, wie in 6A gezeigt ist.
  • Danach werden nach einigen Ausführungsformen Prozesse, die gleich oder ähnlich wie die in 3E bis 3I illustrierten sind, auf die Struktur ausgeführt, die in 4B gezeigt ist. Aufgrunddessen wird die in 4C gezeigte Struktur gebildet.
  • Wie in 4D dargestellt, sind nach einigen Ausführungsformen ähnlich wie die Ausführungsformen, die in 3J illustriert sind, die Dummygatedielektrikumschicht 116 und die Halbleiterschichten 102b bis 102d (die als Opferschichten wirken) entfernt, um die Ausschnitte 144 zu bilden. Die verbleibenden Strukturen 102a' sind ebenfalls entfernt. Aufgrund der Entfernung der verbleibenden Strukturen 102a', dringen die Ausschnitte 144 durch die Isolierungsstrukturen 137B1 und 137B1', um die Halbleiterfinne 101B1 offenzulegen.
  • In einigen Ausführungsformen ist 5B eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang Linie B-B in 4D. In einigen Ausführungsformen weist die Isolierungsstruktur 137B1 im Wesentlichen gerade Kanten auf und umgibt den Ausschnitt 144 wie in 5B gezeigt.
  • In einigen Ausführungsformen ist 6B eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang Linie B-B in 4D. In einigen Ausführungsformen weist die Isolierungsstruktur 137B1 gebogene Kanten auf und umgibt den Ausschnitt 144 wie in 6B gezeigt.
  • Wie in 4E gezeigt ist, werden nach einige Ausführungsformen, ähnlich wie in den Ausführungsformen, die in 3K illustriert sind, die Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 gebildet. In einigen Ausführungsformen weist jeder der Metallgatestapel 156B1 und 156B2 einen hervorstehenden Abschnitt auf, der in die Isolierungsstruktur 137B1 oder 137B1' hervorsteht, wie in 4E gezeigt. In einigen Ausführungsformen dringt der hervorstehende Abschnitt der Metallgatestapel 156B1 und 156B2 durch die Isolierungsstruktur 137B1 oder 137B1'. In einigen Ausführungsformen stehen die Metallgatestapel 156B1 und 156B2 in direktem Kontakt mit der Halbleiterfinne 101B1 . Beispielsweise steht die Gatedielektrikumschicht 150 oder die Grenzflächenschicht (nicht dargestellt) unter der Gatedielektrikumschicht 150 direkt mit der Halbleiterfinne 101B1 in Kontakt.
  • In einigen Ausführungsformen ist 5C eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang C- C in 4E. In einigen Ausführungsformen weist die Isolierungsstruktur 137B1 im Wesentlichen gerade Kanten auf und umgibt den Metallgatestapel 156B1 wie in 5C gezeigt. Die Grenzfläche zwischen dem hervorstehenden Abschnitt des Metallgatestapels 156B1 und der Isolierungsstruktur 137B1 kann im Wesentlichen gerade sein.
  • In einigen Ausführungsformen ist 6C eine Querschnittsansicht (oder eine Draufsicht) der Struktur entlang C- C in 4E. In einigen Ausführungsformen weist die Isolierungsstruktur 137B1 gebogene Kanten auf und umgibt den Metallgatestapel 156B1 wie in 6C gezeigt. Die Grenzfläche zwischen dem hervorstehenden Abschnitt des Metallgatestapels 156B1 und der Isolierungsstruktur 137B1 kann gebogen sein. In einigen Ausführungsformen ist die Grenzfläche eine konvexe Fläche, die zu einem inneren Abschnitt des hervorstehenden Abschnitts des Metallgatestapels 156B1 weist wie in 6C dargestellt.
  • In einigen Ausführungsformen umfasst jeder der Metallgatestapel 156A1 , 156A2 , 156B1 und 156B2 die leitfähige Füllung 154, wie in 3K und 4E gezeigt ist. Ausführungsformen der Offenbarung sind nicht darauf beschränkt. Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. In einigen anderen Ausführungsformen sind einige der Metallgatestapel nicht groß genug, um die leitfähige Füllung 154 zu enthalten.
  • 7 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Wie in 7 gezeigt ist, ist eine Struktur gebildet, die ähnlich wie die Struktur ist, die in 3K gebildet ist. In einigen Ausführungsformen weisen die Gräben, die verwendet sind, die Metallgatestapel 156A1 und 156A2 zu enthalten, eine schmale Breite auf. Aufgrunddessen gibt es keinen ausreichenden Raum für das Enthalten der leitfähigen Füllung 154. Die Arbeitsfunktionsschicht 152 kann den verbleibenden Raum des Grabens beim Bilden der Metallgatestapel 156A1 und 156A2 füllen. In einigen Ausführungsformen weisen die Gräben, die zum Enthalten der Metallgatestapel 156B1 und 156B2 verwendet werden, ausreichend Raum auf, um die leitfähige Füllung 154 zu enthalten. Daher haben, ähnlich wie die Metallgatestapel 156B1 und 156B2 , die in 3K gezeigt sind, die Metallgatestapel 156B1 und 156B2 , die in 7 gezeigt sind, noch die leitfähige Füllung 154.
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Wie in 8 gezeigt ist, ist eine Struktur gebildet, die ähnlich wie die Struktur ist, die in 4E gebildet ist. In einigen Ausführungsformen weisen die Gräben, die verwendet sind, die Metallgatestapel 156A1 und 156A2 zu enthalten, eine schmale Breite auf. Aufgrunddessen gibt es keinen ausreichenden Raum für das Enthalten der leitfähigen Füllung 154. Die Arbeitsfunktionsschicht 152 kann den verbleibenden Raum des Grabens beim Bilden der Metallgatestapel 156A1 und 156A2 füllen. In einigen Ausführungsformen weisen die Gräben, die zum Enthalten der Metallgatestapel 156B1 und 156B2 verwendet werden, ausreichend Raum auf, um die leitfähige Füllung 154 zu enthalten. Daher haben, ähnlich wie die Metallgatestapel 156B1 und 156B2 , die in 4E gezeigt sind, die Metallgatestapel 156B1 und 156B2 , die in 8 gezeigt sind, noch die leitfähige Füllung 154.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 9 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen ist eine Struktur gebildet, die ähnlich wie die Struktur ist, die in 3K gebildet ist. In einigen Ausführungsformen sind die epitaktischen Strukturen 138 durch einen epitaktischen Wachstumsprozess gebildet. In dem epitaktischen Wachstumsprozess kann unter einigen Bedingungen das Halbleitermaterial dazu neigen, auf den Flächen von Elementen aufgebaut zu werden, die aus einem Halbleitermaterial gebildet sind, wie etwa den Flächen der Kantenelemente 105b bis 105d. Das Halbleitermaterial neigt möglicherweise nicht dazu, auf der Fläche der Isolierungsstruktur 137A1 aufgebaut zu werden. Aufgrunddessen werden nach einigen Ausführungsformen Leerräume V zwischen den epitaktischen Strukturen 138 und der Isolierungsstruktur 137A1 gebildet, wie in 9 gezeigt ist.
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. In einigen Ausführungsformen ist eine Struktur gebildet, die ähnlich wie die Struktur ist, die in 4E gebildet ist. In einigen Ausführungsformen werden, ähnlich wie in den Ausführungsformen, die in 9 illustriert sind, Leerräume V zwischen den epitaktischen Strukturen 138 und der Isolierungsstruktur 137A1 gebildet, wie in 10 gezeigt ist.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 11 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Eine Struktur, die ähnlich wie die Struktur ist 3K gebildet ist, wird gebildet. In einigen Ausführungsformen ist die Abstandhalterschicht 134 möglicherweise nicht in der Lage, die Ausschnitte 133 vollständig zu füllen. Aufgrunddessen können nach einigen Ausführungsformen in den Isolierungsstrukturen 137B1 und/oder 137B1', wie in 12 gezeigt, eine oder mehrere Nähte gebildet sein.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 12 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur nach einigen Ausführungsformen. Eine Struktur, die ähnlich wie die Struktur ist 3K gebildet ist, wird gebildet. In einigen Ausführungsformen können, ähnlich wie bei den Ausführungsformen, die in 11 illustriert sind, eine oder mehrere Nähte S' in den Isolierungsstrukturen 137A1 gebildet sein, wie in 12 gezeigt ist. In einigen Ausführungsformen ist die Naht S in den Isolierungsstrukturen 137B1 oder 137B1' größer als die Naht S' in den Isolierungsstrukturen 137A1 .
  • Ausführungsformen der Offenbarung bilden eine Halbleitervorrichtungsstruktur mit einer Isolierungsstruktur zwischen einer Kanalstruktur und einem Substrat. Die Kanalstruktur ist durch einen Gatestapel umwickelt. Beispielsweise umfasst die Halbleitervorrichtungsstruktur einen Stapel mehrerer Kanalstrukturen, um die ein Metallgatestapel gewickelt ist. Epitaktische Strukturen sind an die Kanalstrukturen angrenzend gebildet. Die Isolierungsstruktur erstreckt sich ferner über gegenüberliegende Seitenwände der epitaktischen Strukturen hinaus. Stromlecks aus den epitaktischen Strukturen werden so durch die Isolierungsstruktur blockiert. Die Leistung und Zuverlässigkeit der Halbleitervorrichtungsstrukur sind stark verbessert.
  • Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst eine Halbleiterfinne über einem Substrat und mehrere Halbleiternanostrukturen, die über der Halbleiterfinne hängen. Die Halbleitervorrichtungsstruktur umfasst auch einen Gatestapel, der sich über die Halbleiterfinne erstreckt, und der Gatestapel wickelt sich um jede der Halbleiternanostrukturen herum. Die Halbleitervorrichtungsstruktur umfasst ferner eine erste epitaktische Struktur und eine zweite epitaktische Struktur, die die Halbleiternanostrukturen sandwichartig einschließen. Jede der ersten epitaktischen Struktur und der zweiten epitaktischen Struktur erstreckt sich über eine obere Fläche der Halbleiterfinne hinaus. Weiterhin umfasst die Halbleitervorrichtungsstruktur eine Isolierungsstruktur zwischen der Halbleiterfinne und dem Gatestapel. Die Isolierungsstruktur erstreckt sich ferner über gegenüberliegende Seitenwände der ersten epitaktischen Struktur hinaus.
  • Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst mehrere Kanalstrukturen, die über einem Substrat hängen. Die Halbleitervorrichtungsstruktur umfasst auch einen Gatestapel, der sich um die Kanalstrukturen wickelt. Die Halbleitervorrichtungsstruktur umfasst ferner eine erste epitaktische Struktur und eine zweite epitaktische Struktur, die die Kanalstrukturen verbindet. Jede der ersten epitaktischen Struktur und der zweiten epitaktischen Struktur erstreckt sich über eine untere Fläche des Gatestapels hinaus. Weiterhin umfasst die Halbleitervorrichtungsstruktur eine Isolierungsstruktur zwischen der Kanalstrukturen und dem Substrat. Die Gesamtheit der ersten epitaktischen Struktur liegt über einer unteren Fläche der Isolierungsstruktur.
  • Gemäß einigen Ausführungsformen ist ein Verfahren für das Bilden einer Halbleitervorrichtungsstruktur bereitgestellt. Das Verfahren umfasst das Bilden einer Finnenstruktur über einem Substrat. Die Finnenstruktur weist eine Opferbasisschicht und einen Halbleiterstapel über der Opferbasisschicht auf. Der Halbleiterstapel weist mehrere Opferschichten und mehrere Halbleiterschichten auf, die abwechselnd ausgelegt sind. Das Verfahren umfasst auch das Bilden eines Dummygatestapels, der sich um einen Abschnitt der Finnenstruktur wickelt. Das Verfahren umfasst ferner das teilweise Entfernen der Finnenstruktur zum Bilden eines ersten Ausschnitts, der Seitenflächen der Halbleiterschichten und der Opferschichten freilegt. Weiterhin umfasst das Verfahren das teilweise oder vollständige Entfernen der Opferbasisschicht zum Bilden eines zweiten Ausschnitts zwischen dem Halbleiterstapel und dem Substrat. Das Verfahren umfasst das Bilden einer Isolierungsstruktur zum Füllen des zweiten Ausschnitts und das Bilden einer epitaktischen Struktur in dem ersten Ausschnitt. Das Verfahren umfasst auch das Entfernen des Dummygatestapels und der Opferschicht zum Freigeben mehrerer Halbleiternanostrukturen, die aus verbleibenden Abschnitten der Halbleiterschichten zusammengesetzt sind. Das Verfahren umfasst ferner das Bilden eines Metallgatestapels, der sich um jede der Halbleiternanostrukturen wickelt.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, mit denen Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleute auf dem Gebiet sollten verstehen, dass sie diese Offenbarung leicht als Grundlage für das Design oder die Änderung anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der hierin eingeführten Ausführungsformen zu erreichen. Fachleute auf dem Gebiet sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang dieser Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62928654 [0001]

Claims (20)

  1. Halbleitervorrichtungsstruktur aufweisend: eine Halbleiterfinne über einem Substrat; mehrere Halbleiternanostrukturen, die über der Halbleiterfinne hängen; einen Gatestapel, der sich über die Halbleiterfinne erstreckt, wobei der Gatestapel um jede der Halbleiternanostrukturen gewickelt ist; eine erste epitaktische Struktur und eine zweite epitaktische Struktur, die die Halbleiternanostrukturen sandwichartig einschließen, wobei jede der ersten epitaktischen Struktur und der zweiten epitaktischen Struktur sich über eine obere Fläche der Halbleiterfinne hinaus erstreckt; und eine Isolierungsstruktur zwischen der Halbleiterfinne und dem Gatestapel, wobei sich die Isolierungsstruktur weiter über gegenüberliegende Seitenwände der ersten epitaktischen Struktur hinaus erstreckt.
  2. Halbleitervorrichtungsstruktur nach Anspruch 1, wobei sich die Isolierungsstruktur weiter entlang eines Bodens der ersten epitaktischen Struktur erstreckt.
  3. Halbleitervorrichtungsstruktur nach Anspruch 1 oder 2, ferner aufweisend mehrere innere Abstandhalter, wobei jeder der inneren Abstandhalter zwischen dem Gatestapel und der ersten epitaktischen Struktur liegt.
  4. Halbleitervorrichtungsstruktur nach Anspruch 3, wobei die inneren Abstandhalter und die Isolierungsstruktur aus einem gleichen Material hergestellt sind.
  5. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, ferner aufweisend mindestens einen Leerraum zwischen der Isolierungsstruktur und der ersten epitaktischen Struktur.
  6. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, ferner aufweisend: mehrere zweite Halbleiternanostrukturen, die über der Halbleiterfinne hängen; und einen zweiten Gatestapel, der sich über die Halbleiterfinne erstreckt, wobei der zweite Gatestapel um jede der zweiten Halbleiternanostrukturen gewickelt ist und die Isolierungsstruktur sich weiter zwischen der Halbleiterfinne und dem zweiten Gatestapel erstreckt.
  7. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine zweite Halbleiterfinne über dem Substrat; mehrere zweite Halbleiternanostrukturen, die über der zweiten Halbleiterfinne hängen, wobei jede der zweiten Halbleiternanostrukturen breiter als jede der Halbleiternanostrukturen ist; einen zweiten Gatestapel, der sich über die zweite Halbleiterfinne erstreckt, wobei der zweite Gatestapel um jede der zweiten Halbleiternanostrukturen gewickelt ist; eine dritte epitaktische Struktur und eine vierte epitaktische Struktur, die die zweiten Halbleiternanostrukturen sandwichartig einschließen, wobei jede der dritten epitaktischen Struktur und der vierten epitaktischen Struktur sich über eine obere Fläche der zweiten Halbleiterfinne hinaus erstreckt; und eine zweite Isolierungsstruktur zwischen der zweiten Halbleiterfinne und dem zweiten Gatestapel.
  8. Halbleitervorrichtungsstruktur nach Anspruch 7, wobei die dritte epitaktische Struktur in direktem Kontakt mit der zweiten Halbleiterfinne steht.
  9. Halbleitervorrichtungsstruktur nach Anspruch 7 oder 8, wobei der zweite Gatestapel einen hervorstehenden Abschnitt aufweist, der die zweite Isolierungsstruktur durchdringt.
  10. Halbleitervorrichtungsstruktur nach Anspruch 9, wobei eine Grenzfläche zwischen dem hervorstehenden Abschnitt des zweiten Gatestapels und der zweiten Isolierungsstruktur eine konvexe Fläche ist, die einem inneren Abschnitt des hervorstehenden Abschnitts des zweiten Gatestapels zugewandt ist.
  11. Halbleitervorrichtungsstruktur nach einem der Ansprüche 7 bis 10, ferner aufweisend mindestens eine Naht innerhalb der zweiten Isolierungsstruktur.
  12. Halbleitervorrichtungsstruktur aufweisend: mehrere Kanalstrukturen, die über einem Substrat hängen; einen Gatestapel, der um die Kanalstrukturen gewickelt ist; eine erste epitaktische Struktur und eine zweite epitaktische Struktur, die jeweils die Kanalstrukturen verbinden, wobei jede der ersten epitaktischen Struktur und der zweiten epitaktischen Struktur sich über eine untere Fläche des Gatestapels hinaus erstreckt; und eine Isolierungsstruktur zwischen den Kanalstrukturen und dem Substrat, wobei eine Gesamtheit der ersten epitaktischen Struktur über einer unteren Fläche der Isolierungsstruktur liegt.
  13. Halbleitervorrichtungsstruktur nach Anspruch 12, ferner aufweisend: mehrere zweite Kanalstrukturen, die über dem Substrat hängen; einen zweiten Gatestapel, der um jede der zweiten Kanalstrukturen gewickelt ist, wobei der zweite Gatestapel breiter als der Gatestapel ist; eine dritte epitaktische Struktur und eine vierte epitaktische Struktur, die jeweils die zweiten Kanalstrukturen verbinden, wobei jede der dritten epitaktischen Struktur und der vierten epitaktischen Struktur sich über eine untere Fläche des zweiten Gatestapels hinaus erstreckt; und eine zweite Isolierungsstruktur zwischen den zweiten Kanalstrukturen und dem Substrat.
  14. Halbleitervorrichtungsstruktur nach Anspruch 13, wobei sich die dritte epitaktische Struktur über eine untere Fläche der zweiten Isolierungsstruktur hinaus erstreckt.
  15. Halbleitervorrichtungsstruktur nach Anspruch 13 oder 14, wobei der zweite Gatestapel einen hervorstehenden Abschnitt aufweist, der in die zweite Isolierungsstruktur dringt.
  16. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche 13 bis 15, ferner aufweisend einen Leerraum zwischen der ersten epitaktischen Struktur und der Isolierungsstruktur.
  17. Verfahren zur Herstellung einer Halbleitervorrichtungsstruktur, umfassend: Bilden einer Finnenstruktur über einem Substrat, wobei die Finnenstruktur eine Opferbasisschicht und einen Halbleiterstapel über der Opferbasisschicht aufweist, wobei der Halbleiterstapel mehrere Opferschichten und mehrere Halbleiterschichten aufweist, die abwechselnd abgelegt sind; Bilden eines Dummygatestapels, der um einen Abschnitt der Finnenstruktur gewickelt ist; teilweises Entfernen der Finnenstruktur, um einen ersten Ausschnitt zu bilden, der Seitenflächen der Halbleiterschichten und der Opferschichten freilegt; wenigstens teilweises Entfernen der Opferbasisschicht, um einen zweiten Ausschnitt zwischen dem Halbleiterstapel und dem Substrat zu bilden; Bilden einer Isolierungsstruktur, um den zweiten Ausschnitt zu füllen; Bilden einer epitaktischen Struktur in dem ersten Ausschnitt; Entfernen des Dummygatestapels und der Opferschicht, um mehrere Halbleiternanostrukturen freizugeben, die sich aus verbleibenden Abschnitten der Halbleiterschichten zusammensetzen; und Bilden eines Metallgatestapels, der um jede der Halbleiternanostrukturen gewickelt ist.
  18. Verfahren zur Herstellung einer Halbleitervorrichtungsstruktur nach Anspruch 17, ferner umfassend: teilweises Entfernen der Opferschichten von den Seitenflächen der Opferschichten aus, um mehrere dritte Ausschnitte zu bilden, nachdem der erste Ausschnitt gebildet ist; Bilden einer inneren Abstandhalterschicht, um die dritten Ausschnitte zu füllen; und teilweises Entfernen der inneren Abstandhalterschicht, so dass verbleibende Abschnitte der inneren Abstandhalterschicht in den dritten Ausschnitten mehrere innere Abstandhalter bilden.
  19. Verfahren zur Herstellung einer Halbleitervorrichtungsstruktur nach Anspruch 18, wobei die innere Abstandhalterschicht ferner den zweiten Ausschnitt füllt, wobei ein zweiter verbleibender Abschnitt der inneren Abstandhalterschicht, die den zweiten Ausschnitt füllt, die Isolierungsstruktur nach dem teilweisen Entfernen der inneren Abstandhalterschicht bildet.
  20. Verfahren zur Herstellung einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 17 bis 19, wobei die Opferbasisschicht vollständig entfernt wird.
DE102020114813.5A 2019-10-31 2020-06-04 Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur Pending DE102020114813A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962928654P 2019-10-31 2019-10-31
US62/928,654 2019-10-31
US16/871,740 2020-05-11
US16/871,740 US11424242B2 (en) 2019-10-31 2020-05-11 Structure and formation method of semiconductor device with isolation structure

Publications (1)

Publication Number Publication Date
DE102020114813A1 true DE102020114813A1 (de) 2021-05-06

Family

ID=75485322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020114813.5A Pending DE102020114813A1 (de) 2019-10-31 2020-06-04 Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur

Country Status (4)

Country Link
US (2) US11923361B2 (de)
KR (1) KR102397040B1 (de)
CN (1) CN112750822B (de)
DE (1) DE102020114813A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106176B (zh) * 2019-11-29 2021-09-14 中国科学院微电子研究所 半导体器件及其制造方法及包括该半导体器件的电子设备
US12484251B2 (en) * 2021-10-14 2025-11-25 Taiwan Semiconductor Manufacturing Company, Ltd Multigate device structure with engineered gate
US12507447B2 (en) * 2022-02-15 2025-12-23 Tokyo Electron Limited 3D advanced transistor architecture integrated with source/drain spider design
KR102859451B1 (ko) * 2022-02-15 2025-09-12 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20260018517A1 (en) * 2024-07-12 2026-01-15 Applied Materials, Inc. Self-aligned bottom dielectric isolation for backside power delivery

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
KR102083627B1 (ko) * 2013-09-24 2020-03-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
EP3185302B1 (de) 2014-03-27 2018-05-09 IMEC vzw Gate-rundherum halbleiterbauelement mit zwei gruppe iii-v halbleiter nanodrähte
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
CN105244353B (zh) * 2015-11-05 2018-05-25 中国科学院微电子研究所 包括带电荷穿通阻止层以降低穿通的cmos器件及其制造方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
EP3185299B1 (de) 2015-12-21 2023-05-24 IMEC vzw Selbstausgerichtete nanostrukturen für halbleiterbauelement
CN109952653B (zh) * 2016-11-14 2022-05-31 东京毅力科创株式会社 形成用于纳米线fet器件的栅极间隔件的方法
KR102574454B1 (ko) * 2016-12-16 2023-09-04 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102318560B1 (ko) * 2017-04-12 2021-11-01 삼성전자주식회사 반도체 소자
US10361278B2 (en) * 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10497624B2 (en) * 2017-09-29 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10535733B2 (en) * 2018-01-11 2020-01-14 International Business Machines Corporation Method of forming a nanosheet transistor
US10263100B1 (en) * 2018-03-19 2019-04-16 International Business Machines Corporation Buffer regions for blocking unwanted diffusion in nanosheet transistors
US10566445B2 (en) 2018-04-03 2020-02-18 International Business Machines Corporation Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between gates
US20190319119A1 (en) 2018-04-11 2019-10-17 International Business Machines Corporation Formation of inserted-oxide fin field-effect transistors
KR102491089B1 (ko) * 2018-07-27 2023-01-26 삼성전자주식회사 반도체 소자
US10734523B2 (en) * 2018-08-13 2020-08-04 International Business Machines Corporation Nanosheet substrate to source/drain isolation
US10573755B1 (en) 2018-09-12 2020-02-25 International Business Machines Corporation Nanosheet FET with box isolation on substrate
US11062937B2 (en) 2019-01-11 2021-07-13 International Business Machines Corporation Dielectric isolation for nanosheet devices
US11296226B2 (en) * 2019-10-16 2022-04-05 International Business Machines Corporation Transistor having wrap-around source/drain contacts and under-contact spacers

Also Published As

Publication number Publication date
US12278235B2 (en) 2025-04-15
KR102397040B1 (ko) 2022-05-12
US20240194674A1 (en) 2024-06-13
KR20210053167A (ko) 2021-05-11
CN112750822B (zh) 2025-08-05
US11923361B2 (en) 2024-03-05
CN112750822A (zh) 2021-05-04
US20220336453A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102020114813A1 (de) Struktur und bildungsverfahren für halbleitervorrichtung mit isolierungsstruktur
DE102020135005A1 (de) Drainseitige vertiefung für vorrichtung mit rückseitiger stromschiene
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102018126937B4 (de) Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden
DE102020105435B4 (de) Halbleitervorrichtung und Verfahren
DE102021113053B4 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102019127213A1 (de) Gate-Widerstandsreduktion durch leitfähige Schicht mit niedriger Resistivität
DE102021105733B4 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102016101844B4 (de) Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur
DE102020131140A1 (de) Gateisolierungsstruktur
DE102021109760A1 (de) Verfahren zum bilden von kontaktstrukturen
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102019126285B4 (de) Steuerung von Schwellenspannungen durch Blockierschichten
DE102020110158A1 (de) Struktur und bildungsverfahren einer halbleitervorrichtung mitverspanner
DE102022104650A1 (de) Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen
DE102021110539B4 (de) Selfausrichtendes metall-gate für eine multi-gate-vorrichtung und verfahren zu dessen herstellung
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung
DE102021113551A1 (de) Halbleiterstruktur mit einer leitfähigen struktur und verfahren zum herstellen derselben
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102020110169A1 (de) Struktur und bildungsverfahren einer halbleitervorrichtung mitstressor
DE102019121270B4 (de) Bildungsverfahren einer Halbleitervorrichtung mit Finnenstrukturen
DE102019128469B4 (de) Finnenfeldeffekttransistorbauelement und verfahren zu dessen herstellung
DE102021115949A1 (de) Leitfähige abdeckung für austrittsarbeitsschicht und verfahren zu deren bildung
DE102020131432A1 (de) Source/drain-kontaktstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000