[go: up one dir, main page]

CN110147200A - 闪存的控制器及控制方法 - Google Patents

闪存的控制器及控制方法 Download PDF

Info

Publication number
CN110147200A
CN110147200A CN201810150418.9A CN201810150418A CN110147200A CN 110147200 A CN110147200 A CN 110147200A CN 201810150418 A CN201810150418 A CN 201810150418A CN 110147200 A CN110147200 A CN 110147200A
Authority
CN
China
Prior art keywords
data
flash memory
invalid
storage area
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810150418.9A
Other languages
English (en)
Inventor
庄富升
谢明廷
叶政忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Priority to CN201810150418.9A priority Critical patent/CN110147200A/zh
Publication of CN110147200A publication Critical patent/CN110147200A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明关于一种闪存的控制器及控制方法，控制器包含一扰乱电路与一控制电路，扰乱电路扰乱至少一输入数据而产生至少一有效数据，控制电路接收至少一无效数据与扰乱电路产生的至少一有效数据，该至少一无效数据并非为固定常数，控制电路写入该至少一有效数据至闪存的至少一有效储存区，以及写入该至少一无效数据至闪存的至少一无效储存区。藉由写入并非为固定常数的无效数据至闪存的无效储存区，可以降低无效储存区对有效储存区的干扰，如此可以提高闪存的可靠度以及可用的储存空间。

Description

闪存的控制器及控制方法
技术领域
本发明是关于一种闪存，尤指一种控制闪存的控制器及控制方法。
背景技术
由于电子产品蓬勃发展，驱使消费者对储存媒体的需求随而增加。由于可覆写式非挥发性内存(rewritable non-volatile memory)具有可重复写入数据、读写数据速度快、数据非挥发性、省电与体积小等特性，因此可覆写式非挥发性内存最适合作为电子产品的储存媒体，尤其是闪存(flash memory)。
一般而言，部分闪存的一些储存区在出厂时就已经损坏，虽然数据仍然可以写入至该些损坏储存区，但是从该些损坏储存区读取出的数据并不同于原先数据，其表示该些损坏储存区无法正常储存数据。因此，当写入数据至闪存时，当然需写入数据至闪存的未损坏储存区而并不需写入数据至损坏储存区。在现有技术，写入数据至闪存的未损坏储存区时，亦会写入固定的常数至损坏储存区，其表示写入相同的值至各损坏储存区，此数笔固定的常数是无效数据，而写入至未损坏储存区的数据为有效数据。
写入数据至闪存是藉由电压改变闪存的储存元件的储存状态，此电压是藉由充电电路进行充电而产生，写入的数据不同，充电电路所产生的电压就会不同。在现有技术，以充电电路进行充电而写入一常数至损坏储存区时，充电电路的充电过程会因耦合效应而干扰邻近损坏储存区的未损坏储存区的储存元件，且此干扰可能会影响未损坏储存区的储存元件的储存状态，其表示未损坏储存区所储存的有效数据可能发生错误，如此即降低闪存的可靠度。换句话说，在多次写入固定的常数至复数损坏储存区的充电期间，若写入此固定的常数所对应的充电过程对邻近的未损坏储存区的储存元件有较大耦合干扰，如此多次写入此固定的常数至复数损坏储存区时，邻近的未损坏储存区的储存电压因受多次的较大耦合干扰即容易产生电压偏移的现象，如此未损坏储存区所储存的数据将可能被改变成非原储存数据。
此外，若未损坏储存区位于两个损坏储存区之间，由于此两个损坏储存区被写入固定常数(无效数据)，所以此两个损坏储存区的充电电路的充电过程皆会影响位于两者之间的未损坏储存区的储存元件，而提升此未损坏储存区所储存的有效数据的错误率，在这样情况下，即会把此未损坏储存区列为损坏储存区，如此即会减少闪存的可用储存空间。
另外，基于某些需求下，例如便于管理闪存的需求，闪存具有一些未利用储存区，此未利用储存区不储存有效数据。于现有技术，当写入有效数据至闪存时，有效数据即不会写入至此未利用储存区，但是系统会内定写入固定常数的无效数据至此未利用储存区。一般而言，未利用储存区邻近于可利用储存区。当邻近于未利用储存区的可利用储存区并未损坏时，有效数据即会被写入至此可利用储存区。然而，以充电电路进行充电而写入固定常数(无效数据)至未利用储存区时，充电电路的充电过程会干扰邻近的可利用储存区的储存元件，且此干扰可能会影响可利用储存区的储存元件的储存状态，其表示可利用储存区所储存的有效数据即可能错误，如此即降低闪存的可靠度。
基于上述问题，本发明提供一种闪存的控制器及控制方法，其可降低损坏储存区对未损坏储存区的干扰，以及降低未利用储存区对未损坏储存区的干扰，如此可提高闪存的可靠度以及提高闪存的可用储存空间。
发明内容
本发明的一目的，在于提供一种闪存的控制器及控制方法，其可写入并非为固定常数的无效数据至损坏储存区，以可降低损坏储存区对未损坏储存区的干扰，如此可提高闪存的可靠度以及可用储存空间。
本发明的一目的，在于提供一种闪存的控制器及控制方法，其可写入并非为固定常数的无效数据至未利用储存区，以可降低未利用储存区对未损坏储存区的干扰，如此可提高闪存的可靠度。
本发明揭示一种闪存的控制器，其包含一扰乱电路以及一控制电路。扰乱电路接收至少一输入数据，并扰乱输入数据而产生至少一有效数据；控制电路接收至少一无效数据与扰乱电路产生的该至少一有效数据，该至少一无效数据并非为一固定常数，控制电路写入该至少一有效数据至闪存的至少一有效储存区，以及写入该至少一无效数据至闪存的至少一无效储存区。
本发明揭示一种闪存的控制方法，其包含接收至少一输入数据；扰乱该至少一输入数据而产生至少一有效数据；提供至少一无效数据，该至少一无效数据并非为一固定常数；写入该至少一有效数据至闪存的至少一有效储存区；以及写入该至少一无效数据至闪存的至少一无效储存区。
实施本发明产生的有益效果是：本发明可降低损坏储存区对未损坏储存区的干扰，以及降低未利用储存区对未损坏储存区的干扰，如此可提高闪存的可靠度以及提高闪存的可用储存空间。
附图说明
图1为本发明的闪存的控制器的一实施例的方块图；
图2为本发明的闪存的一实施例的示意图；
图3为本发明的闪存的一储存页的一实施例的示意图；
图4A为本发明的闪存的储存页尚未被写入数据的一实施例的示意图；
图4B为图4A的储存页被写入数据的示意图；
图5A为本发明的闪存的储存页尚未被写入数据的另一实施例的示意图；以及
图5B为图5A的储存页被写入数据的示意图。
【图号对照说明】
5 主机
10 闪存
101 储存区块
20 控制器
21 主机接口
22 缓冲器
23 控制电路
24 选择电路
25 扰乱电路
26 闪存接口
27 储存单元
28 数据筛选单元
29 解扰乱电路
P1～PN 储存页
C11～C1M 储存栏
C21～C25 储存栏
C31～C35 储存栏
具体实施方式
为了使本发明的架构特征及所达成的功效有更进一步的了解与认识，特用实施例及配合详细的说明，说明如下：
在说明书及后续的权利要求范围当中使用了某些词汇指称特定的元件。所属本发明技术领域的技术人员应可理解，硬件制造商可能会用不同的名词称呼同一个元件。本说明书及后续的权利要求范围并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接一第二装置，则代表该第一装置可直接电气连接该第二装置，或可透过其他装置或其他连接手段间接地电气连接至该第二装置。
请参阅图1，其为本发明的闪存的控制器的一实施例的方块图。如图所示，本发明揭示一控制器20，其耦接一闪存10，以控制闪存10，控制器20更耦接一主机5，控制器20可接收主机5所传送的数据，并可以写入数据至闪存10，以储存主机5所传送的数据于闪存10，控制器20也可以从闪存10读取数据并传送所读取的数据至主机5。上述的主机5为可与控制器20相配合，以储存数据至闪存10的任意电子装置，例如计算机系统、移动电话、数字相机、音频播放器或者视讯播放器等。上述主机5传送至控制器20而欲储存至闪存10的数据为输入数据。
本发明的控制器20欲储存至少一输入数据至闪存10时，控制器20扰乱该至少一输入数据而产生至少一有效数据，并写入该至少一有效数据至闪存10的可利用的至少一未损坏储存区，且分别写入至少一无效数据至闪存10的至少一损坏储存区与至少一未利用储存区，无效数据并非为固定常数，非固定常数表示写入至各损坏储存区与各未利用储存区的无效数据并不相同。由于有效数据储存至可利用的未损坏储存区，而不会储存至损坏储存区与未利用储存区，因此可利用的未损坏储存区为有效储存区，而损坏储存区与未利用储存区为无效储存区。由于控制器20写入有效数据至有效储存区的过程，控制器20亦写入非固定常数的无效数据至无效储存区，如此可降低无效储存区对邻近的有效储存区的耦合干扰(电容耦合效应或讯号传导干扰)，因此可提高闪存10的可靠度以及可利用的储存空间。以下详细说明控制器20的架构与运作。
如图1所示，本发明的控制器20包含一主机接口21、一缓冲器22、一控制电路23、一选择电路24、一扰乱电路25与一闪存接口26。主机接口21耦接主机5，主机5传送输入数据与命令至主机接口21。上述主机5透过主机接口21传送输入数据至控制器20，其目的是透过控制器20储存此输入数据于闪存10。主机接口21更耦接缓冲器22与控制电路23，主机接口21传送命令至控制电路23。于本实施例中，命令可为写入命令或者为读取命令。控制电路23依据命令即可得知主机5欲要写入输入数据至闪存10或者从闪存10读取数据。此外，主机接口21传送输入数据至缓冲器22，缓冲器22用于缓冲输入数据。缓冲器22更耦接选择电路24，并传送输入数据至选择电路24。由上述可知，主机接口21传送主机5的命令至控制电路23，且提供主机5所传送的输入数据至选择电路24。此外，选择电路24更接收一参考数据，选择电路24更耦接控制电路23，控制电路23控制选择电路24选择参考数据或者主机5的输入数据，而输出参考数据或者此输入数据。于本发明的一实施例中，选择电路24可为一复用器(Multiplexer)，及参考数据可为固定的常数数据，例如一笔参考数据可以为FF或AA(以16进制而言)，如此即表示参考数据的每一个字节(Byte)为固定F或A的常数数据。换句话说，实施例中的固定常数可以表示每一笔数据内的每一个字节的数值皆相同。
复参阅图1，扰乱电路25耦接选择电路24，而接收选择电路24所输出的输入数据与参考数据，并扰乱输入数据而产生有效数据，且更可扰乱参考数据而产生无效数据。参考数据经扰乱后为非固定常数的无效数据，例如，非固定常数可以为F1或A2；同理，每一笔输入数据经由扰乱电路25扰乱后而为不同数值的有效数据(非固定常数)，以可降低每笔有效数据于写入闪存10的充电期间相互耦合干扰。于本发明的一实施例中，扰乱电路25具有默认的至少一扰乱参数，扰乱电路25运用扰乱参数对输入数据进行逻辑运算，以扰乱输入数据而产生有效数据。此外，扰乱电路25可以具有复数扰乱参数，而使非固定常数的无效数据的数值与有效数据的数值有所差异，或完全不同于有效数据的数值。由上述说明可知，缓冲器22缓冲输入数据，以可透过选择电路24提供输入数据至扰乱电路25。
于本发明的一实施例中，上述的逻辑运算可以是互斥(XOR)运算或是其他算法，但并非限制扰乱电路25仅能进行互斥运算扰乱输入数据而产生有效数据。于本发明的另一实施例中，扰乱电路25可为一随机数生成电路。此外，扰乱电路25运用上述的方式扰乱参考数据而产生无效数据。于本发明的一实施例中，扰乱电路25可具有复数扰乱参数，且该些扰乱参数并非相同，因此扰乱电路25可运用不同扰乱参数而扰乱参考数据，以产生并非固定常数的无效数据。扰乱电路25更耦接控制电路23，而传送有效数据与无效数据至控制电路23。
复参阅图1，闪存接口26耦接于控制电路23与闪存10之间。控制电路23接收扰乱电路25所产生的有效数据与无效数据，并传输有效数据与无效数据至闪存接口26，以写入有效数据至有效储存区，且写入无效数据至无效储存区。控制器20储存输入数据至闪存10时，控制电路23会从闪存10的一地址开始写入数据至储存区，此地址可预先设定于控制器20。控制电路23写入有效数据至有效储存区，若有效储存区邻近的储存区为无效储存区(损坏储存区或者未利用储存区)，控制电路23则会写入非固定常数的无效数据至无效储存区，如此可降低无效储存区对邻近的有效储存区的耦合干扰，因此可提高闪存的可靠度以及可利用的储存空间。
于本发明的一实施例中，可预先检测闪存10，以得知闪存10的各储存区的状态，而得知哪些储存区为损坏储存区，控制器20可预先纪录损坏储存区的位置信息与未利用储存区的位置信息，因此控制电路23可预先得知无效储存区的位置信息，即可预先得知有效储存区是否相邻无效储存区。控制电路23即可依据无效储存区的位置信息控制选择电路24选择参考数据，而输出参考数据至扰乱电路25，以产生无效数据并提供至控制电路23，以写入无效数据(非固定常数)至无效储存区。同理，控制器20可预先纪录有效储存区的位置信息，控制电路23即可依据有效储存区的位置信息控制选择电路24选择输入数据，而输出该输入数据至扰乱电路25，以产生有效数据并提供至控制电路23，以写入有效数据至有效储存区。
于此实施例，控制器20更可包含一储存单元27，其可储存无效储存区的位置信息、有效储存区的位置信息与参考数据。储存单元27耦接选择电路24，以提供参考数据至选择电路24。此外，储存单元27耦接控制电路23，以提供无效储存区的位置信息或者有效储存区的位置信息至控制电路23。
复参阅图1，控制器20更可包含一数据筛选单元28与一解扰乱电路29。数据筛选单元28耦接控制电路23与解扰乱电路29。解扰乱电路29更耦接缓冲器22。当控制电路23接收主机5的读取命令时，控制电路23即会经由闪存接口26从闪存10读取一数据序列。由于闪存10包含有效储存区与无效储存区，因此数据序列包含有效数据与无效数据，其中有效数据为用户欲储存的数据，而无效数据非为用户欲储存的数据。控制电路23传输此数据序列至数据筛选单元28。数据筛选单元28接收数据序列，并从数据序列筛选出有效数据，以传输有效数据至解扰乱电路29。于本发明的一实施例中，数据筛选单元28依据无效储存区的位置信息从数据序列中筛选掉无效数据，而筛选出有效数据。数据筛选单元28更可耦接储存单元27，以得知无效储存区的位置信息。此外，数据筛选单元28可依据有效储存区的位置信息从数据序列中筛选出有效数据。数据筛选单元28可从储存单元27得知有效储存区的位置信息。解扰乱电路29接收数据筛选单元28输出的有效数据，并解扰乱有效数据，而产生至少一输出数据。于本发明的一实施例中，解扰乱电路29具有解扰乱参数，此解扰乱参数相同于扰乱电路25的扰乱参数，以对有效数据进行运算，以解扰乱有效数据而产生输出数据，如此输出数据即可相同于输入数据。解扰乱电路29传送输出数据至缓冲器22，缓冲器22缓冲输出数据并提供输出数据至主机接口21，以传送输出数据至主机5。
请参阅图2，其为本发明的闪存的一实施例的示意图。如图所示，闪存10具有至少一储存区块(Block)101，而储存区块101具有复数储存页(Page)P1～PN。每一储存页P1～PN分别具有复数储存栏(Column)，如图3所示，第一储存页P1具有复数储存栏C11～C1M。于本发明的一实施例中，控制电路23写入数据至闪存10的最小单位为一个储存栏，但并非仅限于此。此外，一个储存栏的储存空间至少有一个字节(Byte)。控制电路23写入数据至闪存10时，基本上，控制电路23从一地址开始依序写入数据至闪存10，例如控制电路23从第一储存页P1的第一储存栏C11开始依序写入数据至闪存10。于本发明的一实施例中，每一个储存栏即为一个储存区。若储存栏的状态为损坏或者未利用，其表示此储存栏为无效储存区；若储存栏的状态为未损坏且可利用，其表示此储存栏为有效储存区。
以下举例说明控制器20写入数据至闪存10的规则。请参阅图4A，其为本发明的闪存10的储存页尚未被写入数据的一实施例的示意图。如图所示，第一储存页P1具有五个储存栏C11～C15，其中第三储存栏C13与第五储存栏C15已损坏而为损坏储存区(无效储存区)，其余储存栏C11、C12、C14并未损坏而为未损坏储存区(有效储存区)。当控制器20从第一储存页P1的第一储存栏C11开始写入有效数据至第一储存页P1时，由于第一储存栏C11并非为无效储存区，所以控制电路23控制选择电路24选择主机5的输入数据，选择电路24并输出此输入数据至扰乱电路25，以产生有效数据。如图4B所示，控制电路23写入有效数据至第一储存栏C11。接续，由于第二储存栏C12也是有效储存区，如图4B所示，控制电路23接续写入下一笔有效数据至第二储存栏C12。接着，由于第三储存栏C13为损坏储存区(无效储存区)，所以控制电路23控制选择电路24选择参考数据，并输出此参考数据至扰乱电路25，以产生无效数据(非固定常数)，如图4B所示，控制电路23写入无效数据至第三储存栏C13。接续，因为第四储存栏C14为有效储存区，所以控制电路23控制选择电路24输出主机5的输入数据至扰乱电路25，以产生有效数据，如图4B所示，控制电路23写入有效数据至第四储存栏C14。由于第五储存栏C15是损坏储存区(无效储存区)，所以控制电路23控制选择电路24输出参考数据至扰乱电路25，以产生无效数据，如图4B所示，控制电路23写入无效数据至第五储存栏C15。
由上述说明可知，控制电路23依据储存区的状态控制选择电路24选择输入数据或者参考数据，其表示选择电路24依据储存区的状态输出该输入数据或者参考数据至扰乱电路25，以产生有效数据或者无效数据，如此控制电路23即可依据储存区的状态储存有效数据至有效储存区，并储存无效数据至邻近于有效储存区的无效储存区。由于扰乱电路25产生的无效数据并非为固定常数，所以写入至第三储存栏C13的无效数据并不同于写入至第五储存栏C15的无效数据。如此，即可降低对应于第三储存栏C13与第五储存栏C15的充电电路的充电对邻近的第一储存栏C11、第二储存栏C12与第四储存栏C14的耦合干扰，而提高第一储存栏C11、第二储存栏C12与第四储存栏C14于储存状态上的可靠度。
举例来说，写入16进制的FF、00数据至闪存10所对应的电压准位分别为最低电压准位与最高电压准位，而有效储存区(例如第一储存栏C11)原储存有效数据为AA。在现有技术中，多次写入固定数值的无效数据至复数无效储存区(例如第三储存栏C13及第五储存栏C15)的充电过程中，假若无效数据为FF，则固定数值的无效数据FF所对应的电压会持续拉低邻近有效储存区的电压；假若无效数据为00，则固定数值的无效数据00所对应的电压会持续拉高邻近有效储存区的电压。由于，本发明的控制器20写入不同数值的无效数据至每一无效储存区，所以可以降低写入无效数据至无效储存区所对应的充电对邻近有效储存区的储存元件耦合干扰的程度。同理，当每一有效储存区写入不同的有效数据时，亦可以降低有效储存区之间的耦合干扰，以此类推，每一储存页P1-PN之间的耦合干扰也可获得改善。
此外，由于降低第三储存栏C13与第五储存栏C15分别对第四储存栏C14的干扰，所以可以降低储存于第四储存栏C14的数据的错误率，因此第四储存栏C14即可用于储存有效数据。其表示运用本发明的控制器20与控制方法控制闪存10，位于两损坏储存区(C13、C15)之间的未损坏储存区(C14)可以作为有效储存区，以储存有效数据，而不同于习用技术将位于两损坏储存区之间的未损坏区作为无效储存区，而不储存有效数据，因此本发明的控制器20与控制方法相较于习用技术下，本发明的控制器20与控制方法可以提高闪存10的可用储存空间。
请参阅图5A，其为本发明的闪存10的储存页尚未被写入数据的另一实施例的示意图。如图所示，第二储存页P2具有五个储存栏C21～C25，第三储存页P3同样具有五个储存栏C31～C35，其中储存栏C22、C24、C32、C33、C34已损坏而为损坏储存区(无效储存区)，储存栏C21、C23、C31、C35并未损坏而为未损坏储存区(有效储存区)。此实施例中，第三储存页P3仅有储存栏C31、C35为未损坏储存区，其表示第三储存页P3仅有两个有效储存区可以储存有效数据。为了便于管理闪存10的储存空间，管理者会设定相邻的两储存页的有效储存容量相同。于此实施例中，预设第二储存页P2的第五个储存栏C25为未利用储存区(无效储存区)而不储存有效数据，以使得相邻的第二储存页P2与第三储存页P3具有相同数量的有效储存区(2个有效储存区)，即让第二储存页P2的有效储存容量相同于第三储存页P3的有效储存容量。如图5B所示，由于储存栏C22、C24、C25、C32、C33、C34为无效储存区而不储存有效数据，所以控制电路23写入无效数据至该些储存栏C22、C24、C25、C32、C33、C34，而写入有效数据至储存栏C21、C23、C31、C35。
复参阅图1，于本发明的一实施例中，控制器20可以预先储存至少一无效数据，且该至少一无效数据并非为固定常数，以提供给控制电路23，例如该些无效数据储存于储存单元27，如此控制器20可不需要选择电路24选择参考数据，控制电路23可写入储存单元27所提供的无效数据至无效储存区，而缓冲器22可直接提供该至少一输入数据至扰乱电路25。
综上所述，本发明的闪存的控制器及控制方法提供至少一无效数据，该至少一无效数据并非为固定常数，当执行写入主机传送的至少一输入数据至闪存的作业时，扰乱该至少一输入数据而产生至少一有效数据，并写入该至少一有效数据至闪存的至少一有效储存区，且写入该至少一无效数据至有效储存区所邻近的至少一无效储存区。如此可以降低无效储存区对有效储存区的干扰，而可以提高闪存的可靠度以及可用的储存空间。
上文仅为本发明的实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的架构、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (12)

1.一种闪存的控制器，供控制一闪存，其特征在于，该控制器包含：
一扰乱电路，接收至少一输入数据，并扰乱该至少一输入数据而产生至少一有效数据；以及
一控制电路，耦接于该扰乱电路，该控制电路接收至少一无效数据与该扰乱电路产生的该至少一有效数据，该至少一无效数据并非为一固定常数，且写入该至少一有效数据至该闪存的至少一有效储存区，以及写入该至少一无效数据至该闪存的至少一无效储存区。
2.如权利要求1所述的闪存的控制器，其特征在于，更包含：
一数据筛选单元，耦接于该控制电路，以接收该控制电路从该闪存所读取的至少一数据序列，该至少一数据序列包含该至少一有效数据与该至少一无效数据，该数据筛选单元依据该至少一无效储存区的位置信息从该至少一数据序列筛选掉该至少一无效数据，而筛选出该至少一有效数据；以及
一解扰乱电路，耦接于该数据筛选单元，以接收该数据筛选单元输出的该至少一有效数据，并解扰乱该至少一有效数据，而产生至少一输出数据。
3.如权利要求2所述的闪存的控制器，其特征在于，更包含一储存单元，其耦接该数据筛选单元及该控制电路，该储存单元储存该至少一无效储存区的位置信息。
4.如权利要求1所述的闪存的控制器，其特征在于，更包含一选择电路，其接收该至少一输入数据及至少一参考数据，该选择电路分别耦接该控制电路与该扰乱电路，该控制电路依据该至少一有效储存区或该至少一无效储存区的位置信息控制该选择电路选择该至少一输入数据或者该至少一参考数据，而输出该至少一输入数据或者该至少一参考数据，该扰乱电路接收该选择电路输出的该至少一参考数据，并扰乱该至少一参考数据而产生该至少一无效数据。
5.如权利要求4所述的闪存的控制器，其特征在于，更包含一储存单元，其耦接该选择电路及该控制电路，该储存单元储存该至少一无效储存区的位置信息、该至少一有效储存区的位置信息与该至少一参考数据。
6.如权利要求1所述的闪存的控制器，其特征在于，更包含一储存单元，其耦接该控制电路，该储存单元储存该至少一无效数据。
7.如权利要求1所述的闪存的控制器，其特征在于，其中该至少一无效储存区包含该闪存的至少一损坏储存区或/及至少一未利用储存区。
8.如权利要求1所述的闪存的控制器，其特征在于，更包含：
一主机接口，耦接一主机，该主机传送该至少一输入数据至该主机接口；
一缓冲器，耦接于该主机接口，该主机接口传送该至少一输入数据至该缓冲器，该缓冲器提供该至少一输入数据至该扰乱电路；以及
一闪存接口，耦接于该控制电路与该闪存之间。
9.一种闪存的控制方法，供控制一闪存，其特征在于，该方法包含：
接收至少一输入数据；
扰乱该至少一输入数据而产生至少一有效数据；
提供至少一无效数据，该至少一无效数据并非为一固定常数；
写入该至少一有效数据至该闪存的至少一有效储存区；以及
写入该至少一无效数据至该闪存的至少一无效储存区。
10.如权利要求9所述的闪存的控制方法，其特征在于，更包含：
提供至少一参考数据；以及
扰乱该至少一参考数据而产生该至少一无效数据。
11.如权利要求9所述的闪存的控制方法，其特征在于，更包含：
从该闪存读取至少一数据序列，该至少一数据序列包含该至少一有效数据与该至少一无效数据；
依据该至少一无效储存区的位置信息从该至少一数据序列筛选掉该至少一无效数据，而筛选出该至少一有效数据；以及
解扰乱该至少一有效数据，而产生至少一输出数据。
12.如权利要求9所述的闪存的控制方法，其特征在于，其中该至少一无效储存区包含该闪存的至少一损坏储存区或/及至少一未利用储存区。
CN201810150418.9A 2018-02-13 2018-02-13 闪存的控制器及控制方法 Pending CN110147200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810150418.9A CN110147200A (zh) 2018-02-13 2018-02-13 闪存的控制器及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810150418.9A CN110147200A (zh) 2018-02-13 2018-02-13 闪存的控制器及控制方法

Publications (1)

Publication Number Publication Date
CN110147200A true CN110147200A (zh) 2019-08-20

Family

ID=67588100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810150418.9A Pending CN110147200A (zh) 2018-02-13 2018-02-13 闪存的控制器及控制方法

Country Status (1)

Country Link
CN (1) CN110147200A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458662A (zh) * 2007-12-14 2009-06-17 创惟科技股份有限公司 改进闪存存取效率的存储系统与方法
US20100070681A1 (en) * 2008-09-12 2010-03-18 Jun Wan Method for scrambling data in which scrambling data and scrambled data are stored in corresponding non-volatile memory locations
CN101681677A (zh) * 2007-03-07 2010-03-24 莫塞德技术公司 用于闪速存储器的部分块擦除架构
WO2010139131A1 (zh) * 2009-06-02 2010-12-09 慧帝科技(深圳)有限公司 闪存的控制器以及于闪存存取数据的方法
CN101923512A (zh) * 2009-05-29 2010-12-22 晶天电子（深圳）有限公司 两层、三层闪存装置、智能存储开关和两层、三层控制器
CN102073592A (zh) * 2009-11-19 2011-05-25 中兴通讯股份有限公司 一种闪存快速读写方法和装置
US20110320915A1 (en) * 2010-06-29 2011-12-29 Khan Jawad B Method and system to improve the performance and/or reliability of a solid-state drive
US20120254636A1 (en) * 2011-03-28 2012-10-04 Fujitsu Limited Control apparatus and control method
US20140082506A1 (en) * 2006-08-24 2014-03-20 Bby Solutions, Inc. Systems and methods for widget rendering and sharing on a personal electronic device
CN103814409A (zh) * 2011-07-28 2014-05-21 桑迪士克科技股份有限公司 使用以二进制格式和多状态格式写入的数据的比较的非易失性存储器中的写入后读取
CN103871447A (zh) * 2012-12-14 2014-06-18 华邦电子股份有限公司 与非门快闪存储器阵列及芯片及其存取、读取及管理方法
TW201633314A (zh) * 2015-03-09 2016-09-16 群聯電子股份有限公司 記憶體控制電路單元、記憶體儲存裝置及資料存取方法
CN106373609A (zh) * 2015-07-23 2017-02-01 爱思开海力士有限公司 包括半导体存储装置的存储系统及其操作方法
CN106462493A (zh) * 2014-05-06 2017-02-22 西部数据技术公司 固态存储器损坏的减轻
US20170160939A1 (en) * 2015-12-04 2017-06-08 Kabushiki Kaisha Toshiba Semiconductor memory device that randomizes data and randomizer thereof
US20170169075A1 (en) * 2014-02-28 2017-06-15 Agency For Science, Technology And Research Testing apparatuses, hierarchical priority encoders, methods for controlling a testing apparatus, and methods for controlling a hierarchical priority encoder

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140082506A1 (en) * 2006-08-24 2014-03-20 Bby Solutions, Inc. Systems and methods for widget rendering and sharing on a personal electronic device
CN101681677A (zh) * 2007-03-07 2010-03-24 莫塞德技术公司 用于闪速存储器的部分块擦除架构
CN101458662A (zh) * 2007-12-14 2009-06-17 创惟科技股份有限公司 改进闪存存取效率的存储系统与方法
US20100070681A1 (en) * 2008-09-12 2010-03-18 Jun Wan Method for scrambling data in which scrambling data and scrambled data are stored in corresponding non-volatile memory locations
CN101923512A (zh) * 2009-05-29 2010-12-22 晶天电子（深圳）有限公司 两层、三层闪存装置、智能存储开关和两层、三层控制器
WO2010139131A1 (zh) * 2009-06-02 2010-12-09 慧帝科技(深圳)有限公司 闪存的控制器以及于闪存存取数据的方法
CN102073592A (zh) * 2009-11-19 2011-05-25 中兴通讯股份有限公司 一种闪存快速读写方法和装置
CN102934093A (zh) * 2010-06-29 2013-02-13 英特尔公司 用于改进固态驱动器的性能和/或可靠性的方法和系统
US20110320915A1 (en) * 2010-06-29 2011-12-29 Khan Jawad B Method and system to improve the performance and/or reliability of a solid-state drive
US20120254636A1 (en) * 2011-03-28 2012-10-04 Fujitsu Limited Control apparatus and control method
CN103814409A (zh) * 2011-07-28 2014-05-21 桑迪士克科技股份有限公司 使用以二进制格式和多状态格式写入的数据的比较的非易失性存储器中的写入后读取
CN103871447A (zh) * 2012-12-14 2014-06-18 华邦电子股份有限公司 与非门快闪存储器阵列及芯片及其存取、读取及管理方法
US20170169075A1 (en) * 2014-02-28 2017-06-15 Agency For Science, Technology And Research Testing apparatuses, hierarchical priority encoders, methods for controlling a testing apparatus, and methods for controlling a hierarchical priority encoder
CN106462493A (zh) * 2014-05-06 2017-02-22 西部数据技术公司 固态存储器损坏的减轻
TW201633314A (zh) * 2015-03-09 2016-09-16 群聯電子股份有限公司 記憶體控制電路單元、記憶體儲存裝置及資料存取方法
CN106373609A (zh) * 2015-07-23 2017-02-01 爱思开海力士有限公司 包括半导体存储装置的存储系统及其操作方法
US20170160939A1 (en) * 2015-12-04 2017-06-08 Kabushiki Kaisha Toshiba Semiconductor memory device that randomizes data and randomizer thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈志广: "基于SSD的多层次存储结构关键技术研究", 《中国博士学位论文全文数据库 (信息科技辑)》 *

Similar Documents

Publication Publication Date Title
US20250094061A1 (en) Non-volatile memory storage for multi-channel memory system
US10007431B2 (en) Storage devices configured to generate linked lists
US9804801B2 (en) Hybrid memory device for storing write data based on attribution of data stored therein
KR102434343B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20180059342A (ko) 저장 장치의 i/o 성능 개선을 위한 시스템 및 방법
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
KR102521298B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
US11861224B2 (en) Data transfer management from host buffers
CN111625182A (zh) 通用闪存存储器模块、控制器、电子装置及操作方法
US20210072915A1 (en) Memory writing operations with consideration for thermal thresholds
TW201512843A (zh) 可於多重資料寬度通訊之記憶體組件
TWI534827B (zh) 使用數個非依電性記憶體陣列管理資料之技術
TW201820116A (zh) 可用於資料儲存裝置之資料儲存方法與資料回復程序、以及採用這些方法的資料儲存裝置
US9245613B2 (en) Storage interface apparatus for solid state drive tester
US10635154B2 (en) Intelligent SAS phy power management
CN111356991B (zh) 逻辑块寻址范围冲突爬虫
TWI688864B (zh) 儲存設備及儲存方法
CN110147200A (zh) 闪存的控制器及控制方法
US20200073595A1 (en) Flash memory controller capable of improving IOPS performance and corresponding method
TWI664531B (zh) 快閃記憶體之控制器及控制方法
US10719461B2 (en) Solid state device with distributed bit buckets
US20190286365A1 (en) Flash memory controller and method for controlling flash memory
US10929055B2 (en) Memory system and operating method thereof
CN108228104A (zh) 数据传输方法及固态硬盘控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190820

WD01 Invention patent application deemed withdrawn after publication