[go: up one dir, main page]

CN119937896B - 一种存储设备的控制方法、存储设备及电子设备 - Google Patents

一种存储设备的控制方法、存储设备及电子设备

Info

Publication number
CN119937896B
CN119937896B CN202311456710.0A CN202311456710A CN119937896B CN 119937896 B CN119937896 B CN 119937896B CN 202311456710 A CN202311456710 A CN 202311456710A CN 119937896 B CN119937896 B CN 119937896B
Authority
CN
China
Prior art keywords
erase
type
mode
storage unit
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311456710.0A
Other languages
English (en)
Other versions
CN119937896A (zh
Inventor
何雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiangbolong Digital Technology Co ltd
Original Assignee
Shanghai Jiangbolong Digital Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiangbolong Digital Technology Co ltd filed Critical Shanghai Jiangbolong Digital Technology Co ltd
Priority to CN202311456710.0A priority Critical patent/CN119937896B/zh
Priority to PCT/CN2024/096474 priority patent/WO2025091893A1/zh
Publication of CN119937896A publication Critical patent/CN119937896A/zh
Application granted granted Critical
Publication of CN119937896B publication Critical patent/CN119937896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储设备的控制方法、存储设备及电子设备,控制方法包括:响应于主机端发送的待写入数据,将待写入数据按照目标模式写入存储单元;其中,目标模式至少包括第一模式和/或第二模式,第一模式包括先以第一类型的存储单元进行存储,再迁移至第二类型的存储单元;第二模式包括直接以第二类型的存储单元进行存储;按照目标模式统计目标擦写次数;目标擦写次数小于两种类型的存储单元的实际擦写次数之和;响应于目标擦写次数大于擦写次数阈值,关闭第一模式;即本申请中通过目标模式写入数据,获取相应的目标擦写次数,并基于目标擦写次数进行写入方式的控制,提升存储设备的写性能,还能够有效降低擦除放大,延长存储设备的寿命。

Description

一种存储设备的控制方法、存储设备及电子设备
技术领域
本发明涉及存储设备的技术领域,特别是涉及一种存储设备的控制方法、存储设备及电子设备。
背景技术
在存储设备的应用过程中,为了提升存储设备的写性能,通常通过缓存写入的方式进行写入数据。
在实际操作过程中,本申请的发明人发现,通过缓存写入的方式进行写入数据,将产生更多次数的擦写,进而产生较大的擦除放大,降低了存储设备的寿命。
发明内容
本发明主要解决的技术问题是:提供一种存储设备的控制方法、存储设备及电子设备,将缓存写入方式和直接写入方式结合,获取相应的目标擦写次数,并基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种存储设备的控制方法,包括:响应于主机端发送的待写入数据,将所述待写入数据按照目标模式写入存储单元;其中,所述目标模式至少包括第一模式和/或第二模式,所述第一模式包括先以第一类型的存储单元进行存储,再将所述第一类型的存储单元存储的数据迁移至第二类型的存储单元;所述第二模式包括直接以第二类型的存储单元进行存储;其中,每一所述第一类型的存储单元的可存储数据量小于每一所述第二类型的存储单元的可存储数据量;按照所述目标模式统计目标擦写次数;其中,所述目标擦写次数小于所述第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和;响应于所述目标擦写次数大于擦写次数阈值,关闭所述第一模式。
在本申请一实施例中,所述按照所述目标模式统计目标擦写次数,包括:获取所述第一磨损系数,其中,所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;其中,所述第一磨损系数为小于1的正数;确定所述第一磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
在本申请一实施例中,所述第一磨损系数通过以下方式得到:对所述第一类型的存储单元和所述第二类型的存储单元进行相同次的擦写,得到所述第一类型的存储单元对应的第一错误比特数和所述第二类型的存储单元对应的第二错误比特数;根据所述第一错误比特数和所述第二错误比特数确定出所述第一磨损系数。
在本申请一实施例中,所述将所述待写入数据按照目标模式写入存储单元,包括:按照第一模式,以第一擦除态阈值电压和/或第一编程态阈值电压将所述待写入数据写入存储单元;其中,所述第一擦除态阈值电压大于所述第一磨损系数对应的第二擦除态阈值电压,所述第一编程态阈值电压小于所述第一磨损系数对应的第二编程态阈值电压;所述按照所述目标模式统计目标擦写次数,包括:获取第二磨损系数,其中,所述第二磨损系数由所述第一擦除态阈值电压和/或所述第一编程态阈值电压所确定;其中,所述第二磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;确定所述第二磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
在本申请一实施例中,所述第一擦除态阈值电压比所述第二擦除态阈值电压高0.2~0.3V,所述第一编程态阈值电压比所述第二编程态阈值电压低0.2~0.3V。
在本申请一实施例中,所述将所述待写入数据按照目标模式写入存储单元,包括:按照第一模式,以第一擦除起始电压和/或第一编程起始电压为基础,将所述待写入数据写入存储单元;其中,所述第一擦除起始电压小于所述第一磨损系数对应的第二擦除起始电压,所述第一编程起始电压小于所述第一磨损系数对应的第二编程起始电压;所述按照所述目标模式统计目标擦写次数,包括:获取第三磨损系数,其中,所述第三磨损系数由所述第一擦除起始电压和/或所述第一编程起始电压所确定;其中,所述第三磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;确定所述第三磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
在本申请一实施例中,所述将所述待写入数据按照目标模式写入存储单元,包括:按照第一模式,以第一擦除步进值和/或第一编程步进值将所述待写入数据写入存储单元;其中,所述第一擦除步进值小于所述第一磨损系数对应的第二擦除步进值,所述第一编程步进值小于所述第一磨损系数对应的第二编程步进值;所述按照所述目标模式统计目标擦写次数,包括:获取第四磨损系数,其中,所述第四磨损系数由所述第一擦除步进值和/或所述第一编程步进值所确定;其中,所述第四磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;确定所述第四磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
在本申请一实施例中,所述将所述待写入数据按照目标模式写入存储单元,包括:获取所述存储设备的可用空间,其中,所述存储设备包括多个存储单元;响应于所述存储设备的可用空间大于等于预设空间,将所述待写入数据按照所述第一模式写入所述存储设备;响应于所述存储设备的可用空间小于所述预设空间,将所述待写入数据按照所述第二模式写入所述存储设备。
为解决上述技术问题,本申请采用的另一技术方案是:提供一种存储设备,所述存储设备包括处理器和存储单元,所述处理器与所述存储单元以及主机端耦接,在工作时执行指令,实现上述的控制方法。
为解决上述技术问题,本申请采用的再一技术方案是:提供一种电子设备,包括处理器和存储设备,所述处理器与所述存储设备耦接,在工作时执行指令,实现上述的控制方法。
区别于当前技术,本申请提供的存储设备的控制方法,包括:响应于主机端发送的待写入数据,将待写入数据按照目标模式写入存储单元;其中,目标模式至少包括第一模式和/或第二模式,第一模式包括先以第一类型的存储单元进行存储,再将第一类型的存储单元存储的数据迁移至第二类型的存储单元;第二模式包括直接以第二类型的存储单元进行存储;其中,每一第一类型的存储单元的可存储数据量小于每一第二类型的存储单元的可存储数据量;按照目标模式统计目标擦写次数;其中,目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和;响应于目标擦写次数大于擦写次数阈值,关闭第一模式。即本申请中通过包含有第一模式和/或第二模式的目标模式将待写入数据写入存储单元,获取相应的目标擦写次数,并基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请存储设备的控制方法第一实施例的流程示意图;
图2是步骤S11一实施例的流程示意图;
图3是本申请中存储设备的控制方法第二实施例的流程示意图;
图4是第一类型的存储单元和第二类型的存储单元所对应的擦写次数和错误比特数的关系图;
图5是本申请中存储设备的控制方法第三实施例的流程示意图;
图6是当前技术中第一类型的存储单元和第二类型的存储单元对应的阈值电压示意图;
图7是本申请第三实施例中第一类型的存储单元对应的阈值电压示意图;
图8是本申请中存储设备的控制方法第四实施例的流程示意图;
图9是本申请中存储设备的控制方法第五实施例的流程示意图;
图10是本申请中将待写入数据写入存储单元的原理流程图;
图11是本申请存储设备一实施例的结构示意图;
图12是本申请电子设备一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在申请中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本申请实施例中的步骤并不一定是按照所描述的步骤顺序进行处理,可以按照需求有选择的将步骤打乱重排,或者删除实施例中的步骤,或者增加实施例中的步骤,本申请实施例中的步骤描述只是可选的顺序组合,并不代表本申请实施例的所有步骤顺序组合,实施例中的步骤顺序不能认为是对本申请的限制。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
当前的技术中,为了提高存储设备的写性能,通常采用缓存写入的方式(WBfeature)将待写入数据写入至存储设备,即将待写入数据先写入闪存,进而再将对应的数据搬运至其他存储单元,因为写入闪存的速率快,因此提升了存储设备的写性能;然而同样的数据写入量,写入闪存的方式所占用的闪存块数量远大于直接写入的方式所占用的闪存块数量,并且写入闪存后还需要搬运至其他存储单元,因此产生了较大侧写入次数,进而产生较大的擦除放大,降低了存储设备的寿命。
因此,本申请提供一种存储设备的控制方法,通过包含有第一模式和/或第二模式的目标模式将待写入数据写入存储单元,获取相应的目标擦写次数,并基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
请参阅图1,图1是本申请存储设备的控制方法第一实施例的流程示意图。
如图1所示,本申请的存储设备的控制方法,包括以下步骤:
S11、响应于主机端发送的待写入数据,将待写入数据按照目标模式写入存储单元;其中,目标模式至少包括第一模式和/或第二模式,第一模式包括先以第一类型的存储单元进行存储,再将第一类型的存储单元存储的数据迁移至第二类型的存储单元;第二模式包括直接以第二类型的存储单元进行存储;其中,每一第一类型的存储单元的可存储数据量小于每一第二类型的存储单元的可存储数据量。
其中,主机端可以是能发送命令的通信设备,如手机、平板、电脑等;待写入数据可以是需要存储的各种类型的数据,如文本、数字、图像、音频、视频等。
在一些实施例中,存储设备可以包括多个存储单元,可以是,一部分的存储单元为第一类型的存储单元,另一部分的存储单元为第二类型的存储单元;也可以是,单个存储单元在一个时间段内为第一类型的存储单元,在另一时间段内为第二类型的存储单元,可以根据实际情况进行设定。
其中,第一类型的存储单元作为缓冲区,第二类型的存储单元作为正常的存储区。
在一些实施例中,目标模式可以是单独包括第一模式,也可以是单独包括第二模式,还可以是包括第一模式和第二模式。
参阅图2,图2是步骤S11一实施例的流程示意图。
如图2所示,包括:
S111、获取存储设备的可用空间。
其中,存储设备的可用空间,包括所要存储单元的可用空间,并确定每一个存储单元所对应的可用空间。
S112、响应于存储设备的可用空间大于等于预设空间,将待写入数据按照第一模式写入存储设备。
其中,为了保证第一模式的正常运行,需要设定一个阈值,即设定预设空间,使得待写入数据采用第一模式写入至存储单元时,用充足的可用空间进行缓存和搬运。
具体地,检测到存储设备的可用空间大于等于设定的预设空间时,可用将待写入数据按照第一模式写入存储设备,也即目标模式可以是单独包括第一模式,则在第一模式的情况下,主机端向存储设备发送待写入数据,在存储设备接收到待写入数据后,响应于该动作,存储设备将将待写入数据以第一类型的存储单元进行存储,等待设备空闲或者可用带宽充足时,将第一类型的存储单元中缓存的数据搬移至第二类型的存储单元,搬移可以采用直接写入方式将第一类型的存储单元中缓存的数据刷新至第二类型的存储单元,则第一类型的存储单元的相关数据失效,使得该存储单元释放出更多的空间。
S113、响应于存储设备的可用空间小于预设空间,将待写入数据按照第二模式写入存储设备。
具体地,检测到存储设备的可用空间小于设定的预设空间时,可用将待写入数据按照第二模式写入存储设备,也即目标模式可以是单独包括第二模式,则在第二模式的情况下,主机端向存储设备发送待写入数据,在存储设备接收到待写入数据后,响应于该动作,存储设备将待写入数据以第二类型的存储单元进行存储,也即直接将待写入数据存储至正常的存储区中。
在一些实施例中,目标模式可以是包括第一模式和第二模式,如存储过程的前期,存储设备的可用空间大于等于预设空间,而在存储过程的后期,存储设备的可用空间小于预设空间,即一次存储过程所需存储的数据较多的情况,则采用第一模式和第二模式的混合模式。则在第一模式和第二模式混合的情况下,依据实时获取的存储设备的可用空间与预设空间进行比对,在存储设备的可用空间大于等于预设空间阶段,采用第一模式将待写入数据写入存储设备,而在存储设备的可用空间小于预设空间的阶段,则采用第二模式将待写入数据写入存储设备。
S12、按照目标模式统计目标擦写次数;其中,目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和。
其中,擦写次数为待写入数据写入存储单元时所进行擦除并写入的次数,目标擦写次数则是按照目标模式将待写入数据写入存储单元所对应的擦写次数;第一类型的存储单元的实际擦写次数即为待写入数据采用第一类型的存储单元进行存储的擦写次数,第二类型的存储单元的实际擦写次数即为待写入数据采用第二类型的存储单元进行存储的擦写次数。
具体地,在将待写入数据按照目标模式写入存储单元后,统计目标模式所对应的目标擦写次数,以及统计第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和,因为目标擦写次数小于俩类型存储单元的实际擦写次数之和,因此,有效降低擦除放大,延长存储设备的寿命。
例如,第一类型的存储单元的容量为1GB,第二类型的存储单元的容量为3GB,采用第二模式将3GB的待写入数据写入存储单元时,则采用直接写入的方式,将3GB的待写入数据直接写入至第二类型的存储单元,写入过程中需要对第二类型的存储单元进行一次擦写,其擦除放大系数为1/1=1;而采用第一模式将3GB的待写入数据写入存储单元时,需要先将3GB的待写入数据分别写入至1GB容量的三个第一类型的存储单元中,并快速回复主机端,在系统空闲或有充足带宽时,将三个第一类型的存储单元中存储的3GB数据搬移至3GB容量的第二类型的存储单元中,通过第一类型的存储单元进行存储数据,可以加速存储效率,而写入数据时,每个1GB容量的第一类型的存储单元都进行一次擦写,在搬移至第二类型的存储单元时,又对第二类型的存储单元进行一次擦写,因此,第一模式的擦写次数为四次擦写,则擦写放大系数为4/1=4。也即,第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和为:3+1=4,而现在统计的目标擦写次数小于4,因此,有效降低了擦除放大,延长存储设备的寿命。
S13、响应于目标擦写次数大于擦写次数阈值,关闭第一模式。
为了确定存储单元的寿命是否耗尽,因此,需要设定擦写次数阈值。
具体地,根据存储设备中存储单元的可擦写次数确定擦写次数阈值,在依据目标模式将待写入数据写入存储单元,并统计相应的目标擦写次数后,将目标擦写次数与擦写次数阈值进行比对,当目标擦写次数大于擦写次数阈值时,则表示存储单元的寿命耗尽,因此,需要关闭第一模式,以结束存储单元的擦写工作。
本实施例中,通过包含有第一模式和/或第二模式的目标模式将待写入数据写入存储单元,获取相应的目标擦写次数,并设定目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和,以降低擦除放大,即基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
为了进一步降低擦除放大,还可以依据磨损系数进行设定。
参阅图3,图3是本申请中存储设备的控制方法第二实施例的流程示意图。
如图3所示,包括以下步骤:
S21、响应于主机端发送的待写入数据,将待写入数据按照目标模式写入存储单元;其中,目标模式至少包括第一模式和/或第二模式,第一模式包括先以第一类型的存储单元进行存储,再将第一类型的存储单元存储的数据迁移至第二类型的存储单元;第二模式包括直接以第二类型的存储单元进行存储;其中,每一第一类型的存储单元的可存储数据量小于每一第二类型的存储单元的可存储数据量。
与第一实施例相同部分不在赘述。
S22、获取第一磨损系数,其中,第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;其中,第一磨损系数为小于1的正数。
其中,第一磨损系数是对应第一类型的存储单元进行擦写的一个内部操作参数,用于对存储设备的寿命进行管理,可以对擦除放大进行调节;在相同的擦写情况时,第一类型的存储单元所造成的错误比特数(Fail bit count,FBC)小于第二类型的存储单元所造成的错误比特数。
在一些实施例中,可以通过以下方式预先得到第一磨损系数。
具体地,对第一类型的存储单元和第二类型的存储单元进行相同次数的擦写,并分别得到第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数,进而根据第一错误比特数和第二错误比特数确定出第一磨损系数。
如图4所示,图4是第一类型的存储单元和第二类型的存储单元所对应的擦写次数和错误比特数的关系图。
如图4所示,在相同次数的擦写时,第二类型的存储单元对应的第二错误比特数是第一类型的存储单元对应的第一错误比特数的2倍,因此,第一磨损系数即为1/2=0.5。
S23、确定第一磨损系数与第一类型的存储单元的实际擦写次数的乘积,并将乘积和所述第二类型的存储单元的实际擦写次数的和确定为目标擦写次数。
其中,需要将第一磨损系数带入到目标擦写次数的计算中。
具体地,将第一磨损系数和第一类型的存储单元的实际擦写次数相乘,获取乘积,并将该乘积和第二类型的存储单元的实际擦写次数相加,所获取的和即为目标擦写次数。
则有,第一磨损系数为0.5,第一类型的存储单元的实际擦写次数为k,第二类型的存储单元的实际擦写次数为m,目标擦写次数为n,则有:n=k*0.5+m;例如,第一类型的存储单元的容量为1GB,第二类型的存储单元的容量为3GB,需要写入的数据为3GB,采用第一模式写入数据时,第一类型的存储单元的实际擦写次数为3,第二类型的存储单元的实际擦写次数为1,则目标擦写次数n=3*0.5+1=2.5,小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和4;也即擦除放大由4修正为2.5,相对于原始的4倍擦除放大降低了37.5%。
S24、响应于目标擦写次数大于擦写次数阈值,关闭第一模式。
与第一实施例相同部分不在赘述。
本实施例,通过包含有第一模式和/或第二模式的目标模式将待写入数据写入存储单元,获取相应的目标擦写次数,并获取影响目标擦写次数的第一磨损系数,使得目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和,以降低擦除放大,即基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
为了进一步降低擦除放大,还可以依据擦除态阈值电压和编程态阈值电压进行磨损系数的设定,进而降低擦除放大。
参阅图5,图5是本申请中存储设备的控制方法第三实施例的流程示意图。
如图5所示,包括以下步骤:
S31、响应于主机端发送的待写入数据,按照第一模式,以第一擦除态阈值电压和/或第一编程态阈值电压将待写入数据写入存储单元;其中,第一擦除态阈值电压大于第一磨损系数对应的第二擦除态阈值电压,第一编程态阈值电压小于第一磨损系数对应的第二编程态阈值电压。
其中,在确定第一磨损系数时,有对应的第二擦除态阈值电压和第二编程态阈值电压,第二擦除态阈值电压为第一磨损系数所对应的擦除态的电压,第二编程态阈值电压为第一磨损系数所对应的编程态的电压。
因为,错误比特数会随着擦写次数的增加而增多的原因是因为电子隧穿,进而导致存储单元隧穿氧化层退化,退化程度取决与电子隧穿速率。
参阅图6和图7,图6是当前技术中第一类型的存储单元和第二类型的存储单元对应的阈值电压示意图;图7是本申请第三实施例中第一类型的存储单元对应的阈值电压示意图。
如图6所示,第一类型的存储单元的编程态(L1~L7)阈值电压较高,擦除态(L0)阈值电压较低,因此电子隧穿量高,对存储单元造成的损失也较高;如图7所示,当前技术中的第一类型的存储单元对应的阈值电压即为SLC,第三实施例对应的第一类型的存储单元对应的阈值电压即为优化后的SLC,由图7可知,优化后的SLC对应的读取窗口小于SLC的读取窗口。
在一些实施例中,第一擦除态阈值电压比第二擦除态阈值电压高0.2~0.3V,第一编程态阈值电压比第二编程态阈值电压低0.2~0.3V,例如,第二擦除态阈值电压的范围是0-0.5V,第二编程态阈值电压的范围是2.0-2.5V,第一擦除态阈值电压的范围是0.2-0.8V,第一编程态阈值电压的范围是1.8-2.2V。
S32、获取第二磨损系数,其中,第二磨损系数由第一擦除态阈值电压和/或第一编程态阈值电压所确定,其中,第二磨损系数小于第一磨损系数。
其中,擦除态阈值电压与磨损系数为负相关性,编程态阈值电压与磨损系数为正相关性;第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;第一磨损系数为小于1的正数。
具体地,给一个大于第二擦除态阈值电压的第一擦除态阈值电压和/或一个小于第二编程态阈值电压的第一编程态阈值电压,可以达到更低的电子隧穿量的目标,使得第一擦除态阈值电压和/或第一编程态阈值电压对应的第二磨损系数小于第一磨损系数,也即第二磨损系数小于0.5,因此,进一步的降低了擦除放大,提高了存储设备的寿命。
S33、确定第二磨损系数与第一类型的存储单元的实际擦写次数的乘积,并将乘积和第二类型的存储单元的实际擦写次数的和确定为目标擦写次数。
S34、响应于目标擦写次数大于擦写次数阈值,关闭第一模式。
与第一实施例和第二实施例相同部分不在赘述。
本实施例中,通过提高擦除态阈值电压和/或降低编程态阈值电压,使得电子隧穿量降低,相应的第二磨损系数也小于第一磨损系数,进一步的降低了擦除放大,提高了存储设备的寿命。
为了进一步降低擦除放大,还可以依据擦除起始电压和编程起始电压进行磨损系数的设定,进而降低擦除放大。
参阅图8,图8是本申请中存储设备的控制方法第四实施例的流程示意图。
如图8所示,包括以下步骤:
S41、响应于主机端发送的待写入数据,按照第一模式,以第一擦除起始电压和/或第一编程起始电压为基础,将待写入数据写入存储单元;其中,第一擦除起始电压小于第一磨损系数对应的第二擦除起始电压,第一编程起始电压小于第一磨损系数对应的第二编程起始电压。
其中,在编程态和擦除态的转换过程中,需要多次脉冲;在确定第一磨损系数时,有对应的第二擦除态阈值电压、第二编程态阈值电压、第二擦除起始电压和第二编程起始电压,第二擦除起始电压为第一磨损系数所对应的由编程态转为擦除态的起始电压,第二编程起始电压为第一磨损系数所对应的由擦除态转为编程态的起始电压。
较低的擦除起始电压和/或编程起始电压,可以降低存储单元隧穿氧化层退化速度,退化速度取决与电子隧穿速率,擦除起始电压和编程起始电压较高,因此电子隧穿量高,对存储单元造成的损失也较高。
S42、获取第三磨损系数,其中,第三磨损系数由第一擦除起始电压和/或第一编程起始电压所确定,其中,第三磨损系数小于第一磨损系数。
其中,擦除起始电压与磨损系数为正相关性,编程起始电压与磨损系数为正相关性;第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;第一磨损系数为小于1的正数。
因此,给一个小于第二擦除起始电压的第一擦除起始电压和/或一个小于第二编程起始电压的第一编程起始电压,可以达到更低的电子隧穿量的目标,使得第一擦除起始电压和/或第一编程起始电压对应的第三磨损系数小于第一磨损系数,也即第三磨损系数小于0.5,因此,进一步的降低了擦除放大,提高了存储设备的寿命。
S43、确定第三磨损系数与第一类型的存储单元的实际擦写次数的乘积,并将乘积和第二类型的存储单元的实际擦写次数的和确定为目标擦写次数。
S44、响应于目标擦写次数大于擦写次数阈值,关闭第一模式。
与第一实施例和第二实施例相同部分不在赘述。
在一些实施例中,还可以在采用第一擦除起始电压和第一编程起始电压的同时,还可以采用第一擦除态阈值电压和第一编程态阈值电压,使得所对应的磨损系数进一步减小,进而进一步降低了擦除放大,提高了存储设备的寿命。
本实施例中,通过降低擦除起始电压和/或编程起始电压,使得电子隧穿量降低,相应的第三磨损系数也小于第一磨损系数,进一步的降低了擦除放大,提高了存储设备的寿命。
为了进一步降低擦除放大,还可以依据擦除步进值和编程步进值进行磨损系数的设定,进而降低擦除放大。
参阅图9,图9是本申请中存储设备的控制方法第五实施例的流程示意图。
如图9所示,包括以下步骤:
S51、响应于主机端发送的待写入数据,按照第一模式,以第一擦除步进值和/或第一编程步进值将待写入数据写入存储单元;其中,第一擦除步进值小于第一磨损系数对应的第二擦除步进值,第一编程步进值小于第一磨损系数对应的第二编程步进值。
其中,在编程态和擦除态的转换过程中,需要多次脉冲;在确定第一磨损系数时,有对应的第二擦除态阈值电压、第二编程态阈值电压、第二擦除起始电压、第二编程起始电压、第二擦除步进值和第二编程步进值,第二擦除步进值为第一磨损系数所对应的由编程态转为擦除态的相邻脉冲之间的电压差值,第二编程步进值为第一磨损系数所对应的由擦除态转为编程态的相邻脉冲之间的电压差值。
退化速度取决与电子隧穿速率,擦除步进值和编程步进值较高时,电子隧穿量高,对存储单元造成的损失也较高;较低的擦除步进值和/或编程步进值,可以降低存储单元隧穿氧化层退化速度。
S52、获取第四磨损系数,其中,第四磨损系数由第一擦除步进值和/或第一编程步进值所确定,其中,第四磨损系数小于第一磨损系数。
其中,擦除步进值与磨损系数为正相关性,编程步进值与磨损系数为正相关性;第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;第一磨损系数为小于1的正数。
因此,给一个小于第二擦除步进值的第一擦除步进值和/或一个小于第二编程步进值的第一编程步进值,可以达到更低的电子隧穿量的目标,使得第一擦除步进值和/或第一编程步进值对应的第四磨损系数小于第一磨损系数,也即第四磨损系数小于0.5,因此,进一步的降低了擦除放大,提高了存储设备的寿命。
S53、确定第四磨损系数与第一类型的存储单元的实际擦写次数的乘积,并将乘积和第二类型的存储单元的实际擦写次数的和确定为目标擦写次数。
S54、响应于目标擦写次数大于擦写次数阈值,关闭第一模式。
与第一实施例和第二实施例相同部分不在赘述。
在一些实施例中,还可以在采用第一擦除步进值和第一编程步进值的同时,采用第一擦除态阈值电压和第一编程态阈值电压,使得所对应的磨损系数进一步减小,进而进一步降低了擦除放大,提高了存储设备的寿命。
另一些实施例中,还可以在采用第一擦除步进值和第一编程步进值的同时,采用第一擦除起始电压和第一编程起始电压,使得所对应的磨损系数进一步减小,进而进一步降低了擦除放大,提高了存储设备的寿命。
再一些实施例中,还可以在采用第一擦除步进值和第一编程步进值的同时,采用第一擦除起始电压、第一编程起始电压、第一擦除态阈值电压和第一编程态阈值电压,使得所对应的磨损系数进一步减小,进而进一步降低了擦除放大,提高了存储设备的寿命。
在本实施例中,通过降低擦除步进值和/或编程步进值,使得电子隧穿量降低,相应的第四磨损系数也小于第一磨损系数,进一步的降低了擦除放大,提高了存储设备的寿命。
为了表示整个写入的流程,以图10进行表示。
图10是本申请中将待写入数据写入存储单元的原理流程图。
如图10所示,设定目标擦写次数为n,存储设备的总擦写次数为N,第一类型的存储单元的擦写次数为k,第二类型的存储单元的擦写次数为m,磨损系数为a;则开始写入数据时,Cycle n=0,SLC cycle k=0,TLC cycle m=0,对存储设备的全盘写入数据一次,若采用第一模式进行写入,即SLC模式进行写入,则k=K+1,m=m,目标擦写次数为:n=k*a+m,当n大于N时,存储单元对应的闪存块寿命耗尽,关闭WriteBooster功能,即关闭第一模式;若采用第二模式进行写入,则k=k,m=m+1,目标擦写次数为:n=k*a+m。
参阅图11,图11是本申请存储设备一实施例的结构示意图。
如图11所示,存储设备600包括处理器610和存储单元620。处理器610与存储单元620以及主机端耦接,在工作时执行指令,实现上述的存储设备的控制方法。
参阅图12,图12是本申请电子设备一实施例的结构示意图。
如图12所示,电子设备70中包括处理设备71和存储设备600,处理器与存储设备600耦接,在工作时执行指令,实现上述的存储设备的控制方法。
以上技术方案,提供一种存储设备的控制方法,响应于主机端发送的待写入数据,将待写入数据按照目标模式写入存储单元;其中,目标模式至少包括第一模式和/或第二模式,第一模式包括先以第一类型的存储单元进行存储,再将第一类型存储的单元存储的数据迁移至第二类型的存储单元;第二模式包括直接以第二类型的存储单元进行存储;其中,每一第一类型的存储单元的可存储数据量小于每一第二类型的存储单元的可存储数据量;按照目标模式统计目标擦写次数;其中,目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和;响应于目标擦写次数大于擦写次数阈值,关闭第一模式。即本申请中,通过包含有第一模式和/或第二模式的目标模式将待写入数据写入存储单元,获取相应的目标擦写次数,并设定目标擦写次数小于第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和,以降低擦除放大,即基于目标擦写次数进行写入方式的控制,在提升存储设备的写性能的同时,还能够有效降低擦除放大,延长存储设备的寿命。
在本申请所提供的几个实施方式中,应该理解到,所揭露的存储设备、电子设备和方法,可以通过其它的方式实现。例如,以上所描述的实施方式仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种存储设备的控制方法,其特征在于,包括:
响应于主机端发送的待写入数据,将所述待写入数据按照目标模式写入存储单元;其中,所述目标模式至少包括第一模式和/或第二模式,所述第一模式包括先以第一类型的存储单元进行存储,再将所述第一类型的存储单元存储的数据迁移至第二类型的存储单元;所述第二模式包括直接以第二类型的存储单元进行存储;其中,每一所述第一类型的存储单元的可存储数据量小于每一所述第二类型的存储单元的可存储数据量;
按照所述目标模式统计目标擦写次数;其中,所述目标擦写次数小于所述第一类型的存储单元的实际擦写次数和第二类型的存储单元的实际擦写次数之和;
响应于所述目标擦写次数大于擦写次数阈值,关闭所述第一模式。
2.根据权利要求1所述的控制方法,其特征在于,
所述按照所述目标模式统计目标擦写次数,包括:
获取第一磨损系数,其中,所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;其中,所述第一磨损系数为小于1的正数;
确定所述第一磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
3.根据权利要求2所述的控制方法,其特征在于,
所述第一磨损系数通过以下方式得到:
对所述第一类型的存储单元和所述第二类型的存储单元进行相同次的擦写,得到所述第一类型的存储单元对应的第一错误比特数和所述第二类型的存储单元对应的第二错误比特数;
根据所述第一错误比特数和所述第二错误比特数确定出所述第一磨损系数。
4.根据权利要求1所述的控制方法,其特征在于,
所述将所述待写入数据按照目标模式写入存储单元,包括:
按照第一模式,以第一擦除态阈值电压和/或第一编程态阈值电压将所述待写入数据写入存储单元;其中,所述第一擦除态阈值电压大于第一磨损系数对应的第二擦除态阈值电压,所述第一编程态阈值电压小于所述第一磨损系数对应的第二编程态阈值电压;
所述按照所述目标模式统计目标擦写次数,包括:
获取第二磨损系数,其中,所述第二磨损系数由所述第一擦除态阈值电压和/或所述第一编程态阈值电压所确定;其中,所述第二磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;
确定所述第二磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
5.根据权利要求4所述的控制方法,其特征在于,
所述第一擦除态阈值电压比所述第二擦除态阈值电压高0.2~0.3V,所述第一编程态阈值电压比所述第二编程态阈值电压低0.2~0.3V。
6.根据权利要求1所述的控制方法,其特征在于,
所述将所述待写入数据按照目标模式写入存储单元,包括:
按照第一模式,以第一擦除起始电压和/或第一编程起始电压为基础,将所述待写入数据写入存储单元;其中,所述第一擦除起始电压小于第一磨损系数对应的第二擦除起始电压,所述第一编程起始电压小于所述第一磨损系数对应的第二编程起始电压;
所述按照所述目标模式统计目标擦写次数,包括:
获取第三磨损系数,其中,所述第三磨损系数由所述第一擦除起始电压和/或所述第一编程起始电压所确定;其中,所述第三磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;
确定所述第三磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
7.根据权利要求1所述的控制方法,其特征在于,
所述将所述待写入数据按照目标模式写入存储单元,包括:
按照第一模式,以第一擦除步进值和/或第一编程步进值将所述待写入数据写入存储单元;其中,所述第一擦除步进值小于第一磨损系数对应的第二擦除步进值,所述第一编程步进值小于所述第一磨损系数对应的第二编程步进值;
所述按照所述目标模式统计目标擦写次数,包括:
获取第四磨损系数,其中,所述第四磨损系数由所述第一擦除步进值和/或所述第一编程步进值所确定;其中,所述第四磨损系数小于第一磨损系数;所述第一磨损系数由第一类型的存储单元对应的第一错误比特数和第二类型的存储单元对应的第二错误比特数所确定;所述第一磨损系数为小于1的正数;
确定所述第四磨损系数与所述第一类型的存储单元的实际擦写次数的乘积,并将所述乘积和所述第二类型的存储单元的实际擦写次数的和确定为所述目标擦写次数。
8.根据权利要求1所述的控制方法,其特征在于,
所述将所述待写入数据按照目标模式写入存储单元,包括:
获取所述存储设备的可用空间,其中,所述存储设备包括多个存储单元;
响应于所述存储设备的可用空间大于等于预设空间,将所述待写入数据按照所述第一模式写入所述存储设备;或,
响应于所述存储设备的可用空间小于所述预设空间,将所述待写入数据按照所述第二模式写入所述存储设备。
9.一种存储设备,其特征在于,所述存储设备包括处理器和存储单元,所述处理器与所述存储单元以及主机端耦接,在工作时执行指令,实现权利要求1至8任一项所述的控制方法。
10.一种电子设备,其特征在于,包括处理设备和存储设备,所述处理设备与所述存储设备耦接,在工作时执行指令,实现权利要求1至8任一项所述的控制方法。
CN202311456710.0A 2023-11-02 2023-11-02 一种存储设备的控制方法、存储设备及电子设备 Active CN119937896B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311456710.0A CN119937896B (zh) 2023-11-02 2023-11-02 一种存储设备的控制方法、存储设备及电子设备
PCT/CN2024/096474 WO2025091893A1 (zh) 2023-11-02 2024-05-30 一种存储设备的控制方法、存储设备及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311456710.0A CN119937896B (zh) 2023-11-02 2023-11-02 一种存储设备的控制方法、存储设备及电子设备

Publications (2)

Publication Number Publication Date
CN119937896A CN119937896A (zh) 2025-05-06
CN119937896B true CN119937896B (zh) 2026-01-09

Family

ID=95533943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311456710.0A Active CN119937896B (zh) 2023-11-02 2023-11-02 一种存储设备的控制方法、存储设备及电子设备

Country Status (2)

Country Link
CN (1) CN119937896B (zh)
WO (1) WO2025091893A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119108A (zh) * 2018-08-15 2019-01-01 杭州阿姆科技有限公司 一种提高Nand寿命的方法
CN110211622A (zh) * 2019-06-14 2019-09-06 山东大学 提高多值nand闪存存储器数据存储总量的数据擦写方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055691A (ja) * 1996-08-08 1998-02-24 Ricoh Co Ltd 不揮発性半導体メモリ
TWI479489B (zh) * 2012-08-13 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI681295B (zh) * 2017-07-07 2020-01-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN115857790A (zh) * 2021-09-23 2023-03-28 华为技术有限公司 一种存储设备、数据存储方法及存储系统
CN114327269B (zh) * 2021-12-27 2025-10-14 歌尔科技有限公司 一种数据擦除模式设置方法、系统、电子设备及存储介质
CN116931815A (zh) * 2022-04-07 2023-10-24 上海江波龙数字技术有限公司 数据存储方法、存储装置及计算机可读存储装置
CN115237344A (zh) * 2022-07-14 2022-10-25 Oppo广东移动通信有限公司 数据存储方法、装置、电子设备以及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119108A (zh) * 2018-08-15 2019-01-01 杭州阿姆科技有限公司 一种提高Nand寿命的方法
CN110211622A (zh) * 2019-06-14 2019-09-06 山东大学 提高多值nand闪存存储器数据存储总量的数据擦写方法

Also Published As

Publication number Publication date
CN119937896A (zh) 2025-05-06
WO2025091893A1 (zh) 2025-05-08

Similar Documents

Publication Publication Date Title
KR101454817B1 (ko) 반도체 메모리 장치 및 그것의 마모도 관리 방법
US8356152B2 (en) Initiative wear leveling for non-volatile memory
KR101548175B1 (ko) 싱글 레벨 메모리 셀 블락과 멀티 레벨 메모리 셀 블락을 포함하는 불휘발성 메모리 장치의 마모 레벨링 방법
CN107368429B (zh) 数据储存装置、内存控制器及其数据管理方法与数据区块管理方法
JP5418808B2 (ja) 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置
TWI474335B (zh) 增加記憶體的複數區塊的生命週期的系統、方法及電腦程式產品
US7876616B2 (en) System and method for wear leveling utilizing a relative wear counter
CN101271730B (zh) 具混合密度存储器的存储器系统及其抹除、文件配置管理方法
KR101516577B1 (ko) 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US5930167A (en) Multi-state non-volatile flash memory capable of being its own two state write cache
US8656256B2 (en) Apparatus and method for multi-mode operation of a flash memory device
US20190102083A1 (en) Multi-level cell solid state device and method for storing data to provide cascaded data path performance
US20100017555A1 (en) Memory storage device and control method thereof
US20080181018A1 (en) Memory system and control method thereof
CN110851079B (zh) 一种自适应的存储设备损耗均衡方法及系统
TW201013674A (en) NAND memory
CN103425599A (zh) 数据储存装置和快闪存储器的区块管理方法
US8549214B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
JP2010040165A (ja) メモリ装置
Luojie et al. An improved analytic expression for write amplification in NAND flash
US20080212368A1 (en) Data verification method and semiconductor memory
TWI606336B (zh) 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法
CN113392036B (zh) 固态存储器及其数据写入方法、装置
US11249920B2 (en) Non-volatile memory device using efficient page collection mapping in association with cache and method of operating the same
JP2008276832A (ja) 半導体記憶装置およびその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant