[go: up one dir, main page]

CN108257872A - 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET - Google Patents

一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET Download PDF

Info

Publication number
CN108257872A
CN108257872A CN201810031538.7A CN201810031538A CN108257872A CN 108257872 A CN108257872 A CN 108257872A CN 201810031538 A CN201810031538 A CN 201810031538A CN 108257872 A CN108257872 A CN 108257872A
Authority
CN
China
Prior art keywords
ion implantation
sic
layer
type ion
implantation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810031538.7A
Other languages
English (en)
Inventor
何志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Pin Jie Electronic Technology Co Ltd
Original Assignee
Beijing Pin Jie Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Pin Jie Electronic Technology Co Ltd filed Critical Beijing Pin Jie Electronic Technology Co Ltd
Priority to CN201810031538.7A priority Critical patent/CN108257872A/zh
Publication of CN108257872A publication Critical patent/CN108257872A/zh
Priority to PCT/CN2018/115873 priority patent/WO2019137093A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种SiC基DI‑MOSFET的制备方法及SiC基DI‑MOSFET，该SiC基DI‑MOSFET，包括：一SiC外延基片；形成于SiC外延层(2)表面的两p型离子注入区(3)和两n型离子注入区(4)，且每一n型离子注入区(4)位于一p型离子注入区(3)内；一氧化层(6)，两p型离子注入区(3)之间的氧化层(6)厚度大于其余区域的氧化层(6)厚度；一栅极(7)，覆盖于氧化层(6)的表面；一介质层(8)，该介质层(8)将栅极(7)包覆，且介质层(8)的两侧各设置有一源级接触孔；一源级金属层(9)，覆盖于两源级接触孔和介质层(8)的表面；一漏极金属层(10)，覆盖于SiC衬底(1)的背面，且二者的接触为欧姆接触。所述DI‑MOSFET能够降低器件的栅漏电容。

Description

一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
技术领域
本发明属于半导体器件领域，尤其是涉及一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET。
背景技术
碳化硅(Silicon Carbide,SiC)是一种优异的宽禁带半导体材料，具有高临界击穿电场强度、高饱和电子迁移率、高热导率等优点。基于SiC制备的电力电子器件，可以实现较同等电气级别的硅基器件更高的转换效率、更高的工作频率以及更低的功率损耗。SiC基的开关器件主要为DI-MOSFET(Double Implanted Metal Oxide Semiconductor FieldEffect Transistor)，这种器件主要通过两次离子注入形成p型掺杂区和n型掺杂区并高温退火激活杂质。然后，在SiC表面通过热氧形成栅氧层，在其上淀积多晶硅形成栅极并淀积介质层将栅极隔离。最后，淀积源级金属和漏极金属并退火制备源电极、漏电极。由于栅极与SiC外延层只通过薄薄的一层栅氧层隔开，栅漏电容偏大，从而限制了器件的开关速度，同时增加了器件的开关损耗。
如何降低SiC基DI-MOSFET的栅漏电容进而提高其开关速度已经成为本领域技术人员亟待解决的技术难题。
发明内容
本发明要解决的第一个技术问题是提供一种SiC基DI-MOSFET的制备方法。
本发明要解决的第二个技术问题是提供一种SiC基DI-MOSFET。
为解决上述第一个技术问题，发明采用如下的技术方案：
本发明提供一种SiC基DI-MOSFET的制备方法，包括如下步骤：
S1：选取在SiC衬底正面外延生长一SiC外延层后得到的SiC外延基片；
S2：利用光刻掩膜向SiC外延层表面的部分区域注入p型离子，形成两p型离子注入区；然后利用光刻掩膜向每一p型离子注入区表面的部分区域注入n型离子，在每一p型离子注入区形成一n型离子注入区；再通过一次退火激活注入的p型离子和n型离子；
S3：利用光刻掩膜向位于两p型离子注入区之间的SiC外延层表面的部分区域注入氧离子，形成氧离子注入区；
S4：进行高温热氧化处理，在SiC外延层的表面形成一氧化层，且氧离子注入区的氧化层厚度大于SiC外延层表面其余区域的氧化层厚度；
S5：在氧化层表面沉积一多晶硅层，然后利用光刻掩膜将氧离子注入区两侧的部分多晶硅层刻蚀去除，形成栅极；
S6：在栅极上沉积一介质层，使得介质层将栅极包覆，然后利用光刻掩膜将两p型离子注入区表面的介质层和氧化层均刻蚀去除，在介质层的每一侧形成一源级接触孔，且每一源级接触孔的底部为p型离子注入区和n型离子注入区表面裸露的部分区域；
S7：在两源级接触孔和介质层的表面沉积一源级金属层，在SiC衬底的背面沉积一漏极金属层，然后通过二次退火使得源级金属层与源级接触孔底部的p型离子注入区和n型离子注入区均形成欧姆接触，且漏极金属层与SiC衬底的背面形成欧姆接触。
优选地，所述步骤S3中，所述氧离子注入区的氧离子的注入深度为30nm至1000nm。
优选地，所述步骤S3中，所述氧离子注入区的氧离子的注入浓度为1x1018cm-3至1x1022cm-3。
优选地，所述一次退火的温度为1500℃至1900℃。
优选地，上述步骤S4中，所述高温热氧化处理的温度为600℃至2000℃。
优选地，所述二次退火的温度为800℃至1200℃。为解决上述第二个技术问题，本发明提供一种SiC基DI-MOSFET，该SiC基DI-MOSFET采用上述制备方法制得，其包括：
一SiC外延基片，该SiC外延基片包括SiC衬底和在SiC衬底正面外延生长的一SiC外延层；
形成于SiC外延层表面的两p型离子注入区和两n型离子注入区，且每一n型离子注入区位于一p型离子注入区内；
一氧化层，该氧化层覆盖两p型离子注入区之间的SiC外延层，并覆盖每一p型离子注入区和每一n型离子注入区的部分区域，且两p型离子注入区之间的氧化层厚度大于其余区域的氧化层厚度；
一栅极，覆盖于氧化层的表面；
一介质层，该介质层将栅极包覆，且介质层的两侧各设置有一源级接触孔；
一源级金属层，覆盖于两源级接触孔和介质层的表面，且源级金属层与每一源级接触孔底部的p型离子注入区和n型离子注入区的接触均为欧姆接触；
一漏极金属层，覆盖于SiC衬底的背面，且漏极金属层与SiC衬底的背面的接触为欧姆接触。
本发明所记载的任何范围包括端值以及端值之间的任何数值以及端值或者端值之间的任意数值所构成的任意子范围。
如无特殊说明，本发明中的各原料均可通过市售购买获得，本发明中所用的设备可采用所属领域中的常规设备或参照所属领域的现有技术进行。
与现有技术相比较，本发明具有如下有益效果：
1)本发明的SiC基DI-MOSFET的制备方法，通过氧离子注入和高温热氧化形成氧化层，且氧离子注入区的氧化层厚度大于其余区域的氧化层厚度，即增大了栅极与两p型离子注入区之间的SiC外延层之间的氧化层厚度，从而降低了DI-MOSFET器件的栅漏电容，进而进一步提高器件的工作频率，降低器件的动态损耗。
2)本发明的SiC基DI-MOSFET，通过增大了栅极与两p型离子注入区之间的SiC外延层之间的氧化层厚度，从而降低了DI-MOSFET器件的栅漏电容，进而进一步提高器件的工作频率，降低器件的动态损耗。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明
图1为本发明实施例提供的SiC基DI-MOSFET的制备方法的流程图；
图2-图8为本发明实施例提供的SiC基DI-MOSFET的制备方法的步骤示意图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
实施例1
本实施例提供一种SiC基DI-MOSFET的制备方法，如图1所示，该制备方法包括如下步骤：
S1：选取在SiC衬底1正面外延生长一SiC外延层2后得到的SiC外延基片，如图2所示；
S2：利用光刻掩膜向SiC外延层2表面的部分区域注入p型离子，形成两p型离子注入区3；然后利用光刻掩膜向每一p型离子注入区3表面的部分区域注入n型离子，在每一p型离子注入区3形成一n型离子注入区4；再通过一次退火激活注入的p型离子和n型离子，如图3所示；
S3：利用光刻掩膜向位于两p型离子注入区3之间的SiC外延层2表面的部分区域注入氧离子，形成氧离子注入区5，如图4所示；
S4：进行高温热氧化处理，在SiC外延层2(包括p型离子注入区3、n型离子注入区4和氧离子注入区5)的表面形成一氧化层6，且氧离子注入区5的氧化层6厚度大于SiC外延层2表面其余区域的氧化层6厚度，如图5所示；
S5：在氧化层6表面沉积一多晶硅层，然后利用光刻掩膜将氧离子注入区5两侧的部分多晶硅层刻蚀去除，形成栅极7，如图6所示；
S6：在栅极7上沉积一介质层8，使得介质层8将栅极7包覆，然后利用光刻掩膜将两p型离子注入区3表面的介质层8和氧化层6均刻蚀去除，在介质层8的每一侧形成一源级接触孔，且每一源级接触孔的底部为p型离子注入区3和n型离子注入区4表面裸露的部分区域，如图7所示；
S7：在两源级接触孔和介质层8的表面沉积一源级金属层9，在SiC衬底1的背面沉积一漏极金属层10，然后通过二次退火使得源级金属层9与每一源级接触孔底部的p型离子注入区3和n型离子注入区4均形成欧姆接触，且漏极金属层10与SiC衬底1的背面形成欧姆接触，如图8所示。
上述步骤S3中，氧离子注入区5的氧离子的注入深度为30nm至1000nm，氧离子注入区5的氧离子的注入浓度为1x1018cm-3至1x1022cm-3。
上述步骤S4中，高温热氧化处理的温度为600℃至2000℃。
上述步骤S2中，一次退火的温度为1500℃至1900℃。
上述步骤S7中，二次退火的温度为800℃至1200℃。
上述光刻掩膜指芯片加工技术中由光刻工艺形成的掩膜，其可以是用于离子注入过程的遮挡材料，也可以是用于刻蚀工艺中的掩蔽材料。上述光刻掩膜的材质可能是光刻胶，也可能是其他材料，比如介质、金属等。
本实施例还提供一种SiC基DI-MOSFET，该SiC基DI-MOSFET采用上述制备方法制得，其包括：
一SiC外延基片，该SiC外延基片包括SiC衬底1和在SiC衬底1正面外延生长的一SiC外延层2；
形成于SiC外延层2表面的两p型离子注入区3和两n型离子注入区4，且每一n型离子注入区4位于一p型离子注入区3内；
一氧化层6，该氧化层6覆盖两p型离子注入区3之间的SiC外延层2，并覆盖每一p型离子注入区3和每一n型离子注入区4的部分区域，且两p型离子注入区3之间的氧化层6厚度大于其余区域的氧化层6厚度；
一栅极7，覆盖于氧化层6的表面；
一介质层8，该介质层8将栅极7包覆，且介质层8的两侧各设置有一源级接触孔；
一源级金属层9，覆盖于两源级接触孔和介质层8的表面，且源级金属层9与每一源级接触孔底部的p型离子注入区3和n型离子注入区4的接触均为欧姆接触；
一漏极金属层10，覆盖于SiC衬底1的背面，且漏极金属层10与SiC衬底1的背面的接触为欧姆接触。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (7)

1.一种SiC基DI-MOSFET的制备方法，其特征在于，包括如下步骤：
S1：选取在SiC衬底(1)正面外延生长一SiC外延层(2)后得到的SiC外延基片；
S2：利用光刻掩膜向SiC外延层(2)表面的部分区域注入p型离子，形成两p型离子注入区(3)；然后利用光刻掩膜向每一p型离子注入区(3)表面的部分区域注入n型离子，在每一p型离子注入区(3)形成一n型离子注入区(4)；再通过一次退火激活注入的p型离子和n型离子；
S3：利用光刻掩膜向位于两p型离子注入区(3之间的SiC外延层(2)表面的部分区域注入氧离子，形成氧离子注入区(5)；
S4：进行高温热氧化处理，在SiC外延层(2)的表面形成一氧化层(6)，且氧离子注入区(5)的氧化层(6)厚度大于SiC外延层(2)表面其余区域的氧化层(6)厚度；
S5：在氧化层(6)表面沉积一多晶硅层，然后利用光刻掩膜将氧离子注入区(5)两侧的部分多晶硅层刻蚀去除，形成栅极(7)；
S6：在栅极(7)上沉积一介质层(8)，使得介质层(8)将栅极(7)包覆，然后利用光刻掩膜将两p型离子注入区(3)表面的介质层(8)和氧化层(6)均刻蚀去除，在介质层(8)的每一侧形成一源级接触孔，且每一源级接触孔的底部为p型离子注入区(3)和n型离子注入区(4)表面裸露的部分区域；
S7：在两源级接触孔和介质层(8)的表面沉积一源级金属层(9)，在SiC衬底(1)的背面沉积一漏极金属层(10)，然后通过二次退火使得源级金属层(9)与源级接触孔底部的p型离子注入区(3)和n型离子注入区(4)均形成欧姆接触，且漏极金属层(10)与SiC衬底(1)的背面形成欧姆接触。
2.根据权利要求1所述的SiC基DI-MOSFET的制备方法，其特征在于，所述步骤S3中，所述氧离子注入区(5)的氧离子的注入深度为30nm至1000nm。
3.根据权利要求1所述的SiC基DI-MOSFET的制备方法，其特征在于，所述步骤S3中，所述氧离子注入区(5)的氧离子的注入浓度为1x1018cm-3至1x1022cm-3。
4.根据权利要求1所述的SiC基DI-MOSFET的制备方法，其特征在于，所述一次退火的温度为1500℃至1900℃。
5.根据权利要求1所述的SiC基DI-MOSFET的制备方法，其特征在于，上述步骤S4中，所述高温热氧化处理的温度为600℃至2000℃。
6.根据权利要求1所述的SiC基DI-MOSFET的制备方法，其特征在于，所述二次退火的温度为800℃至1200℃。
7.一种SiC基DI-MOSFET，该SiC基DI-MOSFET采用权利要求1-6任一项所述的制备方法制得，其特征在于，其包括：
一SiC外延基片，该SiC外延基片包括SiC衬底(1)和在SiC衬底(1)正面外延生长的一SiC外延层(2)；
形成于SiC外延层(2)表面的两p型离子注入区(3)和两n型离子注入区(4)，且每一n型离子注入区(4)位于一p型离子注入区(3)内；
一氧化层(6)，该氧化层(6)覆盖两p型离子注入区(3)之间的SiC外延层(2)，并覆盖每一p型离子注入区(3)和每一n型离子注入区(4)的部分区域，且两p型离子注入区(3)之间的氧化层(6)厚度大于其余区域的氧化层(6)厚度；
一栅极(7)，覆盖于氧化层(6)的表面；
一介质层(8)，该介质层(8)将栅极(7)包覆，且介质层(8)的两侧各设置有一源级接触孔；
一源级金属层(9)，覆盖于两源级接触孔和介质层(8)的表面，且源级金属层(9)与每一源级接触孔底部的p型离子注入区(3)和n型离子注入区(4)的接触均为欧姆接触；
一漏极金属层(10)，覆盖于SiC衬底(1)的背面，且漏极金属层(10)与SiC衬底(1)的背面的接触为欧姆接触。
CN201810031538.7A 2018-01-12 2018-01-12 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET Pending CN108257872A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810031538.7A CN108257872A (zh) 2018-01-12 2018-01-12 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
PCT/CN2018/115873 WO2019137093A1 (zh) 2018-01-12 2018-11-16 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810031538.7A CN108257872A (zh) 2018-01-12 2018-01-12 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET

Publications (1)

Publication Number Publication Date
CN108257872A true CN108257872A (zh) 2018-07-06

Family

ID=62726506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810031538.7A Pending CN108257872A (zh) 2018-01-12 2018-01-12 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET

Country Status (2)

Country Link
CN (1) CN108257872A (zh)
WO (1) WO2019137093A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019137093A1 (zh) * 2018-01-12 2019-07-18 重庆伟特森电子科技有限公司 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法
CN113013245A (zh) * 2019-12-20 2021-06-22 上海新微技术研发中心有限公司 碳化硅半导体器件
CN113410132A (zh) * 2020-03-16 2021-09-17 全球能源互联网研究院有限公司 一种碳化硅moseft栅氧结构及其制备方法
CN115458584A (zh) * 2022-09-15 2022-12-09 深圳市森国科科技股份有限公司 SiC MOSFET器件结构
CN119815877A (zh) * 2024-11-28 2025-04-11 珠海格力电器股份有限公司 一种金属氧化物半导体场效应管及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115842056A (zh) * 2022-10-14 2023-03-24 西安电子科技大学 一种集成HJD的SiC DMOSFET器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998019344A1 (en) * 1996-10-25 1998-05-07 Siliconix Incorporated Threshold adjust in vertical dmos transistor
JP2000100747A (ja) * 1998-09-18 2000-04-07 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
CN103168361A (zh) * 2010-07-26 2013-06-19 住友电气工业株式会社 半导体器件
CN104737292A (zh) * 2012-11-28 2015-06-24 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN105161540A (zh) * 2015-09-15 2015-12-16 电子科技大学 一种具有低米勒电容的vdmos器件结构及其制备方法
CN106384747A (zh) * 2016-11-25 2017-02-08 东莞市联洲知识产权运营管理有限公司 一种场效应管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257872A (zh) * 2018-01-12 2018-07-06 北京品捷电子科技有限公司 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998019344A1 (en) * 1996-10-25 1998-05-07 Siliconix Incorporated Threshold adjust in vertical dmos transistor
JP2000100747A (ja) * 1998-09-18 2000-04-07 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
CN103168361A (zh) * 2010-07-26 2013-06-19 住友电气工业株式会社 半导体器件
CN104737292A (zh) * 2012-11-28 2015-06-24 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN105161540A (zh) * 2015-09-15 2015-12-16 电子科技大学 一种具有低米勒电容的vdmos器件结构及其制备方法
CN106384747A (zh) * 2016-11-25 2017-02-08 东莞市联洲知识产权运营管理有限公司 一种场效应管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019137093A1 (zh) * 2018-01-12 2019-07-18 重庆伟特森电子科技有限公司 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN113013245A (zh) * 2019-12-20 2021-06-22 上海新微技术研发中心有限公司 碳化硅半导体器件
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法
CN113410132A (zh) * 2020-03-16 2021-09-17 全球能源互联网研究院有限公司 一种碳化硅moseft栅氧结构及其制备方法
CN115458584A (zh) * 2022-09-15 2022-12-09 深圳市森国科科技股份有限公司 SiC MOSFET器件结构
CN115458584B (zh) * 2022-09-15 2025-01-28 深圳市森国科科技股份有限公司 SiC MOSFET器件结构
CN119815877A (zh) * 2024-11-28 2025-04-11 珠海格力电器股份有限公司 一种金属氧化物半导体场效应管及其制备方法

Also Published As

Publication number Publication date
WO2019137093A1 (zh) 2019-07-18

Similar Documents

Publication Publication Date Title
CN108257872A (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN103477439B (zh) 半导体装置及其制造方法
CN104241338B (zh) 一种SiC金属氧化物半导体晶体管及其制作方法
CN113571584B (zh) 一种SiC MOSFET器件及其制备方法
CN101383287A (zh) 一种垂直双扩散金属氧化物半导体器件的制造方法
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
CN101887854A (zh) 碳化硅半导体装置的制造方法
CN107785438A (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN107093623B (zh) 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN103890922A (zh) 制造半导体器件的方法
CN106611776A (zh) 一种n型碳化硅肖特基二极管结构
TWI566410B (zh) 半導體元件、終端結構及其製造方法
CN115377200A (zh) 一种半导体器件及其制备方法
CN116705616B (zh) 一种氧化镓增强型器件及其制作方法
CN114743881A (zh) 氧化镓垂直场效应晶体管制备方法及场效应晶体管
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
CN115000154A (zh) 一种l型垂直源极的碳化硅mosfet器件及其制作方法
CN107681001A (zh) 一种碳化硅开关器件及制作方法
CN106684146A (zh) 一种栅自对准型碳化硅mosfet及其制备方法
CN105097545A (zh) 一种沟槽型vdmos器件及其制造方法
CN104934469A (zh) 一种igbt终端结构及其制造方法
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180706

RJ01 Rejection of invention patent application after publication