CN119147866A - 一种mcu引脚复用功能测试方法及装置 - Google Patents
一种mcu引脚复用功能测试方法及装置 Download PDFInfo
- Publication number
- CN119147866A CN119147866A CN202411415316.7A CN202411415316A CN119147866A CN 119147866 A CN119147866 A CN 119147866A CN 202411415316 A CN202411415316 A CN 202411415316A CN 119147866 A CN119147866 A CN 119147866A
- Authority
- CN
- China
- Prior art keywords
- pin
- pins
- multiplexing function
- test
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 6
- 238000012360 testing method Methods 0.000 claims abstract description 81
- 230000006870 function Effects 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000004590 computer program Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 1
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种MCU引脚复用功能测试方法，所述方法包括：将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；在测试工作模式下，对每一取出的引脚对进行测试。本发明实施例提供的一种单据自动转换方法、电子设备至少具有以下有益效果：可以在微控制器不接外围器件的情况下，测试各个引脚是否达到了预期的复用功能，大大提高测试效率。
Description
技术领域
本发明涉及电子电路技术领域，具体地，涉及一种MCU引脚复用功能测试方法及装置。
背景技术
MCU(Micro Controller Unit，微控制器单元)，又称“单片微型计算机”，MCU将中央处理器(CPU)、内存(RAM)、输入/输出界面(I/O)等等全部整合在“一块IC”上面。
微控制器引脚众多，除电源、地、复位等特殊功能引脚外，其余引脚即可以作为通用输入输出引脚使用，又能复用成其他通信或控制功能，例如可以作为i2c通信引脚、定时器输入输出引脚、MCO输出引脚等。以MM32F0140的PA10为例，该引脚可以复用成以下功能：TIM17_BKIN、UART1_RX、TIM1_CH3、UART1_TX、I2C_SDA、TIM1_CH1、SPI2_SCK/I2S2_CK、CAN_TX。
以UART为例，TX、RX引脚可以是PA9和PA10，也可以是PA13和PA14，还可以是PB3和PB4，同样的I2C或者SPI等也有若干组引脚可以实现其通信功能。在开发的初始阶段往往是用其中一组做功能测试，但是测试如果覆盖不到其他组的引脚，就会造成其他组的引脚有可能漏掉对应的功能。
在测试引脚复用功能时，最直接的测试方法就是把每个引脚都分别配置成相应的功能，逐个测试。
还以MM32F0140的PA9、PA10为例，测试UART功能的时候外接电脑，看是否能与串口助手通信；测I2C的时候外接AT24C02存储芯片，看是否读写成功；
测SPI的时候外接W25Q128，看是否读写成功。这只是微控制器的一个引脚，其余若干引脚也这样测试，整个芯片测试下来费时又费力。
发明内容
本发明实施例的目的之一是提供一种MCU引脚复用功能测试方法及装置，通过简单实用的微控制器引脚功能复用的测试方法，与现有技术对引脚进行直接逐一测试方法相比，大大提高了测试效率。
为了解决上述技术问题，第一方面，本发明实施例提供了一种MCU引脚复用功能测试方法，所述方法包括：
将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
在测试工作模式下，对每一取出的引脚对进行测试。
优选的，所述对TX、RX引脚分别进行配置使其进入复用功能测试工作模式具体包括：
配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
配置RX引脚为推挽输出模式。
优选的，所述在测试工作模式下，对每一取出的引脚对进行测试具体包括：
使用TX引脚发送出的波形并进入EXTI中断；
在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
进一步的，在复用推挽输出模式下，发送数据途径P-MOS管和N-MOS管，最终输出到I/O端口；
在推挽输出模式下，输出数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。
第二方面，本发明实施例还提供了一种MCU引脚复用功能测试装置，所述装置包括：
引脚复用配置单元，用于将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
测试模式配置单元，用于从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
测试单元，用于在测试工作模式下，对每一取出的引脚对进行测试。
优选的，所述测试模式配置单元具体包括：
第一配置模块，用于配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
第二配置模块，用于配置RX引脚为配置RX引脚为推挽输出模式。
优选的，所述测试单元具体包括：
发送模块，用于使用TX引脚发送出的波形并进入EXTI中断；
中断模块，用于在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断模块，用于判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
进一步的，
在复用推挽输出模式下，发送数据途径P-MOS管和N-MOS管，最终输出到I/O端口；
在推挽输出模式下，输出数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。
另一方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如前所述的方法。
再一方面，本发明实施例还提供了一种电子设备，包括处理器和存储器，所述存储器用于存储计算机程序，所述计算机程序包括程序指令，所述处理器被配置用于调用所述程序指令，执行如前所述的方法。
与现有技术相比，本发明实施例提供的一种单据自动转换方法、电子设备至少具有以下有益效果：可以在微控制器不接外围器件的情况下，测试各个引脚是否达到了预期的复用功能，大大提高测试效率。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为本发明实施例一种MCU引脚复用功能测试方法的流程图；
图2为本发明实施例配置TX引脚为复用推挽输出的电路示意图；
图3为本发明实施配置TX引脚进入EXTI中断的电路示意图；
图4为本发明实施入EXTI中断模块的示意图；
图5为本发明实施例配置RX引脚为推挽输出的电路示意图；
图6为本发明实施例在中断种翻转RX引脚输出的电路示意图；
图7为本发明实施例一种MCU引脚复用功能测试装置的结构示意图；
图8为本发明实施例一种实现MCU引脚复用功能测试的电子设备结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
下面主要以一些具体的实施例为例，对本发明的技术方案的实施方式进行详述。
如图1所示，为了实现本发明的发明目的，本发明实施例提供的一种MCU引脚复用功能测试方法，包括以下步骤：
S1、将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
S2、从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
S3、在测试工作模式下，对每一取出的引脚对进行测试。
优选的，所述对TX、RX引脚分别进行配置使其进入复用功能测试工作模式具体包括：
配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
配置RX引脚为推挽输出模式。
优选的，所述在测试工作模式下，对每一取出的引脚对进行测试具体包括：
使用TX引脚发送出的波形并进入EXTI中断；
在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
现有技术中，以MCU的若干UART功能模块中的UART1为例，UART1的若干通信引脚以PA9(TX)，PA10(RX)和PC4(TX)、PC5(RX)为例，这样4个引脚就会有4组接线方式与外部通信，即，(PA9、PA10)，(PA9、PC5)，(PC4、PA10)，(PC4、PC5)，每组都要与外部接串口进行通信，相当麻烦。下面以PA9、PA10为例介绍常规测试的配置过程。
1、配置UART基础功能。波特率、位宽、停止位、奇偶校验位、硬件控制流等。
2、配置PA9为复用推挽输出。
在复用推挽输出模式下，利用片上外设模块的复用功能来决定输出的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。这里要注意P-MOS管和N-MOS管，当设置输出的值为高电平的时候，P-MOS管处于开启状态，N-MOS管处于关闭状态，此时I/O端口的电平就由P-MOS管决定：高电平；当设置输出的值为低电平的时候，P-MOS管处于关闭状态，N-MOS管处于开启状态，此时I/O端口的电平就由N-MOS管决定：低电平。同时，I/O端口的电平也可以通过输入电路进行读取；注意，此时I/O端口的电平一定是输出的电平。
由于单纯的推挽电路是反向的，即低电平输入时PMOS导通，输出高电平；高电平输入时NMOS导通，输出低电平，可以向输入端加个反向器。
3、配置PA10为浮空输入。
浮空输入模式下，I/O端口的电平信号直接进入输入数据寄存器。
4、UART功能模块通过PA9发送数据到串口助手，串口助手接收数据后，通过PA10给MCU的UART功能模块发数据。
如果数据和预期一致，此组引脚测试结束，再测下一组。
如前所述，发明人发现，现有的测试方法成本较高，特别是测试有100个引脚或者144个引脚的微控制器的时候，引脚复用功能的这项测试就需要至少一个星期的工时。在微控制器设计的前期FPGA阶段，验证每个版本的bit文件都要重复一次。
而该发明实施例引脚的输入波形可以自己产生，而不需要外接激励，且引脚输入的具体波形根据其他引脚的输出而确定，I2C、SPI等测试也可以按照标准协议产生输出输入波形，成本小，效率高，可在10分钟内完成微控制器引脚的复用功能测试，通用性强，各个类型的微控制器都可以采用此方法。
以MM32F0140的UART1为例，初始化UART1后，使用UART功能模块发送一个字节的数据(如0x55)，这样UART1_TX(PA9)引脚上就会出现一串波形，只需要在UART1_RX(PA10)上得到同样的波形，硬件就能接收到数据。此时如果接收数据也是是0x55，则可知PA9复用UART1_TX功能正常，PA10复用UART1_RX功能也正常。
而要实现PA10与PA9的波形一致，需要同时配置PA9可以进入EXTI中断，在中断函数中，根据PA9的电平高低去翻转PA10的引脚。此步骤是该发明实施例的关键。
1、以如图2所示为例，配置PA9为复用推挽输出，让UART1发送数据到PA9引脚上；
在复用推挽输出模式下，利用片上外设模块的复用功能来决定输出的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。这里要注意P-MOS管和N-MOS管，当设置输出的值为高电平的时候，P-MOS管处于开启状态，N-MOS管处于关闭状态，此时I/O端口的电平就由P-MOS管决定：高电平；当设置输出的值为低电平的时候，P-MOS管处于关闭状态，N-MOS管处于开启状态，此时I/O端口的电平就由N-MOS管决定：低电平。同时，I/O端口的电平也可以通过输入电路进行读取；注意，此时I/O端口的电平一定是输出的电平。
由于单纯的推挽电路是反向的，即低电平输入时PMOS导通，输出高电平；高电平输入时NMOS导通，输出低电平，可以向输入端加个反向器。
2、如图3所示，配置PA9可以进入EXTI中断；
EXTI(External interrupt/event controller)为外部中断/事件控制器，管理了控制器的20个中断/事件线。每个中断/事件线都对应有一个边沿检测器，可以实现输入信号的上升沿检测和下降沿的检测。EXTI可以实现对每个中断/事件线进行单独配置，可以单独配置为中断或者事件，以及触发事件的属性。
EXTI可分为两大部分功能，一个是产生中断，另一个是产生事件，这两个功能从硬件上就有所不同。
首先看图4中上面一根虚线指示的电路流程。它是一个产生中断的线路，最终信号流入到NVIC控制器内。再看下面一根虚线指示的电路流程。它是一个产生事件的线路，最终输出一个脉冲信号。
输入线可以理解为某个IO引脚，IO引脚有变化，可以使用EXTI这个功能模块产生一个中断或者一个事件。本发明的一个关键之处即使用EXTI产生中断，然后在中断中做适当操作。
3、如图5所示，配置PA10为推挽输出。
在推挽输出模式下，设置输出位设置/清除寄存器或数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。这里要注意的是，P-MOS管和N-MOS管，当设置输出的值为高电平的时候，P-MOS管处于开启状态，N-MOS管处于关闭状态，此时I/O端口的电平就由P-MOS管决定：高电平；当设置输出的值为低电平的时候，P-MOS管处于关闭状态，N-MOS管处于开启状态，此时I/O端口的电平就由N-MOS管决定：低电平。同时，I/O端口的电平也可以通过输入电路进行读取；注意，此时I/O端口的电平一定是输出的电平。由于单纯的推挽电路是反向的，即低电平输入时PMOS导通，输出高电平；高电平输入时NMOS导通，输出低电平，可以向输入端加个反向器。
UART功能模块通过PA9发送数据，发送的数据会引起PA9引脚高低电平变化，从而进EXTI中断。
如图6所示，在EXTI中断里，读PA9的高低电平，然后翻转PA10，使PA10引脚上的波形与PA9输出的一致。
PA10输出的高低电平会被PA10引脚的本身的“复用功能输入”读取到，即使用UART1接收函数读出PA10的输入数据寄存器值，并判断与发送数据是否一致。
以上步骤，输入输出引脚不需要外接通信设备即可测试PA9与PA10的连通性，测试完成后开始下一轮。
在图2-图6中，保护二极管(IO引脚上下两边两个二极管)用于防止引脚外部过高、过低的电压输入。当引脚电压高于VDD时，上方的二极管导通；当引脚电压低于VSS时，下方的二极管导通，防止不正常电压引入芯片导致芯片烧毁。
P-MOS管和N-MOS管，由P-MOS管和N-MOS管组成的单元电路使得GPIO具有“推挽输出”和“开漏输出”的模式。
TTL肖特基触发器：信号经过触发器后，模拟信号转化为0和1的数字信号。但是，当GPIO引脚作为ADC采集电压的输入通道时，用其“模拟输入”功能，此时信号不再经过触发器进行TTL电平转换。
以上本发明实施例的引脚复用功能配置仅为举例，实际测试中，可以将TX引脚配置为开漏输出、推挽输出、复用开漏输出、复用推挽输出工作方式中的一种，同时配置TX引脚为产生EXTI中断触发引脚；
将RX引脚配置为推挽输出模式、模拟输入、浮空输入、下拉输入、上拉输入各种方式中的一种。
发明实施例引脚的输入波形可以自己产生，而不需要外接激励，且引脚输入的具体波形根据其他引脚的输出而确定，I2C、SPI等测试也可以按照标准协议产生输出输入波形，成本小，效率高，可在10分钟内完成微控制器引脚的复用功能测试，通用性强，各个类型的微控制器都可以采用此方法。
如图7所示，本发明实施例还提供了一种MCU引脚复用功能测试装置，所述装置包括：
引脚复用配置单元，用于将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
测试模式配置单元，用于从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
测试单元，用于在测试工作模式下，对每一取出的引脚对进行测试。
优选的，所述测试模式配置单元具体包括：
第一配置模块，用于配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
第二配置模块，用于配置RX引脚为配置RX引脚为推挽输出模式。
优选的，所述测试单元具体包括：
发送模块，用于使用TX引脚发送出的波形并进入EXTI中断；
中断模块，用于在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断模块，用于判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
进一步的，
在复用推挽输出模式下，发送数据途径P-MOS管和N-MOS管，最终输出到I/O端口；
在推挽输出模式下，输出数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。
在装置实施例中，其实施方式与方法的实施方式相同，这里不再一一赘述。
如图8所示，本申请实施例提供的一种电子设备，该电子设备1000包括处理器1001和存储器1002，处理器1001、存储器1002可以通过通信总线1003相互连接。通信总线1003可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。通信总线1003可以分为地址总线、数据总线、控制总线等。为便于表示，存储器1002用于存储计算机程序，计算机程序包括程序指令，处理器1001被配置用于调用程序指令，上述程序包括用于执行前述包含的方法中的部分或全部步骤。
处理器1001可以是通用中央处理器(CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制以上方案程序执行的集成电路。
存储器1002可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、只读光盘(CompactDisc Read-Only Memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线与处理器相连接。存储器也可以和处理器集成在一起。
该电子设备1000还可以包括通信模块1004和显示器1005。通信模块1004可以与光学追踪设备进行通信连接。通信模块1004可以是无线通信模块(比如，WiFi模块、蓝牙模块等)或者有线通信模块。
此外，该电子设备1000还可以包括通信接口(比如，USB接口、麦克风接口等)、天线等通用部件，在此不再详述。
本发明实施例还提供一种计算机可读存储介质，其中，该计算机可读存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任何一种MCU引脚复用功能测试方法的部分或全部步骤。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在申请明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。
所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(read-onlymemory，ROM)、随机存取存储器(random access memory，RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器、随机存取器、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种MCU引脚复用功能测试方法，其特征在于，所述方法包括：
将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
在测试工作模式下，对每一取出的引脚对进行测试。
2.如权利要求1所述的MCU引脚复用功能测试方法，其特征在于，所述对TX、RX引脚分别进行配置使其进入复用功能测试工作模式具体包括：
配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
配置RX引脚为推挽输出模式。
3.如权利要求2所述的MCU引脚复用功能测试方法，其特征在于，所述在测试工作模式下，对每一取出的引脚对进行测试具体包括：
使用TX引脚发送出的波形并进入EXTI中断；
在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
4.如权利要求3所述的MCU引脚复用功能测试方法，其特征在于，
在复用推挽输出模式下，发送数据途径P-MOS管和N-MOS管，最终输出到I/O端口；
在推挽输出模式下，输出数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。
5.一种MCU引脚复用功能测试装置，其特征在于，所述装置包括：
引脚复用配置单元，用于将待测试的引脚按照端口号、复用编号及输入输出功能，组成二维数组；
测试模式配置单元，用于从所述二维数组中顺次取出其中一组TX、RX引脚，对TX、RX引脚分别进行配置使其进入复用功能测试工作模式；
测试单元，用于在测试工作模式下，对每一取出的引脚对进行测试。
6.如权利要求5所述的MCU引脚复用功能测试装置，其特征在于，所述测试模式配置单元具体包括：
第一配置模块，用于配置TX引脚为复用推挽输出模式，同时配置TX引脚为产生EXTI中断触发引脚；
第二配置模块，用于配置RX引脚为配置RX引脚为推挽输出模式。
7.如权利要求6所述的MCU引脚复用功能测试装置，其特征在于，所述测试单元具体包括：
发送模块，用于使用TX引脚发送出的波形并进入EXTI中断；
中断模块，用于在EXTI中翻转RX引脚，使得RX引脚接收到的波形和TX引脚发送的波形一致；
判断模块，用于判断所述发送出的波形和所述接收到的波形是否一致，若是，则该组引脚复用功能测试成功。
8.如权利要求2所述的MCU引脚复用功能测试装置，其特征在于，
在复用推挽输出模式下，发送数据途径P-MOS管和N-MOS管，最终输出到I/O端口；
在推挽输出模式下，输出数据寄存器的值，途经P-MOS管和N-MOS管，最终输出到I/O端口。
9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器用于存储计算机程序，所述计算机程序包括程序指令，所述处理器被配置用于调用所述程序指令，执行如权利要求1～4任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如权利要求1～4任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411415316.7A CN119147866A (zh) | 2024-10-11 | 2024-10-11 | 一种mcu引脚复用功能测试方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411415316.7A CN119147866A (zh) | 2024-10-11 | 2024-10-11 | 一种mcu引脚复用功能测试方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119147866A true CN119147866A (zh) | 2024-12-17 |
Family
ID=93815282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411415316.7A Pending CN119147866A (zh) | 2024-10-11 | 2024-10-11 | 一种mcu引脚复用功能测试方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119147866A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120371287A (zh) * | 2025-06-27 | 2025-07-25 | 时擎智能科技(上海)有限公司 | 一种芯片引脚复用方法、装置、计算机设备及存储介质 |
-
2024
- 2024-10-11 CN CN202411415316.7A patent/CN119147866A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120371287A (zh) * | 2025-06-27 | 2025-07-25 | 时擎智能科技(上海)有限公司 | 一种芯片引脚复用方法、装置、计算机设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100541442C (zh) | 高性能串行总线测试方法 | |
| TWI226447B (en) | Method for testing I/O ports of a computer motherboard | |
| CN113160875B (zh) | 芯片测试系统和测试方法 | |
| CN101127650B (zh) | 一种单板生产测试的方法及测试背板 | |
| CN116256621A (zh) | 芯粒的测试方法、装置、电子设备及存储介质 | |
| CN119147866A (zh) | 一种mcu引脚复用功能测试方法及装置 | |
| CN115904849B (zh) | Pcie链路信号测试方法、系统、计算机设备及介质 | |
| CN114416455B (zh) | 一种多功能应用的cpu检测装置 | |
| CN103149468A (zh) | 一种电子元器件参数测试装置 | |
| CN104850421A (zh) | 计算机系统及其通用序列总线装置的检测方法 | |
| CN118918941A (zh) | 测试系统 | |
| US20070220456A1 (en) | On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits | |
| CN112599179B (zh) | 一种并行的flash寿命测试装置 | |
| US7710105B2 (en) | Circuit reset testing methods | |
| US7493433B2 (en) | System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory | |
| CN107807558B (zh) | 基于pci9054的多总线通信板卡电路及控制方法 | |
| US20080163012A1 (en) | Apparatus for Configuring a USB PHY to Loopback Mode | |
| CN102543215A (zh) | 一种基于ARM控制器的Nand FLASH智能检测方法 | |
| US7865789B2 (en) | System and method for system-on-chip interconnect verification | |
| TWI816561B (zh) | 檢測裝置、檢測方法及檢測系統 | |
| CN111999590A (zh) | 开关机测试电路和开关机测试系统 | |
| US20080159157A1 (en) | Method for Configuring a USB PHY to Loopback Mode | |
| CN118152197B (zh) | 芯片测试方法、系统、设备及存储介质 | |
| US7289925B2 (en) | Systems and methods for assessing timing of PCI signals | |
| US10811115B1 (en) | Test method for built-in memory in computer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |