CN119135168A - 高精度逐次逼近型adc测试电路及测试方法 - Google Patents

Abstract

本申请提供了高精度逐次逼近型ADC测试电路及测试方法，涉及模数转换器测试领域。本申请的电路主要包括控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块。其中，控制总线端根据容易引入DNL误差的关键权位进位点，生成初始数字信号生成调节控制信号，控制电源模块对积分器模块进行充放电。积分器模块对输入电流进行积分，并输出与积分值成正比的积分电压至输入信号调理模块。输入信号调理模块根据积分电压生成模拟输入信号ADIN给被测ADC进行模数转换，输出数字码值，并生成目标电压信号。通过这种测试电路结构和测试流程，可以精确评估ADC的DNL误差特性。

Description

高精度逐次逼近型ADC测试电路及测试方法

技术领域

本申请涉及模数转换器测试领域，具体涉及一种高精度逐次逼近型ADC测试电路及测试方法。

背景技术

逐次逼近型模数转换器(SAR ADC)因其低功耗、高速度和高分辨率的特点，在各种电子设备中得到广泛应用。随着技术的不断发展，对ADC的精度要求也越来越高。然而，ADC在实际应用中往往存在微分非线性(DNL)误差，即相邻码值之间的跳变步长不一致，导致转换精度下降。

目前，测试ADC微分非线性误差的常用方法是利用高精度数模转换器(DAC)生成与ADC输入范围相对应的模拟信号，并测量ADC的输出数字码值。通过比较理想码值与实际码值之间的差异，可以计算出DNL误差。然而，这种方法存在一定的局限性。首先，高精度DAC的成本较高，且难以保证其输出信号的线性度和稳定性，容易引入额外的测试误差。其次，该方法需要遍历ADC的整个输入范围，测试时间较长，效率较低。此外，由于ADC的转换特性在不同码值处存在差异，单纯地等间隔扫描输入信号难以准确捕获关键码值处的DNL误差，影响测试结果的可靠性。

发明内容

本申请提供了一种高精度逐次逼近型ADC测试电路及测试方法，用于提高ADC的性能评估的准确性。

第一方面，本申请提供了一种高精度逐次逼近型ADC测试电路，所述电路包括：控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块；

所述控制比较模块与被测ADC电连接；所述控制比较模块与所述积分器模块电连接；所述积分器模块与所述输入信号调理模块电连接；所述输入信号调理模块与所述被测ADC电连接；所述电源模块与所述控制比较模块、所述积分器模块和所述输入信号调理模块电连接；所述控制总线端与所述控制比较模块电连接；

所述控制总线端，用于根据容易引入DNL误差的关键权位进位点，生成初始数字信号，并将所述初始数字信号输出给所述控制比较模块启动测试；

所述控制比较模块，用于根据所述数字信号生成初始控制信号；

所述控制比较模块，还用于根据所述被测ADC输出的数据生成调节控制信号；

所述电源模块，用于根据所述初始控制信号或所述调节控制信号给所述积分器模块充电或者放电；

所述积分器模块，用于根据所述控制比较模块输出的所述初始控制信号或所述调节控制信号对输入电流进行积分，得到积分值，并输出与所述积分值成正比的积分电压至所述输入信号调理模块；

所述输入信号调理模块，用于根据所述积分电压生成模拟输入信号ADIN给所述被测ADC进行模数转换，输出数字码值；

所述输入信号调理模块，还用于根据所述积分电压生成目标电压信号。

通过采用上述技术方案，本发明提供的高精度逐次逼近型ADC测试电路，通过精心设计的硬件结构和测试方法，实现了对ADC微分非线性误差的高效、准确测试。该测试电路包括控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块，各模块之间通过合理的电连接形成完整的测试系统。控制总线端根据容易引入DNL误差的关键权位进位点，生成初始数字信号生成初始控制信号，同时根据被测ADC输出的数据生成调节控制信号。电源模块根据初始控制信号或调节控制信号给积分器模块充电或放电，实现对测试信号的精确控制。积分器模块根据控制比较模块输出的初始控制信号或调节控制信号对输入电流进行积分，得到积分值，并输出与积分值成正比的积分电压至输入信号调理模块。输入信号调理模块根据积分电压生成模拟输入信号ADIN给被测ADC进行模数转换，输出数字码值，同时还根据积分电压生成目标电压信号。通过上述硬件结构的协同工作，测试电路能够高精度逐次逼近型ADC测试电路，使运算放大器输出经差分放大后的电压值稳定在与预设数字信号相对应的水平。这种自动调节机制能够有效补偿测试过程中的环境干扰和器件漂移，确保测试信号的精度和稳定性，从而提高测试结果的可靠性。与传统的利用高精度DAC生成测试信号的方法相比，本发明无需使用昂贵的DAC器件，降低了测试成本，同时避免了DAC输出信号线性度和稳定性不足导致的额外误差。

可选的，所述初始数字信号的值与所述被测ADC的参考电压、DAC的供电电压以及被测ADC的输入电压范围相关。

通过采用上述技术方案，本发明提供的高精度逐次逼近型ADC测试电路，在生成初始数字信号的值，可以精确控制测试电路的输出电压，使其落在被测ADC的输入电压范围内，避免了测试信号超出量程导致的测试失败或误差。同时，初始数字信号的值，测试电路能够输出与被测ADC匹配的测试信号，确保了测试过程的顺利进行和测试结果的准确性。同时，通过优化测试点的选择，重点测试容易引入误差的关键码值，提高了测试效率和精度。

可选的，所述控制比较模块包括控制信号发生单元、数据比较单元和逻辑判断单元；所述控制信号发生单元与所述数据比较单元和所述逻辑判断单元依次电连接；

所述控制信号发生单元，用于根据所述数字信号确定输入数字量DB；

所述控制信号发生单元，还用于根据被测ADC输出的数据生成输出数字量DA；

所述数据比较单元，用于将预设数字量B和所述输入数字量DB进行比较，得到初始比较结果；

所述数据比较单元，还用于将所述预设数字量B和所述输出数字量DA进行比较，得到调节比较结果；

所述逻辑判断单元，用于根据所述初始比较结果或所述调节比较结果，生成对应的所述控制信号给所述电源模块。

通过采用上述技术方案，本发明提供的高精度逐次逼近型ADC测试电路，在控制比较模块的设计中，采用了控制信号发生单元、数据比较单元和逻辑判断单元的组合，通过合理的电连接和功能划分，实现了对测试过程的精确控制和自动调节。控制信号发生单元根据数字信号生成输出数字量DA，为后续的数据比较和逻辑判断提供了基础。数据比较单元将预设数字量B分别与输入数字量DB和输出数字量DA进行比较，得到初始比较结果和调节比较结果，为逻辑判断单元的决策提供了依据。逻辑判断单元根据初始比较结果或调节比较结果，生成对应的控制信号给电源模块，实现了对测试电路的自动调节和反馈控制。通过控制比较模块的协同工作，测试电路能够根据被测ADC的输出数据，动态调整测试信号，使其稳定在与预设数字信号相对应的水平，确保了测试过程的自适应性和鲁棒性。与传统的开环测试方法相比，本发明引入了闭环反馈控制机制，通过实时监测被测ADC的输出数据，动态调整测试信号，有效补偿了测试过程中的环境干扰和器件漂移，提高了测试精度和可靠性。同时，通过合理划分控制比较模块的功能单元，实现了测试过程的模块化和结构化，提高了测试电路的可维护性和可扩展性。控制信号发生单元、数据比较单元和逻辑判断单元的设计，清晰地反映了测试过程的逻辑流程，便于理解和优化，为测试电路的进一步改进提供了便利。因此，本发明在控制比较模块的设计中，通过引入闭环反馈控制机制，实现了测试过程的自适应性和鲁棒性，提高了测试精度和可靠性。同时，通过模块化和结构化的设计，增强了测试电路的可维护性和可扩展性，为高精度ADC的测试提供了有力的技术支持。

可选的，所述积分器模块，包括：运算放大器和积分电容；

所述积分电容与所述运算放大器并联；所述运算放大器与所述控制比较模块电连接。

通过采用上述技术方案，本发明提供的高精度逐次逼近型ADC测试电路，在积分器模块的设计中，采用了运算放大器和积分电容并联的结构，通过合理的电连接和器件选择，实现了对输入电流的精确积分和电压输出。运算放大器作为积分器的核心器件，具有高增益、高输入阻抗和低输出阻抗的特点，能够对微小的输入电流进行放大和转换，得到与积分值成正比的输出电压。积分电容与运算放大器并联，在运算放大器的反馈回路中起到了关键作用，通过对输入电流进行连续积分，将电流信号转换为电压信号，实现了信号的变换和处理。同时，积分电容的容值直接影响积分器的灵敏度和时间常数，通过合理选择积分电容的容值，可以优化积分器的性能，提高测试精度和速度。与传统的电阻反馈积分器相比，本发明采用电容反馈的方式，避免了电阻器件的噪声和漂移，提高了积分器的稳定性和可靠性。通过运算放大器和积分电容的并联设计，积分器模块能够将控制比较模块输出的控制信号转换为与积分值成正比的电压信号，为后续的信号调理和ADC转换提供了基础。积分器模块的输出电压经过精确控制和调节，稳定在与预设数字信号相对应的水平，确保了测试信号的准确性和一致性。因此，本发明在积分器模块的设计中，通过运算放大器和积分电容的并联结构，实现了对输入电流的精确积分和电压输出，提高了积分器的稳定性和可靠性。同时，通过合理选择积分电容的容值，优化了积分器的性能，提高了测试精度和速度。积分器模块的精确输出为后续的信号调理和ADC转换提供了可靠的基础，确保了整个测试电路的准确性和一致性，为高精度ADC的测试提供了有力的技术保障。

可选的，所述输入信号调理模块，包括：加法器和差分放大器；

所述加法器与所述差分放大器电连接；所述差分放大器与所述被测ADC电连接。

通过采用上述技术方案，本发明提供的高精度逐次逼近型ADC测试电路，在输入信号调理模块的设计中，采用了加法器和差分放大器的组合，通过合理的电连接和功能划分，实现了对积分器输出信号的精确调理和处理。加法器接收积分器模块输出的积分电压，将其与其他信号进行叠加，得到复合信号。差分放大器接收加法器输出的复合信号，将其转换为差分信号，并进行放大，得到与积分电压成正比的模拟输入信号ADIN。通过加法器和差分放大器的级联设计，输入信号调理模块能够对积分电压进行精确调理，抑制共模干扰，提高信号的质量和完整性。与单端信号相比，差分信号具有更强的抗干扰能力和噪声抑制能力，能够有效减少测试环境中的电磁干扰和噪声，提高测试精度和可靠性。同时，通过差分放大器的放大作用，模拟输入信号ADIN的幅度得到了提升，增强了信号的驱动能力，确保了被测ADC的正常工作。此外，差分放大器的高共模抑制比和低失调电压特性，进一步提高了测试信号的精度和稳定性。输入信号调理模块的精确输出直接影响被测ADC的转换性能，通过加法器和差分放大器的合理设计，确保了模拟输入信号ADIN与预设数字信号相对应，为ADC的精确转换提供了可靠的输入。同时，输入信号调理模块还根据积分电压生成目标电压信号，为测试结果的评估和校准提供了参考。通过输入信号调理模块的精确调理和处理，测试电路能够向被测ADC提供高质量、低噪声的模拟输入信号，满足高精度测试的要求。因此，本发明在输入信号调理模块的设计中，通过加法器和差分放大器的组合，实现了对积分器输出信号的精确调理和处理，提高了测试信号的质量和完整性。采用差分信号传输方式，增强了抗干扰能力和噪声抑制能力，提高了测试精度和可靠性。同时，通过差分放大器的放大作用和优良特性，确保了模拟输入信号ADIN的幅度和稳定性，为被测ADC的精确转换提供了可靠的输入。输入信号调理模块的精确输出为测试结果的评估和校准提供了参考，进一步提高了测试电路的性能和可靠性，为高精度ADC的测试提供了有力的技术保障。

可选的，所述被测ADC的参数包括参考电压Vref、供电电压VS以及所述被测ADC的输入电压范围Vrange；所述预设数字量B根据所述被测ADC的参数确定，其中，B≈（VS/Vrange）*2^N，N为所述被测ADC的分辨率。

通过采用上述技术方案，预设数字量B根据被测ADC的参数确定，即B≈(VS/Vrange)*2^N，其中VS为供电电压，Vrange为被测ADC的输入电压范围，N为被测ADC的分辨率。这种设置方式具有以下优点和技术效果：预设数字量B的确定综合考虑了被测ADC的供电电压VS、输入电压范围Vrange和分辨率N等关键参数。由于B≈(VS/Vrange)*2^N，可以看出，预设数字量B与供电电压VS成正比，与输入电压范围Vrange成反比，并随着分辨率N的增加而指数增长。这种关系准确反映了ADC的转换特性，为后续的DNL误差测试提供了合理的参考基准。

另一方面，本申请还提供一种高精度逐次逼近型ADC测试方法，所述方法包括：

根据所述被测ADC的分辨率和测试要求，选择一组代表性的测试码值；

根据所述测试码值生成对应的初始数字信号，并将所述初始数字信号依次输入所述高精度逐次逼近型ADC测试电路，得到初始测量电压；

根据所述初始测量电压，确定DNL误差，并根据所述DNL误差对所述被测ADC进行评估，得到评估结果。

通过采用上述技术方案，本申请通过选择一组代表性的测试码值，并根据所述测试码值生成对应的初始数字信号，将初始数字信号依次输入高精度逐次逼近型ADC测试电路，得到初始测量电压，再根据初始测量电压确定DNL误差，并基于DNL误差对被测ADC进行评估，从而得到评估结果。该方法充分利用了高精度逐次逼近型ADC测试电路的高精度特性，通过精确测量被测ADC在不同码值下的实际输出电压，可以准确获取ADC的非线性误差特性。通过选取具有代表性的测试码值，能够全面评估ADC在整个输入范围内的性能表现，提高测试的针对性和有效性。同时，通过分析DNL误差，可以定量评估ADC的非线性程度，为后续的校准和优化提供重要依据。

综上，本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1、本申请通过选择一组代表性的测试码值，并根据所述测试码值生成对应的初始数字信号，将初始数字信号依次输入高精度逐次逼近型ADC测试电路，得到初始测量电压，再根据初始测量电压确定DNL误差，并基于DNL误差对被测ADC进行评估，从而得到评估结果。该方法充分利用了高精度逐次逼近型ADC测试电路的高精度特性，通过精确测量被测ADC在不同码值下的实际输出电压，可以准确获取ADC的非线性误差特性。通过选取具有代表性的测试码值，能够全面评估ADC在整个输入范围内的性能表现，提高测试的针对性和有效性。同时，通过分析DNL误差，可以定量评估ADC的非线性程度，为后续的校准和优化提供重要依据。

2、将初始测量电压与对应码值的理想输出电压进行相减，得到每个测试码值下的实际电压误差。这一步骤通过直接比较测量电压与理想电压的差异，精确量化了ADC在不同输入码值下的实际误差特性。通过消除测量电压中的系统偏置和共模误差，提取出了ADC固有的非线性误差成分。在得到各个测试码值的电压误差后，进一步将相邻两个测试码值对应的电压误差相减，从而得到DNL误差。这种差分计算方法巧妙地利用了相邻码值之间的关联性，通过比较相邻码值的电压误差差异，直接得到了DNL误差的量化结果。由于相邻码值对应的输入信号变化最小，它们之间的电压误差差异最能反映ADC在该码值转换点的非线性程度。通过这种方式计算得到的DNL误差，能够精确刻画ADC在相邻码值转换时的微小非线性误差特征。

3、在根据DNL误差对被测ADC进行评估的过程中，采用了一种直观而有效的分析方法。通过绘制被测ADC的DNL误差分布直方图，可以清晰地展示DNL误差在不同大小区间内的频次分布情况。DNL误差分布直方图以DNL误差的大小为横坐标，以对应的频次为纵坐标，通过直观的图形化表示，揭示了ADC在不同非线性误差水平下的出现概率和分布规律。通过观察DNL误差分布直方图，可以直接判断ADC的非线性误差特性。理想情况下，DNL误差应该集中在零值附近，呈现出类似正态分布的形态。如果DNL误差分布直方图出现明显的偏移、展宽或者出现多个峰值，则说明ADC存在显著的非线性误差，其性能可能受到影响。通过分析DNL误差在不同大小区间内的频次分布，可以定量评估ADC的非线性程度，判断其是否满足设计指标和应用要求。

附图说明

图1为本申请实施例提供的一种高精度逐次逼近型ADC测试电路的结构示意图；

图2为本申请实施例提供的一种高精度逐次逼近型ADC测试方法的流程示意图；

图3为本申请提供的一种高精度逐次逼近型ADC测试电路示意图；

图4为本申请提供的一种DNL的表述图；

图5为本申请提供的一种全码测试的斜波输入波形图

图6为本申请提供的一种全码测试某ADC的测时间参考图

图7为本申请提供的一种某16位逐次逼近型ADC测试结果图

图8为本申请提供的一种某16位逐次逼近型ADC测试效率图。

具体实施方式

为了使本领域的技术人员更好地理解本说明书中的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

在本申请实施例的描述中，“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“多个”的含义是指两个或两个以上。例如，多个系统是指两个或两个以上的系统，多个屏幕终端是指两个或两个以上的屏幕终端。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

混合信号集成电路的测试一直是业界关注的重点，其中逐次逼近型模数转换器（SAR ADC）以其低功耗、高速度和高分辨率的优势，在各种电子设备中得到了广泛应用。然而，随着技术的不断进步和应用领域的日益拓展，对ADC的精度要求也不断提高。在实际工作中，ADC经常面临微分非线性（DNL）误差的挑战，即相邻码值之间的跳变步长不一致，导致转换精度受到影响，成为制约ADC性能提升的关键瓶颈之一。

为了全面评估ADC的微分非线性特性，国内外业界普遍采用了基于高精度任意波形发生器（AWG）和数字通道资源的测试方案。通过使用AWG产生与被测ADC输入范围相匹配的模拟信号，并利用数字通道资源控制ADC对模拟信号进行采集，将采集到的数据经过处理和拟合，得到与输入信号可对比的结果，从而分析ADC的微分线性（（Differentiallinearity，下文称DNL，DNL是ADC电参数测试的核心参数，其表述见图4））参数。DNL作为ADC电参数测试的核心指标，其定义和测试方法在国内行业标准SJ20961《集成电路 A/D 和D/A转换器测试方法的基本原理》中有明确规定。

根据SJ20961标准，测试DNL的基本步骤如下：首先，通过逐步调整输入电平，找出输出码由i-1跳变为i时对应的输入电平Va；然后，继续调整输入电平，直到输出码由i跳变为i+1，记录此时的输入电平Vb。由此可得，当输出码为i时，其实际码宽为Vb-Va。最后，根据公式DNLi=（Vb-Va）/LSB，计算出输出码i处的DNL值，其中LSB表示理想码宽电压（LeastSignificant Bit）。重复上述步骤，即可获得ADC所有输出码对应的DNL分布。这种测试方法在业内被称为"全码测试方法"具体可参考图5和图6。然而，上述基于高精度DAC的传统测试方法存在一些不容忽视的局限性。首先，高精度DAC的成本较高，且其输出信号的线性度和稳定性难以保证，容易引入额外的测试误差，影响测试结果的准确性。其次，该方法需要对ADC的整个输入范围进行遍历测试，耗时较长，测试效率偏低。此外，由于ADC在不同码值处的转换特性存在差异，单纯地对输入信号进行等间隔扫描难以准确捕获关键码值处的DNL误差，进一步影响了测试结果的可靠性。

经过上述内容的背景介绍，本领域技术人员可以了解现有技术中存在的问题，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

在上述背景技术的基础上，进一步的，请参阅图1，图1为本申请实施例提供的一种高精度逐次逼近型ADC测试电路示意图，具体的，高精度逐次逼近型ADC测试电路包括：控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块；

所述控制比较模块与被测ADC电连接；所述控制比较模块与所述积分器模块电连接；所述积分器模块与所述输入信号调理模块电连接；所述输入信号调理模块与所述被测ADC电连接；所述电源模块与所述控制比较模块、所述积分器模块和所述输入信号调理模块电连接；所述控制总线端与所述控制比较模块电连接；

所述控制总线端，用于根据容易引入DNL误差的关键权位进位点，生成初始数字信号，并将所述初始数字信号输出给所述控制比较模块启动测试；

所述控制比较模块，用于根据所述数字信号生成初始控制信号；

所述控制比较模块，还用于根据所述被测ADC输出的数据生成调节控制信号；

所述电源模块，用于根据所述初始控制信号或所述调节控制信号给所述积分器模块充电或者放电；

所述积分器模块，用于根据所述控制比较模块输出的所述初始控制信号或所述调节控制信号对输入电流进行积分，得到积分值，并输出与所述积分值成正比的积分电压至所述输入信号调理模块；

所述输入信号调理模块，用于根据所述积分电压生成模拟输入信号ADIN给所述被测ADC进行模数转换，输出数字码值；

所述输入信号调理模块，还用于根据所述积分电压生成目标电压信号。

具体的，请参阅图3，一种高精度逐次逼近型ADC测试电路，其包括控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块。通过这些模块的协同工作，测试电路能够有效测试和评估ADC的微分非线性误差，提高测试精度和效率。

在测试过程中，控制总线端根据容易引入DNL误差的关键权位进位点，生成初始数字信号，并将其输出给控制比较模块启动测试。这一步骤充分考虑了ADC的转换特性，通过重点选取容易发生DNL误差的关键码值作为测试点，避免了对整个输入范围的盲目扫描，缩短了测试时间，提高了测试效率。

控制比较模块接收到初始数字信号，根据实际码值与预期码值之间的差异，生成调节控制信号，对电源模块的充放电过程进行动态调节，确保测试信号的精度和稳定性。

电源模块根据控制比较模块输出的初始控制信号或调节控制信号，对积分器模块进行充电或放电，提供稳定、可靠的电源支持。积分器模块则根据控制信号对输入电流进行积分，得到与积分值成正比的积分电压，并将其输出至输入信号调理模块。

输入信号调理模块接收积分器模块输出的积分电压，生成与之对应的模拟输入信号ADIN，并将其输入给被测ADC进行模数转换，得到实际的数字码值。同时，输入信号调理模块还根据积分电压生成目标电压信号，作为评估ADC性能的参考依据。

通过上述步骤，测试电路能够精确、高效地测试ADC的微分非线性误差。控制总线端生成的初始数字信号重点覆盖了容易引入DNL误差的关键码值，避免了不必要的测试开销。控制比较模块通过生成初始控制信号和调节控制信号，实现了对测试过程的精确控制和动态调节，确保了测试信号的质量。电源模块和积分器模块的配合，为测试信号的生成提供了稳定、可靠的硬件基础。输入信号调理模块则通过生成高质量的模拟输入信号和目标电压信号，为ADC性能的评估提供了可靠的数据支持。

需要进一步说明的是，模拟输入信号ADIN是经过调理和放大后的积分电压，它被直接输入到被测ADC中进行模数转换，得到实际的数字码值。这个过程是测试系统实际评估ADC性能的关键步骤。通过比较实际输出码值与期望码值之间的差异，可以得出ADC的微分非线性误差（DNL）。

目标电压信号则作为评估ADC性能的参考依据。通过比较目标电压与ADIN信号之间的差异，可以更加准确地判断ADC的转换精度和线性度。

输入信号调理模块中引入的差分放大器发挥了关键作用。它对ADIN信号进行了100倍的差分放大，使得测试系统能够检测到10uV级别的微小电压变化。这种放大处理极大地提高了测试的灵敏度和分辨能力，与传统的全码测试方案相比，测试精度提升了近百倍。

图7所示的测试结果证明了该测试方案的优越性。对于一个16位的ADC，其LSB（最低有效位）约为76uV，如此小的电压变化对传统测试方法来说难以准确测量。而通过引入100倍差分放大，测试系统可以清晰地分辨出10uV级别的电压变化，使得对ADC的微分非线性误差测试更加精准和可靠。

除了测试精度的显著提升，本发明还充分利用了逐次逼近型ADC的特点，进一步优化了测试效率。基于逐次逼近型ADC的架构，DNL误差主要集中在权位进位点处。因此，通过重点测试权位进位点，可以快速评估ADC的DNL性能，而无需对整个输入范围进行遍历测试。这种针对性的测试策略可以将测试时间缩短近50%，如图8所示。

在上述实施例的基础上，作为一种可选实施例，所述初始数字信号的值与所述被测ADC的参考电压、DAC的供电电压以及被测ADC的输入电压范围相关。

具体的，在高精度逐次逼近型ADC测试电路中，控制总线端生成的初始数字信号的值与被测ADC的参考电压、DAC的供电电压以及被测ADC的输入电压范围密切相关。这种关联性的考虑和设计，对于确保测试信号的精度和适用性至关重要。

首先，被测ADC的参考电压决定了其量化步长和输入范围。初始数字信号的值需要与参考电压相匹配，以确保生成的测试信号能够覆盖ADC的整个输入范围，并与其量化步长相协调。通过合理设置初始数字信号的值，测试电路能够生成与ADC输入范围相对应的测试信号，确保测试的完整性和有效性。其次，DAC的供电电压决定了其输出信号的幅度范围。初始数字信号的值需要考虑DAC的供电电压，以确保生成的测试信号在DAC的输出范围内，避免信号失真或削顶。通过匹配初始数字信号的值与DAC的供电电压，测试电路能够生成幅度合适、品质优良的测试信号，为ADC性能的评估提供可靠的输入。

此外，被测ADC的输入电压范围也是确定初始数字信号值的重要依据。测试信号的电压范围需要与ADC的输入范围相匹配，既要覆盖整个输入范围，又要避免超出范围而导致ADC输入过载。通过综合考虑ADC的输入电压范围，并相应地设置初始数字信号的值，测试电路能够生成电压范围适当、与ADC输入相匹配的测试信号，确保测试的准确性和可靠性。

在实际的测试过程中，控制总线端根据被测ADC的参数和特性，计算并生成初始数字信号的最优值。这些值既要满足测试信号的精度和适用性要求，又要兼顾测试效率和资源利用率。

在上述实施例的基础上，作为一种可选实施例，所述控制比较模块包括控制信号发生单元、数据比较单元和逻辑判断单元；所述控制信号发生单元与所述数据比较单元和所述逻辑判断单元依次电连接；

所述控制信号发生单元，用于根据所述数字信号确定输入数字量DB；

所述控制信号发生单元，还用于根据被测ADC输出的数据生成输出数字量DA；

所述数据比较单元，用于将预设数字量B和所述输入数字量DB进行比较，得到初始比较结果；

所述数据比较单元，还用于将所述预设数字量B和所述输出数字量DA进行比较，得到调节比较结果；

所述逻辑判断单元，用于根据所述初始比较结果或所述调节比较结果，生成对应的所述控制信号给所述电源模块。

具体的，在高精度逐次逼近型ADC测试电路中，控制比较模块起到了至关重要的作用。它包括控制信号发生单元、数据比较单元和逻辑判断单元，通过这些单元的协同工作，实现了对测试过程的精确控制和动态调节。

首先，控制信号发生单元根据数字信号确定输入数字量DB。这一步骤将控制总线端生成的初始数字信号转换为控制比较模块内部的工作数字量，为后续的比较和判断提供了基础。通过对输入数字信号的处理和转换，控制信号发生单元实现了测试电路各模块之间的信号衔接和匹配，确保了信号传递的准确性和一致性。其次，控制信号发生单元还根据被测ADC输出的数据生成输出数字量DA。这一过程将ADC的实际输出码值转换为控制比较模块可以处理的数字量形式，为后续的比较和判断提供了依据。通过实时获取和转换ADC的输出数据，控制信号发生单元实现了对ADC实际转换结果的动态跟踪和反馈，为测试过程的实时调节和优化提供了数据支持。

数据比较单元则分别将预设数字量B与输入数字量DB、输出数字量DA进行比较，得到初始比较结果和调节比较结果。预设数字量B代表了测试电路期望ADC输出的理想码值，通过将其与实际的输入和输出数字量进行比较，数据比较单元能够实时评估ADC的转换性能，判断其是否符合预期。初始比较结果反映了测试信号的设置是否合理，而调节比较结果则体现了ADC实际输出与理想输出之间的差异，为后续的控制和调节提供了依据。

最后，逻辑判断单元根据初始比较结果或调节比较结果，生成相应的控制信号给电源模块。当初始比较结果表明测试信号设置合理时，逻辑判断单元生成与之对应的控制信号，指示电源模块按照预设方案对积分器模块进行充放电，维持测试信号的稳定输出。而当调节比较结果显示ADC输出与预期值存在差异时，逻辑判断单元则生成调节控制信号，指示电源模块相应地调整充放电策略，对测试信号进行动态优化，以减小转换误差，提高测试精度。

通过控制信号发生单元、数据比较单元和逻辑判断单元的协同工作，控制比较模块实现了对测试过程的精确控制和实时调节。控制信号发生单元的数字量转换和处理，确保了信号传递的准确性和一致性。数据比较单元的比较和评估，为测试过程的判断和优化提供了依据。逻辑判断单元的控制信号生成，则实现了对电源模块和积分器模块的有效控制，保证了测试信号的质量和稳定性。

在上述实施例的基础上，作为一种可选实施例，所述积分器模块，包括：运算放大器和积分电容；

所述积分电容与所述运算放大器并联；所述运算放大器与所述控制比较模块电连接。

具体的，在高精度逐次逼近型ADC测试电路中，积分器模块扮演着关键角色。它主要由运算放大器和积分电容组成，通过这两个核心元件的配合，实现了对输入电流的精确积分和积分电压的稳定输出。

积分电容与运算放大器并联连接，构成了积分器模块的基本电路结构。这种并联连接方式，充分发挥了运算放大器的放大作用和积分电容的电荷存储功能，确保了积分过程的精确性和稳定性。

在测试过程中，控制比较模块输出初始控制信号或调节控制信号，通过电连接将这些控制信号传递给积分器模块中的运算放大器。运算放大器根据接收到的控制信号，对输入电流进行精确的积分运算。具体而言，当控制信号指示充电时，运算放大器将输入电流转化为电荷，并将其存储在积分电容中。随着充电过程的进行，积分电容两端的电压不断上升，形成了与积分值成正比的积分电压。

与此同时，运算放大器的高增益特性和积分电容的滤波作用，有效抑制了积分过程中的噪声和干扰，确保了积分电压的平稳性和精确性。积分电容的容值选择也经过了精心设计和优化，既要满足积分精度的要求，又要兼顾电路的稳定性和响应速度。

当控制信号指示放电时，运算放大器则将积分电容中存储的电荷释放，使积分电压逐渐降低，直至达到预设的下限值。通过控制充放电过程，积分器模块实现了对积分电压的精确调节和动态控制，为后续的信号调理和ADC转换提供了稳定、可靠的输入信号。

积分器模块的输出积分电压经过精心调理后，被传递给输入信号调理模块。调理后的模拟输入信号ADIN具有良好的线性度、噪声特性和动态范围，能够满足被测ADC的输入要求，确保转换结果的准确性和可靠性。

在上述实施例的基础上，作为一种可选实施例，所述被测ADC的参数包括参考电压Vref、供电电压VS以及所述被测ADC的输入电压范围Vrange；所述预设数字量B根据所述被测ADC的参数确定，其中，B≈（VS/Vrange）*2^N，N为所述被测ADC的分辨率。

具体的，被测ADC的参考电压Vref为2.5V，供电电压VS为3.3V，输入电压范围Vrange为2V，分辨率N为12位。根据预设数字量B的计算公式，可以得到：

B ≈ (VS / Vrange) * 2^N= (3.3V / 2V) * 2^12= 1.65 * 4096= 6758.4

为了便于实现，可以将预设数字量B取整为6758。

在测试过程中，控制总线端首先根据被测ADC的分辨率和测试要求，选择容易引入DNL误差的关键码值作为测试码值。例如，对于12位ADC，可以选择0、1、2、4、8、16、32、64、128、256、512、1024、2048和4095等作为测试码值。

然后，控制总线端根据测试码值生成对应的初始数字信号，并将其输入给控制比较模块。控制比较模块中的控制信号发生单元接收初始数字信号，并将其转换为输入数字量DB。

接下来，数据比较单元将预设数字量B(6758)与输入数字量DB进行比较。如果DB小于6758，则表明当前的输入电压尚未达到理想的转换阈值，需要继续增大积分器的输出电压。控制比较模块输出初始控制信号，触发电源模块对积分器模块进行充电，使其输出电压不断上升。

当积分器模块的输出电压经过输入信号调理模块后，生成的模拟输入信号ADIN输入到被测ADC，并转换为数字码值。控制比较模块读取ADC输出的数字码值，并将其转换为输出数字量DA。

数据比较单元将预设数字量B(6758)与输出数字量DA进行比较。如果DA大于等于6758，则表明当前的输出码值已经达到或超过了预期值，需要保持或减小积分器的输出电压。控制比较模块输出调节控制信号，触发电源模块对积分器模块进行放电或保持，使其输出电压稳定在合适的水平。

通过这种方式，测试电路可以精确控制被测ADC在关键码值处的输入电压，并获取其实际输出码值。将实际输出码值对应的电压与理想输出电压进行比较，得到电压误差，并通过计算相邻码值处的电压误差之差，就可以得到DNL误差。

例如，假设在测试码值为1024时，被测ADC的实际输出码值为1023，对应的实际转换电压为1.998V，而理想输出电压为2.000V。则电压误差为1.998V - 2.000V = -0.002V。再假设在测试码值为1023时，实际输出码值为1022，对应的实际转换电压为1.996V，理想输出电压为1.998V，电压误差为1.996V - 1.998V = -0.002V。则DNL误差为(-0.002V) - (-0.002V) = 0，表明在码值1024处没有出现DNL误差。

通过选取更多的测试码值，并重复上述测试过程，就可以得到被测ADC在不同码值处的DNL误差分布情况。将DNL误差按照大小划分为不同的区间，统计每个区间内出现的频次，就可以绘制DNL误差分布直方图，直观地评估ADC的非线性误差特性。

另一方面本申请还提供了一种高精度逐次逼近型ADC测试电路的测试方法，具体请参阅图2，图2为本申请实施例提供的一种高精度逐次逼近型ADC测试电路的测试方法的流程示意图，所述方法包括以下步骤：

S101，根据所述被测ADC的分辨率和测试要求，选择一组代表性的测试码值；

具体的，被测ADC的分辨率决定了其数字输出码的位数和量化级数。例如，一个8位ADC的输出码范围为0255，共有256个量化级。而一个10位ADC的输出码范围为01023，共有1024个量化级。分辨率越高，ADC的输出码位数越多，量化级数越大，相应地，其非线性误差的测试和评估也就越复杂。因此，根据被测ADC的分辨率，可以初步确定测试码值的选择范围和数量级别。

除了考虑分辨率之外，还需要根据具体的测试要求来选择测试码值。不同的应用场合和性能指标，对ADC的非线性误差特性有不同的关注点和评估标准。例如，在高精度测量领域，对ADC的微分非线性（DNL）和积分非线性（INL）误差有严格的要求，需要重点测试和评估ADC在满量程范围内的非线性误差分布情况。而在高速数据转换领域，对ADC的动态性能指标如信噪比（SNR）、总谐波失真（THD）等更为关注，需要选择能够反映这些指标的测试码值。

在实际选择测试码值时，通常采用分层抽样的方法，从ADC的整个输入码范围内，均匀地选取一定数量的代表性码值。这些码值应该覆盖ADC的关键转换点和敏感区间，例如零点、满量程点、中间点等，以及容易引入非线性误差的临界码值。同时，为了全面评估ADC的非线性特性，还需要在不同的码值区间内选取足够多的样本点，以保证测试结果的统计意义和可靠性。

S102，根据所述测试码值生成对应的初始数字信号，并将所述初始数字信号依次输入所述高精度逐次逼近型ADC测试电路，得到初始测量电压；

具体实施时，首先需要根据选定的测试码值生成对应的初始数字信号。这些初始数字信号通常采用二进制编码的形式，与被测ADC的输入码格式相匹配。例如，对于一个8位ADC，测试码值为0xFF（二进制11111111）的初始数字信号就是8个高电平脉冲。通过数字信号发生器或者可编程逻辑器件，可以方便地生成所需的初始数字信号序列。

生成初始数字信号后，需要将其依次输入高精度逐次逼近型ADC测试电路中进行测量。高精度逐次逼近型ADC测试电路是一种专门用于ADC性能测试和评估的高精度数模转换器件，其核心是一个高分辨率的逐次逼近寄存器（SAR）ADC。通过逐次逼近的算法，高精度逐次逼近型ADC测试电路可以将初始数字信号转换为与之对应的高精度模拟电压，即初始测量电压。这种测量电压的精度通常远高于被测ADC的分辨率，可以满足DNL误差和INL误差测试的需求。

在测量过程中，高精度逐次逼近型ADC测试电路会对每个初始数字信号进行多次采样和转换，并对转换结果进行平均和滤波处理，以提高测量的精度和稳定性。同时，为了消除测试电路自身的误差和非线性影响，还需要对高精度逐次逼近型ADC测试电路进行自校准和误差补偿。通过一系列的校准和优化措施，可以保证初始测量电压的精度和可靠性，为后续的误差计算提供高质量的数据基础。

通过使用高精度逐次逼近型ADC测试电路对初始数字信号进行测量，可以获得与被测ADC输入码值相对应的高精度模拟电压值，即初始测量电压。这些初始测量电压数据齐全、精确，能够真实反映被测ADC在不同输入码值下的实际输出特性。基于初始测量电压，可以方便地计算出ADC的DNL误差、INL误差等关键性能指标，并通过误差分布直方图等形式直观地展示ADC的非线性特性。初始测量电压的精度和可靠性直接决定了ADC性能评估的准确性和可信度，是整个测试方案的数据基础。

下面对上述内容中的一些技术名词进行解释：

1.逐次逼近寄存器（SAR）ADC：SAR ADC是一种常见的ADC架构，通过逐次比较和逼近的方式实现模数转换。它使用二分搜索算法，通过多次比较和调整，不断逼近模拟输入信号的数字等效值，从而实现高精度的数模转换。

2.自校准：自校准是指ADC在工作过程中对自身的误差和非线性进行实时检测和补偿的过程。通过内置的自校准电路和算法，ADC可以动态地调整其量化级和比较阈值，从而最小化转换误差，提高测量精度。

3.误差补偿：误差补偿是指在ADC的数字输出结果中，根据已知的误差模型和校准数据，对转换结果进行修正和校准的过程。通过软件或硬件实现的误差补偿算法，可以有效地消除ADC的系统误差和非线性失真，提高其测量精度和动态性能。

4.量化级：量化级是指ADC在其输入范围内能够分辨的最小模拟信号变化量。它由ADC的分辨率和参考电压决定。量化级的大小反映了ADC的灵敏度和分辨能力。量化级越小，ADC的分辨率越高，对模拟信号的描述就越精细。

5.比较阈值：比较阈值是指ADC在进行模拟信号与数字码值的比较时所使用的电压界限。当模拟输入信号的电压大于比较阈值时，ADC输出相应的高电平；当模拟输入信号的电压小于比较阈值时，ADC输出相应的低电平。比较阈值的准确性和稳定性直接影响ADC的转换精度和线性度。

S103，根据所述初始测量电压，确定DNL误差，并根据所述DNL误差对所述被测ADC进行评估，得到评估结果。

具体的，在获得了初始测量电压数据之后，本发明的高精度逐次逼近型ADC测试方法进入关键的误差计算和性能评估阶段。根据初始测量电压，通过一系列的计算和分析步骤，可以准确地确定被测ADC的微分非线性（DNL）误差，并根据DNL误差对ADC进行综合评估，得出最终的评估结果。这一过程的目的是深入剖析ADC的非线性特性，定量评估其动态性能，为ADC的设计优化和应用选型提供客观、可靠的依据。

首先，需要根据初始测量电压确定DNL误差。DNL误差反映了ADC在相邻码值转换时的非线性程度，是评估ADC动态性能的重要指标。为了计算DNL误差，需要将初始测量电压与理想转换特性进行比较。理想转换特性是指在理想情况下，ADC的输出码值与输入模拟信号之间的线性对应关系。通过将初始测量电压减去相应码值的理想输出电压，可以得到每个测试码值下的电压误差。然后，将相邻两个测试码值的电压误差相减，就可以得到对应的DNL误差值。这种差分运算的方法能够有效地消除测量电路本身的系统误差和偏置，提高DNL误差计算的精度。

在计算出所有测试码值的DNL误差之后，需要对这些误差数据进行统计分析，以全面评估ADC的非线性特性。一种常用的分析方法是绘制DNL误差分布直方图。通过将DNL误差按照数值大小划分为若干个区间，并统计每个区间内的误差次数，可以直观地展示ADC在不同非线性水平下的性能表现。理想情况下，DNL误差应该集中在零值附近，呈现出类似正态分布的形态。如果DNL误差分布出现明显的偏移、展宽或者多峰现象，就说明ADC存在显著的非线性失真，其动态性能可能受到影响。

基于DNL误差分布直方图，可以进一步定量评估ADC的非线性特性。通过计算DNL误差的均值、方差、最大值、最小值等统计参数，可以综合衡量ADC的非线性程度和动态范围。同时，还可以根据具体的应用需求和性能指标，设定DNL误差的合格阈值或者评级标准，对ADC进行分级评估和筛选。例如，对于高精度测量应用，可能要求DNL误差的绝对值不超过0.5 LSB（最低有效位），而对于高速数据转换应用，可能允许DNL误差在±1 LSB的范围内浮动。通过对DNL误差进行定量分析和评估，可以客观、准确地判断ADC的动态性能是否满足特定应用的要求。

通过上述一系列的误差计算、统计分析和性能评估步骤，可以得到对被测ADC非线性特性的全面评估结果。这些评估结果不仅能够反映ADC的动态性能水平，而且能够揭示其非线性失真的来源和影响因素。对于ADC设计者而言，评估结果可以指导其优化电路设计，改进器件工艺，提高转换精度和速度。对于ADC用户而言，评估结果可以帮助其选择合适的器件型号，确定最佳的工作条件，评估系统的性能裕度和可靠性。

以上者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践真理的公开后，将容易想到本公开的其他实施方案。

本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的范围和精神由权利要求限定。

Claims (10)

1.一种高精度逐次逼近型ADC测试电路，其特征在于，所述电路包括：控制总线端、控制比较模块、积分器模块、电源模块和输入信号调理模块；

所述控制比较模块与被测ADC电连接；所述控制比较模块与所述积分器模块电连接；所述积分器模块与所述输入信号调理模块电连接；所述输入信号调理模块与所述被测ADC电连接；所述电源模块与所述控制比较模块、所述积分器模块和所述输入信号调理模块电连接；所述控制总线端与所述控制比较模块电连接；

所述控制总线端，用于根据容易引入DNL误差的关键权位进位点，生成初始数字信号，并将所述初始数字信号输出给所述控制比较模块启动测试；

所述控制比较模块，用于根据所述数字信号生成初始控制信号；

所述控制比较模块，还用于根据所述被测ADC输出的数据生成调节控制信号；

所述电源模块，用于根据所述初始控制信 号或所述调节控制信号给所述积分器模块充电或者放电；

所述积分器模块，用于根据所述控制比较模块输出的所述初始控制信号或所述调节控制信号对输入电流进行积分，得到积分值，并输出与所述积分值成正比的积分电压；

所述输入信号调理模块，用于根据所述积分电压生成模拟输入信号ADIN给所述被测ADC进行模数转换，输出数字码值；

所述输入信号调理模块，还用于根据所述积分电压生成目标电压信号。

2.根据权利要求1所述的测试电路，其特征在于，所述初始数字信号的值与所述被测ADC的参考电压、DAC的供电电压以及被测ADC的输入电压范围相关。

3.根据权利要求1所述的测试电路，其特征在于，所述控制比较模块包括控制信号发生单元、数据比较单元和逻辑判断单元；所述控制信号发生单元与所述数据比较单元和所述逻辑判断单元依次电连接；

所述控制信号发生单元，用于根据所述数字信号确定输入数字量DB；

所述控制信号发生单元，还用于根据被测ADC输出的数据生成输出数字量DA；

所述数据比较单元，用于将预设数字量B和所述输入数字量DB进行比较，得到初始比较结果；

所述数据比较单元，还用于将所述预设数字量B和所述输出数字量DA进行比较，得到调节比较结果；

所述逻辑判断单元，用于根据所述初始比较结果或所述调节比较结果，生成对应的所述控制信号给所述电源模块。

4.根据权利要求1所述的测试电路，其特征在于，所述积分器模块，包括：运算放大器和积分电容；

所述积分电容与所述运算放大器并联；所述运算放大器与所述控制比较模块电连接。

5.根据权利要求1所述的测试电路，其特征在于，所述输入信号调理模块，包括：加法器和差分放大器；

所述加法器与所述差分放大器电连接；所述差分放大器与所述被测ADC电连接。

6.根据权利要求1所述的测试电路，其特征在于，所述被测ADC的参数包括参考电压Vref、供电电压VS以及所述被测ADC的输入电压范围Vrange；所述预设数字量B根据所述被测ADC的参数确定，其中，B≈（VS/Vrange）*2^N，N为所述被测ADC的分辨率。

7.一种高精度逐次逼近型ADC测试方法，应用于权利要求1-6任一所述高精度逐次逼近型ADC测试电路，其特征在于，包括：

根据所述被测ADC的分辨率和测试要求，选择一组代表性的测试码值；

根据所述测试码值生成对应的初始数字信号，并将所述初始数字信号依次输入所述高精度逐次逼近型ADC测试电路，得到初始测量电压；

根据所述初始测量电压，确定DNL误差，并根据所述DNL误差对所述被测ADC进行评估，得到评估结果。

8.根据权利要求7所述的测试方法，其特征在于，所述测试码值为容易引入DNL误差的关键转换点。

9.根据权利要求7所述的测试方法，其特征在于，所述根据所述初始测量电压，确定DNL误差，包括：

将所述初始测量电压与对应码值的理想输出电压进行相减，得到对应的电压误差，并将相邻的两个测试码值对应的电压误差相减，得到所述DNL误差。

10.根据权利要求7所述的测试方法，其特征在于，所述根据所述DNL误差对所述被测ADC进行评估，得到评估结果，包括：

根据所述DNL误差绘制所述被测ADC的DNL误差分布直方图，根据所述DNL误差分布直方图确定所述DNL误差在不同大小区间内的频次分布；

根据所述DNL误差在不同大小区间内的频次分布，得到所述评估结果。