CN119109458A - 基于共用参考源干扰的控制方法、装置、设备及介质 - Google Patents
基于共用参考源干扰的控制方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN119109458A CN119109458A CN202411206727.5A CN202411206727A CN119109458A CN 119109458 A CN119109458 A CN 119109458A CN 202411206727 A CN202411206727 A CN 202411206727A CN 119109458 A CN119109458 A CN 119109458A
- Authority
- CN
- China
- Prior art keywords
- reference source
- synchronous
- asynchronous
- control strategy
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请实施例提供一种基于共用参考源干扰的控制方法、装置、设备及介质，该方法包括：根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同异步控制策略；根据同异步控制策略，对多个ADC模块进行控制，以使多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰，通过本申请实施例，提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
Description
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种基于共用参考源干扰的控制方法、装置、设备及介质。
背景技术
SAR ADC(successive approximation ADC，逐次逼近式模拟数字转换器)的工作原理是在采样结果转换过程中，时钟上升沿后经过固定时间后开始由参考源对转换电容进行充电，充电完成后对采样源进行转换。当多个SAR ADC由参考源对转换电容同时进行充电时，各个SAR ADC就会相互干扰，如何避免在充电过程中出现干扰，是目前急需解决的问题。
发明内容
本申请的一些实施例的目的在于提供一种基于共用参考源干扰的控制方法、装置、电子设备及存储介质，通过本申请的实施例的技术方案，应用于逐次逼近式模拟数字转换器，所述逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，该方法包括：根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同异步控制策略；其中，所述同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；根据所述同异步控制策略，对所述多个ADC模块进行控制，以使所述多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰，通过本申请实施例，提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
第一方面，本申请的一些实施例提供了一种基于共用参考源干扰的控制方法，应用于逐次逼近式模拟数字转换器，所述逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，包括：
根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同异步控制策略；其中，所述同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
根据所述同异步控制策略，对所述多个ADC模块进行控制，以使所述多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
本申请的一些实施例通过提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
可选地，所述根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在所述参考源驱动能力信息大于驱动能力预设值，且所述多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据所述同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同步控制策略，所述同步控制策略用于同时发出使能信号，以使所述多个ADC模块采用参考源对转换电容同时进行充电。
本申请的一些实施例在参考源驱动能力强，多个ADC即使同时对转换电容充电也不会产生影响，则可以不考虑是否进行异步配置。
可选地，所述根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在所述参考源驱动能力信息小于或等于所述驱动能力预设值的情况下，根据所述逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与所述分频信息对应的周期时钟信息；
根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，所述异步控制策略用于逐步发出使能信号，以使所述多个ADC模块采用参考源对转换电容逐步进行充电。
本申请的一些实施例采用异步策略，对各个ADC模块控制，保证多个ADC采样转换不会同时采用参考源对转换电容进行充电，避免产生干扰。
可选地，所述根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，包括：
若所述周期时钟信息小于所述转换电容的充电时间，对相邻的ADC模块的时钟相位差进行调整，调整为预设数量个的系统时钟信息。
本申请的一些实施例，当系统时钟频率高，每个周期时钟信息小于转换电容的电容充电时间时，对相邻ADC时钟相位差进行调整。
可选地，所述方法还包括：
在所述多个ADC模块对转换电容进行充电的过程中，关闭所述使能信号，对所述同异步配置规则进行修改。
本申请的一些实施例在需要修改配置时，先关闭使能信号，然后修改配置，配置修改完成后再根据同异步配置进行相应流程。
第二方面，本申请的一些实施例提供了一种基于共用参考源干扰的控制装置，应用于逐次逼近式模拟数字转换器，所述逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，包括：
确定模块，用于根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同异步控制策略；其中，所述同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
控制模块，用于根据所述同异步控制策略，对所述多个ADC模块进行控制，以使所述多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
本申请的一些实施例通过提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
可选地，所述确定模块用于：
在所述参考源驱动能力信息大于驱动能力预设值，且所述多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据所述同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同步控制策略，所述同步控制策略用于同时发出使能信号，以使所述多个ADC模块采用参考源对转换电容同时进行充电。
本申请的一些实施例在参考源驱动能力强，多个ADC即使同时对转换电容充电也不会产生影响，则可以不考虑是否进行异步配置。
可选地，所述确定模块用于：
在所述参考源驱动能力信息小于或等于所述驱动能力预设值的情况下，根据所述逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与所述分频信息对应的周期时钟信息；
根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，所述异步控制策略用于逐步发出使能信号，以使所述多个ADC模块采用参考源对转换电容逐步进行充电。
本申请的一些实施例采用异步策略，对各个ADC模块控制，保证多个ADC采样转换不会同时采用参考源对转换电容进行充电，避免产生干扰。
可选地，所述确定模块用于：
若所述周期时钟信息小于所述转换电容的充电时间，对相邻的ADC模块的时钟相位差进行调整，调整为预设数量个的系统时钟信息。
本申请的一些实施例，当系统时钟频率高，每个周期时钟信息小于转换电容的电容充电时间时，对相邻ADC时钟相位差进行调整。
可选地，所述控制模块还用于：
在所述多个ADC模块对转换电容进行充电的过程中，关闭所述使能信号，对所述同异步配置规则进行修改。
本申请的一些实施例在需要修改配置时，先关闭使能信号，然后修改配置，配置修改完成后再根据同异步配置进行相应流程。
第三方面，本申请的一些实施例提供一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述程序时可实现如第一方面任一实施例所述的基于共用参考源干扰的控制方法。
第四方面，本申请的一些实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时可实现如第一方面任一实施例所述的基于共用参考源干扰的控制方法。
第五方面，本申请的一些实施例提供一种计算机程序产品，所述的计算机程序产品包括计算机程序，其中，所述的计算机程序被处理器执行时可实现如第一方面任一实施例所述的基于共用参考源干扰的控制方法。
附图说明
为了更清楚地说明本申请的一些实施例的技术方案，下面将对本申请的一些实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种基于共用参考源干扰的控制方法的流程示意图；
图2为本申请实施例提供的ADC控制逻辑示意图；
图3为本申请实施例提供的ADC模数转换同步转换时序示意图；
图4为本申请实施例提供的ADC异步转换时序示意图；
图5为本申请实施例提供的配置规则的流程示意图；
图6为本申请实施例提供的转换电容充电时刻示意图；
图7为本申请实施例提供的一种基于共用参考源干扰的控制装置的结构示意图；
图8为本申请实施例提供的一种电子设备示意图。
具体实施方式
下面将结合本申请的一些实施例中的附图，对本申请的一些实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
SAR ADC(successive approximation ADC，逐次逼近式模拟数字转换器)的工作原理是在采样结果转换过程中，时钟上升沿后经过固定时间后开始由参考源对转换电容进行充电，充电完成后对采样源进行转换。当多个SAR ADC由参考源对转换电容同时进行充电时，各个SAR ADC就会相互干扰，鉴于此，本申请的一些实施例提供了一种基于共用参考源干扰的控制方法，应用于逐次逼近式模拟数字转换器，逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，该方法包括：根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同异步控制策略；其中，同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；根据同异步控制策略，对多个ADC模块进行控制，以使多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰，通过本申请实施例，提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
如图1所示，本申请的实施例提供了一种基于共用参考源干扰的控制方法，应用于逐次逼近式模拟数字转换器SAR ADC，逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，该方法包括：
S101、根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同异步控制策略；其中，同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
其中，参考源即为电源，逐次逼近式模拟数字转换器根据参考源驱动能力信息和预先配置的同异步配置规则，判断与逐次逼近式模拟数字转换器对应的同异步控制策略，该同异步控制策略包括同步控制策略和异步控制策略，同异步控制策略至少包括同时发出使能信号或逐步发出使能信号。
S102、根据同异步控制策略，对多个ADC模块进行控制，以使多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
具体地，逐次逼近式模拟数字转换器根据同步控制策略或异步控制策略，对多个ADC模块进行控制，以使多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
本申请实施例中增加了参考源同异步选择，设计更加灵活。
本申请的一些实施例通过提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
本申请又一实施例对上述实施例提供的基于共用参考源干扰的控制方法做进一步补充说明。
可选地，根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在参考源驱动能力信息大于驱动能力预设值，且多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同步控制策略，同步控制策略用于同时发出使能信号，以使多个ADC模块采用参考源对转换电容同时进行充电。
本申请的一些实施例在参考源驱动能力强，多个ADC即使同时对转换电容充电也不会产生影响，则可以不考虑是否进行异步配置。
可选地，根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在参考源驱动能力信息小于或等于驱动能力预设值的情况下，根据逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与分频信息对应的周期时钟信息；
根据周期时钟信息和转换电容的充电时间，确定异步控制策略，异步控制策略用于逐步发出使能信号，以使多个ADC模块采用参考源对转换电容逐步进行充电。
本申请的一些实施例采用异步策略，对各个ADC模块控制，保证多个ADC采样转换不会同时采用参考源对转换电容进行充电，避免产生干扰。
可选地，根据周期时钟信息和转换电容的充电时间，确定异步控制策略，包括：
若周期时钟信息小于转换电容的充电时间，对相邻的ADC模块的时钟相位差进行调整，调整为预设数量个的系统时钟信息。
具体地，SAR ADC的系统时钟信息为芯片的晶振时钟，当ADC模块时钟为系统时钟信息的N分频时，可对最多N个ADC模块进行异步操作。根据系统时钟信息和N分频，计算ADC模块的周期时钟，当系统时钟信息的频率高，每个ADC模块的周期时钟小于转换电容的充电时间时，需调整设计，相邻ADC时钟相位差需调整为预设数量个的系统时钟信息，例如，调整为2(3、4……)个系统时钟频率。
本申请的一些实施例，当系统时钟频率高，每个周期时钟信息小于转换电容的电容充电时间时，对相邻ADC时钟相位差进行调整。
可选地，该方法还包括：
在多个ADC模块对转换电容进行充电的过程中，关闭使能信号，对同异步配置规则进行修改。
如图5所示，SAR ADC芯片开始工作后，先判断是否同步，根据同异步配置，同时发出使能或逐步发出使能；若同步，则同时发出使能，若否，则逐步发出使能；
发出使能后，如不修改配置，则一直保持使能信号；
等需要修改配置时，先关闭使能信号，然后修改配置。
配置修改完成后再根据同异步配置进行相应流程。
本申请实施例中如参考源驱动能力强，多个ADC即使同时对转换电容充电也不会产生影响，则可以不考虑是否进行异步配置；如参考源干扰引入的采样结果影响可忽略，也可不考虑是否进行异步配置。根据应用需求灵活的进行配置，满足客户多种应用环境。可满足配置更新，当应用环境变化后，调整配置不会引起电路错误工作。
本申请的一些实施例在需要修改配置时，先关闭使能信号，然后修改配置，配置修改完成后再根据同异步配置进行相应流程。
本申请实施例提供一种SAR ADC(successive approximation ADC，逐次逼近式模拟数字转换器)共用参考源防干扰实现方式，如图2所示，SAR ADC芯片中包括时钟控制逻辑部分、ADC控制部分和ADC模块，其中，时钟控制逻辑部分分别与多个ADC控制部分相连，ADC控制部分与对应的ADC模块相连，通过CLOCK时钟信号、clk-en时钟使能信号与各个ADC控制部分相连，ADC控制部分包括gate门电路和DIV，时钟控制逻辑部分对时钟使能信号进行控制，根据不同工作方式(同步或异步)给各个ADC模块发出时钟使能信号，配合时钟控制逻辑信号，根据不同ADC设计调整控制信号使用方式，将多个ADC不会同时对转换电容进行充电，规避多个SAR ADC相互干扰。其中，同步控制逻辑如图3所示，异步控制逻辑如图4所示。
本申请实施例采用ADC时序同步控制逻辑，可以根据应用环境调整多个ADC工作是否同步转换，转换电容充电时刻如图6中的红框部分。
需要说明的是，本实施例中各可实施的方式可以单独实施，也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。
本申请另一实施例提供一种基于共用参考源干扰的控制装置，用于执行上述实施例提供的基于共用参考源干扰的控制方法。
如图7所示，为本申请实施例提供的基于共用参考源干扰的控制装置的结构示意图。该基于共用参考源干扰的控制装置应用于逐次逼近式模拟数字转换器，逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，包括确定模块701和控制模块702，其中：
确定模块701用于根据逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同异步控制策略；其中，同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
控制模块702用于根据同异步控制策略，对多个ADC模块进行控制，以使多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
关于本实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本申请的一些实施例通过提供同异步配置规则，可以根据逐次逼近式模拟数字转换器的参考源驱动能力信息，确定同异步控制策略，例如，同时发出使能信号或逐步发出使能信号，根据该同异步控制策略来控制ADC模块，避免多个ADC模块采用参考源对转换电容进行充电时，产生干扰。
本申请又一实施例对上述实施例提供的基于共用参考源干扰的控制装置做进一步补充说明。
可选地，确定模块用于：
在参考源驱动能力信息大于驱动能力预设值，且多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据同异步配置规则，确定与逐次逼近式模拟数字转换器对应的同步控制策略，同步控制策略用于同时发出使能信号，以使多个ADC模块采用参考源对转换电容同时进行充电。
本申请的一些实施例在参考源驱动能力强，多个ADC即使同时对转换电容充电也不会产生影响，则可以不考虑是否进行异步配置。
可选地，确定模块用于：
在参考源驱动能力信息小于或等于驱动能力预设值的情况下，根据逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与分频信息对应的周期时钟信息；
根据周期时钟信息和转换电容的充电时间，确定异步控制策略，异步控制策略用于逐步发出使能信号，以使多个ADC模块采用参考源对转换电容逐步进行充电。
本申请的一些实施例采用异步策略，对各个ADC模块控制，保证多个ADC采样转换不会同时采用参考源对转换电容进行充电，避免产生干扰。
可选地，确定模块用于：
若周期时钟信息小于转换电容的充电时间，对相邻的ADC模块的时钟相位差进行调整，调整为预设数量个的系统时钟信息。
本申请的一些实施例，当系统时钟频率高，每个周期时钟信息小于转换电容的电容充电时间时，对相邻ADC时钟相位差进行调整。
可选地，控制模块还用于：
在多个ADC模块对转换电容进行充电的过程中，关闭使能信号，对同异步配置规则进行修改。
本申请的一些实施例在需要修改配置时，先关闭使能信号，然后修改配置，配置修改完成后再根据同异步配置进行相应流程。
关于本实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
需要说明的是，本实施例中各可实施的方式可以单独实施，也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。
本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，程序被处理器执行时可实现如上述实施例提供的基于共用参考源干扰的控制方法中的任意实施例所对应方法的操作。
本申请实施例还提供了一种计算机程序产品，的计算机程序产品包括计算机程序，其中，的计算机程序被处理器执行时可实现如上述实施例提供的基于共用参考源干扰的控制方法中的任意实施例所对应方法的操作。
如图8所示，本申请的一些实施例提供一种电子设备800，该电子设备800包括：存储器810、处理器820以及存储在存储器810上并可在处理器820上运行的计算机程序，其中，处理器820通过总线830从存储器810读取程序并执行程序时可实现如上述基于共用参考源干扰的控制方法包括的任意实施例的方法。
处理器820可以处理数字信号，可以包括各种计算结构。例如复杂指令集计算机结构、结构精简指令集计算机结构或者一种实行多种指令集组合的结构。在一些示例中，处理器820可以是微处理器。
存储器810可以用于存储由处理器820执行的指令或指令执行过程中相关的数据。这些指令和/或数据可以包括代码，用于实现本申请实施例描述的一个或多个模块的一些功能或者全部功能。本公开实施例的处理器820可以用于执行存储器810中的指令以实现上述所示的方法。存储器810包括动态随机存取存储器、静态随机存取存储器、闪存、光存储器或其它本领域技术人员所熟知的存储器。
以上仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种基于共用参考源干扰的控制方法，其特征在于，应用于逐次逼近式模拟数字转换器，所述逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，所述方法包括：
根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同异步控制策略；其中，所述同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
根据所述同异步控制策略，对所述多个ADC模块进行控制，以使所述多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
2.根据权利要求1所述的基于共用参考源干扰的控制方法，其特征在于，所述根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在所述参考源驱动能力信息大于驱动能力预设值，且所述多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据所述同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同步控制策略，所述同步控制策略用于同时发出使能信号，以使所述多个ADC模块采用参考源对转换电容同时进行充电。
3.根据权利要求1所述的基于共用参考源干扰的控制方法，其特征在于，所述根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定同异步控制策略，包括：
在所述参考源驱动能力信息小于或等于所述驱动能力预设值的情况下，根据所述逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与所述分频信息对应的周期时钟信息；
根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，所述异步控制策略用于逐步发出使能信号，以使所述多个ADC模块采用参考源对转换电容逐步进行充电。
4.根据权利要求3所述的基于共用参考源干扰的控制方法，其特征在于，所述根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，包括：
若所述周期时钟信息小于所述转换电容的充电时间，对相邻的ADC模块的时钟相位差进行调整，调整为预设数量个的系统时钟信息。
5.根据权利要求1所述的基于共用参考源干扰的控制方法，其特征在于，所述方法还包括：
在所述多个ADC模块对转换电容进行充电的过程中，关闭所述使能信号，对所述同异步配置规则进行修改。
6.一种基于共用参考源干扰的控制装置，其特征在于，应用于逐次逼近式模拟数字转换器，所述逐次逼近式模拟数字转换器中至少包括参考源和多个ADC模块，所述装置包括：
确定模块，用于根据所述逐次逼近式模拟数字转换器的参考源驱动能力信息以及预先设置的同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同异步控制策略；其中，所述同异步控制策略至少包括同时发出使能信号或逐步发出使能信号；
控制模块，用于根据所述同异步控制策略，对所述多个ADC模块进行控制，以使所述多个ADC模块采用参考源对转换电容进行充电时，不会产生干扰。
7.根据权利要求6所述的基于共用参考源干扰的控制装置，其特征在于，所述确定模块用于：
在所述参考源驱动能力信息大于驱动能力预设值，且所述多个ADC模块同时对转换电容充电时不会产生干扰信号的情况下，根据所述同异步配置规则，确定与所述逐次逼近式模拟数字转换器对应的同步控制策略，所述同步控制策略用于同时发出使能信号，以使所述多个ADC模块采用参考源对转换电容同时进行充电。
8.根据权利要求6所述的基于共用参考源干扰的控制装置，其特征在于，所述确定模块用于：
在所述参考源驱动能力信息小于或等于所述驱动能力预设值的情况下，根据所述逐次逼近式模拟数字转换器的系统时钟信息和分频信息，确定与所述分频信息对应的周期时钟信息；
根据所述周期时钟信息和转换电容的充电时间，确定所述异步控制策略，所述异步控制策略用于逐步发出使能信号，以使所述多个ADC模块采用参考源对转换电容逐步进行充电。
9.一种电子设备，其特征在于，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其中，所述处理器执行所述程序时可实现权利要求1-5中任意一项权利要求所述的基于共用参考源干扰的控制方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述程序被处理器执行时可实现权利要求1-5中任意一项权利要求所述的基于共用参考源干扰的控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411206727.5A CN119109458A (zh) | 2024-08-30 | 2024-08-30 | 基于共用参考源干扰的控制方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411206727.5A CN119109458A (zh) | 2024-08-30 | 2024-08-30 | 基于共用参考源干扰的控制方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119109458A true CN119109458A (zh) | 2024-12-10 |
Family
ID=93716703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411206727.5A Pending CN119109458A (zh) | 2024-08-30 | 2024-08-30 | 基于共用参考源干扰的控制方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119109458A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108023592A (zh) * | 2016-11-04 | 2018-05-11 | 亚德诺半导体集团 | Sar模数转换器选择性同步 |
| US20180183457A1 (en) * | 2016-12-23 | 2018-06-28 | Avnera Corporation | Reference disturbance mitigation in successive approximation register analog to digital converter |
| CN109698700A (zh) * | 2017-10-24 | 2019-04-30 | 财团法人工业技术研究院 | 连续近似寄存器模拟至数字转换器及其运作方法 |
| CN118353459A (zh) * | 2024-04-25 | 2024-07-16 | 成都士模微电子有限责任公司 | 多通道逐次逼近型模数转换器系统、集成电路、芯片与设备 |
-
2024
- 2024-08-30 CN CN202411206727.5A patent/CN119109458A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108023592A (zh) * | 2016-11-04 | 2018-05-11 | 亚德诺半导体集团 | Sar模数转换器选择性同步 |
| US20180183457A1 (en) * | 2016-12-23 | 2018-06-28 | Avnera Corporation | Reference disturbance mitigation in successive approximation register analog to digital converter |
| CN109698700A (zh) * | 2017-10-24 | 2019-04-30 | 财团法人工业技术研究院 | 连续近似寄存器模拟至数字转换器及其运作方法 |
| CN118353459A (zh) * | 2024-04-25 | 2024-07-16 | 成都士模微电子有限责任公司 | 多通道逐次逼近型模数转换器系统、集成电路、芯片与设备 |
Non-Patent Citations (1)
| Title |
|---|
| XINAO JI 等: "A 16-bit 18-MSPS SAR ADC with Hybrid Synchronous and Asynchronous Control Logic", 2023 IEEE INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUITS, TECHNOLOGIES AND APPLICATIONS (ICTA), 29 October 2023 (2023-10-29), pages 74 - 76 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5338819B2 (ja) | クロック分周回路、及びクロック分周方法 | |
| US20160112052A1 (en) | Low Power Automatic Calibration Method for High Frequency Oscillators | |
| US9130550B2 (en) | Semiconductor device and method for operating the same | |
| JP2025503792A (ja) | データ比較に基づいてクロックゲーティングするためのトリガユニット | |
| US11762413B2 (en) | Clock duty cycle correction | |
| US8253450B2 (en) | Clock signal frequency dividing circuit and method | |
| US8819401B2 (en) | Semiconductor device and reset control method in semiconductor device | |
| CN111383704B (zh) | 一种存储器内建自测试电路和对存储器的测试方法 | |
| CN119109458A (zh) | 基于共用参考源干扰的控制方法、装置、设备及介质 | |
| JP4856531B2 (ja) | 情報処理システムにおいてデジタル信号をｘ．５で除算するための方法及び装置 | |
| JP2009118449A (ja) | 高集積システムのためのクロックデータ復旧回路及び方法 | |
| CN117749182A (zh) | 利用扩展复用器和辅助电路配置控制的模数转换器(adc)自动顺序扫描 | |
| US8826061B2 (en) | Timer, method of implementing system time using a timer, and integrated circuit device including the same | |
| US12081224B2 (en) | Method for communicating a reference time base in a microcontroller, and corresponding microcontroller integrated circuit | |
| US20240235561A9 (en) | Sampling fractional-n phase-locked loop with feedback spur compensation | |
| US6774823B1 (en) | Clock synchronization logic | |
| US8656203B2 (en) | Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter | |
| JP5493591B2 (ja) | クロック分周回路および方法 | |
| JP4691791B2 (ja) | データ処理システム | |
| Liang et al. | AutoClock: Automated Clock Management for Power-Efficient HLS Designs on FPGAs | |
| CN108781073B (zh) | 用于稳健的锁相环设计的方法 | |
| JPH03228102A (ja) | パルス信号発生装置とマイクロコンピュータ及び連想メモリ | |
| US5404386A (en) | Programmable clock for an analog converter in a data processor and method therefor | |
| TW202538505A (zh) | 亂數產生器 | |
| US9438217B2 (en) | System and method for clocking integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |