CN118841406A - 一种三维封装芯片及其制造方法 - Google Patents

Abstract

本发明提供一种三维封装芯片及其制造方法，所述三维封装芯片包括：第一芯片及第二芯片；隔离层，设置在所述第一芯片和所述第二芯片之间；导电结构，穿过所述隔离层连接所述第一芯片和所述第二芯片；磁感材料层，设置在所述隔离层中，且所述磁感材料层位于相邻的两列所述导电结构之间；以及第一金属层和第二金属层；其中，所述第一金属层、所述磁感材料层一侧的所述导电结构、所述第二金属层，以及所述磁感材料层另一侧的所述导电结构依次连接，形成环绕所述磁感材料层的螺旋通路。通过本发明提供的一种三维封装芯片及其制造方法，可解决集成电路中大电感的封装问题。

Description

一种三维封装芯片及其制造方法

技术领域

本发明属于集成电路制造技术领域，特别涉及一种三维封装芯片及其制造方法。

背景技术

在集成电路中，随着电源的不断增加，需要在系统中嵌入的电感的电感值不断增加。而由于电感的体积较大，在对芯片进行封装时，通常将工作芯片和电感平铺在一块电路板上。电感通过电路板与芯片连接。

这种布局使得集成电路所占体积较大，无发应用于高密度场合。且这种布局使得工作芯片与电感的间距较大，无法起到有效的电器作用。且随着集成电路的集成度的不断提升，系统需要较大的电流值来支撑，而受限于芯片有限的空间及芯片材料的限制，无法满足集成大电感的要求。

发明内容

本发明的目的在于提供一种三维封装芯片及其制造方法，可在封装芯片中集成大电感，解决集成电路中大电感的封装问题。

为实现上述目的，本发明提供了一种三维封装芯片，至少包括：

第一芯片及第二芯片，所述第二芯片设置在所述第一芯片上；

隔离层，设置在所述第一芯片和所述第二芯片之间；

导电结构，穿过所述隔离层连接所述第一芯片和所述第二芯片；

磁感材料层，设置在所述隔离层中，且所述磁感材料层位于相邻的两列所述导电结构之间；以及

第一金属层，设置在所述第一芯片和所述导电结构之间，且所述第一金属层连接所述磁感材料层两侧的所述导电结构；以及

第二金属层，设置在所述第二芯片和所述导电结构之间，且所述第二金属层连接所述磁感材料层两侧的所述导电结构；

其中，所述第一金属层、所述磁感材料层一侧的所述导电结构、所述第二金属层，以及所述磁感材料层另一侧的所述导电结构依次连接，形成环绕所述磁感材料层的螺旋通路。

在本发明一实施例中，所述第一金属层包括多个第一导流部，每个所述第一导流部的两端与所述磁感材料层两侧的所述导电结构连接。

在本发明一实施例中，所述第一导流部呈条状设置，且多个所述第一导流部平行设置。

在本发明一实施例中，所述第二金属层包括多个第二导流部，每个所述第二导流部的两端与所述磁感材料层两侧的所述导电结构连接。

在本发明一实施例中，所述第二导流部呈条状设置，且多个所述第二导流部平行设置。

在本发明一实施例中，相邻的所述第一导流部之间的间距等于相邻的所述第二导流部之间的间距。

在本发明一实施例中，所述第一导流部与所述磁感材料层之间具有第一夹角，所述第二导流部与所述磁感材料层之间具有第二夹角，所述第一夹角与所述第二夹角互补。

在本发明一实施例中，所述隔离层包括：

第一绝缘层，设置在所述第一金属层上；

塑封层，设置在所述第一绝缘层上，所述磁感材料层设置在所述塑封层中；

第二绝缘层，设置在所述塑封层上；以及

第三绝缘层，设置在所述第二金属层和所述第二芯片之间。

在本发明一实施例中，所述导电结构包括：

凸台，一端与所述第一金属层连接，另一端穿过所述第一绝缘层，延伸至所述第一绝缘层表面；

金属柱，设置在所述凸台上，所述金属柱位于所述塑封层中；以及

金属接触，一端与所述金属柱连接，另一端穿过所述第二绝缘层，延伸至所述第二绝缘层表面。

本发明还提供一种三维封装芯片的制造方法，至少包括以下步骤：

提供第一芯片；

在所述第一芯片上形成第一金属层；

在所述第一金属层上形成隔离层；

在所述隔离层中形成导电结构和磁感材料层，且所述磁感材料层位于相邻的两列所述导电结构之间；

在所述隔离层上形成第二金属层；以及

将第二芯片与所述第二金属层键合，所述第二芯片通过所述导电结构连接所述第一芯片；

其中，所述第一金属层连接所述磁感材料层两侧的所述导电结构，所述第二金属层连接所述磁感材料层两侧的所述导电结构，所述第一金属层、所述磁感材料层一侧的所述导电结构、所述第二金属层，以及所述磁感材料层另一侧的所述导电结构依次连接，形成环绕所述磁感材料层的螺旋通路。

综上所述，本发明提供的一种三维封装芯片及其制造方法，采用系统级封装结构，将多种功能的工作芯片集中封装在一个封装体内，使得系统更加集成，体积更小。且采用三维芯粒结构，将电感片在三维方向集成，保证封装尺寸更加小，系统更加集成，器件性能更加优越。同时，有效的在工作芯片之间内部集成螺旋电感器件，免去外贴电感的需求，降低了封装的整体尺寸，更有利于系统集成，同时确保可系统性能的大幅提升。且采用磁感材料作为中间层，加大了整个系统的电感值，大大提高了整个系统的性能，相比于表贴电感，形成的电感器件更加靠近半导体器件本身，可以更好的提高半导体器件的性能。故本申请提供的三维封装芯片，芯片与电感片之间直接通过键合方式相互连接，整个系统与芯片大小相同，使得整体封装结构尺寸减小，市场前景更好的特点，同时，芯片与电感片之间直接通过键合方式相互连接，减少了高频信号的传输路径，适合高频应用。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例中形成第一金属层的结构示意图。

图2是本申请一实施例中第一金属层中第一导流部的俯视图。

图3是本申请一实施例中设置第一载板的结构示意图。

图4是本申请一实施例中对第一芯片的第二表面减薄的结构示意图。

图5是本申请一实施例中设置第二载板的结构示意图。

图6是本申请一实施例中形成第一绝缘层和凸台的结构示意图。

图7是本申请一实施例中形成金属柱和磁感材料层的结构示意图。

图8是本申请一实施例中磁感材料层的俯视图。

图9是本申请一实施例中沉积塑封层的结构示意图。

图10是本申请一实施例中形成塑封层的结构示意图。

图11是本申请一实施例中形成第二金属层的结构示意图。

图12是本申请一实施例中第二金属层的俯视图。

图13是本申请一实施例中键合第二芯片的结构示意图。

图14是本申请一实施例中形成锡球的结构示意图。

标号说明：

101、第一芯片；102、导电插塞；1021、第一金属垫；103、第一金属层；1031、第一导流部；1032、第一接触部；104、第一载板；105、连接金属层；106、第二载板；107、第一绝缘层；108、凸台；1081、第一分部；1082、第二分部；109、金属柱；110、磁感材料层；111、塑封层；112、第二绝缘层；113、金属接触；114、第二金属层；1141、第二导流部；1142、第二接触部；115、第三绝缘层；116、第二金属垫；117、第二芯片；118、锡球。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

在本发明的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在一些实施例中，形成集成电路时，各种功能的工作模块独立封装，形成独立的工作芯片，之后将工作芯片和电感器件平铺在电路板上，工作芯片和电感之间通过电路板互相连接形成一个二维系统。随着集成电路的发展，需要在电路板上集成的工作芯片越来越多。故在本发明一实施例中，提供一种三维封装芯片，将三维芯片中的工作芯片和电感器件在三维方向上集成，使得多种功能的工作芯片集中封装在一个封装体内，可保证封装尺寸更小，系统更加集成，器件性能更加优越。

请参阅图14所示，在本发明一实施例中，本申请提供的三维封装芯片包括两个或多个工作芯片以及设置在工作芯片之间的电感器件。其中。工作芯片在其厚度方向上堆叠，电感器件集成在厚度方向上堆叠的两个工作芯片之间。本实施例以在厚度方向设置一个第一芯片101、一个第二芯片117，以及在第一芯片101和第二芯片117集成一个电感器件为实施例进行说明。在其他实施例中，在电路板上可以设置两个或多个第一芯片101，在两个或多个第一芯片101上可以设置两个或多个第二芯片117。而在第一芯片101和第二芯片117中可以集成两个或多个电感器件。具体的，在本实施例中，三维封装芯片包括第一芯片101，以及设置在第二芯片117上的第一芯片101，且第一芯片101和第二芯片117之间设置有隔离层。在隔离层中，设置有导电结构，导电结构穿过隔离层连接第一芯片101和第二芯片117。而在隔离层中，设置有磁感材料层110。在第一芯片101和导电结构之间，设置有第一金属层103。在第二芯片117和导电结构之间，设置有第二金属层114。其中，第一金属层103、一导电结构、第二金属层114和另一导电结构依次连接，形成环绕磁感材料层110的螺旋通路。在本申请中，将磁感材料层110设置在相邻的工作芯片之间，在相邻的工作芯片之间形成螺旋电感器件，在增大系统的电感值，提高系统性能的同时，免去外贴电感的需求，降低了封装的整体尺寸，更有利于系统集成，确保可大幅提升系统性能。

需要注意的是，本申请中的三维封装芯片中包括两个或多个工作芯片，且两个或多个工作芯片会在工作芯片的厚度方向生堆叠，形成三维封装芯片。本申请并不限制三维封装芯片中工作芯片的具体数量和工作芯片的功能，每个工作芯片的作用可以相同，也可以不同，具体以能够实现三维封装芯片的功能为准。在本发明一实施例中，以三维封装芯片中的两个工作芯片进行说明，即三维封装芯片包括一个第一芯片和一个第二芯片。

请参阅图1至图3，以及图14所示，在本发明一实施例中，第一芯片101中设置有导电插塞102，且导电插塞102连通第一芯片101的第一表面和第二表面。其中，第一表面和第二表面是第一芯片101在厚度方向上两个相对的表面。导电插塞102是通过在接触孔内填充导电材料形成。导电插塞102的一端延伸至第一芯片101的第一表面，另一端穿过第一芯片101至第一芯片101的第二表面。进而实现第一芯片101的固定，以及第一芯片101与其上设置的第二芯片117的电性连接。

请参阅图1和图2所示，在本发明一实施例中，先提供第一芯片101，并在第一芯片101中形成接触孔(图中未显示)。在本实施例中，接触孔可以是硅通孔(Through SiliconVia，TSV)，本发明不限定接触孔的深度，具体以穿过第一芯片101的有效工作区为准。在本实施例中，接触孔的深度指的是接触孔埋入第一芯片101的深度。具体的，可从第一芯片101的第一表面，通过蚀刻工艺等手段在第一芯片101中形成接触孔，且接触孔穿过第一芯片101的有效工作区。其中，第一芯片101中所有的半导体器件均集中在有效工作区中。需要说明的是，工作芯片包括基板以及设置基板上的半导体器件，其中半导体器件之间相互电性连接。在形成接触孔时，接触孔穿过工作芯片的基板中，但并未破坏有效工作区中的半导体器件。在形成接触孔后，在接触孔中沉积导电材料，例如铜、铝、金等金属材料或其中两种或三种金属材料的合金，形成导电插塞102。在形成导电插塞102时，位于第一表面接触孔位置的金属材料形成第一金属垫1021，第一金属垫1021可作为第一芯片101与外部连接的接口。

请参阅图1和图2所示，在本发明一实施例中，在第一芯片101的第一表面，设置有第一金属层103。具体的，可在形成导电插塞102之后，在第一芯片101上沉积导电金属材料，形成图案化的第一金属层103。其中，第一金属层103包括第一导流部1031和第一接触部1032。第一金属层103包括多个第一导流部1031，且多个第一导流部1031平行设置。第一导流部1031呈条状设置，且第一导流部1031的端部形状与导电结构截面的形状适应。在本实施例中，第一导流部1031的端部例如呈半圆形设置。在多个第一导流部1031中，位于边缘的一个第一导流部1031的端部设置在第一金属垫1021上，与第一金属垫1021连接，作为后续形成的环绕磁感材料层110的螺旋通路与第一芯片101的一个连接点。在第一导流部1031与第一金属垫1021连接的相对的一侧，设置有一个第一接触部1032，第一接触部1032设置在第一金属垫1021上，作为后续形成的环绕磁感材料层110的螺旋通路的与第一芯片101的另一个连接点。进而使得后续形成的电感器件的两端与与第一芯片101的电性连接，将电感器件串接至电路中。而第一接触部1032还会作为第一芯片101和第二芯片117中间的导电结构，设置在其他与电感器件不相关的第一金属垫1021上，此时，第一接触部1032仅作为第一芯片101和第二芯片117之间的导电结构。

结合图1和图2，需要说明的是，本申请对第一金属层103中第一导流部1031的具体数量不做限制，以形成的电感器件以及电感器件的电感值具体设定。

请参阅图3和图4所示，在本发明一实施例中，在形成第一金属层103后，在第一金属层103上设置第一载板104，加强晶圆的整体刚度，便于后续对第一芯片101进行减薄。之后，翻转第一芯片101，对第一芯片101的第二表面进行研磨，减薄第一芯片101。具体的，可以使用化学机械抛光(Chemical Mechanical Polishing，CMP)的方法研磨第一芯片101的第二表面，以对第一芯片101进行减薄。

需要注意的是，结合图4所示，对第一芯片101进行减薄也是对第一芯片101中的基板进行减薄，减薄后的第一芯片101保留完整的有效工作区，即减薄对第一芯片101中的半导体器件及其连接没有任何损伤。

请参阅图4所示，在本发明一实施例中，在对第一芯片101的的第二表面进行减薄后，在第二表面形成多个凹部(图中未显示)，且每个凹部与一个导电插塞102连通。之后，在凹部中沉积导电材料，例如铜、铝、金等金属材料或其中两种或三种金属材料的合金，形成连接金属层105。且连接金属层105与第一芯片101的第二表面齐平。

请参阅图4和图5所示，在本发明一实施例中，在第一芯片101的第二表面形成连接金属层105后，移除第一金属层103上的第一载板104，并在第一芯片101的第二表面设置第二载板106。将第一芯片101设置在第二载板106上，可方便晶圆的后续加工。

请参阅图5至图13所示，在本发明一实施例中，在第一芯片101的第一表面，还设置有隔离层和导电结构。其中，隔离层设置在第一芯片101和第二芯片117之间，导电结构穿过隔离层连接第一芯片101和第二芯片117。在本实施例中，隔离层包括多层绝缘层和一层塑封层111，具体例如包括第一绝缘层107、塑封层111、第二绝缘层112和第三绝缘层115。导电结构包括凸台108、金属柱109和金属接触113。第一绝缘层107位于第一金属层103上，且覆盖第一金属层103。凸台108的一端与第一金属层103连接，另一端穿过第一绝缘层107，延伸至第一绝缘层107表面。金属柱109设置在凸台108上。塑封层111覆盖金属柱109，且在塑封层111中设置有磁感材料层110。第二绝缘层112设置在塑封层111上，且第二绝缘层112覆盖塑封层111、金属柱109以及磁感材料层110。金属接触113设置在第二绝缘层112中，且金属接触113的一端与金属柱109连接，另一端与第二绝缘层112表面齐平。

具体的，请参阅图6所示，在本发明一实施例中，在第一芯片101的第二表面设置第二载板106后，将设置有第二载板106的第一芯片101翻转。先在第一芯片101的第一表面上形成第一绝缘层107。第一绝缘层107覆盖第一芯片101的第一表面，以及第一表面上的第一金属层103。其中，绝缘层的材料例如为氮化硅或氧化硅等绝缘物质形成。第一绝缘层107具有预设厚度，以便于形成与第一金属层103连接的凸台108，第一绝缘层107的预设厚度例如为3um～10um。在形成第一绝缘层107后，通过曝光显影的方式在第一绝缘层107上定义出凸台108的位置，其中，凸台108位于第一金属层103中的所有的第一导流部1031和第一接触部1032上，且每个第一接触部1032上设置有一个凸台108，每个第一导流部1031的每个端部设置有一个凸台108。之后蚀刻第一绝缘层107，在第一绝缘层107上形成开口(图中未显示)，每个开口暴露一个第一接触部1032或第一导流部1031的端部。在形成开口后，在开口中沉积导电材料，导电材料填满开口且覆盖开口附近的第一绝缘层107，形成凸台108。其中，导电材料例如包括铜、铝、金等金属材料或其中两种或三种金属材料的合金。形成的凸台108包括第一分部1081和第二分部1082，第一分部1081位于第一绝缘层107中，且连接于第一金属垫1021。第二分部1082位于第一绝缘层107表面，且第二分部1082的径向尺寸大于第一分部1081的径向尺寸，方便后续形成金属柱109。

请参阅图7所示，在本发明一实施例中，在形成凸台108后，在每个凸台108上形成金属柱109。金属柱109位于凸台108的第二分部1082上，且金属柱109的径向尺寸小于第二分部1082的径向尺寸。在本实施例中，金属柱109的高度为例如50um～200um。设置较厚的金属柱109，便于在部分金属柱109之间形成磁感材料层110，进而形成电感器件。在一些实施例中，当金属柱109的间距足够大，可以直接在凸台108上焊接金属柱109。在其他实施例中，也可以使用电镀的方法在凸台108上形成金属柱109，或者通过曝光显影形成图案化光阻层，定义出金属柱109的位置，之后在沉积导电材料形成金属柱109。本申请对金属柱109的具体形成方法不作限制。

请参阅图7至图8所示，在本发明一实施例中，在相邻的两列金属柱109之间，还设置有磁感材料层110。其中，磁感材料层110可以使用任意一种磁性材料制成的片状结构。在本实施例中，磁感材料层110设置在相邻的两列金属柱109之间，且磁感材料层110位于第一导流部1031上，即磁感材料层110在第一芯片101的第一表面上的正投影与多个平行的第一导流部1031交迭。具体的，可在形成金属柱109后，在第一绝缘层107表面贴装磁感材料，形成磁感材料层110。在本实施例中，磁感材料层110和金属柱109的高度相等，或磁感材料层110的高度略低于金属柱109，即磁感材料层110比金属柱109低例如10un～20um。将磁感材料层110和金属柱109的高度设置为等高或具有较小的差距，可尽量增大形成的电感器件的电感值，同时尽量降低三维封装芯片的体积。

请参阅图9和图10所示，在本发明一实施例中，在形成磁感材料层110后，在第一绝缘层107上形成塑封层111，以对第一芯片101进行晶圆级的封装。其中，塑封层111与金属柱109等高，进而使得塑封层111包裹住金属柱109和磁感材料层110，且暴露金属柱109和磁感材料层110的顶面。具体可先形成高于金属柱109和磁感材料层110的塑封层111，之后再对磁感材料层110进行研磨，露出金属柱109和磁感材料层110的顶面。在本实施例中，塑封层111的材料例如包括环氧树脂、有机硅型封装胶或聚氨酯型封装胶等常见的塑封材料。

请参阅图11所示，在本发明一实施例中，在形成塑封层111后，在塑封层111上形成第二绝缘层112，第二绝缘层112覆盖塑封层111、金属柱109和磁感材料层110。在形成第二绝缘层112后，通过曝光显影的方式在第二绝缘层112上定义出金属接触113的位置，其中，金属接触113位于所有的金属柱109上。之后蚀刻第二绝缘层112，在第二绝缘层112上形成开口(图中未显示)，每个开口暴露一个金属柱109。在形成开口后，在开口中沉积导电材料，导电材料填满开口，形成金属接触113。其中，导电材料例如包括铜、铝、金等金属材料或其中两种或三种金属材料的合金。且形成的金属接触113的径向尺寸小于金属柱109的径向尺寸。

请参阅图11和图12所示，在本发明一实施例中，在第二绝缘层112上，设置有第二金属层114。具体的，可在形成金属接触113后，在第二绝缘层112上沉积导电金属材料，形成第二金属层114。其中，第二金属层114包括第二导流部1141和第二接触部1142。第二金属层114包括多个第二导流部1141，多个第二导流部1141平行设置，且多个第二导流部1141在塑封层111上的正投影与磁感材料层110交迭。每个第二导流部1141的两端与磁感材料层110两侧的一个金属接触113连接。此时，第二导流部1141的数量等于第一导流部1031的数量。故环绕磁感材料层110，一个第一金属垫1021连接一个第一导流部1031的一端，该第一导流部1031的另一端跨越磁感材料层110，并依次通过一个凸台108、金属柱109和金属接触113组成的导电结构延伸至第二绝缘层112表面，金属接触113与一个第二导流部1141的一端连接，该第二导流部1141的另一端跨越磁感材料层110，并依次通过一个金属接触113、金属柱109共和凸台108组成的导电结构延伸至第一芯片101的第一表面，使得另一导电结构与第一芯片101表面的另一第一导流部1031的一端连接，进而环绕磁感材料层110一圈。接着，通过第一导流部1031、一导电结构、第二导流部1141以及另一导电结构，重复对磁感材料层110进行环绕，形成螺旋通路，且螺旋通路最后结束于第一芯片101表面的另一个第一金属垫1021上。

请参阅图11和图12所示，在本实施例中，导电结构与芯片厚度的方向垂直，则且每个第二导流部1141的端部在第一芯片101第一表面上的正投影与相邻的两个第一导流部1031的端部重叠。为保证形成的电感器件的质量，第二导流部1141呈条状设置，且第二导流部1141的宽度及长度与第一导流部1031相同，且第二导流部1141的端部形状与第一导流部1031端部形状相同，例如呈半圆形设置。同时，若相邻两个第一导流部1031之间的间距为第一间距，相邻两个第二导流部1141之间的间距等于第二间距，则第一间距等于第二间距。第一导流部1031与磁感材料层110之间具有第一夹角，第二导流部1141与磁感材料层110之间具有第二夹角，则第一夹角与第二夹角互补。其中，第一夹角为第一导流部1031在磁感材料层110上的投影与磁感材料层110的夹角，第二夹角为第二导流部1141在磁感材料层110上的投影与磁感材料层110的夹角。第一导流部1031的方向为条状第一导流部1031延伸的方向X1，第二导流部1141的方向为条状第二导流部1141延伸的方向X2，磁感材料层110的方向为磁感材料层110的延伸方向Y。

请参阅图11和图12所示，如上所述，在形成第二金属层114后，第一金属层103、一导电结构、第二金属层114和另一导电结构依次连接，形成环绕磁感材料层110的螺旋通路，该螺旋通路与磁感材料层110组合，形成电感器件。

请参阅图13所示，在本发明一实施例中，在形成第二金属层114后，将第二芯片117与第二金属层114键合，完成第一芯片101与第二芯片117的键合。之后，在第二芯片117和第二金属层114的间隙中填充第三绝缘层115。其中，第二芯片117上设置有第二金属垫116，第二金属垫116为第二芯片117的外接口。第二金属垫116可以与第二金属层114直接键合，而第三绝缘层115填充在第二金属垫116和第二金属层114之间的间隙中，使得形成的三维封装芯片结构更加稳定。

请参阅图14所示，在本发明一实施例中，在将第二芯片117与第一芯片101键合后，移除第一芯片101第二表面设置的第二载板106，并在第一芯片101的第一表面形成焊球118，且每个焊球118与导电结构连接。其中，可以通过电镀或回流焊的方式在第一芯片101的第一表面形成焊球118，焊球118可以为锡球，通过焊球118可以将三维封装芯片与电路板连接。

综上所述，本发明提供一种三维封装芯片及其制造方法，将不同功能或相同功能的第一芯片与第二芯片在芯片厚度方向集成，在第一芯片和第二芯片之间设置隔离层以对第一芯片和第二芯片进行隔离，并在隔离层中设置导电结构连接第一芯片和第二芯片。同时，在隔离层中设置磁感材料层，在第一芯片和导电结构之间设置第一金属层，在第二芯片和导电结构之间设置第二金属层，通过第一金属层、第二金属层和导电结构形成环绕磁感材料层的螺旋通路，进而在第一芯片和第二芯片之间的隔离层中集成电感器件。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种三维封装芯片，其特征在于，至少包括：

第一芯片及第二芯片，所述第二芯片设置在所述第一芯片上；

隔离层，设置在所述第一芯片和所述第二芯片之间；

导电结构，穿过所述隔离层连接所述第一芯片和所述第二芯片；

磁感材料层，设置在所述隔离层中，且所述磁感材料层位于相邻的两列所述导电结构之间；以及

第一金属层，设置在所述第一芯片和所述导电结构之间，且所述第一金属层连接所述磁感材料层两侧的所述导电结构；以及

第二金属层，设置在所述第二芯片和所述导电结构之间，且所述第二金属层连接所述磁感材料层两侧的所述导电结构；

其中，所述第一金属层、所述磁感材料层一侧的所述导电结构、所述第二金属层，以及所述磁感材料层另一侧的所述导电结构依次连接，形成环绕所述磁感材料层的螺旋通路。

2.根据权利要求1所述的一种三维封装芯片，其特征在于，所述第一金属层包括多个第一导流部，每个所述第一导流部的两端与所述磁感材料层两侧的所述导电结构连接。

3.根据权利要求2所述的一种三维封装芯片，其特征在于，所述第一导流部呈条状设置，且多个所述第一导流部平行设置。

4.根据权利要求2所述的一种三维封装芯片，其特征在于，所述第二金属层包括多个第二导流部，每个所述第二导流部的两端与所述磁感材料层两侧的所述导电结构连接。

5.根据权利要求4所述的一种三维封装芯片，其特征在于，所述第二导流部呈条状设置，且多个所述第二导流部平行设置。

6.根据权利要求4所述的一种三维封装芯片，其特征在于，相邻的所述第一导流部之间的间距等于相邻的所述第二导流部之间的间距。

7.根据权利要求4所述的一种三维封装芯片，其特征在于，所述第一导流部与所述磁感材料层之间具有第一夹角，所述第二导流部与所述磁感材料层之间具有第二夹角，所述第一夹角与所述第二夹角互补。

8.根据权利要求1所述的一种三维封装芯片，其特征在于，所述隔离层包括：

第一绝缘层，设置在所述第一金属层上；

塑封层，设置在所述第一绝缘层上，所述磁感材料层设置在所述塑封层中；

第二绝缘层，设置在所述塑封层上；以及

第三绝缘层，设置在所述第二金属层和所述第二芯片之间。

9.根据权利要求8所述的一种三维封装芯片，其特征在于，所述导电结构包括：

凸台，一端与所述第一金属层连接，另一端穿过所述第一绝缘层，延伸至所述第一绝缘层表面；

金属柱，设置在所述凸台上，所述金属柱位于所述塑封层中；以及

金属接触，一端与所述金属柱连接，另一端穿过所述第二绝缘层，延伸至所述第二绝缘层表面。

10.一种三维封装芯片的制造方法，其特征在于，至少包括以下步骤：

提供第一芯片；

在所述第一芯片上形成第一金属层；

在所述第一金属层上形成隔离层；

在所述隔离层中形成导电结构和磁感材料层，且所述磁感材料层位于相邻的两列所述导电结构之间；

在所述隔离层上形成第二金属层；以及

将第二芯片与所述第二金属层键合，所述第二芯片通过所述导电结构连接所述第一芯片；

其中，所述第一金属层连接所述磁感材料层两侧的所述导电结构，所述第二金属层连接所述磁感材料层两侧的所述导电结构，所述第一金属层、所述磁感材料层一侧的所述导电结构、所述第二金属层，以及所述磁感材料层另一侧的所述导电结构依次连接，形成环绕所述磁感材料层的螺旋通路。