CN118824855A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，方法包括：提供基底，基底上形成有凸立的第一牺牲层，第一牺牲层上形成有沟道叠层结构，沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，沟道叠层包括第二牺牲层以及位于第二牺牲层上的沟道层，基底上形成有横跨沟道叠层结构的栅极结构，栅极结构覆盖沟道叠层结构的部分顶部和部分侧壁；在栅极结构两侧的沟道叠层结构中形成凹槽；在沟道叠层结构的侧壁形成第一保护层；去除第一牺牲层，形成由沟道叠层结构、栅极结构、以及基底围成的开口；在开口中形成绝缘层，绝缘层位于基底和沟道叠层结构之间。降低去除第一牺牲层的刻蚀工艺对凹槽暴露的沟道叠层结构的侧壁造成损伤的概率，从而提高半导体结构的性能。

Description

半导体结构的形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)、全包围栅极(Gate-all-around，GAA)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应。

随着器件尺寸的进一步缩小，如何提高全包围栅极结构器件的性能，越来越具有难度和挑战。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有凸立的第一牺牲层，所述第一牺牲层上形成有沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括第二牺牲层以及位于所述第二牺牲层上的沟道层，所述基底上形成有横跨所述沟道叠层结构的栅极结构，所述栅极结构覆盖所述沟道叠层结构的部分顶部和部分侧壁；在所述栅极结构两侧的沟道叠层结构中形成凹槽，所述凹槽的侧壁暴露出所述沟道叠层结构，且所述凹槽露出所述第一牺牲层的顶面；形成所述凹槽之后，在所述沟道叠层结构的侧壁形成第一保护层；形成所述第一保护层之后，去除所述第一牺牲层，形成由所述沟道叠层结构、所述栅极结构、以及所述基底围成的开口；在所述开口中形成绝缘层，所述绝缘层位于所述基底和沟道叠层结构之间。

可选的，在所述栅极结构两侧的沟道叠层结构中形成所述凹槽的步骤包括：以所述第一牺牲层的顶部作为刻蚀停止位置，对所述栅极结构两侧的沟道叠层结构进行图形化处理。

可选的，在所述栅极结构两侧的沟道叠层结构中形成凹槽的过程中，还去除所述栅极结构两侧的部分厚度的第一牺牲层，使所述凹槽底部的第一牺牲层的顶面低于剩余所述沟道叠层结构底部的第一牺牲层的顶面。

可选的，去除所述栅极结构两侧的第一牺牲层的厚度为1纳米至20纳米。

可选的，通过刻蚀工艺去除所述栅极结构两侧的沟道叠层结构以形成凹槽，所述刻蚀工艺包括干法刻蚀工艺。

可选的，在所述沟道叠层结构的侧壁形成所述第一保护层的步骤包括：在所述沟道叠层结构的顶部和侧壁、以及所述凹槽的底部形成第一保护材料层；去除所述沟道叠层结构顶部和所述凹槽底部的第一保护材料层，剩余的位于所述沟道叠层结构侧壁的第一保护材料层作为所述第一保护层。

可选的，形成所述第一保护材料层的工艺包括原子层沉积工艺。

可选的，所述第一保护层的材料包括氮化硅、碳化硅和碳氮化硅中的一种或多种。

可选的，以与所述栅极结构的延伸方向相垂直的方向为横向，所述第一保护层的横向尺寸为0.5纳米至10纳米。

可选的，去除所述第一牺牲层的过程中，所述第一牺牲层与所述第一保护层之间的刻蚀选择比大于20：1。

可选的，去除所述第一牺牲层的工艺包括湿法刻蚀工艺。

可选的，在所述提供基底的步骤中，所述第一牺牲层和所述沟道叠层结构之间还形成有第二保护层；在形成所述凹槽的过程中，还包括去除所述栅极结构两侧的第二保护层。

可选的，所述第二保护层的材料和所述沟道层的材料相同；所述第一牺牲层的材料和第二牺牲层的材料相同，且所述第一牺牲层的材料和第二牺牲层材料中的原子占比不同。

可选的，所述第二保护层的材料包括Si；所述第一牺牲层的材料包括Si_xGe_1-x，所述第二牺牲层的材料包括Si_yGe_1-y，其中，x和y均代表Si原子所占的比例，且x＜y。

可选的，所述第二保护层的厚度为0.5纳米至10纳米。

可选的，去除所述第一牺牲层的过程中，所述第一牺牲层与所述第二保护层之间的刻蚀选择比大于20：1。

可选的，所述绝缘层的材料包括氮氧化硅、氧化硅和氮化硅中的一种或多种。

可选的，形成所述绝缘层之后，所述半导体结构的形成方法还包括：去除所述栅极结构侧壁的第一保护层，露出所述沟道叠层结构的侧壁。

可选的，去除所述栅极结构侧壁的第一保护层的工艺包括湿法刻蚀工艺。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，在所述栅极结构两侧的沟道叠层结构中形成凹槽，所述凹槽的侧壁暴露出所述沟道叠层结构，且所述凹槽露出所述第一牺牲层的顶面，在所述沟道叠层结构的侧壁形成第一保护层，所述第一保护层对述沟道叠层结构的侧壁起到保护作用，在后续去除第一牺牲层形成开口的过程中，降低了去除第一牺牲层的刻蚀工艺对凹槽暴露的沟道叠层结构的侧壁造成损伤的概率，从而提高了半导体结构的性能。

附图说明

图1至图4是一种半导体结构的形成方法对应的结构示意图；

图5至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法对应的结构示意图分析其性能有待提高的原因。

图1至图4是一种半导体结构的形成方法对应的结构示意图。

参考图1，提供基底10，所述基底10上形成有凸立的第一牺牲层19，所述第一牺牲层19上形成有沟道叠层结构15，所述沟道叠层结构15包括一个或多个在纵向上依次堆叠设置的沟道叠层14，所述沟道叠层14包括第二牺牲层12以及位于所述第二牺牲层12上的沟道层13，所述第一牺牲层19与第二牺牲层12的材料相同。

参考图2，在所述基底10上形成横跨所述沟道叠层结构15的栅极结构16，所述栅极结构16覆盖所述沟道叠层结构15的部分顶部和部分侧壁。

参考图3，去除所述第一牺牲层19，形成由所述沟道叠层结构15、所述栅极结构16、以及所述基底10围成的开口20。

参考图4，在所述开口20中形成绝缘层21。

经研究发现，由于第一牺牲层19与第二牺牲层12的材料相同，在去除第一牺牲层19形成开口20的过程中，去除第一牺牲层19的刻蚀工艺增大了对第二牺牲层12造成损伤的概率，相应的，在后续形成绝缘层21的过程中，增加了在沟道叠层结构15中形成绝缘层21的概率，从而对半导体结构的性能造成影响。

为了解决技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有凸立的第一牺牲层，所述第一牺牲层上形成有沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括第二牺牲层以及位于所述第二牺牲层上的沟道层，所述基底上形成有横跨所述沟道叠层结构的栅极结构，所述栅极结构覆盖所述沟道叠层结构的部分顶部和部分侧壁；在所述栅极结构两侧的沟道叠层结构中形成凹槽，所述凹槽的侧壁暴露出所述沟道叠层结构，且所述凹槽露出所述第一牺牲层的顶面；形成所述凹槽之后，在所述沟道叠层结构的侧壁形成第一保护层；形成所述第一保护层之后，去除所述第一牺牲层，形成由所述沟道叠层结构、所述栅极结构、以及所述基底围成的开口；在所述开口中形成绝缘层，所述绝缘层位于所述基底和沟道叠层结构之间。

本发明实施例提供一种半导体结构的形成方法，在所述栅极结构两侧的沟道叠层结构中形成凹槽，所述凹槽的侧壁暴露出所述沟道叠层结构，且所述凹槽露出所述第一牺牲层的顶面，在所述沟道叠层结构的侧壁形成第一保护层，所述第一保护层对述沟道叠层结构的侧壁起到保护作用，在后续去除第一牺牲层形成开口的过程中，降低了去除第一牺牲层的刻蚀工艺对凹槽暴露的沟道叠层结构的侧壁造成损伤的概率，从而提高了半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图5至图7，其中，图6是俯视图，图7是图6沿AA方向的剖视图，提供基底(未标示)，所述基底上形成有凸立的第一牺牲层199，所述第一牺牲层199上形成有沟道叠层结构190，所述沟道叠层结构190包括一个或多个在纵向上依次堆叠设置的沟道叠层102，所述沟道叠层102包括第二牺牲层1021以及位于所述第二牺牲层1021上的沟道层1022，所述基底上形成有横跨所述沟道叠层结构190的栅极结构104，所述栅极结构104覆盖所述沟道叠层结构190的部分顶部和部分侧壁。

基底用于为形成全包围栅极(Gate-all-around，GAA)晶体管提供工艺平台。

本实施例中，基底为立体基底，基底包括衬底100以及凸出于衬底100的凸起部101。

本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。

凸起部101露出部分衬底100，从而为后续形成隔离层提供工艺基础。

本实施例中，凸起部101与衬底100的材料相同，凸起部101的材料为硅。在其他实施例中，凸起部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，凸起部的材料也可以与衬底的材料不同。

本实施例中，沟道叠层结构190位于凸起部101的顶部，沟道叠层结构190的延伸方向与凸起部101的延伸方向相同。

本实施例中，沟道叠层结构190包括一个或多个在纵向上依次堆叠设置的沟道叠层102。

每一个沟道叠层102包括第二牺牲层1021以及位于第二牺牲层1021上的沟道层1022。沟道叠层102为后续形成悬空间隔设置的沟道层1022提供工艺基础。具体地，第二牺牲层1021支撑沟道层1022，从而为后续实现沟道层1022的间隔悬空设置提供工艺基础，也为后续器件栅极结构的形成占据空间位置，沟道层1022用于提供全包围栅极晶体管的导电沟道。

相应的，当沟道叠层102的数量为多个时，沟道层1022的数量也为多个，且多个沟道层1022间隔设置。

本实施例中，沟道层1022的材料为Si，第二牺牲层1021的材料为SiGe。在后续去除第二牺牲层1021的过程中，SiGe和Si的刻蚀选择比较高，所以通过将第二牺牲层1021的材料设置为SiGe、将沟道层1022的材料设置为Si的做法，能够有效降低第二牺牲层1021的去除工艺对沟道层1022的影响，从而提高沟道层1022的质量，进而有利于改善器件性能。其他实施例中，当形成PMOS晶体管时，为提升PMOS晶体管的性能，可采用SiGe沟道技术，鳍部和沟道层的材料为SiGe，牺牲层的材料为Si。

本实施例中，在所述提供基底的步骤中，所述第一牺牲层199和所述沟道叠层结构190之间还形成有第二保护层198。

需要说明的是，第二保护层198对沟道叠层结构190的底部起到保护作用，在后续去除第一牺牲层199的过程中，降低了去除第一牺牲层199的工艺通过沟道叠层结构190的底部对第二牺牲层1021造成损伤形成空洞的概率，相应的，也就降低了后续在空洞中形成绝缘层的概率，即减少了在相邻沟道层1022之间形成绝缘层的概率，从而提高了半导体结构的性能。

需要说明的是，第二保护层198的厚度不宜过大，也不宜过小。如果第二保护层198的厚度过大，则容易导致半导体结构的高度过大，不利于半导体结构的整体缩放，从而对半导体结构的性能造成影响，同时，在后续去除第二保护层的过程中，第二保护层198的厚度过大也增大了去除第二保护层的工艺难度；如果第二保护层198的厚度过小，在后续去除第一牺牲层199的过程中，容易导致第二保护层198对沟道叠层结构190的保护效果下降，增大了去除第一牺牲层199的工艺通过沟道叠层结构190的底部对第二牺牲层1021造成损伤形成空洞的概率，相应的，也就增加了后续在空洞中形成绝缘层的概率，即增大了在相邻沟道层1022之间形成绝缘层的概率，从而对半导体结构的性能造成影响。为此，本实施例中，第二保护层198的厚度为0.5纳米至10纳米。

本实施例中，第二保护层198的材料和所述沟道层1022的材料相同。

需要说明的是，第二保护层198的材料和沟道层1022的材料相同，降低单晶生长工艺的难度，单晶在单晶上生长工艺成熟度高。

本实施例中，所述第二保护层198的材料包括硅(Si)。

具体地，硅与第一牺牲层199选用的材料之间具有较大的刻蚀选择比，在后续去除第一牺牲层199的过程中，能够选用较大的刻蚀选择比达到将第一牺牲层199去除干净的效果，同时，第二保护层198也对第二牺牲层1021起到了保护作用，降低了去除第一牺牲层199的工艺对第二牺牲层1021造成损伤的概率，从而提高了半导体结构的性能。

本实施例中，第一牺牲层199凸立于所述基底的顶部，即所述第一牺牲层199位于基底和沟道叠层结构190之间。

所述第一牺牲层199为后续形成绝缘层占据空间位置，使后续形成的绝缘层能够位于基底和沟道叠层结构190之间，降低了基底与沟道叠层结构190之间发生漏电的风险。

本实施例中，所述第一牺牲层199的材料和第二牺牲层1021的材料相同，且第一牺牲层199的材料和第二牺牲层1021的材料中的原子占比不同。

具体地，第一牺牲层199的材料和第二牺牲层1021的材料相同，降低单晶生长工艺的难度，单晶在单晶上生长工艺成熟度高。

需要说明的是，第一牺牲层199的材料和第二牺牲层1021的材料中的原子占比不同，从而能够使第一牺牲层199和第二牺牲层1021之间具有刻蚀选择比，相应的，在后续去除第一牺牲层199的过程中，能够选择较大的刻蚀选择比达到将第一牺牲层199去除干净的目的，同时，也降低了对其他膜层尤其是第二牺牲层1021造成损伤的概率。

本实施例中，所述第一牺牲层199的材料包括Si_xGe_1-x，所述第二牺牲层1021的材料包括Si_yGe_1-y，其中，x和y均代表Si原子所占的比例，且x＜y。

需要说明的是，x和y均代表Si原子所占的比例，且x＜y，即第一牺牲层199中Ge原子的占比高于第二牺牲层1021中Ge原子的占比，通过使第一牺牲层199中Ge原子的占比高于第二牺牲层1021中Ge原子的占比，能够使第一牺牲层199与第二牺牲层1021之间具有刻蚀选择比，在后续去除第一牺牲层199的过程中，降低了第二牺牲层1021被刻蚀去除的概率，相应的，也就增大了后续在相邻沟道层1022之间形成绝缘层的风险，从而对半导体结构的性能造成影响。

本实施例中，栅极结构104为伪栅结构，栅极结构104为后续形成器件栅极结构占据空间位置。

本实施例中，栅极结构104包括伪栅层。

伪栅层的材料包括多晶硅。

本实施例中，栅极结构104的侧壁还形成有侧墙层103。

侧墙层103用于作为后续刻蚀工艺的刻蚀掩膜，以定义后续形成的源漏掺杂层的形成区域，侧墙层103还用于保护栅极结构104的侧壁。

本实施例中，侧墙层103为单层结构，侧墙层103的材料为氮化硅。

参考图8至图9，其中，图8是俯视图，图9是图8沿AA方向的剖视图，在所述栅极结构104两侧的沟道叠层结构190中形成凹槽107，所述凹槽107的侧壁暴露出所述沟道叠层结构190，且所述凹槽107露出所述第一牺牲层199的顶面。

所述凹槽107为后续在沟道叠层结构190的侧壁形成第一保护层提供空间位置，同时，也为后续去除第一牺牲层199提供工艺窗口。

本实施例中，在所述栅极结构104两侧的沟道叠层结构190中形成所述凹槽107的步骤包括：以所述第一牺牲层199的顶部作为刻蚀停止位置，对所述栅极结构104两侧的沟道叠层结构190进行图形化处理。

需要说明的是，在形成凹槽107的过程中，以第一牺牲层199的顶部作为刻蚀停止位置，能够使凹槽107将沟道叠层结构190的侧壁全部露出，利于后续在沟道叠层结构190的侧壁沉积第一保护层。

还需要说明的是，作为一种示例，对所述栅极结构104两侧的沟道叠层结构190进行图形化处理的步骤包括：在所述栅极结构104的顶部形成硬掩膜层(未标示)；以所述硬掩膜层为掩膜，对所述栅极结构104两侧的沟道叠层结构190进行刻蚀处理，在所述栅极结构104两侧的沟道叠层结构190中形成凹槽107。

本实施例中，硬掩膜层的材料包括氮化硅。

本实施例中，通过刻蚀工艺去除所述栅极结构104两侧的沟道叠层结构190以形成凹槽107，所述刻蚀工艺包括干法刻蚀工艺。

具体地，干法刻蚀工艺为各向异性的干法刻蚀工艺。各向异性的干法刻蚀工艺的剖面控制性较好，有利于提高凹槽107的剖面形貌质量，此外，通过选用的各向异性的干法刻蚀工艺，有利于实现较高的刻蚀选择比，进而降低对其他膜层造成误刻蚀的概率。

本实施例中，在所述栅极结构104两侧的沟道叠层结构190中形成凹槽107的过程中，还去除所述栅极结构104两侧的部分厚度的第一牺牲层199，使所述凹槽107底部的第一牺牲层199的顶面低于剩余所述沟道叠层结构190底部的第一牺牲层199的顶面。

具体地，通过去除所述栅极结构104两侧的部分厚度的第一牺牲层199，能够使凹槽107将沟道叠层结构190的侧壁全部露出，使后续形成的第一保护层能够将沟道叠层结构190的侧壁全部覆盖，提高了对沟道叠层结构190侧壁的保护效果。

需要说明的是，去除所述栅极结构104两侧的第一牺牲层199的厚度不宜过大，也不宜过小。如果去除所述栅极结构104两侧的第一牺牲层199的厚度过大，则容易导致剩余所述沟道叠层结构190底部的第一牺牲层199的顶面高于凹槽107底部的第一牺牲层199的顶面的尺寸过大，相应的，在后续形成第一保护层的过程中，剩余所述沟道叠层结构190底部的第一牺牲层199的侧壁覆盖的第一保护层在沿所述基底的法线方向上的尺寸过大，在后续去除第一牺牲层199的过程中，增大了去除位于所述沟道叠层结构190底部的第一牺牲层199的工艺难度，从而对半导体结构的性能造成影响；如果去除所述栅极结构104两侧的第一牺牲层199的厚度过小，则增大了凹槽107不易将沟道叠层结构190的侧壁全部露出的概率，从而使后续形成的第一保护层不易将沟道叠层结构190的侧壁全部覆盖，使第一保护层对沟道叠层结构190的保护效果下降，在后续去除第一牺牲层199的过程中，增大了沟道叠层结构190受到损伤的概率，进而影响了半导体结构的性能。为此，本实施例中，去除所述栅极结构104两侧的第一牺牲层199的厚度为1纳米至20纳米。

本实施例中，在形成所述凹槽107的过程中，还包括去除所述栅极结构104两侧的第二保护层198。

具体地，第二保护层198覆盖第一牺牲层199的顶面，因此，在形成凹槽107的过程中，通过去除所述栅极结构104两侧的第二保护层198，利于将栅极结构104两侧的第一牺牲层199全部露出，从而利于在栅极结构104的两侧形成露出沟道叠层结构190的凹槽107。

参考图10，形成所述凹槽107之后，在所述沟道叠层结构190的侧壁形成第一保护层196。

需要说明的是，在所述沟道叠层结构190的侧壁形成第一保护层196，所述第一保护层196对述沟道叠层结构190的侧壁起到保护作用，在后续去除第一牺牲层199形成开口的过程中，降低了去除第一牺牲层199的刻蚀工艺对凹槽107暴露的沟道叠层结构190的侧壁造成损伤的概率，从而提高了半导体结构的性能。

本实施例中，在所述沟道叠层结构190的侧壁形成所述第一保护层196的步骤包括：在所述沟道叠层结构190的顶部和侧壁、以及所述凹槽107的底部形成第一保护材料层(图未示)；去除所述沟道叠层结构190顶部和所述凹槽107底部的第一保护材料层，剩余的位于所述沟道叠层结构190侧壁的第一保护材料层作为所述第一保护层196。

本实施例中，形成所述第一保护材料层的工艺包括原子层沉积工艺。

具体地，原子层沉积工艺具有良好的阶梯覆盖性，减少了第一保护材料层与沟道叠层结构190的交界面产生空隙的概率，同时，原子层沉积工艺具有膜层沉积厚度均一的特性，使位于沟道叠层结构190顶部和沟道叠层结构190侧壁的第一保护材料层的厚度均一致，在形成第一保护层的步骤中，利于后续对第一保护材料层进行回刻蚀。

本实施例中，所述第一保护层196的材料包括氮化硅、碳化硅和碳氮化硅中的一种或多种。

具体地，氮化硅、碳化硅和碳氮化硅材料与第一牺牲层199所选用的材料SiGe之间具有刻蚀选择比，在去除第一牺牲层199的过程中，能够选用较大的刻蚀选择比达到将第一牺牲层199去除干净的目的，同时，也使第一保护层196能够对沟道叠层结构190起到保护作用，降低了沟道叠层结构190受到损伤的概率。

需要说明的是，以与所述栅极结构104的延伸方向相垂直的方向为横向，所述第一保护层196的横向尺寸不宜过大，也不宜过小。如果第一保护层196的横向尺寸过大，在后续去除第一保护层196的过程中，增大了去除第一保护层196的工艺难度；如果第一保护层196的横向尺寸过小，则容易导致第一保护层196对沟道叠层结构190保护效果下降，增大了沟道叠层结构190受到损伤的概率，从而对半导体结构的性能造成影响。为此，本实施例中，以与所述栅极结构104的延伸方向相垂直的方向为横向，所述第一保护层196的横向尺寸为0.5纳米至10纳米。

参考图11至图13，其中，图11是俯视图，图12是图11沿AA方向的剖视图，图13是图11沿BB方向的剖视图，形成所述第一保护层196之后，去除所述第一牺牲层199，形成由所述沟道叠层结构190、所述栅极结构104、以及所述基底围成的开口120。

具体地，开口120为后续形成绝缘层提供空间位置。

本实施例中，去除所述第一牺牲层199的工艺包括湿法刻蚀工艺。

湿法刻蚀具有各向同性的刻蚀特性，通过采用湿法刻蚀工艺去除所述第一牺牲层199，利于选择较大的刻蚀选择比达到将第一牺牲层199去除干净的效果，同时，也降低了对其他膜层(例如第二牺牲层1021)造成损伤的概率。

需要说明的是，去除所述第一牺牲层199的过程中，所述第一牺牲层199与所述第一保护层196之间的刻蚀选择比不宜过小。如果第一牺牲层199与所述第一保护层196之间的刻蚀选择比过小，则在去除第一牺牲层199的过程中，增大了第一保护层196被刻蚀去除的概率，即增大了沟道叠层结构190受到损伤的概率，相应的，在后续形成绝缘层的过程中，增大了在沟道叠层结构190中形成绝缘层的概率，从而对半导体结构的性能造成影响。为此，本实施例中，去除所述第一牺牲层199的过程中，所述第一牺牲层199与所述第一保护层196之间的刻蚀选择比大于20：1。

还需要说明的是，去除所述第一牺牲层199的过程中，所述第一牺牲层199与所述第二保护层198之间的刻蚀选择比不宜过小。如果第一牺牲层199与所述第二保护层198之间的刻蚀选择比过小，在去除第一牺牲层199的过程中，增大了第二保护层198被刻蚀去除的概率，即增大了沟道叠层结构190的底部受到损伤的概率，相应的，在后续形成绝缘层的过程中，增大了在沟道叠层结构190中形成绝缘层的概率，从而对半导体结构的性能造成影响。为此，本实施例中，去除所述第一牺牲层199的过程中，所述第一牺牲层199与所述第二保护层198之间的刻蚀选择比大于20：1。

参考图14至图16，其中，图14是俯视图，图15是图14沿AA方向的剖视图，图16是图14沿BB方向的剖视图，在所述开口120中形成绝缘层131，所述绝缘层131位于所述基底和沟道叠层结构190之间。

需要说明的是，绝缘层131降低了后续形成的相邻源漏掺杂层之间产生漏电的风险，而且绝缘层131还能降低源漏掺杂层与后续形成的器件结构(例如器件栅极结构)之间产生的寄生电容以及器件栅极结构与基底之间产生的寄生电容，从而提高了半导体结构的性能。

本实施例中，形成所述绝缘层131的步骤包括：在所述栅极结构104两侧的基底顶部和所述开口120中形成绝缘材料层(图未示)；去除所述栅极结构104两侧的基底顶部的绝缘材料层，剩余的位于所述开口120中的绝缘材料层作为所述绝缘层131。

本实施例中，形成所述绝缘材料层的工艺包括化学气相沉积工艺。

本实施例中，所述绝缘层的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种。

需要说明的是，氮化硅、氧化硅和氮氧化硅均为介电材料，具有较好的绝缘性能，能够降低相邻源漏掺杂层之间产生漏电的风险，同时，还能降低源漏掺杂层与后续形成的器件结构(例如器件栅极结构)之间产生的寄生电容以及器件栅极结构与基底之间产生的寄生电容。

参考图17，形成所述绝缘层131之后，所述半导体结构的形成方法还包括：去除所述栅极结构104侧壁的第一保护层196。

需要说明的是，去除栅极结构104侧壁的第一保护层196，露出沟道叠层结构190的侧壁，为后续在凹槽107中形成源漏掺杂层提供工艺基础。

本实施例中，去除栅极结构104侧壁的第一保护层196的工艺包括湿法刻蚀工艺。

湿法刻蚀具有各向同性的刻蚀特性，通过采用湿法刻蚀工艺去除所述第一保护层196，利于选择较大的刻蚀选择比达到将第一保护层196去除干净的效果，同时，也降低了对其他膜层结构(例如沟道叠层结构)造成损伤的概率。

本实施例中，湿法刻蚀工艺中所采用的溶液包括磷酸溶液。

需要说明的是，在去除栅极结构104侧壁的第一保护层196的过程中，还去除位于所述栅极结构104顶部的硬掩膜层，即在同一步骤中去除第一保护层196和硬掩膜层，减少了工艺步骤，降低了工艺成本，提高了半导体结构的工艺效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上形成有凸立的第一牺牲层，所述第一牺牲层上形成有沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括第二牺牲层以及位于所述第二牺牲层上的沟道层，所述基底上形成有横跨所述沟道叠层结构的栅极结构，所述栅极结构覆盖所述沟道叠层结构的部分顶部和部分侧壁；

在所述栅极结构两侧的沟道叠层结构中形成凹槽，所述凹槽的侧壁暴露出所述沟道叠层结构，且所述凹槽露出所述第一牺牲层的顶面；

形成所述凹槽之后，在所述沟道叠层结构的侧壁形成第一保护层；

形成所述第一保护层之后，去除所述第一牺牲层，形成由所述沟道叠层结构、所述栅极结构、以及所述基底围成的开口；

在所述开口中形成绝缘层，所述绝缘层位于所述基底和沟道叠层结构之间。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的沟道叠层结构中形成所述凹槽的步骤包括：以所述第一牺牲层的顶部作为刻蚀停止位置，对所述栅极结构两侧的沟道叠层结构进行图形化处理。

3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的沟道叠层结构中形成凹槽的过程中，还去除所述栅极结构两侧的部分厚度的第一牺牲层，使所述凹槽底部的第一牺牲层的顶面低于剩余所述沟道叠层结构底部的第一牺牲层的顶面。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述栅极结构两侧的第一牺牲层的厚度为1纳米至20纳米。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，通过刻蚀工艺去除所述栅极结构两侧的沟道叠层结构以形成凹槽，所述刻蚀工艺包括干法刻蚀工艺。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述沟道叠层结构的侧壁形成所述第一保护层的步骤包括：在所述沟道叠层结构的顶部和侧壁、以及所述凹槽的底部形成第一保护材料层；去除所述沟道叠层结构顶部和所述凹槽底部的第一保护材料层，剩余的位于所述沟道叠层结构侧壁的第一保护材料层作为所述第一保护层。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第一保护材料层的工艺包括原子层沉积工艺。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氮化硅、碳化硅和碳氮化硅中的一种或多种。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，以与所述栅极结构的延伸方向相垂直的方向为横向，所述第一保护层的横向尺寸为0.5纳米至10纳米。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的过程中，所述第一牺牲层与所述第一保护层之间的刻蚀选择比大于20：1。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的工艺包括湿法刻蚀工艺。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述提供基底的步骤中，所述第一牺牲层和所述沟道叠层结构之间还形成有第二保护层；在形成所述凹槽的过程中，还包括去除所述栅极结构两侧的第二保护层。

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料和所述沟道层的材料相同；

所述第一牺牲层的材料和第二牺牲层的材料相同，且所述第一牺牲层的材料和第二牺牲层材料中的原子占比不同。

14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括Si；

所述第一牺牲层的材料包括Si_xGe_1-x，所述第二牺牲层的材料包括Si_yGe_1-y，其中，x和y均代表Si原子所占的比例，且x＜y。

15.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二保护层的厚度为0.5纳米至10纳米。

16.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层的过程中，所述第一牺牲层与所述第二保护层之间的刻蚀选择比大于20：1。

17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述绝缘层的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种。

18.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述绝缘层之后，所述半导体结构的形成方法还包括：去除所述栅极结构侧壁的第一保护层，露出所述沟道叠层结构的侧壁。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，去除所述栅极结构侧壁的第一保护层的工艺包括湿法刻蚀工艺。