CN103579001B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103579001B CN103579001B CN201210276064.5A CN201210276064A CN103579001B CN 103579001 B CN103579001 B CN 103579001B CN 201210276064 A CN201210276064 A CN 201210276064A CN 103579001 B CN103579001 B CN 103579001B
- Authority
- CN
- China
- Prior art keywords
- fin
- sub
- semiconductor substrate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 230000005669 field effect Effects 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 230000008569 process Effects 0.000 claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 20
- 239000013047 polymeric layer Substances 0.000 claims 3
- 229920000642 polymer Polymers 0.000 description 18
- 238000001039 wet etching Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中，鳍式场效应晶体管的形成方法，包括：提供半导体衬底；形成覆盖所述半导体衬底表面的外延层；形成位于所述外延层表面的硬掩膜层，所述硬掩膜层具有暴露出外延层的开口；沿所述开口干法刻蚀所述外延层，形成鳍部，所述鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度。本发明实施例形成的鳍式场效应晶体管的半导体衬底内没有晶格损伤，且形成工艺简单，形成的鳍式场效应晶体管的性能优越。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种性能优越的鳍式场效应晶体管及其形成方法。
为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；形成覆盖所述半导体衬底表面的外延层；形成位于所述外延层表面的硬掩膜层，所述硬掩膜层具有暴露出外延层的开口；沿所述开口干法刻蚀所述外延层，形成鳍部，所述鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度。
可选地，相同刻蚀工艺条件下，刻蚀所述外延层的速率大于刻蚀所述半导体衬底的速率。
可选地，所述半导体衬底的材料为单晶硅，所述外延层的材料为单晶锗硅、锗、碳化硅或III-V族化合物。
可选地，刻蚀所述外延层的气体包括：SF6、CF4或CF3。
可选地，刻蚀所述外延层的气体还包括HBr和He。
可选地，当干法刻蚀的刻蚀气体为HBr、SF6和He时，刻蚀所述外延层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。
可选地，所述鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
可选地，所述外延层的厚度为20纳米-30纳米。
可选地，所述半导体衬底表面的晶面指数为(100)，且所述半导体衬底的晶向为<110>。
可选地，沿所述开口干法刻蚀所述外延层，形成鳍部的同时，还包括：形成位于所述鳍部表面的聚合物层；待形成鳍部后，采用过氧化氢和磷酸去除所述鳍部侧壁的聚合物层。
可选地，还包括：形成位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述鳍部顶部；在所述绝缘层表面形成横跨鳍部顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层、栅电极层两侧的源极和漏极。
可选地，所述硬掩膜层具有第一开口和多个第二开口，所述第二开口的宽度小于第一开口的宽度。
可选地，沿所述第一开口和第二开口刻蚀所述外延层形成鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底表面的夹角、第二子鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度。
可选地，还包括：形成位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述第一子鳍部表面或与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面。
可选地，还包括：在绝缘层上形成横跨多个所述第二子鳍部的顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧的源极和漏极。
相应的，本发明的实施例还提供了一种鳍式场效应晶体管，包括：半导体衬底；位于所述半导体衬底表面的鳍部，所述鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度。
可选地，所述半导体衬底的材料为单晶硅，所述鳍部的材料为单晶锗硅、锗、碳化硅或III-V族化合物。
可选地，所述鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
可选地，所述鳍部的高度为20纳米-30纳米。
可选地，所述半导体衬底表面的晶面指数为(100)，且所述半导体衬底的晶向为<100>。
可选地，所述半导体衬底表面具有多个相互分立的鳍部。
可选地，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底之间的夹角、第二子鳍部的侧壁与半导体衬底之间的夹角大于等于80度，小于90度。
可选地，所述第一子鳍部的侧壁与半导体衬底表面的夹角、所述第二子鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
可选地，还包括：覆盖于所述第一子鳍部侧壁和第二子鳍部侧壁的聚合物层。
可选地，还包括：位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述第一子鳍部顶部或与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面。
可选地，还包括：位于所述绝缘层表面、且横跨所述第二鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；位于所述栅介质层和栅电极层两侧的源极和漏极。
与现有技术相比，本发明的技术方案具有以下优点：
干法刻蚀外延层形成鳍部，形成的鳍部侧壁与半导体衬底表面的夹角大于等于80度，小于90度，所述鳍部侧壁光滑，无需额外对鳍部表面进行湿法刻蚀。避免了两次刻蚀外延层形成鳍部的过程中，尤其是湿法刻蚀外延层时，对半导体衬底造成的晶格损伤，形成的鳍式场效应晶体管的性能优越。
进一步的，所述硬掩膜层具有第一开口和多个第二开口，沿所述第一开口和第二开口刻蚀所述外延层形成鳍部，形成的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部。后续形成的鳍式场效应晶体管的栅极宽度大于等于第二子鳍部侧壁的长度之和，鳍式场效应晶体管的栅极宽度增加，进一步提高了鳍式场效应晶体管的性能。
鳍式场效应晶体管的鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度，鳍部表面光滑，鳍式场效应晶体管的性能稳定。
鳍式场效应管的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，鳍式场效应管的栅极宽度大于等于第二子鳍部侧壁的长度总和，增加了鳍式场效应管的栅极宽度，进一步提高了鳍式场效应晶体管的性能。
附图说明
图1是现有技术形成的鳍式场效应晶体管的剖面结构示意图；
图2-图7是本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的鳍式场效应晶体管的性能不稳定。
经过研究发现，现有技术为提高鳍式场效应晶体管的沟道区的载流子迁移率，通常选择晶面指数为(110)的半导体衬底，后续刻蚀半导体衬底形成剖面形状为矩形的鳍部。形成所述矩形的鳍部的工艺过程包括：首先干法刻蚀半导体衬底形成侧壁粗糙的鳍部；然后，采用湿法刻蚀工艺对所述鳍部的侧壁进行处理，最终形成具有光滑侧壁的鳍部。然而，上述方法形成鳍部的过程中采用了两次刻蚀工艺，尤其是湿法刻蚀鳍部侧壁时，极易造成半导体衬底的晶格损伤，影响鳍式场效应晶体管的沟道区的载流子迁移率，导致形成的鳍式场效应晶体管的性能降低。
经过进一步研究，发明人发现，当鳍部侧壁倾斜于半导体衬底表面，尤其是在82度时(约晶面指数为(551)的晶面)，干法刻蚀形成的鳍部侧壁光滑。无需再对鳍部侧壁进行湿法刻蚀工艺，半导体衬底的晶格损伤较小，鳍式场效应晶体管的沟道区的载流子迁移率高，形成的鳍式场效应晶体管的性能优越。
更进一步的，发明人提供了一种鳍式场效应晶体管及其形成方法，不仅形成的鳍式场效应晶体管的性能优越，而且节省了工艺步骤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
具体的，请参考图2-图7，图2-图7示出了本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图2，提供半导体衬底200，形成覆盖所述半导体衬底200表面的外延层201。
所述半导体衬底200用于为后续工艺提供工作平台。所述半导体衬底200为半导体材料。考虑到提高后续鳍式场效应晶体管的沟道区的载流子迁移率，所述半导体衬底200表面的晶面指数为(100)，且所述半导体衬底200的晶向为<100>。
在本发明的实施例中，所述半导体衬底200的材料为单晶硅，且其晶向为<100>，所述单晶硅表面的晶面指数为(100)，利于后续形成沟道区的载流子迁移率的鳍式场效应晶体管。
所述外延层201用于后续形成鳍部。发明人发现，在选择外延层201的材料时，若相同刻蚀工艺条件下，所述材料与半导体衬底200的材料相比，具有较大的刻蚀选择比。那么后续刻蚀外延层201的过程中，当刻蚀到半导体衬底200时则会自动停止，有助于节省工艺步骤。进一步的，由于相同刻蚀工艺条件下，锗硅(SiGe)、锗(Ge)、碳化硅(SiC)或III-V族化合物(例如镓化砷(GaAs)等)与单晶硅相比，具有大的刻蚀选择比。因此，在半导体衬底200的材料为单晶硅的情况下，所述外延层201的材料可以为单晶锗硅、锗、碳化硅或III-V族化合物。在本发明的实施例中，所述外延层201的材料为单晶锗硅。
为使后续由所述外延层201形成的鳍部质量好，不易断裂，所述外延层201的厚度为20纳米-30纳米。在本发明的实施例中，所述外延层201的厚度为30纳米。
请参考图3，形成位于所述外延层201表面的硬掩膜层203，所述硬掩膜层203具有暴露出外延层201的第一开口205和多个第二开口207，所述第二开口207的宽度小于第一开口205的宽度。
所述硬掩膜层203的材料为氮化硅，所述硬掩膜层203内具有暴露出外延层201的开口，用于后续作为刻蚀外延层201时的掩膜。
在本发明的实施例中，由于后续形成多个相互独立的鳍部，且每一所述鳍部由位于半导体衬底200表面的第一子鳍部和多个位于所述第一子鳍部表面的第二子鳍部构成。所述硬掩膜层203具有多个不同宽度的开口，例如，第一开口205的宽度大于9纳米，例如15纳米，用于定义出相邻鳍部间的区域，利于后续填充绝缘层。第二开口207的宽度小于9纳米，例如5纳米，用于定义出相邻第二子鳍部间的区域，以增加鳍式场效应晶体管的栅极宽度。
由于所述硬掩膜层203的形成工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，所述硬掩膜层203内的第一开口205和第二开口207的宽度还可以为其他大小，只要沿第一开口205刻蚀外延层201时形成的鳍部相互分立，沿第二开口207刻蚀外延层201时形成的第二子鳍部的高度小于外延层201的厚度即可。
请参考图4，沿所述第一开口205和第二开口207刻蚀所述外延层201(如图3所示)形成鳍部209，所述鳍部209包括位于所述半导体衬底200表面的第一子鳍部209a，和位于所述第一子鳍部209a表面的多个第二子鳍部209b，且所述第一子鳍部209a与半导体衬底200表面的夹角、第二子鳍部209b的侧壁与半导体衬底200表面的夹角大于等于80度，小于90度。
所述鳍部209由刻蚀外延层201后得到，用于后续形成鳍式场效应晶体管。所述鳍部209的材料与外延层201的材料相同，为单晶锗硅(SiGe)、锗(Ge)、碳化硅(SiC)或III-V族化合物。在本发明的实施例中，所述鳍部209的材料为单晶锗硅。
如前文所述，现有技术形成鳍部209时，需要对外延层201进行两次刻蚀工艺，所述两次刻蚀工艺尤其是湿法刻蚀外延层201的过程中容易对半导体衬底200的晶格造成损伤，影响后续形成的鳍式场效应晶体管的性能。经过研究，发明人发现，当后续形成的鳍部209侧壁倾斜于半导体衬底200表面，尤其是在82度时(约晶面指数为(551)的晶面)，干法刻蚀形成的鳍部209侧壁光滑。无需再进行湿法刻蚀工艺，半导体衬底200的晶格损伤较小，鳍式场效应晶体管的沟道区的载流子迁移率高，形成的鳍式场效应晶体管的性能优越。
经过反复研究，发明人最终发现，当刻蚀气体为HBr、SF6和He时，干法刻蚀所述外延层201的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托的情况下，形成的鳍部209的侧壁与半导体衬底200表面的夹角为80度-90度，鳍部209的侧壁光滑，无需进行额外的湿法刻蚀工艺，不仅不会对半导体衬底200的晶格造成影响，还节省了工艺步骤。
在本发明的实施例中，采用HBr、SF6和He作为刻蚀气体，干法刻蚀外延层201的工艺参数为：刻蚀功率为1200瓦，偏置功率为200瓦，刻蚀压强为15毫托，形成的鳍部209的侧壁与半导体衬底200表面的夹角为80度-85度，较佳的为82度，形成的鳍部209的侧壁更加光滑，鳍式场效应晶体管的性能更好。
并且，由于在上述工艺条件下，外延层201的刻蚀速率大于半导体衬底200的刻蚀速率，刻蚀外延层201形成鳍部209a的过程中，当刻蚀到半导体衬底200时，刻蚀速率明显变小，半导体衬底200相当于干法刻蚀工艺的刻蚀停止层，本领域技术人员可以有效停止刻蚀工艺，而不会继续刻蚀半导体衬底200。
需要说明的是，上述刻蚀所述外延层201时，刻蚀气体SF6还可以被CF4或CF3替代，形成的鳍部209侧壁仍然较光滑。
为增加形成的鳍式场效应晶体管的栅极宽度(gatewidth)，所述鳍部209包括位于所述半导体衬底表面的第一子鳍部209a，和位于所述第一子鳍部209a表面的多个第二子鳍部209b，后续鳍式场效应晶体管的栅极宽度大于等于多个第一子鳍部209a的侧壁长度之和。
本发明的实施例中，形成多个分立的鳍部209的工艺步骤与刻蚀每一鳍部209形成第一子鳍部209a和第二子鳍部209b的工艺步骤同时进行，有效节省了工艺步骤。形成第一子鳍部209a和第二子鳍部209b与形成鳍部209的工艺参数相同，干法刻蚀后，第一子鳍部209a的侧壁与半导体衬底200表面、所述第二子鳍部209b的侧壁与半导体衬底200表面的夹角均为80度-85度，较佳的，为82度。由于本发明实施例形成的第一子鳍部209a和第二子鳍部209b的侧壁光滑，无需额外对第一子鳍部209a和第二子鳍部209b的侧壁进行湿法刻蚀。
需要说明的是，沿所述开口干法刻蚀所述外延层201，形成鳍部209的同时，还包括：形成位于所述鳍部209表面的聚合物层211。所述聚合物层211为刻蚀外延层201形成子鳍部209a的过程中，所述刻蚀气体中的成分(主要是碳或硫)与外延层的材料发生反应后形成的聚合物(polyma)。
本发明的实施例中，沿第一开口205和第二开口207刻蚀外延层201，形成的鳍部209包括第一子鳍部209a和第二子鳍部209b，所述聚合物层211覆盖所述第一子鳍部209a和第二子鳍部209b表面。在刻蚀外延层201形成第二子鳍部209b的过程中，聚合物逐渐在第二子鳍部209b的侧壁聚集，以阻碍本发明实施例中干法刻蚀的进行，当第二子鳍部209b的整个侧壁都被聚合物覆盖时，干法刻蚀过程自动停止。本发明的实施例中，形成第二子鳍部209b时也无需额外形成刻蚀阻挡层，节省了工艺步骤。
需要说明的是，由于聚合物首先沉积在鳍部209的侧壁，而未聚集在底部，本领域技术人员知道通过调整外延层201的厚度、第一开口205的宽度尺寸以及鳍部209的侧壁与半导体衬底200表面的夹角，形成多个分立的鳍部209。
请参考图5，待形成鳍部209后，去除所述硬掩膜层。
去除所述硬掩膜层的工艺为刻蚀工艺或化学机械抛光工艺。由于去除所述硬掩膜层的工艺已为本领域技术人员所熟知，在此不再赘述。
在本发明的实施例中，还包括：待形成鳍部后，采用过氧化氢(H2O2)和磷酸(H3PO4)去除所述鳍部209侧壁的聚合物层211(请参考图4)，以利于进行后续工艺，形成鳍式场效应晶体管。
请参考图6，本发明的一个实例中，鳍式场效应晶体管的形成方法还包括：形成位于所述半导体衬底200表面的绝缘层213a，所述绝缘层213a表面低于所述第一子鳍部209a表面或与所述第一子鳍部209a表面齐平，以得到栅极宽度大的鳍式场效应晶体管。
图7，在本发明的另一个实例中，请参考图7，鳍式场效应晶体管的形成方法还包括：形成位于所述半导体衬底200表面的绝缘层213b，所述绝缘层213b表面还可以低于所述第二子鳍部209b顶部，高于所述第一子鳍部209a表面。
上述两个实例中，通过形成不同厚度的绝缘层，则可以得到栅极宽度不同的鳍式场效应管，为本领域技术人员提供了更多的选择。
需要说明的是，在形成绝缘层后，鳍式场效应晶体管的形成方法还包括：在所述绝缘层表面形成横跨鳍部顶部和侧壁的栅介质层(未图示)；形成覆盖所述栅介质层的栅电极层(未图示)；形成位于所述栅介质层、栅电极层两侧的源极和漏极。由于形成栅介质层、栅电极层、源极和漏极的工艺已为本领域技术人员所熟知，在此不再赘述。
上述步骤完成后，本发明实施例的鳍式场效应晶体管的制作完成。
形成的鳍部侧壁与半导体衬底之间的夹角为80度-90度，所述鳍部侧壁光滑，无需进行额外的湿法刻蚀工艺，避免了形成鳍部时的两次刻蚀工艺，尤其是湿法刻蚀鳍部时对半导体衬底造成的晶格损伤，形成的鳍式场效应晶体管的性能优越；相同刻蚀工艺条件下，外延层的刻蚀速率大于半导体衬底的刻蚀速率，后续刻蚀所述外延层形成鳍部时，刻蚀到半导体衬底后刻蚀过程自动停止，避免了在外延层和半导体衬底之间形成刻蚀阻挡层，节省了工艺步骤；借用刻蚀外延层时形成的聚合物层难以被本发明实施例的干法刻蚀工艺去除的特点，当干法刻蚀形成的聚合物层覆盖第二子鳍部的整个表面时，刻蚀工艺自动停止，节省了工艺步骤；并且，刻蚀形成分立的鳍部和刻蚀所述鳍部形成多个第二子鳍部在同一工艺步骤中形成，不仅节省工艺步骤，并且增加了鳍式场效应晶体管的栅极宽度，提高了鳍式场效应晶体管的性能。
请继续参考图5，本发明的实施例中，发明人还提供了一种鳍式场效应晶体管，包括：
半导体衬底200；
位于所述半导体衬底200表面的鳍部209，所述鳍部209的侧壁与半导体衬底200表面的夹角大于等于80度，小于90度。
其中，所述半导体衬底200用于为后续工艺提供工作平台。所述半导体衬底200为半导体材料。所述半导体衬底200表面的晶面指数为(100)，且所述半导体衬底200的晶向为<100>。
在本发明的实施例中，所述半导体衬底200的材料为单晶硅，且其晶向为<100>，所述单晶硅表面的晶面指数为(100)。
所述鳍部209的材料为单晶锗硅(SiGe)、锗(Ge)、碳化硅(SiC)或III-V族化合物；所述鳍部209的高度为20纳米-30纳米；所述鳍部209的侧壁与半导体衬底200表面的夹角大于等于80度，小于90度；所述鳍部209为多个，且相互分立。
在本发明的实施例中，所述鳍部209的材料为单晶锗硅，所述鳍部209的高度为30纳米。所述鳍部209的侧壁与半导体衬底200之间的夹角为80度-85度，较佳的，为82度，鳍部209侧壁更为光滑。并且，所述鳍部209包括位于所述半导体衬底200表面的第一子鳍部209a，和位于所述第一子鳍部209a表面的多个第二子鳍部209b，且所述第一子鳍部209a的侧壁与半导体衬底200表面的夹角、第二子鳍部209b的侧壁与半导体衬底200表面的夹角大于等于80度，小于90度，增加了鳍式场效应晶体管的栅极宽度(本发明实施例的栅极宽度大于等于总的第二子鳍部209b的侧壁长度之和)，鳍式场效应晶体管的性能更加优越。
需要说明的是，为保证第一子鳍部209a和第二子鳍部209b的侧壁表面光滑，所述第一子鳍部209a与半导体衬底200表面的夹角、第二子鳍部209b与半导体衬底200表面的夹角均为80度-85度。在本发明的实施例中，所述第一子鳍部209a与半导体衬底200表面的夹角、第二子鳍部209b与半导体衬底200表面的夹角均为82度。
需要说明的是，本发明的实施例中，所述鳍式场效应晶体管还包括：位于所述半导体衬底200表面的绝缘层，用于隔离相邻的鳍部。请继续参考图6，在本发明的一个实例中，绝缘层213a表面低于第一子鳍部209a表面或与所述第一子鳍部209a表面齐平，以增加鳍式场效应晶体管的栅极宽度。请继续参考图7，在本发明的另一个实例中，绝缘层213b表面低于第二子鳍部209b表面，但高于第一子鳍部209a表面。
本发明的实施例中，所述鳍式场效应晶体管还包括：位于所述绝缘层213a或213b(请参考图6和图7)表面、且横跨多个所述第二子鳍部209b的顶部和侧壁的栅介质层(未图示)；覆盖所述栅介质层的栅电极层(未图示)；位于所述栅介质层和栅电极层两侧的源极(未图示)和漏极(未图示)。
需要说明的是，当所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部时，所述鳍式场效应晶体管还包括：覆盖所述第一子鳍部和第二子鳍部侧壁的聚合物层211(请参考图4)。所述聚合物层211由干法刻蚀气体与外延层201反应的产物，主要为包含碳或硫的聚合物，所述聚合物难以被干法刻蚀去除。因此，所述聚合物层211有助于使干法刻蚀外延层的过程自动停止。
本发明实施例的鳍式场效应晶体管的鳍部侧壁光滑，栅介质层与鳍部的接触良好，鳍式场效应晶体管的性能稳定。并且，鳍式场效应晶体管的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，所述鳍式场效应晶体管的栅极宽度大于等于第二子鳍部侧壁的长度总和，有效增加了鳍式场效应晶体管的栅极宽度，进一步提高了鳍式场效应晶体管的性能。
综上，干法刻蚀外延层形成鳍部，形成的鳍部侧壁与半导体衬底表面的夹角大于等于80度，小于90度，所述鳍部侧壁光滑，无需额外对鳍部表面进行湿法刻蚀。避免了两次刻蚀外延层形成鳍部的过程中，尤其是湿法刻蚀外延层时，对半导体衬底造成的晶格损伤，形成的鳍式场效应晶体管的性能优越。
进一步的，所述硬掩膜层具有第一开口和多个第二开口，沿所述第一开口和第二开口刻蚀所述外延层形成鳍部，形成的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部。后续形成的鳍式场效应晶体管的栅极宽度大于等于第二子鳍部侧壁的长度之和，鳍式场效应晶体管的栅极宽度增加，进一步提高了鳍式场效应晶体管的性能。
鳍式场效应晶体管的鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度，鳍部表面光滑，鳍式场效应晶体管的性能稳定。
鳍式场效应管的鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，鳍式场效应管的栅极宽度大于等于第二子鳍部侧壁的长度总和，增加了鳍式场效应管的栅极宽度，进一步提高了鳍式场效应晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
形成覆盖所述半导体衬底表面的外延层；
形成位于所述外延层表面的硬掩膜层，所述硬掩膜层具有暴露出外延层的第一开口和多个第二开口，所述第二开口的宽度小于第一开口的宽度；
沿所述第一开口和第二开口刻蚀所述外延层形成鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，所述第一开口对应相邻第一子鳍部间的区域，所述第二开口对应相邻第二子鳍部间的区域；所述第一子鳍部与半导体衬底表面的夹角、第二子鳍部的侧壁与半导体衬底表面的夹角大于等于80度，小于90度。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，相同刻蚀工艺条件下，刻蚀所述外延层的速率大于刻蚀所述半导体衬底的速率。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底的材料为单晶硅，所述外延层的材料为单晶锗硅、锗、碳化硅或III-V族化合物。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀所述外延层的气体包括：SF6、CF4或CF3。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀所述外延层的气体还包括HBr和He。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当干法刻蚀的刻蚀气体为HBr、SF6和He时，刻蚀所述外延层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部的侧壁与半导体衬底表面的夹角为80度-85度。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述外延层的厚度为20纳米-30纳米。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底表面的晶面指数为(100)，且所述半导体衬底的晶向为<100>。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，沿所述开口干法刻蚀所述外延层，形成鳍部的同时，还包括：形成位于所述鳍部表面的聚合物层；待形成鳍部后，采用过氧化氢和磷酸去除所述鳍部侧壁的聚合物层。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成位于所述半导体衬底表面的绝缘层，所述绝缘层表面低于所述第一子鳍部表面或与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在绝缘层上形成横跨多个所述第二子鳍部的顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧的源极和漏极。
13.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底之间的夹角、第二子鳍部的侧壁与半导体衬底之间的夹角为82度-85度；
横跨多个所述第二子鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；以及位于所述栅介质层和栅电极层两侧的源极和漏极。
14.如权利要求13所述的鳍式场效应晶体管，其特征在于，所述半导体衬底的材料为单晶硅，所述鳍部的材料为单晶锗硅、锗、碳化硅或III-V族化合物。
15.如权利要求13所述的鳍式场效应晶体管，其特征在于，所述鳍部的高度为20纳米-30纳米。
16.如权利要求13所述的鳍式场效应晶体管，其特征在于，所述半导体衬底表面的晶面指数为(100)，且所述半导体衬底的晶向为<100>。
17.如权利要求13所述的鳍式场效应晶体管，其特征在于，所述半导体衬底表面具有多个相互分立的鳍部。
18.如权利要求13所述的鳍式场效应晶体管，其特征在于，还包括：覆盖于所述第一子鳍部侧壁和第二子鳍部侧壁的聚合物层。
19.如权利要求13所述的鳍式场效应晶体管，其特征在于，还包括：位于所述半导体衬底表面的绝缘层，所述栅介质层位于所述绝缘层表面，所述绝缘层表面低于所述第一子鳍部表面或与所述第一子鳍部表面齐平；或者所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210276064.5A CN103579001B (zh) | 2012-08-03 | 2012-08-03 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210276064.5A CN103579001B (zh) | 2012-08-03 | 2012-08-03 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579001A CN103579001A (zh) | 2014-02-12 |
| CN103579001B true CN103579001B (zh) | 2016-04-20 |
Family
ID=50050510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210276064.5A Active CN103579001B (zh) | 2012-08-03 | 2012-08-03 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579001B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157574B (zh) * | 2014-07-31 | 2018-06-05 | 上海集成电路研发中心有限公司 | 双重图形化鳍式晶体管的鳍结构线顶端切断方法 |
| US9929268B2 (en) * | 2016-04-15 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor and method for fabricating the same |
| CN107293587B (zh) * | 2017-07-24 | 2023-07-28 | 中国工程物理研究院电子工程研究所 | 一种GaN/AlGaN栅槽低损伤刻蚀的方法 |
| CN110767607B (zh) * | 2018-07-26 | 2023-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US12356608B2 (en) | 2021-09-17 | 2025-07-08 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN116133398B (zh) * | 2021-09-17 | 2025-07-25 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361011A (zh) * | 2008-06-11 | 2012-02-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209123A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | ドライエッチング時に生成される側壁保護膜の洗浄方法 |
| US7355233B2 (en) * | 2004-05-12 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for multiple-gate semiconductor device with angled sidewalls |
| US7879659B2 (en) * | 2007-07-17 | 2011-02-01 | Micron Technology, Inc. | Methods of fabricating semiconductor devices including dual fin structures |
-
2012
- 2012-08-03 CN CN201210276064.5A patent/CN103579001B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361011A (zh) * | 2008-06-11 | 2012-02-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579001A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510853B2 (en) | FinFET with two fins on STI | |
| TWI508147B (zh) | 半導體元件及其製造方法 | |
| US8373217B2 (en) | Epitaxial fabrication of fins for FinFET devices | |
| CN103579001B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103187439B (zh) | 半导体结构及其形成方法、cmos及其形成方法 | |
| CN103943498A (zh) | 三维量子阱晶体管及其形成方法 | |
| CN103426765A (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN105448917A (zh) | 半导体结构及其形成方法 | |
| CN103839814B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107045979B (zh) | 半导体结构的形成方法 | |
| CN104425275B (zh) | 半导体结构的形成方法 | |
| CN111029406A (zh) | 一种半导体器件及其制备方法 | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| CN106571383B (zh) | 半导体元件及其制作方法 | |
| CN103579002B (zh) | 鳍式场效应晶体管及其形成方法 | |
| KR20130047453A (ko) | Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법 | |
| US20230369328A1 (en) | Semiconductor structure and method for forming same | |
| CN103887177A (zh) | 鳍式有源区的制备方法 | |
| US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
| CN106252228B (zh) | 一种复合鳍的形成方法 | |
| CN103871885B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN103681336B (zh) | 半导体结构的形成方法 | |
| CN107045983B (zh) | 晶体管及其形成方法 | |
| KR20060005041A (ko) | 핀 전계 효과 트랜지스터의 제조방법 | |
| CN103928330B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |