[go: up one dir, main page]

CN118198077A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN118198077A
CN118198077A CN202410354195.3A CN202410354195A CN118198077A CN 118198077 A CN118198077 A CN 118198077A CN 202410354195 A CN202410354195 A CN 202410354195A CN 118198077 A CN118198077 A CN 118198077A
Authority
CN
China
Prior art keywords
layer
angstroms
substrate
protective layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410354195.3A
Other languages
English (en)
Inventor
李聪明
吴志林
于丹睿
艾飞
宋德伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202410354195.3A priority Critical patent/CN118198077A/zh
Publication of CN118198077A publication Critical patent/CN118198077A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板,该显示面板包括:衬底和薄膜晶体管,薄膜晶体管设置于衬底上,薄膜晶体管包括:有源层、源漏极层、栅极绝缘层以及栅极层,有源层包括沟道部;源漏极层设置于有源层上且位于沟道部的相对两侧;栅极绝缘层设置于有源层远离衬底的一侧或者有源层靠近衬底的一侧;栅极层设置于栅极绝缘层远离有源层的一侧且与沟道部交叠,栅极层包括保护层、阻隔层以及低阻抗层,保护层包括第一保护层和第二保护层,阻隔层包括第一阻隔层和第二阻隔层,第一保护层、第一阻隔层、低阻抗层、第二阻隔层以及第二保护层沿垂直于衬底所在的平面的方向依次层叠设置,其中,保护层的材料、阻隔层的材料以及低阻抗层的材料均不相同。

Description

显示面板
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板。
背景技术
现有的显示面板在制备薄膜晶体管的栅极走线后会对显示面板进行高温活化氢化处理。为了提高栅极走线的耐高温的性能,现有技术中采用钼或者钼钨合金等材料制备栅极走线。然而,采用钼以及钼钨合金等材料制备的栅极走线的阻抗较高,导致显示面板的品质较低。
发明内容
本申请的实施例提供一种显示面板,旨在降低栅极走线的阻抗,提高显示面板的品质。
一方面,本申请的实施例提供一种显示面板,包括:衬底和薄膜晶体管,所述薄膜晶体管设置于所述衬底上,所述薄膜晶体管包括:有源层、源漏极层、栅极绝缘层以及栅极层,所述有源层包括沟道部;所述源漏极层设置于所述有源层上且位于所述沟道部的相对两侧;所述栅极绝缘层设置于所述有源层远离所述衬底的一侧或者所述有源层靠近所述衬底的一侧;所述栅极层设置于所述栅极绝缘层远离所述有源层的一侧且与所述沟道部交叠,所述栅极层包括保护层、阻隔层以及低阻抗层,所述保护层包括第一保护层和第二保护层,所述阻隔层包括第一阻隔层和第二阻隔层,所述第一保护层、所述第一阻隔层、所述低阻抗层、所述第二阻隔层以及所述第二保护层沿垂直于所述衬底所在的平面的方向依次层叠设置,其中,所述保护层的材料、所述阻隔层的材料以及所述低阻抗层的材料均不相同。
可选地,在本申请的一些实施例中,所述保护层的材料包括钼、钛以及钨中的至少一种。
可选地,在本申请的一些实施例中,所述第一保护层和所述第二保护层的厚度均介于100埃至1000埃之间。
可选地,在本申请的一些实施例中,所述阻隔层的材料包括金属氧化物或者金属氮化物。
可选地,在本申请的一些实施例中,所述阻隔层的材料包括钼-氮化钛-铝、铜-氮化钛-钼、钛-氮化钛-铝、铜-氮化钛-钛、钨-氮化钛-铝、铜-氮化钛-钨中的至少一种。
可选地,在本申请的一些实施例中,所述第一阻隔层和所述第二阻隔层的厚度均介于100埃至500埃之间。
可选地,在本申请的一些实施例中,所述低阻抗层的材料包括铝、铜、银以及金中的至少一种。
可选地,在本申请的一些实施例中,所述低阻抗层的厚度介于2000埃至6000埃之间。
可选地,在本申请的一些实施例中,所述第一保护层和所述第二保护层的材料不相同,和/或,所述第一阻隔层和所述第二阻隔层的材料不相同。
可选地,在本申请的一些实施例中,所述第一保护层靠近所述衬底一侧的表面的面积、所述第一阻隔层靠近所述衬底一侧的表面的面积、所述低阻抗层靠近所述衬底一侧的表面的面积、所述第二阻隔层靠近所述衬底一侧的表面的面积以及所述第二保护层靠近所述衬底一侧的表面的面积逐渐减小。
本申请提供的显示面板包括:衬底和薄膜晶体管,所述薄膜晶体管设置于所述衬底上,所述薄膜晶体管包括:有源层、源漏极层、栅极绝缘层以及栅极层,所述有源层包括沟道部;所述源漏极层设置于所述有源层上且位于所述沟道部的相对两侧;所述栅极绝缘层设置于所述有源层远离所述衬底的一侧或者所述有源层靠近所述衬底的一侧;所述栅极层设置于所述栅极绝缘层远离所述有源层的一侧且与所述沟道部交叠,所述栅极层包括保护层、阻隔层以及低阻抗层,所述保护层包括第一保护层和第二保护层,所述阻隔层包括第一阻隔层和第二阻隔层,所述第一保护层、所述第一阻隔层、所述低阻抗层、所述第二阻隔层以及所述第二保护层沿垂直于所述衬底所在的平面的方向依次层叠设置,其中,所述保护层的材料、所述阻隔层的材料以及所述低阻抗层的材料均不相同,即通过在低阻抗层靠近衬底的一侧和低阻抗层远离衬底的一侧均设置保护层和阻隔层,以避免栅极层在高温下阻抗变大,使得栅极层具有耐高温的性能,与此同时,低阻抗层具有较低的阻抗,使得栅极层耐高温的同时阻抗也较低,从而改善了现有的栅极层阻抗较高的问题,提高了显示面板的品质。
附图说明
图1是本申请的第一实施例提供的显示面板的示意图之一;
图2是本申请的第一实施例提供的显示面板的示意图之二;
图3是本申请的第二实施例提供的显示面板的示意图;
图4是本申请的第三实施例提供的显示面板的示意图;
图5是本申请的第四实施例提供的显示面板的示意图。
具体实施方式
下面将结合本申请的实施例中的附图对本申请的实施例中的技术方案进行描述。所描述的技术方案仅用于对本申请的思想进行解释和说明,而不应当视为对本申请的保护范围的限制。
本申请提供的各个实施例相似,不同实施例中的特征可以相互结合。
如图1和图2所示,本申请的实施例提供一种显示面板100,包括:衬底10和薄膜晶体管20,薄膜晶体管20设置于衬底10上,薄膜晶体管20包括:有源层21、源漏极层22、栅极层23以及栅极绝缘层24,有源层21设置于衬底10上,有源层21包括沟道部211。源漏极层22设置于有源层21上且位于沟道部211的相对两侧。栅极绝缘层24设置于有源层21远离衬底10的一侧或者有源层21靠近衬底10的一侧。栅极层23设置于栅极绝缘层24远离有源层21的一侧且与沟道部211交叠,栅极层23包括保护层231、阻隔层232以及低阻抗层233,保护层231包括第一保护层231a和第二保护层231b,阻隔层232包括第一阻隔层232a和第二阻隔层232b,第一保护层231a、第一阻隔层232a、低阻抗层233、第二阻隔层232b以及第二保护层231b沿垂直于衬底10所在的平面的方向依次层叠设置,其中,保护层231的材料、阻隔层232的材料以及低阻抗层233的材料均不相同。
本申请的实施例提供的显示面板100,通过在低阻抗层233靠近衬底10的一侧和低阻抗层233远离衬底10的一侧均设置保护层231和阻隔层232,以避免低阻抗层233在高温下阻抗变大,使得栅极层23具有耐高温的性能,与此同时,低阻抗层233具有较低的阻抗,使得栅极层23耐高温的同时阻抗也较低,从而改善了现有的栅极层23阻抗较高的问题,提高了显示面板100的品质。
如图2所示,所述有源层21还包括第一导电区212和第二导电区213。第一导电区212和第二导电区213位于沟道部211的相对两侧。第一导电区212设有第一导电部212a和第二导电部212b,第一导电部212a位于第二导电部212b远离沟道部211的一侧。第一导电部212a的N型掺杂物的浓度高于第二导电部212b的N型掺杂物的浓度。第二导电区213设有第三导电部212c和第四导电部212d,第三导电部212c位于第四导电部212d远离沟道部211的一侧。
在本申请的实施例中,第一导电部212a的N型掺杂物的浓度与第三导电部212c的N型掺杂物的浓度相等。第二导电部212b的N型掺杂物的浓度与第四导电部212d的N型掺杂物的浓度相等。自第一导电部212a向第四导电部212d的方向上,第一导电部212a的截面宽度与第三导电部212c的截面宽度相等,第二导电部212b的截面宽度与第四导电部212d的截面宽度相等,第一导电部212a的截面宽度大于第二导电部212b的截面宽度,第三导电部212c的宽度大于第四导电部212d的宽度。
在本申请的实施例中,有源层21的材料包括多晶硅和氧化铟镓锌中的至少一种。薄膜晶体管20的类型包括低温多晶硅晶体管或者低温多晶氧化物晶体管。低温多晶硅晶体管或者低温多晶硅氧化物晶体管的采用有利于拓宽显示面板的刷新频率的范围。具体地,采用低温多晶硅晶体管或者低温多晶硅氧化物晶体管可以使得显示面板的最低刷新频率达到1赫兹。其中,在低刷新频率下显示面板的功耗也更低,即通过降低刷新频率可以节省大量的电量。
在本申请的实施例中,栅极层23设置与有源层21远离衬底10的一侧。具体地,栅极层23也可以设置于有源层21靠近衬底10的一侧。
在本申请的实施例中,源漏极层22设置于有源层21远离衬底10的一侧。源漏极层22包括源极221和漏极222,源极221与第一导电部212a连接,漏极222与第三导电部212c连接。
在本申请的实施例中,保护层231的材料包括钼、钛以及钨中的至少一种。具体地,第一保护层231a的材料包括钼、钛以及钨中的至少一种。第二保护层231b包括钼、钛以及钨中的至少一种。
在本申请的实施例中,第一保护层231a的材料和第二保护层231b的材料相同。例如,第一保护层231a的材料和第二保护层231b的材料均为钼、钛、钨、钼钛合金、钼钨合金、钛钨合金、钼钛钨合金中一种。通过设置第一保护层231a和第二保护层231b使得栅极层23的上下表面具有高稳定性,避免栅极层23的上下表面在高温环境下发生性能变化。
在本申请的实施例中,第一保护层231a的材料和第二保护层231b的材料不相同。例如,第一保护层231a的材料为钼,第二保护层231b的材料为钛。或者,第一保护层231a的材料为钛,第二保护层231b的材料为钨。或者,第一保护层231a的材料为钨,第二保护层231b的材料为钼钛合金。或者,第一保护层231a的材料为钼钛合金,第二保护层231b的材料为钼钛钨合金。
在本申请的实施例中,第一保护层231a和第二保护层231b的厚度均介于100埃至1000埃之间。具体地,第一保护层231a和第二保护层231b的厚度的取值包括100埃、150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃、550埃、600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃。
在本申请的实施例中,第一保护层231a的厚度与第二保护层231b的厚度相同。例如,第一保护层231a的厚度为300埃,第二保护层231b的厚度也为300埃。或者,第一保护层231a的厚度为550埃,第二保护层231b的厚度也为550埃。或者,第一保护层231a的厚度为800埃,第二保护层231b的厚度也为800埃。
在本申请的实施例中,第一保护层231a的厚度与第二保护层231b的厚度不相同。具体地,第一保护层231a的厚度大于第二保护层231b的厚度。例如,第一保护层231a的厚度为300埃,第二保护层231b的厚度为500埃。
在本申请的实施例中,第一保护层231a的厚度是第二保护层231b的厚度的M倍。M为大于或者等于1的正整数。M的取值包括1,2,3,4,5,6,7,8,9,10。例如,第一保护层231a的厚度是800埃,第二保护层231b的厚度是400埃。或者,第一保护层231a的厚度是200埃,第二保护层231b的厚度是600埃。
作为另一种实施方式,第二保护层231b的厚度大于第一保护层231a的厚度。例如,第二保护层231b的厚度为600埃,第一保护层231a的厚度为400埃。
在本申请的实施例中,第二保护层231b的厚度是第一保护层231a的厚度的M倍。M为大于或者等于1的正整数。M的取值包括1,2,3,4,5,6,7,8,9,10。例如,第二保护层231b的厚度是800埃,第一保护层231a的厚度是400埃。或者,第二保护层231b的厚度是600埃,第一保护层231a的厚度是200埃。
在本申请的实施例中,阻隔层232的材料包括金属氧化物或者金属氮化物。具体地,阻隔层232的材料包括钼-氧化钛-铝、铜-氧化钛-钼、钛-氧化钛-铝、铜-氧化钛-钛、钨-氧化钛-铝、铜-氧化钛-钨中的至少一种。或者,阻隔层232的材料包括钼-氮化钛-铝、铜-氮化钛-钼、钛-氮化钛-铝、铜-氮化钛-钛、钨-氮化钛-铝、铜-氮化钛-钨中的至少一种。
在本申请的实施例中,第一阻隔层232a和第二阻隔层232b的厚度均介于100埃至500埃之间。具体地,第一阻隔层232a和第二阻隔层232b的厚度的取值包括100埃、150埃、200埃、250埃、300埃、350埃、400埃、450埃、500埃。由于氮化钛是一种具备金属键、离子键和共价键组成的一种半导体材料或导电材料,其结构稳定,具有良好的化学稳定性和抗腐蚀、抗氧化性能,且具有很高的熔点、较强的硬度,在具备良好导电性的同时有着类似金属的光学性能和较大的功函数,从而可以作为隔绝层,在高温条件下能阻挡金属离子熔融扩散,起到高温条件降低金属阻抗作用。从而设置采用氮化钛材料的第一阻隔层232a和第二阻隔层232b,可以使得栅极层23具备高熔点的特性,同时,第一阻隔层232a和第二阻隔层232b可以阻隔金属离子(例如铝离子)熔融扩散至第一保护层231a和第二保护层231b,从而保持好的结晶状态和低的金属阻抗。
在本申请的实施例中,第一阻隔层232a的厚度与第二阻隔层232b的厚度相同。例如,第一阻隔层232a的厚度为100埃,第二阻隔层232b的厚度也为100埃。或者,第一阻隔层232a的厚度为250埃,第二阻隔层232b的厚度也为250埃。或者,第一阻隔层232a的厚度为500埃,第二阻隔层232b的厚度也为500埃。
在本申请的实施例中,第一阻隔层232a的厚度与第二阻隔层232b的厚度不相同。具体地,第一阻隔层232a的厚度大于第二阻隔层232b的厚度。例如,第一阻隔层232a的厚度为200埃,第二阻隔层232b的厚度为400埃。
在本申请的实施例中,第一阻隔层232a的厚度是第二阻隔层232b的厚度的M倍。M为大于或者等于1的正整数。M的取值包括1,2,3,4,5。例如,第一阻隔层232a的厚度是100埃,第二阻隔层232b的厚度是200埃。或者,第一阻隔层232a的厚度是150埃,第二阻隔层232b的厚度是450埃。
作为另一种实施方式,第二阻隔层232b的厚度大于第一阻隔层232a的厚度。例如,第二阻隔层232b的厚度为600埃,第一阻隔层232a的厚度为400埃。
在本申请的实施例中,第二阻隔层232b的厚度是第一阻隔层232a的厚度的M倍。M为大于或者等于1的正整数。M的取值包括1,2,3,4,5。例如,第二阻隔层232b的厚度是400埃,第一阻隔层232a的厚度是200埃。或者,第二阻隔层232b的厚度是300埃,第一阻隔层232a的厚度是100埃。
在本申请的实施例中,低阻抗层233的材料包括铝、铜、银以及金中的至少一种。具体地,低阻抗层233包括铝、铜、银、金、铝铜合金、铝银合金、铝金合金、铜银合金、铜金合金、银金合金、铝铜银合金、铝铜金合金、铜银金合金。其中,合金可以是两种材料的叠层。例如,铝铜合金即铝层和铜层交叠。通过设置低阻抗层233使得栅极层23的阻抗较低。
在本申请的实施例中,低阻抗层233的厚度介于2000埃至6000埃之间。具体地,低阻抗层233的厚度的取值包括2000埃、2100埃、2200埃、2300埃、2400埃、2500埃、2600埃、2700埃、2800埃、2900埃、3000埃、3100埃、3200埃、3300埃、3400埃、3500埃、3600埃、3700埃、3800埃、3900埃、4000埃、4100埃、4200埃、4300埃、4400埃、4500埃、4600埃、4700埃、4800埃、4900埃、5000埃、5100埃、5200埃、5300埃、5400埃、5500埃、5600埃、5700埃、5800埃、5900埃、6000埃。低阻抗层233的厚度越大,使得低阻抗层233的阻抗越低,产品的性能越高。
在本申请的实施例中,第一保护层231a靠近衬底10一侧的表面的面积、第一阻隔层232a靠近衬底10一侧的表面的面积、低阻抗层233靠近衬底10一侧的表面的面积、第二阻隔层232b靠近衬底10一侧的表面的面积以及第二保护层231b靠近衬底10一侧的表面的面积逐渐减小。即第一保护层231a靠近衬底10一侧的表面的面积大于第一阻隔层232a靠近衬底10一侧的表面的面积。第一阻隔层232a靠近衬底10一侧的表面的面积大于低阻抗层233靠近衬底10一侧的表面的面积。低阻抗层233靠近衬底10一侧的表面的面积大于第二阻隔层232b靠近衬底10一侧的表面的面积。第二阻隔层232b靠近衬底10一侧的表面的面积大于第二保护层231b靠近衬底10一侧的表面的面积。
具体地,第一保护层231a、第一阻隔层232a、低阻抗层233、第二阻隔层232b以及第二保护层231b在自第一导电部212a向第三导电部212c的方向上的截面形状均为梯形。具体地,第一保护层231a靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度大于第一保护层231a远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第一保护层231a远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于第一阻隔层232a靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第一阻隔层232a远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于低阻抗层233靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。低阻抗层233远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于第二阻隔层232b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第二阻隔层232b远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于第二保护层231b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第二保护层231b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度大于第二保护层231b远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。
在本申请的实施例中,显示面板100还包括遮光层30以及自遮光层30向远离衬底10方向依次叠置的缓冲层40、栅极绝缘层24、第一层间介质层60、第二层间介质层70、第一平坦层80、公共电极层90、第二平坦层110、像素电极层120。
在本申请的实施例中,衬底10可以是玻璃衬底10、柔性衬底10等。
在本申请的实施例中,遮光层30设置于衬底10上。遮光层30的材料包括非晶硅、金属等。以避免遮光层30的材料因光照射而发生变性,从而避免遮光层30的附着力发生变化,进而有利于改善显示面板的高温信赖性测试以及机械性能测试等可靠性测试能力,提高产品良率。遮光层30的材料还包括能够反光的金属材料,例如钼或银等。
在本申请的实施例中,遮光层30的厚度小于有源层21的厚度。具体地,遮光层30的厚度与第一保护层231a或者第二保护层231b的厚度相等。
在本申请的实施例中,遮光层30在自第一导电部212a向第三导电部212c方向上的截面宽度大于有源层21的截面宽度。从而可以避免有源层21被光照射,以提高器件的性能的稳定性。
在本申请的实施例中,缓冲层40设置于遮光层30远离衬底10的一侧且缓冲层40覆盖遮光层30。缓冲层40的厚度大于遮光层30的厚度和有源层21的厚度之和。从而避免在高温下,遮光层30的金属材料发生金属熔融结晶扩散至有源层21,以提高器件的性能的稳定性。
在本申请的实施例中,第一层间介质层60设置于栅极层23远离衬底10的一侧,第一层间介质层60的材料包括氧化硅、氮化硅中的至少一种。例如,第一层间介质层60包括氧化硅层和氮化硅层。
在本申请的实施例中,第二层间介质层70设置于第一层间介质层60远离衬底10的一侧。第二层间介质层70的材料可以与第一层间介质层60的材料相同,也可以与第一层间介质层60的材料不相同。
在本申请的实施例中,第一层间介质层60覆盖栅极层23,且位于栅极层23上的第一层间介质层60的厚度等于第二保护层231b的厚度。位于栅极层23周围的第一层间介质层60的厚度大于栅极层23的厚度。栅极层23的厚度大于第二层间介质层70的厚度。
在本申请的实施例中,源漏极层22包括源极221、漏极222以及感应电极223。源极221与第一导电部212a交叠,漏极222与第三导电部212c交叠,感应电极223设置于源极221远离漏极222的一侧,感应电极223与源极221绝缘设置。栅极绝缘层24、第一层间介质层60以及第二层间介质层70上设有第一通孔51和第二通孔52。第一通孔51内填充有源极221金属材料,从而实现源极221与第一导电部212a电连接。第二通孔52内填充有漏极222金属材料,从而实现漏极222与第三导电部212c电连接。
在本申请的实施例中,漏极222自感应电极223向源极221的方向的截面宽度大于源极221的截面宽度。
在本申请的实施例中,第一平坦层80设置于源漏极层22远离衬底10的一侧。第一平坦层80的厚度大于第一层间介质层60的厚度和第二层间介质层70的厚度之和。从而在确保平坦化的基础上减少平坦层上下两侧的金属层之间的寄生电容,提高显示面板的性能的稳定性。
在本申请的实施例中,公共电极层90包括公共电极91和触控电极92。第一平坦层80上设有第三通孔81和第四通孔82。第三通孔81的孔径小于第一通孔51的孔径。第三通孔81的孔径小于第二通孔52的孔径。第三通孔81对应触控电极92和感应电极223设置,第三通孔81内填充有金属材料,使得触控电极92与感应电极223电连接。第四通孔82对应漏极222设置。公共电极91设置于第四通孔82远离源极221的一侧。公共电极91的厚度大于或者等于触控电极92的厚度。
在本申请的实施例中,第二平坦层110设置于公共电极层90远离衬底10的一侧。第二平坦层110覆盖公共电极层90。第二平坦层110位于公共电极91和触控电极92远离衬底10一侧的表面的第二平坦层110的厚度大于或者等于公共电极91电极的厚度。位于触控电极92和公共电极91周围的第二平坦层110的厚度小于第一平坦层80的厚度。第四通孔82的侧壁上覆盖有第二平坦层110。
在本申请的实施例中,像素电极层120设置于第二平坦层110远离衬底10的一侧。像素电极层120包括像素电极121。第四通孔82内填充有像素电极121的材料。像素电极121的材料包括氧化铟锡。像素电极121通过第四通孔82与漏极222电连接。像素电极121的部分与公共电极91交叠以形成存储电容。
如图3所示,本申请的实施例提供一种显示面板200。显示面板200与显示面板100的区别在于:第一保护层231a自第一导电部212a向第三导电部212c的方向上的截面宽度大于第一阻隔层232a自第一导电部212a向第三导电部212c的方向上的截面宽度。第一阻隔层232a自第一导电部212a向第三导电部212c的方向上的截面宽度大于低阻抗层233自第一导电部212a向第三导电部212c的方向上的截面宽度。低阻抗层233远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于第二阻隔层232b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第二阻隔层232b远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度等于第二保护层231b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。第二保护层231b靠近衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度大于第二保护层231b远离衬底10一侧的表面自第一导电部212a向第三导电部212c的方向上的截面宽度。
如图4所示,本申请的实施例还提供一种显示面板300,显示面板300与显示面板100的区别在于:第一保护层231a、第一阻隔层232a、低阻抗层233、第二阻隔层232b以及第二保护层231b在自第一导电部212a向第三导电部212c的方向上的截面形状均为方形。
具体地,第一保护层231a在自第一导电部212a向第三导电部212c的方向上的截面宽度大于第一阻隔层232a自第一导电部212a向第三导电部212c的方向上的的截面宽度。第一阻隔层232a在自第一导电部212a向第三导电部212c的方向上的截面宽度大于低阻抗层233自第一导电部212a向第三导电部212c的方向上的截面宽度。第二阻隔层232b在自第一导电部212a向第三导电部212c的方向上的截面宽度大于低阻抗层233自第一导电部212a向第三导电部212c的方向上的截面宽度。第二阻隔层232b在自第一导电部212a向第三导电部212c的方向上的截面宽度大于第二保护层231b在自第一导电部212a向第三导电部212c的方向上的截面宽度。
如图5所示,本申请的实施例还提供一种显示面板400,显示面板400与显示面板200的区别在于:第二阻隔层232b覆盖低阻抗层233。第二保护层231b覆盖第二阻隔层232b。
具体地,位于低阻抗层233远离衬底一侧的表面上的第二阻隔层232b的厚度大于位于低阻抗层233侧表面上的第二阻隔层232b的厚度。位于第二阻隔层232b远离衬底一侧的表面上的第二保护层231b的厚度大于位于第二阻隔层232b侧表面上的第二保护层231b的厚度。以进一步提高低阻抗层的稳定性。
在本申请的实施例中,显示面板可以是液晶显示面板也可以是有机电致发光显示面板。
具体地,显示面板为液晶显示面板时,显示面板包括阵列基板、液晶层和对置基板。液晶层设置于显示面板与对置基板之间。阵列基板上设置有薄膜晶体管。对置基板上设有色阻层等。
显示面板为有机电致发光显示面板时,显示面板上设置有多个发光器件以及彩膜层。彩膜层设置于显示面板的出光面层一侧。
本申请提供的显示面板中,通过在低阻抗层233靠近衬底10的一侧和低阻抗层233远离衬底10的一侧均设置保护层231和阻隔层232,以避免栅极层23在高温下阻抗变大,使得栅极层23具有耐高温的性能,与此同时,低阻抗层233具有较低的阻抗,使得栅极层23耐高温的同时阻抗也较低,从而改善了现有的栅极层23阻抗较高的问题,提高了显示面板的品质。
以上对本申请的实施例所提供的一种显示面板进行了详细介绍,以上实施例的说明只是用于帮助理解本申请的核心思想,上述说明不应被理解为对本申请的保护范围的限制。

Claims (10)

1.一种显示面板,其特征在于,包括:
衬底;
薄膜晶体管,所述薄膜晶体管设置于所述衬底上,所述薄膜晶体管包括:
有源层,所述有源层包括沟道部;
源漏极层,所述源漏极层设置于所述有源层上且位于所述沟道部的相对两侧;
栅极绝缘层,所述栅极绝缘层设置于所述有源层远离所述衬底的一侧或者所述有源层靠近所述衬底的一侧;
栅极层,所述栅极层设置于所述栅极绝缘层远离所述有源层的一侧且与所述沟道部交叠,所述栅极层包括保护层、阻隔层以及低阻抗层,所述保护层包括第一保护层和第二保护层,所述阻隔层包括第一阻隔层和第二阻隔层,所述第一保护层、所述第一阻隔层、所述低阻抗层、所述第二阻隔层以及所述第二保护层沿垂直于所述衬底所在的平面的方向依次层叠设置,其中,所述保护层的材料、所述阻隔层的材料以及所述低阻抗层的材料均不相同。
2.根据权利要求1所述的显示面板,其特征在于,所述保护层的材料包括钼、钛以及钨中的至少一种。
3.根据权利要求1所述的显示面板,其特征在于,所述第一保护层和所述第二保护层的厚度均介于100埃至1000埃之间。
4.根据权利要求1至3任一项所述的显示面板,其特征在于,所述阻隔层的材料包括金属氧化物或者金属氮化物。
5.根据权利要求4所述的显示面板,其特征在于,所述阻隔层的材料包括钼-氮化钛-铝、铜-氮化钛-钼、钛-氮化钛-铝、铜-氮化钛-钛、钨-氮化钛-铝、铜-氮化钛-钨中的至少一种。
6.根据权利要求4所述的显示面板,其特征在于,所述第一阻隔层和所述第二阻隔层的厚度均介于100埃至500埃之间。
7.根据权利要求1所述的显示面板,其特征在于,所述低阻抗层的材料包括铝、铜、银以及金中的至少一种。
8.根据权利要求1所述的显示面板,其特征在于,所述低阻抗层的厚度介于2000埃至6000埃之间。
9.根据权利要求1所述的显示面板,其特征在于,所述第一保护层和所述第二保护层的材料不相同,和/或,所述第一阻隔层和所述第二阻隔层的材料不相同。
10.根据权利要求1所述的显示面板,其特征在于,所述第一保护层靠近所述衬底一侧的表面的面积、所述第一阻隔层靠近所述衬底一侧的表面的面积、所述低阻抗层靠近所述衬底一侧的表面的面积、所述第二阻隔层靠近所述衬底一侧的表面的面积以及所述第二保护层靠近所述衬底一侧的表面的面积逐渐减小。
CN202410354195.3A 2024-03-26 2024-03-26 显示面板 Pending CN118198077A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410354195.3A CN118198077A (zh) 2024-03-26 2024-03-26 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410354195.3A CN118198077A (zh) 2024-03-26 2024-03-26 显示面板

Publications (1)

Publication Number Publication Date
CN118198077A true CN118198077A (zh) 2024-06-14

Family

ID=91412021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410354195.3A Pending CN118198077A (zh) 2024-03-26 2024-03-26 显示面板

Country Status (1)

Country Link
CN (1) CN118198077A (zh)

Similar Documents

Publication Publication Date Title
CN106972027B (zh) 薄膜晶体管阵列基板的制造方法
EP1892758A2 (en) Manufacturing of flexible display device panel
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2011091110A (ja) 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN105070766B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US20250160157A1 (en) Display substrate with transition area and display apparatus
WO2012002085A1 (ja) 半導体装置
US20120161131A1 (en) Thin-film transistor substrate and method of manufacturing the same
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
CN101097871A (zh) 薄膜晶体管、像素结构及其制造方法
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
CN118198077A (zh) 显示面板
US10629624B2 (en) Thin film transistor array panel
CN101409308A (zh) 薄膜晶体管、像素结构及其制造方法
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
CN108807518A (zh) 电极结构及其制备方法、阵列基板
CN1901209B (zh) 薄膜晶体管阵列面板及其制造方法
US12477777B2 (en) Thin film transistor, display substrate and display device
CN118281076A (zh) 薄膜晶体管及其制备方法和显示面板
CN114023762B (zh) 一种阵列基板及其制备方法、显示面板
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100070086A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070025214A (ko) 표시 기판의 금속 배선 및 이를 갖는 표시 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination