CN101097871A - 薄膜晶体管、像素结构及其制造方法 - Google Patents
薄膜晶体管、像素结构及其制造方法 Download PDFInfo
- Publication number
- CN101097871A CN101097871A CN200710128223.6A CN200710128223A CN101097871A CN 101097871 A CN101097871 A CN 101097871A CN 200710128223 A CN200710128223 A CN 200710128223A CN 101097871 A CN101097871 A CN 101097871A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern layer
- substrate
- opening
- insulating pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 384
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管的制造方法包括下列步骤：首先，于基板上形成一源极。接着，形成一第一绝缘图案层，以覆盖部分源极与基板。第一绝缘图案层具有一暴露出部分源极的开口。然后，于第一绝缘图案层上形成一栅极图案层。之后，于栅极图案层上形成一第二绝缘图案层，栅极图案层与第二绝缘图案层围绕开口。接着，于开口内的栅极图案层侧缘上形成一第二侧护壁。然后，于开口内形成一通道层，覆盖第二侧护壁与源极。之后，于通道层与第二绝缘图案层上形成一具有接触窗开口的保护层，以暴露出部分通道层。接着，于暴露出的通道层上形成一漏极。
Description
技术领域
本发明是有关于一种主动元件与像素结构及其制造方法，且特别是有关于一种薄膜晶体管与高开口率(aperture ratio)的像素结构及其制造方法。
背景技术
现今社会多媒体技术相当发达，多半受惠于半导体元件与显示设备的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示器已逐渐成为市场的主流。
一般而言，液晶显示器主要是由一主动元件阵列基板、一彩色滤光基板以及一夹于两者之间的液晶层所构成。图1A是现有技术主动元件阵列基板的示意图，图1B是沿图1A的A-A’剖面线的剖面示意图。请同时参考图1A与图1B，现有技术主动元件阵列基板100主要是由一基板102、多条扫描线104、多条数据线106与多个像素结构P1(图1A仅绘示出一个像素结构P1)所构成。扫描线104、数据线106与像素结构P1皆配置于基板102上，且像素结构P1会与扫描线104以及数据线106电性连接。
详细地说，像素结构P1主要是由一主动元件110与一像素电极120所构成。像素电极120可通过一接触窗开口(contact window)C1而与主动元件110电性连接。由图1B可知，现有技术主动元件110为一底栅极(bottom gate)结构，其主要包括一栅极110g、一栅绝缘层110i、一通道层110c、一欧姆接触层110m、一源极110s与一漏极110d。此外，保护层112覆盖主动元件110，且保护层112具有一暴露出部分漏极110d的接触窗开口C1。如此一来，位于保护层112上的像素电极120可经由该接触窗开口C1而与漏极110d电性连接。实际操作时，开关信号可通过扫描线104的传递而将主动元件110开启，在主动元件110开启后，显示信号可通过数据线106而传递至像素电极120中。
值得注意的是，主动元件110的导电效能是与通道层110c的长度L以及宽度W成正相关。为了提升主动元件110的导电效能而增加通道层110c的长度L或/及宽度W，这会使主动元件110于基板102上所占用的面积增加，进而使像素结构P1的开口率(aperture ratio)下降。
发明内容
有鉴于此，本发明的目的是提供一种薄膜晶体管的制造方法，其可制造出元件特性良好的薄膜晶体管。
本发明的一目的是提供一种薄膜晶体管，其具有良好的元件特性。
本发明的一目的是提供一种像素结构的制造方法，其可有效制造出高开口率的像素结构。
本发明的一目的是提供一种像素结构，以解决现有技术像素结构有开口率不佳的问题。
为达上述或是其他目的，本发明提出一种薄膜晶体管的制造方法，其包括下列步骤：首先，提供一基板，并于基板上形成一源极。接着，形成第一绝缘图案层，以覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与第一侧护壁。第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极，且覆盖层与第一侧护壁形成一暴露出部分源极的开口。然后，于第一绝缘图案层上依序形成一栅极图案层与第二绝缘图案层，且栅极图案层与第二绝缘图案层围绕开口。接着，于开口内的栅极图案层侧缘上形成一第二侧护壁。然后，于开口内形成一通道层，覆盖第二侧护壁与源极。之后，于通道层与第二绝缘图案层上形成一保护层。保护层具有一接触窗开口，以暴露出部分的通道层。接着，于暴露出的通道层上形成一漏极。
在本发明的一实施例中，上述在形成源极时还包括于源极上形成一第一欧姆接触层。
在本发明的一实施例中，上述在形成保护层后还包括于通道层暴露出的表面形成第二欧姆接触层。
在本发明的一实施例中，上述形成第二欧姆接触层的步骤包括下列步骤：首先，以保护层为掩膜对通道层暴露出的表面进行一掺杂步骤。接着，对通道层进行一退火工艺，以形成第二欧姆接触层。
在本发明的一实施例中，上述栅极图案层与第二绝缘图案层是一起形成。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层厚度，以远离源极的方向渐缩。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方向渐缩。
本发明提出一种薄膜晶体管，其适于配置于一基板上，本发明的薄膜晶体管包括一源极、第一绝缘图案层、一栅极图案层、第二绝缘图案层、第二侧护壁、一通道层、一保护层与一漏极。源极配置于基板上，而第一绝缘图案层覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与一第一侧护壁。第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极，且覆盖层与第一侧护壁围绕出一暴露出部分源极的开口。此外，栅极图案层与第二绝缘图案层依序配置于栅极图案层上，而栅极图案层与第二绝缘图案层围绕开口，并暴露出部分的源极。上述的第二侧护壁围绕于开口内并盖住栅极图案层的侧缘，而通道层配置于开口内的第二侧护壁与源极上。保护层配置于通道层与第二绝缘图案层上，其中保护层具有一接触窗开口，以暴露出部分的通道层。漏极配置于暴露出的通道层上。
在本发明的一实施例中，上述的薄膜晶体管还包括第一欧姆接触层，其配置于源极与通道层之间。
在本发明的一实施例中，上述的薄膜晶体管还包括第二欧姆接触层，其位于通道层与漏极之间。
在本发明的一实施例中，上述基板上位于源极两侧的第一绝缘图案层厚度，以远离源极的方向渐缩。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方向渐缩。
本发明提出一种像素结构的制造方法，其包括下列步骤：首先，提供一基板，并于基板上形成一源极。接着，形成第一绝缘图案层，以覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与第一侧护壁。其中，第一侧护壁延伸于源极两侧的基板上，以覆盖层覆盖部分的源极，且覆盖层与第一侧护壁形成一暴露出部分源极的开口。然后，于第一绝缘图案层上依序形成一栅极图案层与第二绝缘图案层，以覆盖栅极图案层与基板，且栅极图案层与第二绝缘图案层围绕开口。接着，至少于开口内的栅极图案层侧缘上，形成第二侧护壁。然后，于开口内形成一通道层，以覆盖第二侧护壁与源极。之后，于通道层与第二绝缘图案层上形成一保护层，其中保护层具有一接触窗开口，以暴露出部分的通道层。接着，于保护层上形成一像素电极，并于接触窗开口内形成一漏极，其中像素电极与漏极电性连接。
在本发明的一实施例中，上述的像素电极与漏极的材料包括铟锡氧化物或铟锌氧化物。
在本发明的一实施例中，上述在形成源极时还包括于源极上形成第一欧姆接触层。
在本发明的一实施例中，上述在形成保护层后还包括于通道层暴露出的表面形成第二欧姆接触层。
在本发明的一实施例中，上述形成第二欧姆接触层的步骤包括：首先，以保护层为掩膜对通道层暴露出的表面进行一掺杂步骤。接着，对通道层进行一退火工艺，以形成第二欧姆接触层。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层厚度，以远离源极的方向渐缩。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方向渐缩。
在本发明的一实施例中，上述于形成源极时还包括于基板上形成一与源极电性连接的数据线。
在本发明的一实施例中，上述于形成栅极图案层时还包括于基板上形成一与栅极图案层电性连接的扫描线。
本发明提供一种像素结构，其适于配置于一基板上，本发明的像素结构包括一源极、第一绝缘图案层、一栅极图案层、第二绝缘图案层、第二侧护壁、一通道层、一保护层、一像素电极与一漏极。源极配置于基板上，而第一绝缘图案层覆盖部分的源极与基板。第一绝缘图案层具有一覆盖层与第一侧护壁。第一侧护壁延伸于源极两侧的基板上，而覆盖层覆盖部分的源极，且覆盖层与第一侧护壁围绕出一暴露出部分源极的开口。此外，栅极图案层与第二绝缘图案层依序配置于第一绝缘图案层上，且栅极图案层与第二绝缘图案层围绕开口。另外，第二侧护壁配置于开口内的栅极图案层侧缘上。上述的通道层配置于开口内的第二侧护壁与源极上。保护层配置于通道层与第二绝缘图案层上，其中保护层具有一接触窗开口，以暴露出部分的通道层。上述的像素电极与漏极分别配置于保护层上与接触窗开口内，其中像素电极与漏极彼此电性连接，且漏极与通道层电性连接。
在本发明的一实施例中，上述的第一欧姆接触层，至少配置于源极与通道层之间。
在本发明的一实施例中，上述的第二欧姆接触层，位于通道层与漏极之间。
在本发明的一实施例中，上述基板上延伸于源极两侧的第一绝缘图案层厚度，以远离源极的方向渐缩。
在本发明的一实施例中，上述第二侧护壁的厚度，以朝向开口中心的方向渐缩。
在本发明的一实施例中，上述的像素结构还包括一数据线，其配置于基板上并与源极电性连接。
在本发明的一实施例中，上述的像素结构还包括一扫描线，其配置于基板上并与栅极图案层电性连接。
本发明的薄膜晶体管与像素结构的制造方法是通过控制栅极与第二绝缘层的厚度，以改变第二侧护壁上的通道层长度。因此，通过适当调整通道层长度能使本发明薄膜晶体管能有良好的传导能力，且无须多占用基板上的面积。因此，本发明像素结构的开口率也可有效提升。
附图说明
图1A是现有技术主动元件阵列基板的示意图。
图1B是沿图1A的A-A’剖面线的剖面示意图。
图2A是本发明像素结构第一实施例的示意图。
图2B是图2A沿B-B’剖面线的剖面示意图。
图2C是图2A沿C-C’剖面线的剖面示意图。
图3A～图3F是本发明像素结构第一实施例的制造流程上视图。
图4A～4G是本发明像素结构第一实施例的制造流程剖面示意图。
图5A～5F是本发明像素结构第二实施例的制造流程上视图。
图6A～6G是本发明像素结构第二实施例的制造流程剖面示意图。
附图标号：
100、200、300：主动元件阵列基板 102、202：基板
104、204、204’：扫描线 106、206：数据线
110：主动元件 110c、210c：通道层
110d、210d：漏极 110g：栅极
110i：栅绝缘层 110m：欧姆接触层
110s、210s：源极 112、210p：保护层
120、220：像素电极 210i：第一绝缘图案层
210g：栅极图案层 210j：第二绝缘图案层
210m：第一欧姆接触层 210w：第一侧护壁
210w’：第二侧护壁 212：覆盖层
C1、C3、C5：接触窗开口 C2、C4：开口
Cst、Cst’：储存电容器 L、L1：薄膜晶体管通道长度
P1、P2：像素结构 T1、T2：薄膜晶体管
W：薄膜晶体管通道宽度
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
第一实施例
图2A是本发明主动元件阵列基板第一实施例的示意图，而图2B是图2A的B-B’剖面线的剖面示意图。请同时参考图2A与图2B，根据本发明的实施例，主动元件阵列基板200主要是由一基板202、多条扫描线204、多条数据线206与多个像素结构P2所构成。像素结构P2阵列形成于基板202上，且扫描线204与数据线206可划分出像素结构P2的所在位置。具体而言，像素结构P2主要是由一薄膜晶体管T1与一像素电极220所构成。由图2A可知，扫描线204与数据线206可通过薄膜晶体管T1而与像素电极220电性连接。实际操作时，开关信号可通过扫描线204的传递而将薄膜晶体管T1开启，在薄膜晶体管T1开启后，显示信号可通过数据线206而传递至像素电极220中。
根据本发明的实施例，薄膜晶体管T1包括一源极210s、第一绝缘图案层210i、一栅极图案层210g、第二绝缘图案层210j、第二侧护壁210w’、一通道层210c、一保护层210p与一漏极210d。源极210s配置于基板202上，且与数据线206电性连接。一般而言，源极210s的材料可以包括铝、铜、金、银、铬、钛、钨或钽等导电材料。
此外，第一绝缘图案层210i覆盖部分的源极210s与基板202。第一绝缘图案层210i具有一覆盖层212与第一侧护壁210w。如图2A所示，第一侧护壁210w延伸于源极210s两侧的基板202上。如图2B所示的第一侧护壁210w的厚度是以远离源极210s的方向渐缩。这可使后续形成于第一侧护壁210w上的膜层能具有良好的阶梯覆盖(step coverage)。在较佳实施例中，第一侧护壁210w的高度约3000至6000埃(angstrom)，且可以等于或略高于第一欧姆接触层210m。当然，第一侧护壁210w的外形也可以是其它形状，在此仅为举例说明，本发明不以图中绘示的形状为限。
图2C是图2A的C-C’剖面线的剖面示意图。请同时参考图2A与图2C，上述覆盖层212覆盖部分的源极210s，且覆盖层212与第一侧护壁210w可共同围绕出一暴露部分源极210s的开口C2。在较佳实施例中，为了使通道层210c(半导体材料)与源极210s(金属材料)之间的接触阻抗下降，还可配置第一欧姆接触层210m于源极210s与通道层210c之间。
请继续参考图2A与图2B。根据本发明的实施例，栅极图案层210g配置于第一绝缘图案层210i上，而第二绝缘图案层210j位于栅极图案层210g上方。这里要说明的是，为了图示的简明易懂，图2A中省略了第二绝缘图案层210j的绘示。具体而言，栅极图案层210g可与基板202上的扫描线204电性连接。此外，栅极图案层210g上的第二绝缘图案层210j可与其共同围绕开口C2。
根据本发明的实施例，第二侧护壁210w’配置于开口C2内栅极图案层210g的侧缘上。如图2B所示，第二侧护壁210w’的厚度是以朝向开口C2中心的方向渐缩，此第二侧护壁210w’的表面例如是圆弧状。这可使后续形成于第二侧护壁210w’上的通道层210c能具有良好的阶梯覆盖。另一方面，栅极图案层210g可通过第二侧护壁210w’而确保与通道层210c电性绝缘。在较佳实施例中，第二侧护壁210w’的高度约6000至10000埃(angstrom)。当然，第二侧护壁210w’的外形也可以是其它形状，本发明不以图中绘示的形状为限。
根据本发明的实施例，通道层210c是配置于开口C2内的第二侧护壁210w’与源极210s上方。栅极210g与第二绝缘图案层210j的沉积厚度可以影响第二侧护壁210w’的形成厚度，因此，只要降低栅极210g与第二绝缘图案层210j的膜厚，便能使通道层210c长度L1缩短。如此一来，薄膜晶体管T1的传导能力便可有效提升。此外，由于通道层210c可通过第二绝缘图案层210j而向上延伸，因而无须额外占用基板202上的面积，进而可提升像素结构P2的开口率。
此外，保护层210p覆盖于通道层210c与第二绝缘图案层210j上。保护层210p具有一接触窗开口C3，以暴露出部分的通道层210c。另外，漏极210d与像素电极220分别配置于保护层210p上与接触窗开口C3内。在较佳实施例中，为了使通道层210c与其上方的漏极210d间的接触阻抗下降，还可配置一第二欧姆接触层222m于通道层210c与漏极210d之间。
根据本发明的实施例，位于接触窗开口C3内的漏极210d可与通道层210c电性连接，且像素电极220与漏极210d为相同膜层。像素电极220与漏极210d的材料可以选用铟锡氧化物(ITO)或铟锌氧化物(IZO)。
下文将详细说明本发明的像素结构P2及其薄膜晶体管T1的制造方法。
图3A～图3F是本发明像素结构第一实施例的制造流程上视图，而图4A～4G是本发明第一实施例的像素结构的制造流程剖面示意图。请先参考图3A与4A，首先，提供一基板202，并于基板202上形成一源极210s。在较佳实施例中，在形成源极210s时可通过同一道掩膜工艺而一并形成一与源极210s电性连接的数据线206。
根据较佳实施例，源极210s与数据线206可选用物理气相沉积法(PVD)沉积金属材料于基板202上。接着，通过掩膜工艺对此金属材料进行图案化，即可完成源极210s与数据线206的制作。根据本发明的实施例，为了使源极210s与后续欲形成的通道层间的接触阻抗下降，在形成源极210s时还包括于源极210s上形成一第一欧姆接触层210m。举例而言，此第一欧姆接触层210m的材料可选用N型掺杂非晶硅。
请参考图3B与4B，接着形成第一绝缘图案层210i，以覆盖部分的源极210s与基板202。详细地说，第一绝缘图案层210i具有一覆盖层212与第一侧护壁210w。第一侧护壁210w延伸于源极210s两侧的基板202上，而覆盖层212覆盖部分的源极210s。值得注意的是，覆盖层212与第一侧护壁210w可于源极210s上方围绕出一开口C2。
第一绝缘图案层210i的材料可选用氮化硅(SiN)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO)或其他类似材料。在形成第一绝缘图案层210i时，可通过调整图案化工艺中的刻蚀条件(例如刻蚀时间)而使第一侧护壁210w的厚度以远离源极210s的方向渐缩(如图4B所示)。根据较佳实施例，第一侧护壁210w的形成方法是以非等向性刻蚀来对上述膜层(氮化硅或氧化硅)进行图案化，并配合适当的刻蚀时间、压力与温度，便可形成所需的形状。这可使后续形成于第一侧护壁210w上的膜层能有良好的阶梯覆盖。当然，第一侧护壁210w也可以是其它形状，本发明不以图中绘示的形状为限。
请参考图3C与图4C，于第一绝缘图案层210i上形成一栅极图案层210g，其中栅极图案层210g围绕开口C2。栅极图案层210g的外形可依需要而作适当更改，只要栅极图案层210g能围绕住开口C2即可。根据较佳实施例，在形成栅极图案层210g时可通过同一道掩膜工艺而一并形成一与栅极图案层210g电性连接的扫描线204。举例而言，栅极图案层210g与扫描线204可选用物理气相沉积法将金属材料沉积于基板202上。接着，通过一道掩膜工艺对此金属材料进行图案化，即可完成栅极图案层210g与扫描线204的制作。
之后，形成一第二绝缘图案层210j，以覆盖栅极图案层210g与基板202。图4C所示位于栅极图案层210g上的第二绝缘图案层210j可与栅极图案层210g共同围绕开口C2。为了使图示简明易懂，图3C中省略了第二绝缘图案层210j的绘示。
请参考图3D与4D，至少于开口C2内的栅极图案层210g侧缘上形成一第二侧护壁210w’。具体而言，在形成第二侧护壁210w’时，可通过调整图案化工艺中的刻蚀条件(例如刻蚀时间)而使第二侧护壁210w’的厚度以朝向开口C2中心的方向渐缩。这可使后续形成于第二侧护壁210w’上的膜层能有良好的阶梯覆盖。当然，第二侧护壁210w’也可以是其它形状，本发明不以图中绘示的形状为限。
请参考图3E与4E，然后于开口C2内形成一通道层210c，以覆盖住第二侧护壁210w’与部分的第一欧姆接触层210m。值得留意的是，通道层210c可借着第二侧护壁210w’而向上延伸，因而不需多占用基板202上的面积。另一方面，只要控制栅极210g与第二绝缘图案层210j的厚度便能有效控制通道层210c的长度L1。
请参考图4F，之后于通道层210c与第二绝缘图案层210j上形成一保护层210p。保护层210p具有一接触窗开口C3，以暴露出部分的通道层210c。根据较佳实施例，在形成保护层210p后还可包括于通道层210c暴露出的表面形成一第二欧姆接触层222m。详细地说，上述形成第二欧姆接触层222m的步骤包括：首先，以保护层210p为掩膜对通道层210c所暴露出的表面进行一掺杂步骤。接着，对通道层210c进行一退火工艺，以形成第二欧姆接触层222m。
接着请参考图3F与图4G，于保护层210p上形成一像素电极220，并于接触窗开口C3内形成一漏极210d(图3F中省略了保护层210p的绘示，而保护层210p可清楚见于图4G中)。详细地说，可先于保护层210p上沉积一透明导电材料，且此透明导电材料会填入接触窗开口C3中。根据较佳实施例，透明导电材料可以选用铟锡氧化物或铟锌氧化物。然后，再对此透明导电材料进行一道掩膜工艺，以一并制作出像素电极220与漏极210d。像素电极220与漏极210d电性连接。值得注意的是，部分的像素电极220可延伸至上一条扫描线204’的上方，以与部分的扫描线204’共同形成一储存电容器Cst。以上是以实施例举例说明本发明的像素结构P2及其薄膜晶体管T1的制作方法，熟习此项技艺者当能思及其他实施步骤而为上述揭示内容所涵盖。
由于本发明的薄膜晶体管为垂直通道式的薄膜晶体管，因此没有一般平行通道式薄膜晶体管对通道长度的限制。在上述工艺中，垂直通道式薄膜晶体管的通道层长度可对应栅极图案层跟第二绝缘层的膜厚来调整。换言之，通道层长度可轻易通过第二侧护壁的膜厚来控制。因此，薄膜晶体管传导驱动电流的能力也可有效提高。
第二实施例
为了进一步提升本发明薄膜晶体管的传导能力，本实施例通过调整栅极图案层与通道层的形状，而使栅极图案层对应通道层的范围增加。
图5A～5F是本发明第二实施例的像素结构的制造流程上视图，而图6A～6G是本发明第二实施例的像素结构的制造流程剖面示意图。请先参考图5A与6A，首先，提供一基板202，并于基板202上形成一源极210s以及一与源极210s电性连接的数据线206。特别的是，源极210s的外形呈现颈缩状。根据较佳实施例，为了使源极210s与后续欲形成的通道层之间的接触阻抗下降，在形成源极210s时还包括于源极210s上形成一第一欧姆接触层210m。
请参考图5B与6B，接着形成第一绝缘图案层210i，以覆盖部分的源极210s与基板202。详细地说，第一绝缘图案层210i具有一覆盖层212与一第一侧护壁210w。第一侧护壁210w延伸于源极210s两侧的基板202上，而覆盖层212覆盖部分的源极210s。值得注意的是，覆盖层212与第一侧护壁210w可于源极210s上方形成一开口C4。如图6B所示，第一侧护壁210w的厚度可以是以远离源极210s的方向渐缩。这可使后续形成于第一侧护壁210w上的膜层能有良好的阶梯覆盖。当然，第一侧护壁210w的外形也可以是其它形状，本发明不以图中绘示的形状为限。
请参考图5C与图6C，然后于第一绝缘图案层210i上形成一栅极图案层210g以及一与栅极图案层210g电性连接的扫描线204，其中栅极图案层210g围绕开口C4。特别的是，栅极图案层210g的外形可以与源极210s的外形相对应。之后，形成一第二绝缘图案层210j，以覆盖栅极图案层210g与基板202。图6C所示位于栅极图案层210g上的第二绝缘图案层210j可与栅极图案层210g共同围绕开口C4。为了使图示简明易懂，图5C中省略了第二绝缘图案层210j的绘示。
接着请参考图5D与6D，至少于开口C4内的栅极图案层210g侧缘上，形成第二侧护壁210w’。特别的是，第二侧护壁210w’的厚度可以是朝向开口C4中心的方向渐缩，第二侧护壁210w’的表面例如呈现圆弧状。当然，第二侧护壁210w’的外形也可以是其它形状，本发明不以图中绘示的形状为限。
请参考图5E与6E，然后于开口C4内形成一通道层210c，以覆盖住第二侧护壁210w’与部分的第一欧姆接触层210m。特别的是，由于通道层210c与栅极图案层210g的外形改变，因而使通道层210c与栅极图案层210g所对应的范围增加。
请参考图6F，之后于通道层210c与第二绝缘图案层210j上形成一保护层210p。保护层210p具有一接触窗开口C5，以暴露出部分的通道层210c。在形成保护层210p后还可包括于通道层210c暴露出的表面形成一第二欧姆接触层222m。
接着请参考图5F与图6G，于保护层210p上形成一像素电极220，并于接触窗开口C5内形成一漏极210d(图5F中省略了保护层210p的绘示，而保护层210p可清楚见于图6G中)。另外，部分的像素电极220可延伸至上一条扫描线204，的上方，以与部分的扫描线204’共同形成一储存电容器Cst’。至此，本发明的像素结构P3及其薄膜晶体管T2已大致制作完成。由于本发明的通道层210c与栅极图案层210g所对应的范围增加，因此根据本发明所制作的薄膜晶体管T2的传导能力可进一步提升。
综上所述，由于本发明部分的通道层可通过第二侧护壁而向上延伸，因此，本发明的薄膜晶体管无需多占用基板上的面积。此外，像素结构也能具有良好的开口率。另外，通道层长度可轻易通过栅极与第二绝缘层的膜厚来控制。因此，本发明的薄膜晶体管的制造方法可以轻易地制作出高传导能力的薄膜晶体管。由于本发明的薄膜晶体管可形成于扫描线与数据线的交叉处，因此像素结构的开口率能进一步提升。另外，本发明通过调整栅极图案层与通道层的形状，而使栅极图案层对应通道层的范围增加。因此，本发明薄膜晶体管的传导能力更可进一步提升。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (28)
1.一种薄膜晶体管的制造方法，其特征在于，该方法包括：
提供一基板；
于该基板上形成一源极；
形成一第一绝缘图案层，以覆盖部分的源极与基板，其中该第一绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁形成一暴露出部分源极的开口；
于所述的第一绝缘图案层上依序形成一栅极图案层及一第二绝缘图案层，该栅极图案层与该第二绝缘图案层围绕所述的开口；
于该开口内的栅极图案层侧缘上形成一第二侧护壁；
于该开口内形成一通道层，覆盖所述的第二侧护壁与源极；
于所述的通道层与第二绝缘图案层上形成一保护层，其中该保护层具有一接触窗开口，以暴露出部分的通道层；以及
于暴露出的通道层上形成一漏极。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成所述的源极时还包括于该源极上形成一第一欧姆接触层。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成所述的保护层后还包括于所述的通道层暴露出的表面形成一第二欧姆接触层。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，形成所述的第二欧姆接触层的步骤包括：
以所述的保护层为掩膜对所述的通道层暴露出的表面进行一掺杂步骤；以及
对所述的通道层进行一退火工艺，以形成所述的第二欧姆接触层。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的栅极图案层与所述的第二绝缘图案层是一起形成。
6.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的基板上延伸于所述的源极两侧的第一绝缘图案层厚度，以远离该源极的方向渐缩。
7.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述的第二侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
8.一种薄膜晶体管，适于配置于一基板上，其特征在于，该薄膜晶体管包括：
一源极，配置于所述的基板上；
一第一绝缘图案层，覆盖部分的源极与基板，其中该第一绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁围绕出一暴露出部分所述的源极的开口；
一栅极图案层与一第二绝缘图案层，依序配置于所述的第一绝缘图案层上，该栅极图案层与该第二绝缘图案层围绕所述的开口，并暴露出部分的源极；
一第二侧护壁，围绕于所述的开口内并盖住所述的栅极图案层的侧缘；
一通道层，配置于所述的开口内的第二侧护壁与源极上；
一保护层，配置于所述的通道层与所述的第二绝缘图案层上，其中该保护层具有一接触窗开口，以暴露出部分的所述的通道层；以及
一漏极，配置于暴露出的所述的通道层上。
9.如权利要求8所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括一第一欧姆接触层，配置于所述的源极与通道层之间。
10.如权利要求8所述的薄膜晶体管，其特征在于，该薄膜晶体管还包括一第二欧姆接触层，位于所述的通道层与漏极之间。
11.如权利要求8所述的薄膜晶体管，其特征在于，所述的基板上位于所述的源极两侧的第一绝缘图案层厚度，以远离所述的源极的方向渐缩。
12.如权利要求8所述的薄膜晶体管，其特征在于，所述的第二侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
13.一种像素结构的制造方法，其特征在于，该方法包括：
提供一基板；
于该基板上形成一源极；
形成一第一绝缘图案层，以覆盖部分的所述的源极与基板，其中该第一绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁形成一暴露出部分所述的源极的开口；
于所述的第一绝缘图案层上依序形成一栅极图案层及一第二绝缘图案层，所述的栅极图案层与所述的第二绝缘图案层围绕所述的开口；
至少于所述的开口内的所述的栅极图案层侧缘上，形成一第二侧护壁；
于所述的开口内形成一通道层，以覆盖所述的第二侧护壁与源极；
于所述的通道层与所述的第二绝缘图案层上形成一保护层，其中该保护层具有一接触窗开口，以暴露出部分的所述的通道层；以及
于所述的保护层上形成一像素电极，并于所述的接触窗开口内形成一漏极，其中该像素电极与该漏极电性连接。
14.如权利要求13所述的像素结构的制造方法，其特征在于，所述的像素电极与所述的漏极的材料包括铟锡氧化物或铟锌氧化物。
15.如权利要求13所述的像素结构的制造方法，其特征在于，在形成所述的源极时还包括于所述的源极上形成一第一欧姆接触层。
16.如权利要求13所述的像素结构的制造方法，其特征在于，在形成所述的保护层后还包括于所述的通道层暴露出的表面形成一第二欧姆接触层。
17.如权利要求16所述的像素结构的制造方法，其特征在于，形成所述的第二欧姆接触层的步骤包括：
以所述的保护层为掩膜对所述的通道层暴露出的表面进行一掺杂步骤；以及
对所述的通道层进行一退火工艺，以形成所述的第二欧姆接触层。
18.如权利要求13所述的像素结构的制造方法，其特征在于，所述的基板上延伸于所述的源极两侧的第一绝缘图案层厚度，以远离所述的源极的方向渐缩。
19.如权利要求13所述的像素结构的制造方法，其特征在于，所述的第二侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
20.如权利要求13所述的像素结构的制造方法，其特征在于，于形成所述的源极时还包括于所述的基板上形成一与所述的源极电性连接的数据线。
21.如权利要求13所述的像素结构的制造方法，其特征在于，于形成所述的栅极图案层时还包括于所述的基板上形成一与该栅极图案层电性连接的扫描线。
22.一种像素结构，适于配置于一基板上，其特征在于，该像素结构包括：
一源极，配置于所述的基板上；
一第一绝缘图案层，覆盖部分的所述的源极与基板，其中该第一绝缘图案层具有一覆盖层与一第一侧护壁，该第一侧护壁延伸于所述的源极两侧的基板上，所述的覆盖层覆盖部分的源极，且该覆盖层与所述的第一侧护壁围绕出一暴露出部分所述的源极的开口；
一栅极图案层与一第二绝缘图案层，依序配置于所述的第一绝缘图案层上，该栅极图案层与该第二绝缘图案层围绕所述的开口；
一第二侧护壁，配置于所述的开口内的栅极图案层侧缘上；
一通道层，配置于所述的开口内的所述的第二侧护壁与所述的源极上；
一保护层，配置于所述的通道层与所述的第二绝缘图案层上，其中所述的保护层具有一接触窗开口，以暴露出部分的所述的通道层；以及
一像素电极与一漏极，分别配置于所述的保护层上与所述的接触窗开口内，其中所述的像素电极与所述的漏极彼此电性连接，且该漏极与所述的通道层电性连接。
23.如权利要求22所述的像素结构，其特征在于，该像素结构还包括一第一欧姆接触层，至少配置于所述的源极与所述的通道层之间。
24.如权利要求22所述的像素结构，其特征在于，该像素结构还包括一第二欧姆接触层，位于所述的通道层与所述的漏极之间。
25.如权利要求22所述的像素结构，其特征在于，所述的基板上延伸于所述的源极两侧的所述的第一绝缘图案层厚度，以远离所述的源极的方向渐缩。
26.如权利要求22所述的像素结构，其特征在于，所述的第二侧护壁的厚度，以朝向所述的开口中心的方向渐缩。
27.如权利要求22所述的像素结构，其特征在于，该像素结构还包括一数据线，配置于所述的基板上并与所述的源极电性连接。
28.如权利要求22所述的像素结构，其特征在于，该像素结构还包括与一扫描线，配置于所述的基板上并与所述的栅极图案层电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710128223.6A CN100490101C (zh) | 2007-07-05 | 2007-07-05 | 薄膜晶体管、像素结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710128223.6A CN100490101C (zh) | 2007-07-05 | 2007-07-05 | 薄膜晶体管、像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101097871A true CN101097871A (zh) | 2008-01-02 |
| CN100490101C CN100490101C (zh) | 2009-05-20 |
Family
ID=39011561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710128223.6A Active CN100490101C (zh) | 2007-07-05 | 2007-07-05 | 薄膜晶体管、像素结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100490101C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915507A (zh) * | 2012-12-31 | 2014-07-09 | 瀚宇彩晶股份有限公司 | 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105914213A (zh) * | 2016-06-01 | 2016-08-31 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN105977206A (zh) * | 2016-06-27 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法及阵列基板 |
| CN106847892A (zh) * | 2017-03-07 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN108933147A (zh) * | 2018-04-18 | 2018-12-04 | 友达光电股份有限公司 | 主动元件基板的制造方法 |
| CN114373772A (zh) * | 2021-12-29 | 2022-04-19 | 长沙惠科光电有限公司 | 阵列基板及其制备方法和显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5158898A (en) * | 1991-11-19 | 1992-10-27 | Motorola, Inc. | Self-aligned under-gated thin film transistor and method of formation |
| US5418393A (en) * | 1993-11-29 | 1995-05-23 | Motorola, Inc. | Thin-film transistor with fully gated channel region |
| KR101078360B1 (ko) * | 2004-11-12 | 2011-10-31 | 엘지디스플레이 주식회사 | 폴리형 액정 표시 패널 및 그 제조 방법 |
-
2007
- 2007-07-05 CN CN200710128223.6A patent/CN100490101C/zh active Active
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915507A (zh) * | 2012-12-31 | 2014-07-09 | 瀚宇彩晶股份有限公司 | 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105914213A (zh) * | 2016-06-01 | 2016-08-31 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| US10461097B2 (en) | 2016-06-01 | 2019-10-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Array substrate and method of manufacturing the same |
| CN105914213B (zh) * | 2016-06-01 | 2019-02-22 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| WO2017206269A1 (zh) * | 2016-06-01 | 2017-12-07 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN105977206B (zh) * | 2016-06-27 | 2019-01-25 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法及阵列基板 |
| US10249648B2 (en) | 2016-06-27 | 2019-04-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacturing methods of array substrates and array substrates |
| CN105977206A (zh) * | 2016-06-27 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法及阵列基板 |
| CN106847892A (zh) * | 2017-03-07 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106847892B (zh) * | 2017-03-07 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| WO2019042251A1 (zh) * | 2017-08-28 | 2019-03-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| US11088283B2 (en) | 2017-08-28 | 2021-08-10 | Boe Technology Group Co., Ltd. | Thin film transistor, method of fabricating thin film transistor and array substrate |
| CN107482055B (zh) * | 2017-08-28 | 2023-12-01 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN108933147A (zh) * | 2018-04-18 | 2018-12-04 | 友达光电股份有限公司 | 主动元件基板的制造方法 |
| CN108933147B (zh) * | 2018-04-18 | 2021-04-30 | 友达光电股份有限公司 | 主动元件基板的制造方法 |
| CN114373772A (zh) * | 2021-12-29 | 2022-04-19 | 长沙惠科光电有限公司 | 阵列基板及其制备方法和显示面板 |
| CN114373772B (zh) * | 2021-12-29 | 2024-10-01 | 长沙惠科光电有限公司 | 阵列基板及其制备方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100490101C (zh) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
| US20100044708A1 (en) | Thin film transistor, pixel structure and fabrication methods thereof | |
| CN101097871A (zh) | 薄膜晶体管、像素结构及其制造方法 | |
| JP2008003598A (ja) | 電気泳動表示装置及びその製造方法 | |
| JP3198627U (ja) | アレイ基板構造、および、接触構造 | |
| CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| CN105304722B (zh) | 一种薄膜晶体管及其制备方法、显示基板、显示装置 | |
| US7923312B2 (en) | Fabricating method of thin film transistor | |
| KR20120075048A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20130066410A (ko) | 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법 | |
| US9263467B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2006258923A (ja) | 液晶表示装置及びその製造方法 | |
| CN100543927C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN111129033A (zh) | 阵列基板及其制备方法 | |
| KR102412069B1 (ko) | 박막 트랜지스터 | |
| US20100264417A1 (en) | Thin-film treansistor array panel and method of fabricating the same | |
| CN104377208B (zh) | 显示基板及其制造方法以及显示装置 | |
| CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| TWI518430B (zh) | 顯示面板及應用其之顯示裝置 | |
| CN102914927B (zh) | 一种阵列基板和制造阵列基板的方法 | |
| CN100498480C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| US20080188042A1 (en) | Method of manufacturing thin film transistor panel | |
| US20060284254A1 (en) | Pixel structures and methods for fabricating the same | |
| KR102555788B1 (ko) | 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |