[go: up one dir, main page]

CN118169534B - 一种基于ai算法的集成电路芯片测试系统及工装 - Google Patents

一种基于ai算法的集成电路芯片测试系统及工装 Download PDF

Info

Publication number
CN118169534B
CN118169534B CN202310586351.4A CN202310586351A CN118169534B CN 118169534 B CN118169534 B CN 118169534B CN 202310586351 A CN202310586351 A CN 202310586351A CN 118169534 B CN118169534 B CN 118169534B
Authority
CN
China
Prior art keywords
chip
test
fixedly connected
algorithm
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310586351.4A
Other languages
English (en)
Other versions
CN118169534A (zh
Inventor
吴伟
凌杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Kaicheng Electronics Co ltd
Original Assignee
Hangzhou Kaicheng Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Kaicheng Electronics Co ltd filed Critical Hangzhou Kaicheng Electronics Co ltd
Priority to CN202310586351.4A priority Critical patent/CN118169534B/zh
Publication of CN118169534A publication Critical patent/CN118169534A/zh
Application granted granted Critical
Publication of CN118169534B publication Critical patent/CN118169534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

本申请提供了一种基于AI算法的集成电路芯片测试系统及工装,包括计算机、机台、芯片、电压测试、单向数字测试、双向数字测试、模拟测试、被测MCU芯片,计算机通过启动电压测试仪器对被测MCU芯片和芯片进行电压测试,数据返回计算机,计算机通过单向数字测试仪器对被测MCU芯片和芯片进行单向数字测试,数据返回计算机,计算机通过双向数字仪器对被测MCU芯片和芯片进行双向数字测试,数据返回计算机,模拟仪器对被测MCU芯片和芯片进行模拟测试,模拟数据返回计算机。本申请有益效果通过计算机对芯片进行单向数字测试和电压测试和双向数字测试和模拟测试,从而可以得到更加准确的数据,在计算机上显示,供测试人员进行分析。

Description

一种基于AI算法的集成电路芯片测试系统及工装
技术领域
本发明涉及AI芯片领域,具体而言,涉及一种基于AI算法的集成电路芯片测试系统及工装。
背景技术
现有的AI算法的集成电路芯片测试工装,在进行测试中通过系统进行自动化测试,减少人工和提升效率,但是大多只能进行单一的测试,无法满足一机多功能测试,从而造成测试时效长。
例如:中国实用新型专利(申请号:CN202220299419.1)所公开的“一种芯片测试震动控制装置”,其说明书公开:本实用新型公开了一种芯片测试震动控制装置,包括震动台,所述震动台上滑动安装有矩形块,所述矩形块上固定连接有齿条板,所述震动台上转动安装有两个呈对称设置的丝杆,每个所述丝杆上均固定连接有齿轮,所述齿轮和所述齿条板啮合连接;每个所述丝杆上均螺纹连接有滑动块,每个所述滑动块上均滑动连接有安装杆,所述安装杆上固定连接有夹持块,所述夹持块上设置有夹板,所述夹持块横截面呈凹字形设置;所述震动台上设置有两个滑动组件,每个所述滑动组件均包括和所述震动台固定连接的固定块。本实用新型芯片在进行震动测试的过程中,不会发生晃动,从而使得测试的数据更加准确,有利于对芯片的抗震检测。
因此我们对此做出改进,提出一种基于AI算法的集成电路芯片测试系统及工装。
发明内容
本发明的目的在于:针对目前存在的但是大多只能进行单一的测试,无法满足一机多功能测试,从而造成测试时效长。
为了实现上述发明目的,本发明提供了以下基于AI算法的集成电路芯片测试系统及工装,以改善上述问题。
本申请具体是这样的:
一种基于AI算法的集成电路芯片测试系统,所述计算机通过启动电压测试仪器对被测MCU芯片和芯片进行电压测试,所述数据返回计算机,所述计算机通过单向数字测试仪器对被测MCU芯片和芯片进行单向数字测试,所述数据返回计算机,所述计算机通过双向数字仪器对被测MCU芯片和芯片进行双向数字测试,所述数据返回计算机,所述模拟仪器对被测MCU芯片和芯片进行模拟测试,所述模拟数据返回计算机。
作为本申请优选的技术方案,所述机台上设置有冲击组件,所述冲击组件用于芯片的强度进行测试,所述冲击组件包括若干个气囊,每个所述气囊位于机台内部,上下相对的所述气囊为一组,所述机台的内部开设有若干个直槽口,上下相对的所述直槽口为一组,每组所述直槽口内部滑动连接有伺服电机,所述伺服电机一端转动安装有转杆,所述转杆贯穿气囊,所述气囊两侧等距安装有若干限位块,每个所述限位块一侧固定安装有连接块,所述连接块一端放置有转轴,所述连接块与转轴转动连接,两个所述转轴一侧转动安装有第一矩形板,两个所述第一矩形板上下相对面等距安装有若干个第一弹簧。
作为本申请优选的技术方案,所述气囊上设置有平整组件,所述平整组件包括若干个贴平块,上下相对的所述贴平块为一组,所述气囊的上下两端等距固定连接有贴平块,所述气囊的内部等距设置有若干个伸缩杆,每个所述伸缩杆的上下两端与每组贴平块固定连接。
作为本申请优选的技术方案,所述平整组件下设置有震动组件,所述震动组件用于对芯片在遇到颠簸情况下的模拟实验,所述震动组件包括若干个支撑板,左右相对的所述支撑板为一组,每组所述支撑板上固定连接有U型板,每个所述U型板的上下内壁等距固定连接有若干个第二弹簧,每个所述U型板中间设置有第二矩形板,所述第二矩形板的上下相对面与第二弹簧固定连接。
作为本申请优选的技术方案,左右相对的所述第二矩形板为一组,每组所述第二矩形板相对面等距固定连接有若干个夹具。
作为本申请优选的技术方案,每个所述气囊上设置有接收组件,所述接收组件用于对平整组件的数据进行接收和对气囊进行限位,所述接收组件包括若干个U型杆,每个所述U型杆两端通过第一圆环与转杆套接,所述U型杆下端等距固定连接有若干个指示灯,所述指示灯下端固定连接有记忆软性板。
作为本申请优选的技术方案,所述机台上设置有负压组件,所述负压组件包括两个负压机,所述机台内部等距开设有若干个第一圆形通槽,每个所述第一圆形通槽与负压机互通,每个所述负压机通过若干个卡扣固定连接在机台的两侧,所述机台的上端开设有第二圆形通槽,所述第二圆形通槽内部设置有U型管道,所述U型管道两端与负压机固定连接,所述U型管道一侧等距固定连接有若干个增压管道,每个所述增压管道上套接有第二圆环,所述第二圆环上固定连接有矩形杆,每个所述矩形杆与机台内壁固定连接。
作为本申请优选的技术方案,所述机台的左右两侧开设有第一矩形凹槽,每个所述第一矩形凹槽下端安装有第一轴承,第一轴承上转动安装有折叠杆。
作为本申请优选的技术方案,所述机台上端转动安装有观察窗,所述观察窗的两端安装有第二轴承,所述第二轴承与折叠杆上端转动安装。
与现有技术相比,本发明的有益效果:
在本申请的方案中:
1.为了解决现有技术中冲击测试的问题,本申请通过设置的气囊、芯片、伺服电机、转轴、第一矩形板、第一弹簧、直槽口、连接块、负压机、限位块,实现了当气囊在机台里面通过负压机形成负压环境下气囊进行膨胀,然后气囊通过转轴进行限位同时,伺服电机的带动进行旋转使得气囊变成竖向的,同时伺服电机在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后使得气囊两端通过连接块和限位块和转轴连接的第一矩形板进行移动,通过控制负压机对机台内部的气压进行调节,使得气囊膨胀大小进行调节,可以使得第一矩形板在气囊的挤压下,形成钝角和直角对芯片进行冲击,从而可以得到不同时冲击数据,可以更加详细的进行测试;
2.为了解决现有技术中芯片铜厚和平整度的问题,本申请通过设置的气囊、贴平块、伸缩杆、伺服电机、转杆、芯片,第一矩形板、第一弹簧、U型板、负压机、U型杆、指示灯、记忆软性板,实现了气囊是横向的时候,负压机对机台内部的气压进行调节,然后气囊在负压环境内部进行膨胀,然后气囊通过转杆进行限位同时,同时伺服电机在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后气囊上下两端的贴平块,在气囊的膨胀下,往两个方向移动,气囊下端的贴平块与芯片接触,当芯片出现铜厚和平整度的异常的时候,上下两端的贴平块中间固定了伸缩杆,会使得上端的贴平块发生位移,同时气囊在发生膨胀的时候,气囊四周都会发生膨胀,气囊两边的第一矩形板会和U型板接触,从而形成限制,使得气囊只会往上下两端膨胀,同时在实验完成之后,两个第一矩形板中间固定的第一弹簧可以是气囊进行复位,然后上端的贴平块和记忆性软板接触后,记忆性软板上端固定的指示灯在异常的情况下,会亮起,从而对应处相应位置进行提示;
3.为了解决现有技术中芯片在震动实验中的问题,本申请通过设置的气囊、芯片、支撑板、U型板、第二弹簧、第二矩形板、气囊、第一矩形板、第一弹簧,实现了气囊在伺服电机在横向和竖向的情况,在接触到夹具上面的芯片时,第二矩形板通过位于U型板里面的第二弹簧可以起到缓冲的作用,防止在冲击和平整测试的时候芯片出现震动,导致实验数据不准确,同时当第一矩形板和气囊在离开芯片的时候,被挤压的第二弹簧进行复位的时候,从而可以进行弹动,从而使得位于中间夹持的芯片进行上下震动,从而模拟出震动的环境;
4.为了解决现有技术中负压环境下的问题,本申请通过设置的负压机、第一圆形通槽、机台、U型管道、增压管道、第二圆环、矩形杆,实现了当机台上的观察窗进行关闭后,负压机进行启动,使得机台内部的形成负压的环境,从而便于芯片在负压环境里面进行测试,同时负压机上端固定的U型管道可以将洗出的空气,在通过增压管道排出,可以对芯片表面进行吹动灰尘,从而可以保证芯片在进行测试的时候,表面干净。
附图说明
图1为本申请提供的基于AI算法的集成电路芯片测试系统的示意图;
图2为本申请提供的基于AI算法的集成电路芯片测试工装的结构示意图;
图3为本申请提供的基于AI算法的集成电路芯片测试工装的俯视图结构示意图;
图4为本申请提供的基于AI算法的集成电路芯片测试工装的冲击组件结构示意图;
图5为本申请提供的基于AI算法的集成电路芯片测试工装的平整组件结构示意图;
图6为本申请提供的基于AI算法的集成电路芯片测试工装的负压组件结构示意图;
图7为本申请提供的基于AI算法的集成电路芯片测试工装的震动组件结构示意图;
图8为本申请提供的基于AI算法的集成电路芯片测试工装的接收组件结构示意图;
图9为本申请提供的基于AI算法的集成电路芯片测试工装的接收组件结构示意图。
图中标示:
1、机台;101、观察窗;102、第二轴承;103、折叠杆;104、第一轴承;105、第一矩形凹槽;
2、负压组件;201、负压机;202、卡扣;203、U型管道;204、矩形杆;205、增压管道;206、第二圆环;207、第一圆形通槽;
3、平整组件;301、第一矩形板;302、第一弹簧;303、转轴;304、连接块;305、限位块;306、气囊;307、贴平块;308、伸缩杆;
4、震动组件;401、支撑板;402、U型板;403、第二弹簧;404、夹具;405、第二矩形板;
5、接收组件;501、第一圆环;502、转杆;503、指示灯;504、伺服电机;505、U型杆;506、记忆软性板;
6、芯片。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
如背景技术所述的,但是大多只能进行单一的测试,无法满足一机多功能测试,从而造成测试时效长。
为了解决此技术问题,本发明提供了一种基于AI算法的集成电路芯片测试系统及工装,其应用于多功能测试。
具体地,请参考图1,基于AI算法的集成电路芯片测试系统具体包括:
计算机通过启动电压测试仪器对被测MCU芯片和芯片6进行电压测试,数据返回计算机,计算机通过单向数字测试仪器对被测MCU芯片和芯片6进行单向数字测试,数据返回计算机,计算机通过双向数字仪器对被测MCU芯片和芯片6进行双向数字测试,数据返回计算机,模拟仪器对被测MCU芯片和芯片6进行模拟测试,模拟数据返回计算机。
本发明提供的基于AI算法的集成电路芯片测试系统,有益效果:通过计算机对芯片6进行单向数字测试和电压测试和双向数字测试和模拟测试,从而可以得到更加准确的数据,在计算机上显示,供测试人员进行分析。
为了使本技术领域的人员更好地理解本发明方案,下面将结合附图,对本发明实施例中的技术方案进行清楚、完整地描述。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征和技术方案可以相互组合。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
实施例1,请参考图1,一种基于AI算法的集成电路芯片测试系统,其计算机下设置有物理测试,物理测试设置有平整组件3、冲击组件、震动组件4。
有益效果:通过计算机的控制进行物理测试,分别为平整组件3和冲击组件和震动组件4对芯片6进行测试。
请参考图1、图2、图3、图4,一种基于AI算法的集成电路芯片测试工装,其机台1上设置有冲击组件,冲击组件用于芯片6的强度进行测试,冲击组件包括若干个气囊306,每个气囊306位于机台1内部,上下相对的气囊306为一组,机台1的内部开设有若干个直槽口,上下相对的直槽口为一组,每组直槽口内部滑动连接有伺服电机504,伺服电机504一端转动安装有转杆502,转杆502贯穿气囊306,气囊306两侧等距安装有若干限位块305,每个限位块305一侧固定安装有连接块304,连接块304一端放置有转轴303,连接块304与转轴303转动连接,两个转轴303一侧转动安装有第一矩形板301,两个第一矩形板301上下相对面等距安装有若干个第一弹簧302。
有益效果:然后气囊306通过转轴303进行限位同时,伺服电机504的带动进行旋转使得气囊306变成竖向的,同时伺服电机504在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后使得气囊306两端通过连接块304和限位块305和转轴303连接的第一矩形板301进行移动,气囊306膨胀大小进行调节,可以使得第一矩形板301在气囊306的挤压下,形成钝角和直角对芯片6进行冲击,从而可以得到不同时冲击数据,可以更加详细的进行测试。
实施例2,对实施例1提供的基于AI算法的集成电路芯片测试工装进一步优化,具体地,如图5所示,气囊306上设置有平整组件3,平整组件3包括若干个贴平块307,上下相对的贴平块307为一组,气囊306的上下两端等距固定连接有贴平块307,气囊306的内部等距设置有若干个伸缩杆308,每个伸缩杆308的上下两端与每组贴平块307固定连接。
有益效果:气囊306是横向的时候,然后气囊306在负压环境内部进行膨胀,然后气囊306通过转杆502进行限位,同时伺服电机504在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后气囊306上下两端的贴平块307,在气囊306的膨胀下,往两个方向移动,气囊306下端的贴平块307与芯片6接触,当芯片6出现铜厚和平整度的异常的时候,上下两端的贴平块307中间固定了伸缩杆308,会使得上端的贴平块307发生位移,从而及时观察出相对应位置的异常。
进一步的,如图7所示,平整组件3下设置有震动组件4,震动组件4用于对芯片6在遇到颠簸情况下的模拟实验,震动组件4包括若干个支撑板401,左右相对的支撑板401为一组,每组支撑板401上固定连接有U型板402,每个U型板402的上下内壁等距固定连接有若干个第二弹簧403,每个U型板402中间设置有第二矩形板405,第二矩形板405的上下相对面与第二弹簧403固定连接,左右相对的第二矩形板405为一组,每组第二矩形板405相对面等距固定连接有若干个夹具404。
有益效果:实现了气囊306在伺服电机504在横向和竖向的情况,在接触到夹具404上面的芯片6时,第二矩形板405通过位于U型板402里面的第二弹簧403可以起到缓冲的作用,防止在冲击和平整测试的时候芯片6出现震动,导致实验数据不准确,同时当第一矩形板301和气囊306在离开芯片6的时候,被挤压的第二弹簧403进行复位的时候,从而可以进行弹动,从而使得位于中间夹持的芯片6进行上下震动,从而模拟出震动的环境。
实施例3,对实施例1或2提供的基于AI算法的集成电路芯片测试工装进一步优化,具体地,如图2、图3、图8所示,每个气囊306上设置有接收组件5,接收组件5用于对平整组件3的数据进行接收和对气囊306进行限位,接收组件5包括若干个U型杆505,每个U型杆505两端通过第一圆环501与转杆502套接,U型杆505下端等距固定连接有若干个指示灯503,指示灯503下端固定连接有记忆软性板506。
有益效果:然后上端的贴平块307和记忆软性板506接触后,记忆软性板506上端固定的指示灯503在异常的情况下,会亮起,从而对应处相应位置进行提示。
进一步的,如图6所示,机台1上设置有负压组件2,负压组件2包括两个负压机201,机台1内部等距开设有若干个第一圆形通槽207,每个第一圆形通槽207与负压机201互通,每个负压机201通过若干个卡扣202固定连接在机台1的两侧,机台1的上端开设有第二圆形通槽,第二圆形通槽内部设置有U型管道203,U型管道203两端与负压机201固定连接,U型管道203一侧等距固定连接有若干个增压管道205,每个增压管道205上套接有第二圆环206,第二圆环206上固定连接有矩形杆204,每个矩形杆204与机台1内壁固定连接。
有益效果:当机台1上的观察窗101进行关闭后,负压机201进行启动,使得机台1内部的形成负压的环境,从而便于芯片6在负压环境里面进行测试,同时负压机201上端固定的U型管道203可以将洗出的空气,在通过增压管道205排出,可以对芯片6表面进行吹动灰尘,从而可以保证芯片6在进行测试的时候,表面干净。
进一步的,如图2和图3所示,机台1的左右两侧开设有第一矩形凹槽105,每个第一矩形凹槽105下端安装有第一轴承104,第一轴承104上转动安装有折叠杆103。
有益效果,折叠杆103在通过第一轴承104的作用下,可以进行转动,从而可以在观察窗101复位的时候,进入第一矩形凹槽105里面,从而使得机台1变得更加密闭。
进一步的,如图2和图3所示,机台1上端转动安装有观察窗101,观察窗101的两端安装有第二轴承102,第二轴承102与折叠杆103上端转动安装。
有益效果:第二轴承102便于在折叠杆103进行复位,同时折叠杆103起到对观察窗101抬起时的支撑。
本发明提供的一种基于AI算法的集成电路芯片测试系统及工装的使用过程如下:
工作原理:通过计算机对芯片6进行单向数字测试和电压测试和双向数字测试和模拟测试,从而可以得到更加准确的数据,在计算机上显示,供测试人员进行分析,通过计算机的控制进行物理测试,分别为平整组件3和冲击组件和震动组件4对芯片6进行测试,然后气囊306通过转轴303进行限位同时,伺服电机504的带动进行旋转使得气囊306变成竖向的,同时伺服电机504在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后使得气囊306两端通过连接块304和限位块305和转轴303连接的第一矩形板301进行移动,气囊306膨胀大小进行调节,可以使得第一矩形板301在气囊306的挤压下,形成钝角和直角对芯片6进行冲击,从而可以得到不同时冲击数据,可以更加详细的进行测试,气囊306是横向的时候,然后气囊306在负压环境内部进行膨胀,然后气囊306通过转杆502进行限位同时,同时伺服电机504在直槽口里面是滑动连接,从而可以在直槽口内部进行上下移动,然后气囊306上下两端的贴平块307,在气囊306的膨胀下,往两个方向移动,气囊306下端的贴平块307与芯片6接触,当芯片6出现铜厚和平整度的异常的时候,上下两端的贴平块307中间固定了伸缩杆308,会使得上端的贴平块307发生位移,从而及时观察出相对应位置的异常,实现了气囊306在伺服电机504在横向和竖向的情况,在接触到夹具404上面的芯片6时,第二矩形板405通过位于U型板402里面的第二弹簧403可以起到缓冲的作用,防止在冲击和平整测试的时候芯片6出现震动,导致实验数据不准确,同时当第一矩形板301和气囊306在离开芯片6的时候,被挤压的第二弹簧403进行复位的时候,从而可以进行弹动,从而使得位于中间夹持的芯片6进行上下震动,从而模拟出震动的环境,然后上端的贴平块307和记忆软性板506接触后,记忆软性板506上端固定的指示灯503在异常的情况下,会亮起,从而对应处相应位置进行提示,当机台1上的观察窗101进行关闭后,负压机201进行启动,使得机台1内部的形成负压的环境,从而便于芯片6在负压环境里面进行测试,同时负压机201上端固定的U型管道203可以将洗出的空气,在通过增压管道205排出,可以对芯片6表面进行吹动灰尘,从而可以保证芯片6在进行测试的时候,表面干净,折叠杆103在通过第一轴承104的作用下,可以进行转动,从而可以在观察窗101复位的时候,进行如第一矩形凹槽105里面,从而使得机台1变得更加密闭,第二轴承102便于在折叠杆103进行复位,同时折叠杆103起到对观察窗101抬起时的支撑。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接或彼此可通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
显然,以上所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,附图中给出了本发明的较佳实施例,但并不限制本发明的专利范围。本发明可以以许多不同的形式来实现,相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来而言,其依然可以对前述各具体实施方式所记载的技术方案进行修改,或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构,直接或间接运用在其他相关的技术领域,均同理在本发明专利保护范围之内。

Claims (9)

1.一种基于AI算法的集成电路芯片测试工装,其特征在于,包括机台(1)、芯片(6)、平整组件(3)、震动组件(4),所述机台(1)上设置有冲击组件,所述冲击组件用于芯片(6)的强度进行测试,所述冲击组件包括若干个气囊(306),每个所述气囊(306)位于机台(1)内部,上下相对的所述气囊(306)为一组,所述机台(1)的内部开设有若干个直槽口,上下相对的所述直槽口为一组,每组所述直槽口内部滑动连接有伺服电机(504),所述伺服电机(504)一端转动安装有转杆(502),所述转杆(502)贯穿气囊(306),所述气囊(306)两侧等距安装有若干限位块(305),每个所述限位块(305)一侧固定安装有连接块(304),所述连接块(304)一端放置有转轴(303),所述连接块(304)与转轴(303)转动连接,两个所述转轴(303)一侧转动安装有第一矩形板(301),两个所述第一矩形板(301)上下相对面等距安装有若干个第一弹簧(302)。
2.根据权利要求1所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,所述气囊(306)上设置有平整组件(3),所述平整组件(3)包括若干个贴平块(307),上下相对的所述贴平块(307)为一组,所述气囊(306)的上下两端等距固定连接有贴平块(307),所述气囊(306)的内部等距设置有若干个伸缩杆(308),每个所述伸缩杆(308)的上下两端与每组贴平块(307)固定连接。
3.根据权利要求2所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,所述平整组件(3)下设置有震动组件(4),所述震动组件(4)用于对芯片(6)在遇到颠簸情况下的模拟实验,所述震动组件(4)包括若干个支撑板(401),左右相对的所述支撑板(401)为一组,每组所述支撑板(401)上固定连接有U型板(402),每个所述U型板(402)的上下内壁等距固定连接有若干个第二弹簧(403),每个所述U型板(402)中间设置有第二矩形板(405),所述第二矩形板(405)的上下相对面与第二弹簧(403)固定连接。
4.根据权利要求3所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,左右相对的所述第二矩形板(405)为一组,每组所述第二矩形板(405)相对面等距固定连接有若干个夹具(404)。
5.根据权利要求4所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,每个所述气囊(306)上设置有接收组件(5),所述接收组件(5)用于对平整组件(3)的数据进行接收和对气囊(306)进行限位,所述接收组件(5)包括若干个U型杆(505),每个所述U型杆(505)两端通过第一圆环(501)与转杆(502)套接,所述U型杆(505)下端等距固定连接有若干个指示灯(503),所述指示灯(503)下端固定连接有记忆软性板(506)。
6.根据权利要求5所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,所述机台(1)上设置有负压组件(2),所述负压组件(2)包括两个负压机(201),所述机台(1)内部等距开设有若干个第一圆形通槽(207),每个所述第一圆形通槽(207)与负压机(201)互通,每个所述负压机(201)通过若干个卡扣(202)固定连接在机台(1)的两侧,所述机台(1)的上端开设有第二圆形通槽,所述第二圆形通槽内部设置有U型管道(203),所述U型管道(203)两端与负压机(201)固定连接,所述U型管道(203)一侧等距固定连接有若干个增压管道(205),每个所述增压管道(205)上套接有第二圆环(206),所述第二圆环(206)上固定连接有矩形杆(204),每个所述矩形杆(204)与机台(1)内壁固定连接。
7.根据权利要求6所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,所述机台(1)的左右两侧开设有第一矩形凹槽(105),每个所述第一矩形凹槽(105)下端安装有第一轴承(104),第一轴承(104)上转动安装有折叠杆(103)。
8.根据权利要求7所述的一种基于AI算法的集成电路芯片测试工装,其特征在于,所述机台(1)上端转动安装有观察窗(101),所述观察窗(101)的两端安装有第二轴承(102),所述第二轴承(102)与折叠杆(103)上端转动安装。
9.一种基于AI算法的集成电路芯片测试系统,使用如权利要求8所述的基于AI算法的集成电路芯片测试工装,其特征在于,计算机通过启动电压测试仪器对被测MCU芯片和芯片(6)进行电压测试,数据返回计算机,所述计算机通过单向数字测试仪器对被测MCU芯片和芯片(6)进行单向数字测试,数据返回计算机,所述计算机通过双向数字仪器对被测MCU芯片和芯片(6)进行双向数字测试,数据返回计算机,模拟仪器对被测MCU芯片和芯片(6)进行模拟测试,模拟数据返回计算机。
CN202310586351.4A 2023-05-23 2023-05-23 一种基于ai算法的集成电路芯片测试系统及工装 Active CN118169534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310586351.4A CN118169534B (zh) 2023-05-23 2023-05-23 一种基于ai算法的集成电路芯片测试系统及工装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310586351.4A CN118169534B (zh) 2023-05-23 2023-05-23 一种基于ai算法的集成电路芯片测试系统及工装

Publications (2)

Publication Number Publication Date
CN118169534A CN118169534A (zh) 2024-06-11
CN118169534B true CN118169534B (zh) 2025-03-14

Family

ID=91354007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310586351.4A Active CN118169534B (zh) 2023-05-23 2023-05-23 一种基于ai算法的集成电路芯片测试系统及工装

Country Status (1)

Country Link
CN (1) CN118169534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120370142B (zh) * 2025-06-23 2025-09-23 北京尊冠科技有限公司 一种基于ai算法的集成电路芯片测试系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275805A (zh) * 2019-06-13 2019-09-24 上海琪埔维半导体有限公司 一种用于mcu芯片的全自动测试系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542030B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Three-dimensional (3D) stacked integrated circuit testing
CN104050062A (zh) * 2013-03-11 2014-09-17 鸿富锦精密工业(深圳)有限公司 内存单元测试系统及应用于该系统中的引脚外接单元
US12032017B2 (en) * 2019-12-13 2024-07-09 Shandong Caiju Electronic Technology Co., Ltd. Chip detection device, chip detection system, and control method
TWI736201B (zh) * 2020-04-01 2021-08-11 美商第一檢測有限公司 晶片測試電路及其測試方法
CN114705972B (zh) * 2022-05-06 2023-05-09 中国软件评测中心(工业和信息化部软件与集成电路促进中心) 一种集成电路性能测试装置及其测试方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275805A (zh) * 2019-06-13 2019-09-24 上海琪埔维半导体有限公司 一种用于mcu芯片的全自动测试系统

Also Published As

Publication number Publication date
CN118169534A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN118169534B (zh) 一种基于ai算法的集成电路芯片测试系统及工装
CN109696619B (zh) 一种多功能通讯线路板测试装置
CN216052035U (zh) 一种用于半导体小批量测试的凸轮结构快速压合机构
CN216052059U (zh) 一种数字芯片自动化测试机
CN216386210U (zh) 一种用于显示模块三方向测试的振动夹具
CN212965015U (zh) 一种ict测试功能治具
CN118150342B (zh) 一种减震垫用质量检测装置
CN220772252U (zh) 一种导电泡棉测试仪器
CN222636254U (zh) 电路板测试装置
CN213120466U (zh) 汽车挡风网检具
CN208537447U (zh) 一种微观和宏观复合检查机
CN108613990A (zh) 一种微观和宏观复合检查机
CN110017802B (zh) 一种检测同轴零件装配精度的仪器
CN210982671U (zh) 一种线路板多点定位测试仪
CN212060355U (zh) 一种矿机asic测试探针卡及关键结构
CN210514559U (zh) 锂电池测试用夹具
CN113596209A (zh) 折叠手机翻转老化检测机及检测方法
CN209147928U (zh) 一种汽车零部件机器视觉检测装置
CN222318377U (zh) 鼠标性能测试机
CN221550850U (zh) 一种高安全芯片测试工装
CN221649840U (zh) 一种芯片抗振性检测台
CN216351101U (zh) 一种长度可调的管状电机测试设备
CN119375280B (zh) 一种多功能的超低温玻璃板性能检测装置
CN112556617A (zh) 用于检测塑料面板的辅助工装
CN112038275A (zh) 一种集成电路翻面装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20250206

Address after: 310000 Room 301, building 2, No. 5, Yufeng Road, Xianlin street, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: Hangzhou Kaicheng Electronics Co.,Ltd.

Country or region after: China

Address before: 518129, Building 6, 1005, Vanke Ziyue Mountain (Phase 9), Wuyuan Community, Bantian Street, Longgang District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Shenke Micro Technology Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant