CN118077128A - 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置 - Google Patents

Abstract

用于电力用半导体元件(1)的驱动电路(100)包括：电压钳位电路(20)，连接于第一主电极(C)与控制电极(G)之间；以及第二关断电路(30)，包括在控制电极(G)与第二主电极(E)之间串联连接的电容元件(31)及开关元件(32)以及与电容元件(31)并联连接的电阻元件(33)。关断控制电路(40)在电力用半导体元件(1)的关断开始之后，在第一主电极(C)与第二主电极(E)之间的电压上升时，将第二关断电路(30)的开关元件(32)切换为导通状态。

Description

电力用半导体元件的驱动电路、电力用半导体模块以及电力 变换装置

技术领域

本公开涉及一种电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置。

背景技术

有时由于在电力用半导体元件的关断时产生的浪涌电压而产生过电压。作为防止这样的过电压的手段之一，存在如下方式：在电力用半导体元件的高电位侧的主电极与控制电极之间连接使用了稳压二极管的电压钳位电路。如果高电位侧的主电极与控制电极之间的电压达到电压钳位电路的动作电压电平，则高电位侧的主电极的电压被钳位为恒定电压，并且电流经由电压钳位电路从高电位侧的主电极流向控制电极。然而，此时因控制电极的电压上升而关断动作时间变长，因此产生关断损耗变大这样的副作用。

日本特开2016-86490号公报(专利文献1)公开如下方法：为了抑制关断损耗的增加，根据控制电极的电压的检测值来使连接于控制电极的输出级阻抗变化。具体地说，如果浪涌被缓和，则由于钳位电流减少而控制电极的电压下降。之后，当密勒期间结束而检测出控制电极的电压下降为规定值以下时，输出级电路使输出级阻抗下降。

专利文献1：日本特开2016-86490号公报

发明内容

发明要解决的问题

然而，在上述的日本特开2016-86490号公报(专利文献1)所记载的方法中，不能说关断损耗的抑制是充分的。具体地说，在高电位侧的主电极与控制电极之间的电压变化的期间以及在主电极间流动的主电流变化的期间这两个期间，输出级阻抗维持为高的值。因而，导致在这些期间关断损耗变大。

本公开是考虑上述的问题点而完成的，其目的之一在于提供实现浪涌电压的抑制与关断损耗的降低的兼顾的电力用半导体元件的驱动电路。

用于解决问题的方案

在一个实施方式中，提供用于电力用半导体元件的驱动电路。电力用半导体元件包括高电位侧的第一主电极、低电位侧的第二主电极以及控制电极。根据施加到控制电极的电压而第一主电极与第二主电极之间切换为导通状态和非导通状态。驱动电路具备接通电路、第一关断电路、电压钳位电路、第二关断电路以及关断控制电路。接通电路按照来自控制器的导通指令，将第一电源电压提供给控制电极，由此使电力用半导体元件接通。第一关断电路按照来自控制器的截止指令，将第二电源电压提供给控制电极，由此使电力用半导体元件关断。电压钳位电路连接于第一主电极与控制电极之间。第二关断电路包括在控制电极与第二主电极之间串联连接的电容元件和开关元件、以及与电容元件并联连接的电阻元件。关断控制电路对第二关断电路的开关元件的导通和截止进行控制。关断控制电路在通过第一关断电路而电力用半导体元件的关断开始之后，在第一主电极与第二主电极之间的电压上升时，将开关元件切换为导通状态。

发明的效果

根据上述的一个实施方式的驱动电路，在电力用半导体元件的关断开始之后，在第一主电极与第二主电极之间的电压上升时，开关元件被切换为导通状态。由此，能够实现浪涌电压的抑制与关断损耗的降低的兼顾。

附图说明

图1是表示基于实施方式1的电力用半导体元件的驱动电路的结构的电路图。

图2是概略地表示基于未设置图1的第二关断电路的比较例的驱动电路的关断时的各部的电压或电流波形的图。

图3是概略地表示基于图1所示的实施方式1的驱动电路的关断时的各部的电压或电流波形的图。

图4是表示基于实施方式2的电力用半导体元件的驱动电路的结构的电路图。

图5是表示基于实施方式3的电力用半导体元件的驱动电路的结构的电路图。

图6是概略地表示基于图5所示的实施方式3的驱动电路的关断时的各部的电压或电流波形的图。

图7是表示基于实施方式4的电力用半导体元件的驱动电路的结构的电路图。

图8是概略地表示基于图7所示的实施方式4的驱动电路的关断时的各部的电压或电流波形的图。

图9是表示基于实施方式5的电力用半导体元件的驱动电路的结构的电路图。

图10是概略地表示基于图9所示的实施方式5的驱动电路的关断时的各部的电压或电流波形的图。

图11是表示基于实施方式5的变形例的驱动电路的结构的电路图。

图12是表示基于实施方式6的电力用半导体元件的驱动电路的结构的电路图。

图13是概略地表示基于图12所示的实施方式6的驱动电路的关断时的各部的电压或电流波形的图。

图14是表示基于实施方式6的变形例的驱动电路的结构的电路图。

图15是表示基于实施方式7的电力用半导体元件的驱动电路的结构的电路图。

图16是表示基于图15所示的实施方式7的驱动电路的关断时的各部的电压或电流波形的图。

图17是表示基于实施方式8的第一例的电力用半导体元件的驱动电路的结构的电路图。

图18是表示基于实施方式8的第二例的电力用半导体元件的驱动电路的结构的电路图。

图19是表示基于实施方式8的第三例的电力用半导体元件的驱动电路的结构的电路图。

图20是表示应用了基于实施方式9的电力变换装置的电力变换系统的结构的框图。

(附图标记说明)

1：电力用半导体元件；2：续流二极管；10：控制器；11：接通电路；12：第一关断电路；13、16、32：半导体开关元件；14：导通栅极电阻；15：截止栅极电阻；17：控制电极布线；18：中间节点；20、20A：电压钳位电路；21：齐纳二极管(第一二极管)；22：逆流防止用二极管(第二二极管)；24、31：电容器；30、30A：第二关断电路；33：电阻器；35：负电源；40、40A～40F：关断控制电路；41、41A～41G：信号生成器；42、48：差动放大器；43：直流电源；44：比较器；45：逻辑运算器；46：栅极电阻；47、47A：电荷量检测电路；49：积分器；50：初始化电路；51、51A、51B：延迟电路；52：放大器；60：电流传感器；100～111：驱动电路；200：功率模块；210：电力变换装置；211：主变换电路；212：控制电路；220：电源；230：负载；C：第一主电极(集电极)；DT1～DT4：延迟时间；E：第二主电极(发射极)；G：控制电极(栅极)；V1～V6：基准电压。

具体实施方式

以下，关于各实施方式参照图来详细地进行说明。在以下的说明中，在逻辑运算中使用正逻辑。即，对激活状态(“1”)分配H电平(High Level)，对非激活状态(“0”)分配L电平(Low Level)。然而，本公开也能够应用于负逻辑的情况。此外，在以下的说明中，对相同或相当的部分附加相同的参照符号，有时不重复其说明。

实施方式1

[驱动电路的结构例]

图1是表示基于实施方式1的电力用半导体元件1的驱动电路100的结构的电路图。由电力用半导体元件1和驱动电路100构成电力用半导体模块。在该情况下，既可以由电力用半导体元件1和驱动电路100一体地构成电力用半导体模块，也可以由电力用半导体元件1和驱动电路100分体地构成电力用半导体模块。

电力用半导体元件1根据提供给控制电极G(栅极)的电压将高电位侧的第一主电极C(集电极)与低电位侧的第二主电极E(发射极)之间切换为导通(on)状态或非导通(off)状态。提供给控制电极G的电压是由驱动电路100基于从控制器10提供的指令信号CMD生成的。在图1中，作为电力用半导体元件1例示了IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)，但是不限于IGBT。例如，也可以使用电力用MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、反向导通IGBT(RC-IGBT：Reverse Conducting IGBT)等其它种类的电力用半导体元件。另外，用于电力用半导体元件1的材料不限于Si，也可以使用SiC、GaN、Ga₂O₃等其它半导体材料。与电力用半导体元件1反并联地连接有续流二极管2。

驱动电路100具备接通电路11、第一关断电路12、第二关断电路30、关断控制电路40以及电压钳位电路20。

如图1所示，接通电路11包括半导体开关元件13和导通栅极电阻14。半导体开关元件13和导通栅极电阻14按此顺序连接于被提供电源电压VCC的节点(以下称为VCC节点)与中间节点18之间。第一关断电路12包括半导体开关元件16和截止栅极电阻15。半导体开关元件16和截止栅极电阻15按此顺序连接于被提供接地电位GND的节点(以下称为GND节点)与中间节点18之间。中间节点18经由控制电极布线17连接于电力用半导体元件1的控制电极G。GND节点连接于电力用半导体元件1的第二主电极E。

此外，在本公开中，更一般地，有时将电源电压VCC称为第一电源电压，将接地电位GND称为第二电源电压。另外，有时将VCC节点称为第一电源节点，将GND节点称为第二电源节点。

在图1的情况下，使用NPN型双极晶体管作为半导体开关元件13。另外，使用PNP型双极晶体管作为半导体开关元件16。然而，不限定于此，例如，也可以使用P沟道MOSFET作为半导体开关元件13，使用N沟道MOSFET作为半导体开关元件16，还可以使用其它导电类型或其它种类的半导体开关元件。

通过作为来自控制器10的指令信号CMD接收导通指令，半导体开关元件13转变为导通状态，半导体开关元件16转变为截止状态。在图1的情况下，导通指令是H电平电压。由此，电力用半导体元件1的控制电极G与VCC节点连接，因此电力用半导体元件1成为导通状态。

另一方面，通过作为来自控制器10的指令信号CMD接收截止指令，半导体开关元件13转变为截止状态，半导体开关元件16转变为导通状态。在图1的情况下，截止指令是L电平电压。由此，电力用半导体元件1的控制电极G与GND节点连接，因此电力用半导体元件1成为非导通状态。

第二关断电路30连接于控制电极布线17上的节点34与电力用半导体元件1的第二主电极E之间。连接节点34比中间节点18靠近控制电极G。如图1所示，作为一例，第二关断电路30包括电容器31(还称为电容元件)、半导体开关元件32以及电阻器33。电容器31和半导体开关元件32按此顺序连接于节点34(即，控制电极G)与第二主电极E之间。电阻器33与电容器31并联连接。由电容器31和电阻器33构成无源部件部。在半导体开关元件32为截止状态的情况下，第二关断电路30(即，控制电极G与第二主电极E之间)成为非导通状态，在半导体开关元件32为导通状态的情况下，第二关断电路30成为导通状态。

在图1的情况下，使用N沟道MOSFET作为半导体开关元件32。然而，不限定于此，例如，也可以使用NPN型双极晶体管作为半导体开关元件32，还可以使用其它导电类型或其它种类的半导体开关元件。

关断控制电路40在电力用半导体元件1关断时、即接通电路11的半导体开关元件13成为截止状态、且第一关断电路12的半导体开关元件16成为导通状态之后，在第一主电极C与第二主电极E之间的电压(集电极-发射极间电压Vce)上升时(即，上升的中途)，将第二关断电路30的半导体开关元件32切换为导通状态。期望的是，半导体开关元件32的切换定时是第一主电极C与第二主电极E之间的电压(集电极-发射极间电压Vce)开始上升时。之后，关断控制电路40在经过一定时间之后将半导体开关元件32恢复为截止状态。

在图1所示的实施方式中，关断控制电路40包括信号生成器41A。信号生成器41A在从控制器10作为指令信号CMD接收到截止指令的情况下，为了将半导体开关元件32控制为导通状态而输出成为H电平一定时间的脉冲信号。

当由于半导体开关元件32成为导通状态而第二关断电路30成为导通状态时，电流通过加上第一关断电路12的2个路径从电力用半导体元件1的控制电极G流向GND节点。在此，在第一关断电路12的电流路径中不包括电容器，与此相对，在第二关断电路30的电流路径中，与半导体开关元件32串联地设置有电容器31。因而，在紧接着半导体开关元件32接通之后，在第二关断电路30中瞬时地流过电流。由此，在第二关断电路30中流动的电流与在第一关断电路12中流动的电流相比大幅地占支配地位。第二关断电路30的关断动作期间(即，直到在第二关断电路30中流动的电流成为稳定状态为止的期间)由电容器31的电容唯一地确定，因此与从信号生成器41A输出的脉冲信号具有高电平的期间无关。这样，根据电容器31的电容而仅以非常短的时间使经由第二关断电路30的关断电流占支配地位。

电容器31的电容被设定成使得在第二关断电路30中实际流过瞬态电流的期间成为期望的期间。具体地说，期望电容器31的电容值被设定成使得在经由电容器31的电流变为0时集电极-发射极间电压Vce大致被钳位。

电压钳位电路20连接于电力用半导体元件1的高电位侧的第一主电极C与控制电极G之间，是用于对第一主电极C与控制电极G之间的电压进行钳位的电路。在图1所示的结构例中，电压钳位电路20包括在第一主电极C与控制电极G之间按此顺序彼此串联连接的一个以上的(6个)齐纳二极管21(还称为第一二极管)和逆流防止用二极管22(还称为第二二极管)。各齐纳二极管21的阴极连接于第一主电极C侧。逆流防止用二极管22的阴极连接于控制电极G侧。适当地设定齐纳二极管21的个数使得各齐纳二极管21的击穿电压之和不超过电力用半导体元件1的额定电压。逆流防止用二极管22既可以是齐纳型，也可以不是齐纳型。

一般来说，降低电力用半导体元件中产生的损耗对于实现使用了电力用半导体元件的电力变换装置的小型化及高效率化是重要的。在电力用半导体元件中产生的损耗中，存在在开关动作的瞬态状态下产生的开关损耗和在导通状态下产生的导通损耗。导通损耗主要由电力用半导体元件的特性决定，与此相对，关于开关损耗，能够通过设计电力用半导体元件的驱动方法来降低。

开关损耗能够分类为在接通动作时产生的接通损耗和在关断动作时产生的关断损耗。存在为了降低关断损耗而缩短关断时间、即加快开关速度的方法。

然而，如果缩短关断时间，则产生浪涌电压增大这样的问题。具体地说，在将电力变换装置的主电路的寄生电感表示为Ls、且将在主电极间流过的电流(集电极电流)的时间变化表示为dI/dt时，产生用Ls×dI/dt表示的浪涌电压。因此，如果加快开关速度而dI/dt变高，则浪涌电压变高。这样，在关断损耗与浪涌电压之间存在折衷的关系。

电压钳位电路20抑制随着浪涌电压产生的过电压。具体地说，在关断动作中，第一主电极C与第二主电极E之间的电压上升。此时，在由于浪涌电压而主电极间的电压变得过大时，电压钳位电路20的齐纳二极管21击穿而在控制电极G中流过电流。其结果，电力用半导体元件1暂时地成为导通状态，因此能够将高电位侧的第一主电极C的电压保持为一定值。另一方面，产生如下问题：通过电压钳位电路20的钳位动作而关断动作时间变长，因此关断损耗增大。以下，参照关断时的各部的电压及电流波形，更详细地进行说明。

[比较例的驱动电路中的电流电压波形]

图2是概略地表示基于未设置图1的第二关断电路30的比较例的驱动电路的关断时的各部的电压或电流波形的图。在图2中，从上开始依次概略地示出了电力用半导体元件1的控制电极G与第二主电极E之间的电压Vge(还称为“栅极-发射极间电压”)、在电力用半导体元件1的主电极间流动的主电流Ic(还称为“集电极电流”)、电力用半导体元件1的主电极间的电压Vce(还称为“集电极-发射极间电压”)以及指令信号CMD的各波形。实线表示在电压钳位电路20执行了钳位动作的情况下的电压或电流波形，虚线表示在未设置电压钳位电路20的情况下的电压或电流波形。

参照图2，在时刻t1，从图1的控制器10输出的指令信号CMD从H电平(导通指令)切换为L电平(截止指令)。由此，接通电路11的半导体开关元件13切换为截止状态，第一关断电路12的半导体开关元件16切换为导通状态。其结果，电力用半导体元件1的控制电极G中蓄积的电荷开始经过控制电极布线17和第一关断电路12流出。

在未设置电压钳位电路20的情况下(图2的虚线)，栅极-发射极间电压Vge在时刻t2开始下降，经过从时刻t3到时刻t5的密勒期间而进一步下降。集电极-发射极间电压Vce从到达密勒期间的时刻t3起上升，当达到直流链路电压(DC link voltage，在非导通状态时施加的电压)时集电极电流Ic开始减少。

另一方面，在设置有电压钳位电路20的情况下(图2的实线)，在时刻t4，当集电极-发射极间电压Vce变得比由电压钳位电路20设定的钳位电压高时，电压钳位电路20的齐纳二极管21击穿，电流从第一主电极C(集电极)流向控制电极G(栅极)。由此，栅极-发射极间电压Vge电压上升，并且集电极-发射极间电压Vce被钳位。这样由电压钳位电路20对集电极-发射极间电压Vce进行钳位，因此浪涌电压被抑制。然而，在设置有电压钳位电路20的情况下电力用半导体元件1的关断动作期间变得更长，因此存在关断损耗增大这样的问题。

[实施方式1的驱动电路中的电流电压波形]

图3是概略地表示基于图1所示的实施方式1的驱动电路的关断时的各部的电压或电流波形的图。在图3中，从上开始依次概略地示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce、指令信号CMD以及信号生成器41A的输出电压的各波形。实线表示在实施方式1的驱动电路100的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。时刻t1、t2、t3、t5的波形变化与图2的情况相同。

在集电极-发射极间电压Vce开始上升的时刻t11，信号生成器41A将其输出电压切换为H电平。由此，半导体开关元件32成为导通状态，因此栅极电流经由第二关断电路30的电容器31急剧地流过。其结果，栅极-发射极间电压Vge下降，集电极电流Ic减少，集电极-发射极间电压Vce上升。

在接下来的时刻t12，经由电容器31的栅极电流停止。从时刻t11到时刻t12的期间由电容器31的电容决定。因而，预先决定电容器31的电容值，使得在时刻t12时集电极-发射极间电压Vce的上升也大致被钳位。之后，在接下来电力用半导体元件1的接通开始之前的任意的定时(时刻t13)，信号生成器41将其输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。

如上所述，在电力用半导体元件1的关断动作时，至少在电力用半导体元件1的主电极间的电压(集电极-发射极间电压Vce)继续上升的期间，信号生成器41将输出信号维持为高电平使得半导体开关元件32成为导通状态。并且，设定电容器31的电容值，使得栅极电流经由电容器31流过的期间仅为集电极-发射极间电压Vce上升的期间。换言之，设定电容器31的电容值，使得在电流变得不会经由电容器31流过时集电极-发射极间电压Vce的上升也被钳位。

这样，电流经由第二关断电路30流过的期间不是由半导体开关元件32成为导通状态的期间设定，而是由电容器31的电容值设定。难以在集电极-发射极间电压Vce上升的期间中利用100纳秒左右的短的脉冲宽度的脉冲信号控制半导体开关元件32来使电流实际流过第二关断电路30。与此相比，容易由电容器的电容值决定电流流过第二关断电路30的期间。

并且，在图1的第二关断电路30中，与电容器31并联地连接有电阻器33。说明其理由。在作为电力用半导体元件的应用设想了电力变换装置的情况下，电力用半导体元件被控制成连续地进行开关动作。即，反复进行关断动作。因而，为了通过每次的关断动作使第二关断电路动作，需要每当关断动作结束时使电容器31中蓄积的电荷放电。电阻器33是为了在这样的情况下进行电容器31的放电而设置的。实际上，当半导体开关元件32成为截止状态时，电容器31中蓄积的电荷被放电。如果考虑对电力变换装置进行驱动的PWM(PulseWidth Modulation：脉宽调制)信号中的载波频率和最小截止脉冲宽度，则期望将由电容器31和电阻器33决定的时间常数(更一般地，无源部件部的时间常数)设为5微秒以下。

[实施方式1的效果]

如以上那样，根据实施方式1的电力用半导体元件1的驱动电路100，在电力用半导体元件1的高电位侧的第一主电极C与控制电极G之间设置电压钳位电路20，并且在控制电极G与低电位侧的第二主电极E之间设置第二关断电路30。第二关断电路30不同于第一关断电路12，与半导体开关元件32串联地设置电容器31。并且，与电容器31并联地连接有电阻器33。

对第二关断电路30的半导体开关元件32进行控制的关断控制电路40在第一关断电路12成为导通状态之后的关断期间中将半导体开关元件32设为导通状态。此时，比第一关断电路12中流动的电流大的电流经由电容器31流过，因此能够以更短的时间使电力用半导体元件1的主电极间的电压(集电极-发射极间电压Vce)上升。即，电力用半导体元件1的关断时的电压变化(dV/dt)变得更急剧，因此能够降低关断损耗。设定电容器31的电容值，使得电流经由电容器31瞬态地流过的期间与在半导体开关元件32切换为导通状态之后集电极-发射极间电压Vce达到直流链路电压为止的期间大致相等。关断控制电路40在集电极-发射极间电压Vce达到直流链路电压之后，在任意的定时将半导体开关元件32设为截止状态。因而，由关断控制电路40将半导体开关元件32控制为导通状态的期间比电力用半导体元件1的主电极间的电压(集电极-发射极间电压Vce)从0上升至最大值的期间长。

另一方面，在驱动电路100中设置有电压钳位电路20，因此能够抑制随着电力用半导体元件1的关断动作时的电流变化(dI/dt)产生的浪涌电压。由此，能够改善关断损耗与浪涌电压的折衷关系，因此能够实现具备电力用半导体元件1的电力变换器的小型化及高效率化。

[实施方式1的变形例]

此外，在本实施方式1的驱动电路100中，导通栅极电阻14与截止栅极电阻15是独立地设置的。与此相对，将在接通用和关断用中共用的栅极电阻设置于控制电极布线17的情况下，也能够得到与上述同样的效果。

实施方式2

图4是表示基于实施方式2的电力用半导体元件1的驱动电路101的结构的电路图。

在实施方式2的驱动电路101中，电压钳位电路20A还包括与多个齐纳二极管21串联地连接的电容器24，在这一点上不同于实施方式1的驱动电路100。在图4所示的例子中，电容器24连接于电力用半导体元件1的第一主电极C与多个齐纳二极管21之间。图4的其它方面与图1的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

通过设置电容器24，能够切断直流电流。因而，即使在稳定地施加到电力用半导体元件1的第一主电极C与第二主电极E之间的直流电压比由齐纳二极管21的个数决定的钳位电压高的情况下，直流电流也不会流过电压钳位电路20。

实施方式2的驱动电路101的其它效果与实施方式1的驱动电路100的情况同样。即，在电力用半导体元件1的关断期间中第二关断电路30的半导体开关元件32成为导通状态，由此控制电极G的电荷经由电容器31被抽出。其结果，能够使关断时的电压变化(dV/dt)更急剧，因此能够降低关断损耗。另一方面，驱动电路101还具备电压钳位电路，因此能够抑制在主电极间产生的浪涌电压。

实施方式3

图5是表示基于实施方式3的电力用半导体元件1的驱动电路102的结构的电路图。

在实施方式3的驱动电路102中，第二关断电路30A还包括负电源35，在这一点上不同于实施方式2的驱动电路101。在图5所示的第二关断电路30A中，电容器31、半导体开关元件32以及负电源35按此顺序串联连接在连接节点34与GND节点之间(因而，控制电极G与第二主电极E之间)。即，负电源35的正极连接于GND节点，负电源35的负极连接于半导体开关元件32的低电位侧的主电极(发射极)。

通过上述的结构，半导体开关元件32的控制电极(栅极)与低电位侧的主电极(发射极)的电位差变大。由此，能够增大经由半导体开关元件32流过第二关断电路30A的电流。作为结果，能够更进一步加快在电力用半导体元件1关断时集电极-发射极间电压Vce上升的速度，由此，能够更进一步提高关断损耗的降低效果。

图5的其它方面与在图1及图4中说明的内容同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

图6是概略地表示基于图5所示的实施方式3的驱动电路102的关断时的各部的电压或电流波形的图。在图6中，从上开始依次概略地示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce以及信号生成器41A的输出电压的各波形。实线表示在实施方式1的驱动电路100的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。点线表示在实施方式3的驱动电路102的情况下的电压或电流波形。时刻t2、t3、t5的波形变化与图2的情况相同。

如点线的波形所示，在本实施方式的驱动电路102中，在集电极-发射极间电压Vce开始上升的时刻t14，信号生成器41A将其输出电压切换为H电平。由此，半导体开关元件32成为导通状态，因此电流经由第二关断电路30A的电容器31急剧地流过。此时，流过第二关断电路30A的电流比实施方式1的第二关断电路30的情况(图6的实线)大。其结果，栅极-发射极间电压Vge的下降量比实施方式1的情况大，集电极电流Ic的减少速度比实施方式1的情况大，集电极-发射极间电压Vce的上升速度比实施方式1的情况大。

在时刻t15，集电极-发射极间电压Vce的上升大致被钳位。设定电容器31的电容值，使得此时经由第二关断电路30A的电容器31流过的电流也停止。之后，在接下来电力用半导体元件1的接通开始之前的任意的定时(时刻t16)，信号生成器41将其输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。如图6所示，在实施方式3的情况下电流经由电容器31流动的期间是从时刻t14到时刻t15。该期间比在实施方式1的情况下的从时刻t11到时刻t12的期间短。

如以上那样，根据实施方式3的电力用半导体元件1的驱动电路102，在第二关断电路30A的半导体开关元件32的低电位侧串联连接负电源35。由此，能够使在半导体开关元件32为导通状态时流过半导体开关元件32的电流增加，因此能够进一步提高电力用半导体元件1关断的速度。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，与实施方式1、2的情况同样地，驱动电路102具备电压钳位电路20，因此能够抑制在关断时在电力用半导体元件1的主电极间瞬态地产生的浪涌电压。

此外，还具备负电源35的第二关断电路30A的结构还能够与后述的实施方式4～9的任意驱动电路103～111进行组合。

实施方式4

图7是表示基于实施方式4的电力用半导体元件1的驱动电路103的结构的电路图。在实施方式4的驱动电路103中，关断控制电路40A除了包括在实施方式1～3中说明的第一信号生成器41A以外，还包括第二信号生成器41B、延迟电路51以及逻辑运算器45，在这一点上不同于实施方式1～3的驱动电路100～102。

如已经说明的那样，第一信号生成器41A基于从控制器10输出的指令信号CMD(截止指令)，输出成为H电平一定期间的脉冲信号。

第二信号生成器41B检测电力用半导体元件1的控制电极G与低电位侧的第二主电极E之间的电压，在检测出的电压变得小于基准电压V1时输出成为H电平一定期间的脉冲信号。基准电压V1被设定为比在电力用半导体元件1为导通状态时的控制电极G的电压低、且比在电力用半导体元件1的关断时的密勒电压高的值。

延迟电路51将使第二信号生成器41B的输出从L电平切换为H电平的定时延迟预先决定的延迟时间DT1。由此，能够调整半导体开关元件32从截止状态切换为导通状态的定时。在能够利用第二信号生成器41B中包含的后述的比较器44和逻辑运算器45各自的延迟时间调整半导体开关元件32的接通的定时的情况下，也可以不设置延迟电路51。另外，也可以在逻辑运算器45与半导体开关元件32的控制电极G之间设置延迟电路51。

逻辑运算器45在使第二信号生成器41B的输出信号通过延迟电路51延迟后的信号与第一信号生成器41A的输出信号均为H电平时，将H电平的信号输出到半导体开关元件32的控制电极G。由此，半导体开关元件32成为导通状态。这样，逻辑运算器45对多个输入信号进行逻辑与运算。

如图7所示，更详细地说，第二信号生成器41B包括差动放大器42、直流电源43以及比较器44。差动放大器42作为检测电力用半导体元件1的控制电极G与低电位侧的第二主电极E之间的控制电压(栅极-发射极间电压Vge)的控制电压检测电路发挥功能。比较器44将差动放大器42的输出电压与直流电源43的输出电压进行比较，在差动放大器42的输出电压变得小于直流电源43的输出电压的情况下，输出H电平的信号。

图7的其它方面与图1及图4的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。此外，实施方式4的驱动电路103能够与实施方式3中的具备负电源35的第二关断电路30A进行组合。

图8是概略地表示基于图7所示的实施方式4的驱动电路103的关断时的各部的电压或电流波形的图。在图8中，从上开始依次概略地示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce、差动放大器42的输出电压、比较器44的输出电压以及逻辑运算器45的输出电压的各波形。实线表示在实施方式4的驱动电路103的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。时刻t2、t3、t5的波形变化与图2的情况相同。

在图8的时刻t17，差动放大器42的输出电压(即，电力用半导体元件1的栅极-发射极间电压Vge)变得小于基准电压V1。由此，比较器44的输出电压从L电平切换为H电平。此外，设第一信号生成器41A的输出信号在从控制器10接收到截止指令时已经从L电平切换为H电平。

在从时刻t17起经过了延迟电路51的延迟时间DT1的时刻t18，逻辑运算器45的输出电压从L电平切换为H电平。由此，半导体开关元件32成为导通状态，因此电流经由第二关断电路30的电容器31急剧地流过。其结果，栅极-发射极间电压Vge下降，集电极电流Ic减少，集电极-发射极间电压Vce上升。在接下来的时刻t19，经由电容器31的电流停止。从时刻t18到时刻t19的期间由电容器31的电容决定。因而，预先决定电容器31的电容值，使得在时刻t19集电极-发射极间电压Vce的上升也大致被钳位。

之后，在接下来电力用半导体元件1的接通开始之前的任意的定时，第一及第二信号生成器41A、41B将各自的输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。

[实施方式4的效果]

在关断动作中，在栅极-发射极间电压Vge恒定的密勒期间，集电极-发射极间电压Vce上升。因而，如图8所示，将基准电压V1设定为比密勒电压稍高的值，并且考虑延迟电路51的延迟时间DT1以及在比较器44和逻辑运算器45中产生的延迟时间。由此，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时即时刻t18将第二关断电路30的半导体开关元件32切换为导通状态。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路103还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

此外，在实施方式4的驱动电路103中，第一信号生成器41A是为了基于来自控制器10的指令信号CMD的从导通指令向截止指令的切换来在电力用半导体元件1的关断时使第二关断电路30动作而设置的。半导体开关元件32的从截止状态向导通状态的切换定时是由第二信号生成器41B决定的。

实施方式5

图9是表示基于实施方式5的电力用半导体元件1的驱动电路104的结构的电路图。在实施方式5的驱动电路104中，第二信号生成器41C的功能与实施方式4的驱动电路103中的第二信号生成器41B的功能不同。

具体地说，图9的第二信号生成器41C获取由设置于第一关断电路12的电流路径上的电流传感器60检测出的电流值。然后，第二信号生成器41C在检测出的电流值的绝对值成为峰值之后变得小于基准值(与基准电压V2对应)时输出成为H电平一定期间的脉冲信号。

如图9所示，更详细地说，信号生成器41C包括放大器52、比较器44以及直流电源43。放大器52在电力用半导体元件1的关断时获取由电流传感器60检测出的栅极电流值。此外，放大器52也可以构成为从电流传感器60获取差动信号的差动放大器。比较器44将从放大器52输出的电流传感器60的检测值的绝对值与从直流电源43输出的基准电压V2进行比较。比较器44在从放大器52输出的栅极电流检测值的绝对值超过峰值之后变得低于基准电压V2时，输出成为H电平一定期间的脉冲信号。

图9的其它结构与图7的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

图10是概略地表示基于图9所示的实施方式5的驱动电路104的关断时的各部的电压或电流波形的图。在图10中，从上开始依次示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce、作为栅极电流检测器的电流传感器60的输出电压、比较器44的输出电压以及逻辑运算器45的输出电压的各波形。实线表示在实施方式5的驱动电路104的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。时刻t2、t3、t5的波形变化与图2的情况相同。此外，关于栅极电流的值，将沿从中间节点18向电力用半导体元件1的控制电极G的方向流过的情况设为正，将沿其相反方向流过的情况设为负。

在图10的时刻t21，栅极电流开始流过，在时刻t22具有峰值。之后，在栅极电流的绝对值变得小于基准值(与基准电压V2对应)的时刻t23，比较器44的输出电压从L电平切换为H电平。设第一信号生成器41A的输出信号在从控制器10接收到截止指令时已经从L电平切换为H电平。

在从时刻t23起经过了延迟电路51的延迟时间DT2的时刻t24，逻辑运算器45的输出电压从L电平切换为H电平。由此，半导体开关元件32成为导通状态，因此电流经由第二关断电路30的电容器31急剧地流过。其结果，栅极-发射极间电压Vge下降，集电极电流Ic减少，集电极-发射极间电压Vce上升，栅极电流的绝对值增加。在接下来的时刻t25，经由电容器31的电流停止。从时刻t24到时刻t25的期间是由电容器31的电容决定的。因而，预先决定电容器31的电容值，使得在时刻t25集电极-发射极间电压Vce的上升也大致被钳位。

之后，在接下来电力用半导体元件1的接通开始之前的任意的定时，第一及第二信号生成器41A、41C将各自的输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。

[实施方式5的效果]

如以上所述，根据实施方式5的电力用半导体元件1的驱动电路104，能够基于在关断时流过的栅极电流的检测值决定第二关断电路30中的半导体开关元件32的动作定时。因此，通过考虑延迟电路51的延迟时间DT2以及在比较器44和逻辑运算器45中产生的延迟时间，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时即时刻t24将第二关断电路30的半导体开关元件32切换为导通状态。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路106还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

[实施方式5的变形例]

图11是表示基于实施方式5的变形例的驱动电路105的结构的电路图。在图11的驱动电路105中，第二信号生成器41D基于在设置于第一关断电路12的截止栅极电阻15中产生的电压降获取栅极电流的值以代替电流传感器60的检测值，在这一点上不同于图9的驱动电路104。因而，第二信号生成器41D的差动放大器42作为根据截止栅极电阻15的两端间的电压检测栅极电流的栅极电流检测电路发挥功能。

图11的其它方面与图7及图9的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

实施方式6

图12是表示基于实施方式6的电力用半导体元件1的驱动电路106的结构的电路图。在实施方式6的驱动电路106中，第二信号生成器41E的功能不同于实施方式4的驱动电路103中的第二信号生成器41B的功能及实施方式5的驱动电路104、105中的第二信号生成器41C、41D的功能。

具体地说，图12的第二信号生成器41E通过对利用设置于控制电极布线17的栅极电阻46检测出的栅极电流进行积分，检测流入电力用半导体元件1的控制电极G或从控制电极G流出的电荷量。然后，第二信号生成器41E在关断时电力用半导体元件1的控制电极G中蓄积的电荷量变得小于基准值(与基准电压V4对应)时输出成为H电平一定期间的脉冲信号。或者，脉冲生成器41E也可以在关断时从控制电极G流出的电荷量变得大于基准值(与图14的基准电压V5对应)时输出成为H电平一定期间的脉冲信号。

如图12所示，更详细地说，信号生成器41E包括差动放大器48、积分器49、比较器44以及直流电源43。差动放大器48基于施加到栅极电阻46的两端间的电压，检测控制电极布线17中流动的电流。积分器49通过对由差动放大器48检测出的栅极电流进行积分，检测流入电力用半导体元件1的控制电极G以及从控制电极G流出的电荷量。因而，由差动放大器48和积分器49构成检测电力用半导体元件1的控制电极G中蓄积的电荷量的电荷量检测电路47。比较器44在电力用半导体元件1的关断时由电荷量检测电路47检测出的蓄积电荷量变得小于基准值(与基准电压V4对应)时输出成为H电平一定期间的脉冲信号。

图12的其它方面与图7、图9、图11的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

图13是概略地表示基于图12所示的实施方式6的驱动电路106的关断时的各部的电压或电流波形的图。在图13中，从上开始依次示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce、积分器49的输出电压、比较器44的输出电压以及逻辑运算器45的输出电压的各波形。实线表示在实施方式6的驱动电路106的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。时刻t2、t3、t5的波形变化与图2的情况相同。

图12的栅极电阻46对于在接通时电荷流入电力用半导体元件1的控制电极G的情况下的正方向的栅极电流以及在关断时电荷从电力用半导体元件1的控制电极G流出的情况下的负方向栅极电流均能够进行检测。因而，积分器49的输出在接通时从0起单调地增加而达到最大值，在关断时从最大值单调地减少而恢复为0。在图13中，作为积分器49的输出电压示出了关断时的栅极电荷量。因而，在时刻t1基于来自控制器10的截止指令而第一关断电路12的半导体开关元件16从截止状态切换为导通状态之后，积分器49的输出电压从最大值单调地减少而恢复为0。

当在时刻t30积分器49的输出电压变得小于基准电压V4时，比较器44的输出电压从L电平切换为H电平。设第一信号生成器41A的输出信号在从控制器10接收到截止指令时已经从L电平切换为H电平。

在从时刻t30起经过了延迟电路51的延迟时间DT3的时刻t31，逻辑运算器45的输出电压从L电平切换为H电平。由此，半导体开关元件32成为导通状态，因此电流经由第二关断电路30的电容器31急剧地流过。其结果，栅极-发射极间电压Vge下降，集电极电流Ic减少，集电极-发射极间电压Vce上升。在接下来的时刻t32，经由电容器31的电流停止。从时刻t31到时刻t32的期间是由电容器31的电容决定的。因而，预先决定电容器31的电容值，使得在时刻t32集电极-发射极间电压Vce的上升也大致被钳位。

之后，在接下来电力用半导体元件1的接通开始之前的任意的定时，第一及第二信号生成器41A、41C将各自的输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。

此外，在接通动作的初期，积分器49的输出电压也小于基准电压。为了避免在该期间进行误输出而设置有第一信号生成器41A。第一信号生成器41A在从控制器10输出了截止指令时，输出成为H电平一定时间的脉冲信号。关于最终的关断控制电路40B的输出，能够通过第一信号生成器41A的输出电压与使第二信号生成器41E的输出电压延迟得到的信号的逻辑与来得到。

[实施方式6的效果]

如以上所述，根据实施方式6的电力用半导体元件1的驱动电路106，能够基于关断时的控制电极G的电荷量的检测值决定第二关断电路30中的半导体开关元件32的动作定时。因此，通过考虑延迟电路51的延迟时间DT3以及在比较器44和逻辑运算器45中产生的延迟时间，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时即时刻t31将第二关断电路30的半导体开关元件32切换为导通状态。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路103还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

[实施方式6的变形例]

图14是表示基于实施方式6的变形例的驱动电路107的结构的电路图。在图14的驱动电路107中，第二信号生成器41F检测在第一关断电路12的截止栅极电阻15中流动的栅极电流值而代替在设置于控制电极布线17的栅极电阻46中流动的栅极电流值，在这一点上不同于图12的驱动电路106。

在此，在第一关断电路12的截止栅极电阻15中，在关断时电流沿从中间节点18向GND节点的方向流过(在图14中，将该方向的电流设为正)。通过对在关断时流过截止栅极电阻15的该电流进行积分，能够检测从控制电极G流出的电荷量。该流出电荷量从0单调地增加。为了每当电力用半导体元件1关断时反复测定流出电荷量，需要在下一个关断动作开始之前对积分器49的积分值进行初始化。因此，驱动电路107的第二信号生成器41F的电荷量检测电路47A除了包括差动放大器48和积分器49以外，还包括用于对积分器49的积分值进行初始化的初始化电路50。

第二信号生成器41F的比较器44在由电荷量检测电路47A检测出的流出电荷量超过基准值(与基准电压V5对应)时，输出成为H电平一定时间的脉冲电压。当从流出电荷量超过基准值之后起经过了延迟电路51的延迟时间DT3时，逻辑运算器45的输出电压从L电平切换为H电平。由此，第二关断电路30的半导体开关元件32成为导通状态。

如在图12和图13中说明的那样，通过考虑延迟电路51的延迟时间DT2以及在比较器44和逻辑运算器45中产生的延迟时间，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时将第二关断电路30的半导体开关元件32切换为导通状态。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路107还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

实施方式7

图15是表示基于实施方式7的电力用半导体元件1的驱动电路108的结构的电路图。在图15的驱动电路108的关断控制电路40A中，第二信号生成器41G的功能与图7、图9、图11的第二信号生成器41B、41C、41D的功能不同。

具体地说，图15的关断控制电路40A的第二信号生成器41G检测施加到电压钳位电路20A的逆流防止用二极管22的阳极和阴极间的电压。在此，以逆流防止用二极管22的阳极为正侧、且以阴极为负侧来检测电压。然后，第二信号生成器41G在检测出的施加到逆流防止用二极管22的两端间的电压超过基准电压V6时，输出成为H电平一定期间的脉冲信号。

如图15所示，更详细地说，信号生成器41G包括差动放大器42、比较器44以及直流电源43。差动放大器42检测在电力用半导体元件1的关断时施加到逆流防止用二极管22的阳极和阴极间的电压。比较器44将差动放大器42的输出电压与直流电源43的基准电压V6进行比较，在直流电源43的输出电压超过基准电压V6的情况下，输出成为H电平一定时间的脉冲信号。

图15的其它方面与图7、图9、图11的第二信号生成器41B、41C、41D的情况同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

图16是表示基于图15所示的实施方式7的驱动电路108的关断时的各部的电压或电流波形的图。在图16中，从上开始依次示出了电力用半导体元件1的栅极-发射极间电压Vge、集电极电流Ic、集电极-发射极间电压Vce、差动放大器42的输出电压、比较器44的输出电压以及逻辑运算器45的输出电压的各波形。实线表示在实施方式7的驱动电路108的情况下的电压或电流波形。虚线表示在图1中电压钳位电路20和第二关断电路30均未被设置的比较例的情况下的电压或电流波形。时刻t2、t3、t5的波形变化与图2的情况相同。

逆流防止用二极管22的阴极端子与电力用半导体元件1的控制电极G为同电位。因而，逆流防止用二极管22的阳极和阴极间电压呈现与电力用半导体元件1的栅极-发射极间电压Vge相似的波形。具体地说，逆流防止用二极管22的阳极和阴极间电压在关断时成为负的值，直到密勒期间开始为止，成为像是使电力用半导体元件1的栅极-发射极间电压Vge向负方向偏移的波形。之后，当在时刻t3进入密勒期间而栅极-发射极间电压Vge成为一定值时，与其相应地逆流防止用二极管22的阳极和阴极间电压上升。

将直流电源43的基准电压V6设定为比进入密勒期间时的值稍高的值。在逆流防止用二极管22的阳极和阴极间电压(即，差动放大器42的输出电压)变得高于基准电压V6的时刻t40，比较器44的输出信号从L电平切换为H电平。此外，设第一信号生成器41A的输出信号在从控制器10接收到截止指令时已经从L电平切换为H电平。

在从时刻t40起经过了延迟电路51的延迟时间DT4的时刻t41，逻辑运算器45的输出电压从L电平切换为H电平。由此，半导体开关元件32成为导通状态，因此电流经由第二关断电路30的电容器31急剧地流过。其结果，栅极-发射极间电压Vge下降，集电极电流Ic减少，集电极-发射极间电压Vce上升，逆流防止用二极管22的阳极和阴极间电压上升。在接下来的时刻t42，经由电容器31的电流停止。从时刻t41到时刻t42的期间由电容器31的电容决定。因而，预先决定电容器31的电容值，使得在时刻t32时集电极-发射极间电压Vce的上升也大致被钳位。

之后，在接下来电力用半导体元件1的接通开始之前的任意的定时，第一及第二信号生成器41A、41G将各自的输出电压恢复为L电平，由此将半导体开关元件32设为截止状态。

[实施方式7的效果]

如以上所述，根据实施方式7的电力用半导体元件1的驱动电路108，能够基于电压钳位电路20A的逆流防止用二极管22的阳极和阴极间电压的检测值决定第二关断电路30中的半导体开关元件32的动作定时。因此，通过考虑延迟电路51的延迟时间DT4以及在比较器44和逻辑运算器45中产生的延迟时间，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时即时刻t41将第二关断电路30的半导体开关元件32切换为导通状态。其结果，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路108还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

实施方式8

在实施方式8中，说明通过将在实施方式4～7中说明的第二信号生成器41B～41G中的多个进行组合来构成关断控制电路的例子。

[第一例]

图17是表示基于实施方式8的第一例的电力用半导体元件1的驱动电路109的结构的电路图。图17的驱动电路109的关断控制电路40D包括在图7中说明的信号生成器41B、在图11中说明的信号生成器41D、延迟电路51A、51B以及逻辑运算器45。

信号生成器41B检测电力用半导体元件1的控制电极G与低电位侧的第二主电极E之间的电压，在检测出的电压变得小于基准电压V1时输出成为H电平一定期间的脉冲信号。基准电压V1被设定为比在电力用半导体元件1为导通状态时的控制电极G的电压低、且比在电力用半导体元件1的关断时的密勒电压高的值。

延迟电路51A使信号生成器41B的输出电压延迟延迟时间DT1。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51A的输出电压从L电平切换为H电平。

信号生成器41D基于在设置于第一关断电路12的截止栅极电阻15中产生的电压降检测栅极电流。信号生成器41D在检测出的栅极电流的绝对值超过峰值之后变得小于基准值(与基准电压V3对应)时，输出成为H电平一定期间的脉冲信号。

延迟电路51B使信号生成器41D的输出电压延迟延迟时间DT2。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51B的输出电压从L电平切换为H电平。

逻辑运算器45输出延迟电路51A与延迟电路51B的逻辑与。通过逻辑运算器45的输出从L电平切换为H电平，第二关断电路30的半导体开关元件32导通。图17的其它结构与在实施方式4～7中说明的结构同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

通过以上的结构，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时将第二关断电路30的半导体开关元件32切换为导通状态。由此，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路109还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

[第二例]

图18是表示基于实施方式8的第二例的电力用半导体元件1的驱动电路110的结构的电路图。图18的驱动电路110的关断控制电路40E包括在图11中说明的信号生成器41D、在图12中说明的信号生成器41E、延迟电路51A、51B以及逻辑运算器45。

信号生成器41D基于在设置于第一关断电路12的截止栅极电阻15中产生的电压降检测栅极电流。信号生成器41D在检测出的栅极电流的绝对值超过峰值之后变得小于基准值(与基准电压V3对应)时，输出成为H电平一定期间的脉冲信号。

延迟电路51A使信号生成器41D的输出电压延迟延迟时间DT2。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51A的输出电压从L电平切换为H电平。

信号生成器41E通过对利用设置于控制电极布线17的栅极电阻46检测出的栅极电流进行积分，检测流入电力用半导体元件1的控制电极G以及从控制电极G流出的电荷量。然后，第二信号生成器41E在关断时电力用半导体元件1的控制电极G中蓄积的电荷量变得小于基准值(与基准电压V4对应)时输出成为H电平一定期间的脉冲信号。

延迟电路51B使信号生成器41E的输出电压延迟延迟时间DT3。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51B的输出电压从L电平切换为H电平。

逻辑运算器45输出延迟电路51A与延迟电路51B的逻辑与。通过逻辑运算器45的输出从L电平切换为H电平，第二关断电路30的半导体开关元件32导通。图18的其它结构与在实施方式4～7中说明的结构同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

通过以上的结构，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时将第二关断电路30的半导体开关元件32切换为导通状态。由此，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路110还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

[第三例]

图19是表示基于实施方式8的第三例的电力用半导体元件1的驱动电路111的结构的电路图。图19的驱动电路111的关断控制电路40F包括在图11中说明的信号生成器41D、在图15中说明的信号生成器41G、延迟电路51A、51B以及逻辑运算器45。

信号生成器41D基于在设置于第一关断电路12的截止栅极电阻15中产生的电压降检测栅极电流。信号生成器41D在检测出的栅极电流的绝对值超过峰值之后变得小于基准值(与基准电压V3对应)时，输出成为H电平一定期间的脉冲信号。

延迟电路51A使信号生成器41D的输出电压延迟延迟时间DT2。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51A的输出电压从L电平切换为H电平。

信号生成器41G检测施加到电压钳位电路20A的逆流防止用二极管22的阳极和阴极间的电压。在此，以逆流防止用二极管22的阳极为正侧、且以阴极为负侧来检测电压。然后，第二信号生成器41G在检测出的施加到逆流防止用二极管22的两端间的电压超过基准电压V6时，输出成为H电平一定期间的脉冲信号。

延迟电路51B使信号生成器41G的输出电压延迟延迟时间DT4。由此，在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时，延迟电路51B的输出电压从L电平切换为H电平。

逻辑运算器45输出延迟电路51A与延迟电路51B的逻辑与。通过逻辑运算器45的输出从L电平切换为H电平，第二关断电路30的半导体开关元件32导通。图18的其它结构与在实施方式4～7中说明的结构同样，因此对相同或相当的部分附加相同的参照符号而不重复说明。

通过以上的结构，能够在通过第一关断电路12的动作而集电极-发射极间电压Vce开始上升的定时将第二关断电路30的半导体开关元件32切换为导通状态。由此，能够使电力用半导体元件1的电压变化(dV/dt)急剧，能够实现关断损耗的进一步的降低。另外，驱动电路111还具备电压钳位电路20A，因此能够抑制电力用半导体元件1的主电极间的电压(即，集电极-发射极间电压Vce)。

实施方式9

图20是表示应用了基于实施方式9的电力变换装置的电力变换系统的结构的框图。

图20所示的电力变换系统具备电源220、电力变换装置210、负载230。电源220是直流电源，向电力变换装置210供给直流电力。电源220能够由各种电源构成，例如既能够由直流系统、太阳能电池、蓄电池构成，也可以由连接于交流系统的整流电路、AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为所设定的电力的DC/DC转换器构成电源220。

电力变换装置210是连接于电源220与负载230之间的三相的逆变器，将从电源220供给的直流电力变换为交流电力，向负载230供给交流电力。如图20所示，电力变换装置210具备：主变换电路211，将直流电力变换为交流电力并输出；以及控制电路212，将用于控制主变换电路211的控制信号输出到主变换电路211。

负载230是通过从电力变换装置210供给的交流电力被驱动的三相的电动机。此外，负载230不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。

以下，说明电力变换装置210的详情。主变换电路211具备开关元件和续流二极管(未图示)，通过由开关元件进行开关动作，将从电源220供给的直流电力变换为交流电力并供给到负载230。主变换电路211的具体的电路结构存在各种结构，本实施方式所涉及的主变换电路211是2电平的三相全桥电路，能够由6个开关元件以及与各个开关元件反并联的6个续流二极管构成。主变换电路211的各开关元件的至少任一个是上述的实施方式1～8的任一个电力用半导体元件1。6个开关元件按每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。而且，各上下臂的输出端子、即主变换电路211的3个输出端子连接于负载230。

另外，如在上述的实施方式1～8中说明的那样对各开关元件进行驱动的驱动电路100～111的任一个(未图示)内置于功率模块200，因此主变换电路211具备驱动电路100～111的任一个。驱动电路100～111的任一个生成用于对主变换电路211的开关元件进行驱动的驱动信号，并供给到主变换电路211的开关元件的控制电极。具体地说，按照来自后述的控制电路212的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。

控制电路212对主变换电路211的开关元件进行控制，使得向负载230供给期望的电力。控制电路212与实施方式1～8的控制器10对应。更详细地说，控制电路212基于应该向负载230供给的电力计算主变换电路211的各开关元件应该成为导通状态的时间(导通时间)。例如，能够通过根据应该输出的电压对开关元件的导通时间进行调制的PWM控制来控制主变换电路211。而且，控制电路212以在各时间点向应该成为导通状态的开关元件输出导通信号、且向应该成为截止状态的开关元件输出截止信号的方式向主变换电路211所具备的驱动电路100～111输出控制指令(控制信号)。驱动电路100～111按照该控制信号向各开关元件的控制电极输出导通信号或截止信号来作为驱动信号。

在本实施方式所涉及的电力变换装置中，作为构成主变换电路211的功率模块200应用实施方式1～8所涉及的电力用半导体元件1及其驱动电路101～111，因此能够提供实现了浪涌电压的抑制与关断损耗的降低的兼顾的电力变化装置。

在本实施方式中，说明了将本公开应用于2电平的三相逆变器的例子，但是本公开不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但是也可以是3电平、多电平的电力变换装置，在向单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。另外，在向直流负载等供给电力的情况下，还能够将本公开应用于DC/DC转换器、AC/DC转换器。

另外，应用了本公开的电力变换装置不限定于上述的负载为电动机的情况，例如还能够用作放电加工机、激光加工机或感应加热烹调器、非接触供电系统的电源装置，并且还能够用作太阳能发电系统、蓄电系统等的功率调节器。

应认为本次公开的实施方式在所有方面均是例示而不是限制性的。本申请的范围不是由上述的说明而是由权利要求书表示，意图包括与权利要求书等同的含义及范围内的所有变更。

Claims (14)

1.一种驱动电路，用于电力用半导体元件，其中，

所述电力用半导体元件包括高电位侧的第一主电极、低电位侧的第二主电极以及控制电极，根据施加到所述控制电极的电压，所述第一主电极与所述第二主电极之间切换为导通状态和非导通状态，

所述驱动电路具备：

接通电路，通过按照来自控制器的导通指令将第一电源电压提供给所述控制电极，使所述电力用半导体元件接通；

第一关断电路，通过按照来自所述控制器的截止指令将第二电源电压提供给所述控制电极，使所述电力用半导体元件关断；

电压钳位电路，连接于所述第一主电极与所述控制电极之间；

第二关断电路，包括在所述控制电极与所述第二主电极之间串联连接的电容元件和开关元件、以及与所述电容元件并联连接的电阻元件；以及

关断控制电路，对所述第二关断电路的所述开关元件的导通和截止进行控制，

所述关断控制电路在通过所述第一关断电路开始了所述电力用半导体元件的关断之后，在所述第一主电极与所述第二主电极之间的电压上升时，将所述开关元件切换为导通状态。

2.根据权利要求1所述的驱动电路，其中，

通过由所述关断控制电路将所述开关元件设为导通状态，在与所述电容元件的电容值相应的期间，在所述第二关断电路中流过比在所述第一关断电路中流过的栅极电流大的栅极电流，

所述关断控制电路在经过了与所述电容元件的电容值相应的所述期间之后，将所述开关元件切换为截止状态。

3.根据权利要求1或2所述的驱动电路，其中，

所述关断控制电路包括第一信号生成器，

所述第一信号生成器从所述控制器接收所述截止指令，基于接收到所述截止指令的定时，输出用于将所述开关元件切换为导通状态的信号。

4.根据权利要求1～3中的任一项所述的驱动电路，其中，

所述关断控制电路包括第二信号生成器，

所述第二信号生成器在基于所述第一关断电路的所述电力用半导体元件的关断时检测所述电力用半导体元件的所述控制电极与所述第二主电极之间的电压，在检测出的所述电压变得小于基准值时，输出用于将所述开关元件切换为导通状态的信号。

5.根据权利要求1～3中的任一项所述的驱动电路，其中，

所述关断控制电路包括第二信号生成器，

所述第二信号生成器在基于所述第一关断电路的所述电力用半导体元件的关断时检测从所述控制电极流出的电流，在检测出的所述电流的绝对值达到峰值之后变得小于基准值时，输出用于将所述开关元件切换为导通状态的信号。

6.根据权利要求1～3中的任一项所述的驱动电路，其中，

所述关断控制电路包括第二信号生成器，

所述第二信号生成器在基于所述第一关断电路的所述电力用半导体元件的关断时检测从所述控制电极流出的电荷量，在检测出的所述电荷量超过第一基准值时、或者残留于所述控制电极的电荷量小于第二基准值时，输出用于将所述开关元件切换为导通状态的信号。

7.根据权利要求1～3中的任一项所述的驱动电路，其中，

所述电压钳位电路包括在所述第一主电极与所述控制电极之间依次串联连接的电压钳位用的一个以上的齐纳型的第一二极管、以及与所述第一二极管反向地串联连接的第二二极管，

所述关断控制电路包括第二信号生成器，

所述第二信号生成器在基于所述第一关断电路的所述电力用半导体元件的关断时检测所述第二二极管的阳极和阴极间的电压，在检测出的所述电压超过基准值时，输出用于将所述开关元件切换为导通状态的信号。

8.根据权利要求1或2所述的驱动电路，其中，

所述关断控制电路包括：

第一信号生成器；

第二信号生成器；以及

逻辑运算器，

所述第一信号生成器检测所述电力用半导体元件的所述控制电极与所述第二主电极之间的电压，在检测出的所述电压变得小于第一基准值时输出第一信号，

所述第二信号生成器检测从所述控制电极流出的电流，在检测出的所述电流的绝对值达到峰值之后变得小于第二基准值时输出第二信号，

所述逻辑运算器基于所述第一信号和所述第二信号，输出用于将所述开关元件切换为导通状态的信号。

9.根据权利要求1或2所述的驱动电路，其中，

所述关断控制电路包括：

第一信号生成器；

第二信号生成器；以及

逻辑运算器，

所述第一信号生成器检测从所述控制电极流出的电流，在检测出的所述电流的绝对值达到峰值之后变得小于第一基准值时输出第一信号，

所述第二信号生成器检测从所述控制电极流出的电荷量，在检测出的所述电荷量超过第二基准值时、或者残留于所述控制电极的电荷量小于第三基准值时，输出第二信号，

所述逻辑运算器基于所述第一信号和所述第二信号，输出用于将所述开关元件切换为导通状态的信号。

10.根据权利要求1或2所述的驱动电路，其中，

所述电压钳位电路包括在所述第一主电极与所述控制电极之间依次串联连接的电压钳位用的一个以上的齐纳型的第一二极管、以及与所述第一二极管反向地串联连接的第二二极管，

所述关断控制电路包括：

第一信号生成器；

第二信号生成器；以及

逻辑运算器，

所述第一信号生成器检测从所述控制电极流出的电流，在检测出的所述电流的绝对值达到峰值之后变得小于第一基准值时输出第一信号，

所述第二信号生成器检测所述第二二极管的阳极和阴极间的电压，在检测出的所述电压超过第二基准值时输出第二信号，

所述逻辑运算器基于所述第一信号和所述第二信号，输出用于将所述开关元件切换为导通状态的信号。

11.根据权利要求1～10中的任一项所述的驱动电路，其中，

所述第二关断电路还包括负电源，

所述电容元件、所述开关元件以及所述负电源在所述控制电极与所述第二主电极之间依次串联连接。

12.根据权利要求1～11中的任一项所述的驱动电路，其中，

所述第二关断电路具备无源部件部，该无源部件部包括所述电容元件和所述电阻元件，并且与所述开关元件串联连接，

所述无源部件部的时间常数为5微秒以下。

13.一种电力用半导体模块，具备权利要求1～12中的任一项所述的电力用半导体元件及其驱动电路。

14.一种电力变换装置，搭载有权利要求1～12中的任一项所述的电力用半导体元件及其驱动电路。