CN117855036B - 半导体器件的制作方法 - Google Patents

Abstract

本申请属于半导体技术领域，具体涉及一种半导体器件的制作方法，包括：在衬底上形成竖直方向上堆叠的膜层对以形成堆叠结构，所述膜层对包括竖直方向顺序堆叠的第一材料层和第二材料层，第一材料层为隔离材料层，第二材料层为牺牲材料层或导电材料层；在所述堆叠结构远离所述衬底一侧形成图案化的第一硬掩模，所述第一硬掩模的材料包括氧化铝或氮化钛；以所述图案化的第一硬掩模为掩膜刻蚀所述堆叠结构，形成贯穿所述堆叠结构的开口。与碳基硬掩模相比，氧化铝或氮化钛制作的第一硬掩模相对于堆叠结构有更高刻蚀选择比，可避免堆叠结构顶部材料层损伤，导致堆叠结构中材料层堆叠层数受限，降低了三维半导体器件的部件密度提升难度。

Description

半导体器件的制作方法

技术领域

本申请属于半导体技术领域，具体涉及一种半导体器件的制作方法。

背景技术

平面（2D）半导体器件中，部件在一个平面上布置，随着部件密度的增加，每个部件单元的特征尺寸逐渐减小，导致制作高密度半导体器件的制作成本及难度显著增大。三维（3D）半导体器件中，多层部件垂直堆叠，在部件单元的特征尺寸相同的条件下，三维半导体器件与平面半导体器件相比，可具有更大的部件密度。

三维半导体器件通常采用堆叠结构，例如多层隔离层和导体层依次堆叠。堆叠结构上需开设贯穿隔离层和导体层的开口，例如通孔，以便在后续制程中，在通孔处形成电学或绝缘结构。堆叠结构包括多层隔离层和导体层，形成通孔为深孔刻蚀，需采用硬掩模保护通孔以外区域。

硬掩模包括类金刚石涂层（Diamond-like Carbon，DLC）、高级图案化膜（Advancedpatterning film，APF）等碳基硬掩模。目前，形成通孔采用氟基等离子体蚀刻，碳基硬掩膜对此类蚀刻的选择比较低，容易造成顶部导体层及隔离层损伤、刻蚀轮廓不准直，限制了堆叠结构中隔离层和导体层堆叠层数，导致三维半导体器件的部件密度难以进一步提高。

发明内容

本申请的目的在于提供一种半导体器件的制作方法，以避免顶层导体层及隔离层损伤，导致堆叠结构中隔离层和导体层堆叠层数受限。

为了达到上述目的，本申请提供了一种半导体器件的制作方法，包括：

在衬底上形成竖直方向上堆叠的膜层对以形成堆叠结构，所述膜层对包括竖直方向顺序堆叠的第一材料层和第二材料层，所述第一材料层为隔离材料层，第二材料层为牺牲材料层或导电材料层；

在所述堆叠结构远离所述衬底一侧形成图案化的第一硬掩模，所述第一硬掩模的材料包括氧化铝或氮化钛；

以所述图案化的第一硬掩模为掩膜刻蚀所述堆叠结构，形成贯穿所述堆叠结构的开口。

可选的，所述半导体器件的制作方法还包括：去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模。

可选的，所述半导体器件的制作方法还包括：

在形成所述堆叠结构之前，在所述衬底上形成刻蚀停止层，所述堆叠结构形成在所述刻蚀停止层远离所述衬底一侧；

在形成贯穿所述堆叠结构的开口后，刻蚀所述刻蚀停止层使所述开口延展至贯穿所述刻蚀停止层。

可选的，所述刻蚀停止层的材料包括氧化铝或氮化钛。

可选的，所述半导体器件的制作方法还包括：去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模；

其中，所述第一硬掩模的材料和所述刻蚀停止层的材料相同时，所述去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模包括：

所述刻蚀所述刻蚀停止层使所述开口延展至贯穿所述刻蚀停止层的步骤中，在刻蚀所述刻蚀停止层的过程中去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模。

可选的，所述第一硬掩模的厚度为所述刻蚀停止层的厚度的40%~70%。

可选的，所述第一硬掩模的材料和所述刻蚀停止层的材料均为氧化铝，刻蚀所述刻蚀停止层以及所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模的刻蚀剂包括氢氧化铵的水溶液。

可选的，所述第一硬掩模的材料和所述刻蚀停止层的材料均为氮化钛，刻蚀所述刻蚀停止层以及所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模的刻蚀剂包括氢氧化铵和过氧化氢的水溶液。

可选的，所述半导体器件的制作方法还包括：

在形成所述第一硬掩模之前，在所述堆叠结构远离所述衬底一侧形成第二硬掩模，所述第一硬掩模形成在所述第二硬掩模远离所述衬底一侧，所述第二硬掩模的材料和所述第一硬掩模的材料不同。

可选的，所述第二硬掩模的厚度为50nm-1000nm。

可选的，所述第二硬掩模包括硅氧化物层、硅氮化物层、多晶硅、类金刚石涂层、高级图案化膜、旋涂硬掩模或旋涂有机碳，所述第一材料层的材料和所述第二材料层的材料均与所述第二硬掩模的材料不同。

可选的，所述半导体器件的制作方法还包括：

在去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模之后，采用干法刻蚀去除所述第二硬掩模。

可选的，图案化所述第一硬掩模的方法包括：

在所述第一硬掩模远离所述衬底一侧形成光刻胶层，图案化所述光刻胶层并以图案化的所述光刻胶层为掩膜刻蚀所述第一硬掩模形成所述图案化的第一硬掩模；

所述半导体器件的制作方法还包括：

在形成所述光刻胶层之前，在所述第一硬掩模远离所述衬底一侧形成底部抗反射涂层，所述光刻胶层形成在所述底部抗反射涂层远离所述衬底一侧；或

在形成所述光刻胶层之后，在所述光刻胶层远离所述衬底一侧形成顶部抗反射涂层。

本申请公开的半导体器件的制作方法具有以下有益效果：

本申请中，半导体器件的制作方法包括：在衬底上形成竖直方向上堆叠的多个膜层对以形成堆叠结构，膜层对包括竖直方向顺序堆叠的第一材料层和第二材料层，第一材料层为隔离材料层，第二材料层为牺牲材料层或导电材料层，在堆叠结构远离衬底一侧形成图案化的第一硬掩模，第一硬掩模的材料包括氧化铝或氮化钛，以图案化的第一硬掩模为掩膜刻蚀堆叠结构，形成贯穿堆叠结构的开口。与碳基硬掩模相比，氧化铝或氮化钛制作的第一硬掩模相对于堆叠结构有更高刻蚀选择比，可避免堆叠结构顶部第一材料层或第二材料层损伤，导致堆叠结构中材料层堆叠层数受限，降低了三维半导体器件的部件密度提升难度。

本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例中半导体器件的制作方法的流程图。

图2是本申请实施例中形成堆叠结构示意图。

图3是本申请实施例中形成第一硬掩模示意图。

图4是本申请实施例中形成堆叠结构的开口示意图。

图5是本申请实施例中形成开口延伸至贯穿刻蚀停止层示意图。

图6是本申请实施例中图案化第二硬掩模上的第一硬掩模示意图。

图7是本申请实施例中形成贯穿第二硬掩模和堆叠结构的开口示意图。

图8是本申请实施例中形成去除第一硬掩模剩下第二硬掩模示意图。

图9是本申请实施例中形成光刻胶层和抗反射涂层示意图。

图10是本申请实施例中第二硬掩模改善开口形貌示意图。

附图标记说明：

100、衬底；

200、堆叠结构；201、开口；210、第一材料层；220、第二材料层；

310、第一硬掩模；320、第二硬掩模；

400、刻蚀停止层；500、电路结构层；600、光刻胶层；710、底部抗反射涂层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。

下面结合附图和具体实施例对本申请作进一步详述。在此需要说明的是，下面所描述的本申请各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

参见图1至图4所示，本实施例中，半导体器件的制作方法包括：

S100：在衬底100上形成竖直方向上堆叠的多个膜层对以形成堆叠结构200，膜层对包括竖直方向顺序堆叠的第一材料层210和第二材料层220，第一材料层210为隔离材料层，第二材料层220为牺牲材料层或导电材料层。

第一材料层210和第二材料层220在竖直方向堆叠，每个膜层对中，可先形成第一材料层210再形成第二材料层220，也可先形成第二材料层220再形成第一材料层210，具体可视情况而定。第一材料层210的材料和第二材料层220的材料不同。第一材料层210的材料包括氧化硅、氮化硅或氮氧化硅，第二材料层220为牺牲材料层或导电材料层，牺牲材料层的材料例如包括多晶硅或氮化硅，导电材料层的材料例如包括金属钨（W）或者掺杂多晶硅。

S200：在堆叠结构200远离衬底100一侧形成图案化的硬掩模结构，形成硬掩模结构包括形成图案化的第一硬掩模310，第一硬掩模310的材料包括氧化铝（Al2O3）或氮化钛（TiN）。

示例的，第一硬掩模310的材料为氧化铝，可先在堆叠结构200远离衬底100一侧形成第一硬掩模310，第一硬掩模310可采用原子层沉积（Atomic Layer Deposition，ALD）形成，再刻蚀第一硬掩模310形成图案化的第一硬掩模310。第一硬掩模310也可采用其他本领域所熟知的工艺制备，刻蚀第一硬掩模310可采用干法刻蚀或湿法刻蚀，干法刻蚀所使用的刻蚀气体例如包括三氯化硼（BCl3）和氯气（Cl2），视具体情况而定。

应当理解的是，第一硬掩模310的材料包括氧化铝或氮化钛，但不限于此，第一硬掩模310也可采用对堆叠结构200有更高刻蚀选择比的材料，具体可视情况而定。

S300：以图案化的第一硬掩模310为掩膜刻蚀堆叠结构200，形成贯穿堆叠结构200的开口201。

刻蚀堆叠结构200可采用干法刻蚀。举例而言，在第一材料层210的材料为包括氧化硅，第二材料层220的材料为金属钨时，蚀刻方法可为氟基等离子体蚀刻。

在一些技术方案中，第一硬掩模310采用碳基硬掩模，碳基硬掩膜对氟基等离子体蚀刻的选择比较低，也即在刻蚀堆叠结构200时碳基硬掩模会因刻蚀产生损失，尤其是碳基硬掩模在图案化开口处、也即边缘处的顶部受刻蚀损失相对于其他部位更大，随着刻蚀的进行、刻蚀深度的增加，碳基硬掩模的图案化开口处形貌发生较大改变甚至图案变形，进而容易造成堆叠结构200顶部第一材料层210或第二材料层220损伤，限制了堆叠结构200中材料层堆叠层数，导致三维半导体器件的部件密度难以进一步提高。

本实施例中，半导体器件的制作方法包括：在衬底100上形成竖直方向上堆叠的多个膜层对以形成堆叠结构200，膜层对包括竖直方向顺序堆叠的第一材料层210和第二材料层220，第一材料层210为隔离材料层，第二材料层220为牺牲材料层或导电材料层，在堆叠结构200远离衬底100一侧形成图案化的第一硬掩模310，第一硬掩模310的材料包括氧化铝或氮化钛，以图案化的第一硬掩模310为掩膜刻蚀堆叠结构200，形成贯穿堆叠结构200的开口201。与碳基硬掩模相比，氧化铝或氮化钛制作的第一硬掩模310相对于堆叠结构200有更高刻蚀选择比，可避免堆叠结构200顶部第一材料层210或第二材料层220损伤，导致堆叠结构200中材料层堆叠层数受限，降低了三维半导体器件的部件密度提升难度。

即使第一硬掩模310相对于堆叠结构200具有很高的刻蚀选择性，但干法刻蚀过程中，第一硬掩模310仍然会部分损失，即，刻蚀结束后，步骤S200中的第一硬掩模310形成为剩余的第一硬掩模310。可以理解，第一硬掩模310的损失将远小于通过使用碳基硬掩模刻蚀堆叠结构200形成贯穿堆叠结构200的开口201时碳基硬掩模的损失，即，使用第一硬掩模310相对于使用碳基硬掩模，提高了硬掩模对刻蚀的耐受性、降低了硬掩模厚度及图案在刻蚀前后发生的变化程度，故而适用于更高深宽比图案的刻蚀，避免堆叠结构200中材料层堆叠层数受限，降低了三维半导体器件的部件密度提升难度。

此外，第一硬掩模310采用碳基硬掩模，在刻蚀过程中会产生大量的刻蚀副产物，造成严重的倾斜轮廓，倾斜轮廓将进一步导致图案化开口的顶部侧壁弯曲。本实施例中第一硬掩模310的材料包括氧化铝或氮化钛，减少了刻蚀过程中的副产物，可形成更准直的堆叠结构200的开口201，同时可减少污染物的来源，提高半导体器件的良率。

参见图1至图5所示，半导体器件的制作方法还包括：

S400：去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310。

在形成贯穿堆叠结构200的开口201后，去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310，避免剩余的第一硬掩模310影响堆叠结构200远离衬底100一侧的其它结构设置。

参见图5所示，半导体器件的制作方法还包括：

在形成堆叠结构200之前，在衬底100上形成刻蚀停止层400，堆叠结构200形成在刻蚀停止层400远离衬底100一侧；

形成贯穿堆叠结构200的开口201时，开口201停止于刻蚀停止层400上表面，或部分延伸至刻蚀停止层400的一定深度内，但未贯穿刻蚀停止层400。

在形成贯穿堆叠结构200的开口201后，刻蚀刻蚀停止层400使开口201延展至贯穿刻蚀停止层400。

在衬底100和堆叠结构200之间设置刻蚀停止层400，刻蚀堆叠结构200时，开口201贯穿堆叠结构200可停止在刻蚀停止层400，避免产生过刻蚀而损伤刻蚀停止层400下方的膜层。刻蚀停止层400以下的衬底100中还可设置电路结构层500，刻蚀开口201底部的刻蚀停止层400使开口201延展至贯穿刻蚀停止层400，可使开口201与电路结构层500连通。电路结构层500可以包括驱动电路或布线等。

在一些实施例中，刻蚀停止层400的材料包括氧化铝或氮化钛。需要说明的是，第一硬掩模310的材料和刻蚀停止层400的材料均包括氧化铝或氮化钛。第一硬掩模310的材料和刻蚀停止层400的材料可相同或不同。

刻蚀停止层400的材料和第一硬掩模310的材料相同，可减少制造半导体器件的工艺步骤，降低半导体器件的制作成本。

在刻蚀停止层400的材料和第一硬掩模310的材料相同时，去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310的方法包括：

刻蚀堆叠结构200的开口201的底部的刻蚀停止层400，将堆叠结构200的开口201延伸至贯穿刻蚀停止层400，在刻蚀刻蚀停止层400的过程中去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310。

本实施例中，第一硬掩模310的材料包括氧化铝或氮化钛，图案化第一硬掩模310时，根据第一硬掩模310的材料选取相应的刻蚀剂。例如，第一硬掩模310的材料为氧化铝，图案化的第一硬掩模310采用干法刻蚀，干法刻蚀的刻蚀剂包括三氯化硼和氯气。在其他实施例中，第一硬掩模310的图案化工艺为湿法刻蚀。

同时，第一硬掩模310的材料和刻蚀停止层400的材料相同，堆叠结构200远离衬底100一侧剩余的第一硬掩模310，可在刻蚀刻蚀停止层400的过程中去除，既去除了剩余的第一硬掩模310，又没有额外增加工艺制程，降低了半导体器件的制作成本。刻蚀刻蚀停止层400的工艺优选刻蚀选择比高、低刻蚀损伤的刻蚀方法，例如湿法刻蚀，避免对堆叠结构200以及刻蚀停止层400下方膜层造成损伤或过刻蚀。

在一些实施例中，第一硬掩模310的厚度为刻蚀停止层400的厚度的40%~70%。

由于在刻蚀堆叠结构200形成开口201的过程中，第一硬掩模310也存在一定的消耗，从而形成为剩余的第一硬掩模310，设置第一硬掩模310的厚度为刻蚀停止层400的厚度的40%~70%，既可保证形成开口201后剩余的第一硬掩模310仍然有一定厚度、其厚度消耗不导致图形发生变化，又可在刻蚀刻蚀停止层400的过程中完全去除剩余的第一硬掩模310，避免为了完全去除剩余的第一硬掩模310，在使用各向同性刻蚀（例如湿法刻蚀）时对刻蚀停止层400造成过多的横向刻蚀。

需要说明的是，第一硬掩模310的材料包括氧化铝或氮化钛，但不限于此，第一硬掩模310也可采用其他对堆叠结构200有高刻蚀选择比的材料，只要第一硬掩模310与刻蚀停止层400的厚度比例能够满足在刻蚀刻蚀停止层400的过程中完全去除剩余的第一硬掩模310即可。

在一些实施例中，第一硬掩模310的材料和刻蚀停止层400的材料均为氧化铝，刻蚀刻蚀停止层400以及堆叠结构200远离衬底100一侧剩余的第一硬掩模310的方法为湿法刻蚀，刻蚀剂包括氢氧化铵的水溶液。氢氧化铵（NH4OH）和去离子水（H2O）的比例为1:50-1:200，刻蚀温度为30℃-80℃。示例的，氢氧化铵和去离子水的比例为1:50、1:100、1:150及1:200等，刻蚀温度为30℃、40℃、50℃、60℃、70℃及80℃等。利用适当比例和温度的氢氧化铵的水溶液，可刻蚀氧化铝刻蚀停止层400，将开口201延伸至贯穿刻蚀停止层400，同时完全去除剩余的第一硬掩模310。

在一些实施例中，第一硬掩模310的材料和刻蚀停止层400的材料均为氮化钛，刻蚀刻蚀停止层400以及堆叠结构200远离衬底100一侧剩余的第一硬掩模310的刻蚀剂包括氢氧化铵和过氧化氢的水溶液。氢氧化铵和过氧化氢的水溶液中：氢氧化铵（NH4OH）、过氧化氢（H2O2）和去离子水（H2O）的比例为1:（1-10）:（1-50）。例如，氢氧化铵、过氧化氢和去离子水的比例为1:1:1、1:1:5、1:1:50、1:10:1及1:10:50等。

利用氢氧化铵和过氧化氢的水溶液，可刻蚀氮化钛刻蚀停止层400，将开口201延伸至贯穿刻蚀停止层400，同时完全去除剩余的第一硬掩模310。

在另一实施例中，参见图6至图8所示，半导体器件的制作方法的步骤S200中，形成图案化的硬掩模结构还包括：

在形成第一硬掩模310之前，在堆叠结构200远离衬底100一侧形成第二硬掩模320，第一硬掩模310形成在第二硬掩模320远离衬底100一侧，第二硬掩模320的材料和第一硬掩模310的材料不同。

在第一硬掩模310下方形成第二硬掩模320，由于第一硬掩模310的材料和第二硬掩模320的材料不同，因此第一硬掩模310相对于第二硬掩模320具有刻蚀选择性。由此，以图案化的第一硬掩模310为掩膜图案化第二硬掩模320时，第一硬掩模310可有效地的控制下方第二硬掩模320的垂直轮廓；以图案化的硬掩模结构为掩膜图案化堆叠结构200时，第一硬掩模310可有效地的控制下方第二硬掩模320不被针对堆叠结构200的刻蚀腐蚀而导致图案变形，防止第二硬掩模320被刻蚀腐蚀而产生过多刻蚀副产物、影响刻蚀轮廓，从而形成更准直的堆叠结构200的开口201。

参见图10所示，当第一硬掩模310下方设置第二硬掩模320时，可以进一步改善堆叠结构200中顶层膜层的刻蚀轮廓。当第一硬掩模310受刻蚀导致顶部边角损失、形貌变化时，会造成刻蚀粒子不期望的反射，从而引起第一硬掩模310开口下方的刻蚀轮廓发生弯曲，当存在第二硬掩模320时，由于第二硬掩模320具有一定厚度，因此不期望的反射的刻蚀粒子将作用于第二硬掩模320，而非堆叠结构200，因此使得堆叠结构200顶部膜层中减少刻蚀形貌缺陷；且由于第二硬掩模320相对于堆叠结构具有一定的刻蚀选择性，因此第二硬掩模320受到的刻蚀损伤程度较轻，形变较小，整个硬掩模结构的开口处可以保持较稳定且准直的形貌，因而进一步地提高了在堆叠结构中形成的刻蚀轮廓的准直度。

可以理解，第二硬掩模320具有一定厚度。示例性地，第二硬掩模320的厚度为50nm-1000nm。第二硬掩模320的厚度优选大于不期望的反射的刻蚀粒子产生侧壁刻蚀的作用范围，厚度范围根据实际刻蚀工艺而变化，即在第一硬掩模310的材料及其厚度和堆叠结构200的材料及其厚度变化时，第二硬掩模320的材料及厚度相应地进行调整。本实施例中，限制第二硬掩模320的厚度大于50nm，可保证第二硬掩模320能够有效保护堆叠结构200，减少或消除堆叠结构200顶部膜层的形貌缺陷；限制第二硬掩模320的厚度小于1000nm，避免第二硬掩模320厚度过大，一方面可避免深宽比增加导致的刻蚀难度增加，另一方面可减少制作第二硬掩模320的材料消耗。

在一些实施例中，第二硬掩模320包括硅氧化物层、硅氮化物层、多晶硅、类金刚石涂层、高级图案化膜、旋涂硬掩模（Spin on Hardmask，SOH）或旋涂有机碳（Spin onCarbon，SOC），堆叠结构200的材料和第二硬掩模320的材料不同，即第一材料层210的材料与第二硬掩模320的材料不同，第二材料层220的材料与第二硬掩模320的材料也不同。

参见图6至图8所示，半导体器件的制作方法还包括：

在去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310之后，去除第二硬掩模320。去除第二硬掩模320可以采用湿法刻蚀或干法刻蚀，优选刻蚀选择比高的干法刻蚀。

由此，可以避免移除第二硬掩模320的时候对堆叠结构200产生不期望的损伤。优选的，第二硬掩模320包括类金刚石涂层、高级图案化膜、旋涂硬掩模或旋涂有机碳等易于移除的材料。采用干法刻蚀去除第二硬掩模320的刻蚀气体包括O2和SO2组合物、O2和COS组合物、O2和CO2组合物或CO和CO2组合物等。

在形成贯穿堆叠结构200的开口201后，去除堆叠结构200远离衬底100一侧剩余的第一硬掩模310和第二硬掩模320，避免第一硬掩模310和第二硬掩模320影响堆叠结构200远离衬底100一侧其它结构设置。

参见图6和图9所示，图案化第一硬掩模310的方法包括：

在第一硬掩模310远离衬底100一侧形成光刻胶层600，曝光及显影光刻胶层600，形成图案化光刻胶层600并以图案化光刻胶层600为掩膜刻蚀第一硬掩模310形成图案化的第一硬掩模310。

半导体器件的制作方法还包括：

在形成光刻胶层600之前，在第一硬掩模310远离衬底100一侧形成底部抗反射涂层710，光刻胶层600形成在底部抗反射涂层710远离衬底100一侧。

在形成光刻胶层600之前，在第一硬掩模310远离衬底100一侧形成底部抗反射涂层710，底部抗反射涂层710可吸收或干涉反射光，从而减少反射光对曝光的影响，使曝光及显影光刻胶层600形成的图案更清晰。

需要说明的是，在形成光刻胶层600之前，可在第一硬掩模310远离衬底100一侧形成底部抗反射涂层710，但不限于此，也可在形成光刻胶层600之后，在光刻胶层600远离衬底100一侧形成顶部抗反射涂层以提高曝光时的光入射率，具体可视情况而定。

术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“装配”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本申请的权利要求和说明书所做的变化或修饰，皆应属于本申请专利涵盖的范围之内。

Claims (5)

1.一种半导体器件的制作方法，其特征在于，包括：

在衬底上形成刻蚀停止层；

在所述衬底上形成竖直方向上堆叠的膜层对以形成堆叠结构，所述堆叠结构形成在所述刻蚀停止层远离所述衬底一侧，所述膜层对包括竖直方向顺序堆叠的第一材料层和第二材料层，所述第一材料层为隔离材料层，所述第二材料层为牺牲材料层或导电材料层；

在所述堆叠结构远离所述衬底一侧形成图案化的第一硬掩模，所述第一硬掩模的厚度为所述刻蚀停止层的厚度的40%~70%，所述第一硬掩模的材料包括氧化铝或氮化钛，所述刻蚀停止层的材料和所述第一硬掩模的材料相同；

以所述图案化的第一硬掩模为掩模刻蚀所述堆叠结构，形成贯穿所述堆叠结构的开口；

刻蚀所述刻蚀停止层使所述开口延展至贯穿所述刻蚀停止层，在所述刻蚀所述刻蚀停止层的过程中去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模；

其中，在形成所述第一硬掩模之前，在所述堆叠结构远离所述衬底一侧形成第二硬掩模，所述第一硬掩模形成在所述第二硬掩模远离所述衬底一侧，所述第二硬掩模的厚度为50nm-1000nm，所述第二硬掩模的材料和所述第一硬掩模的材料不同，所述第二硬掩模包括硅氧化物层、硅氮化物层或类金刚石涂层，所述第一材料层的材料和所述第二材料层的材料均与所述第二硬掩模的材料不同。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一硬掩模的材料和所述刻蚀停止层的材料均为氧化铝，刻蚀所述刻蚀停止层以及所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模的刻蚀剂包括氢氧化铵的水溶液。

3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一硬掩模的材料和所述刻蚀停止层的材料均为氮化钛，刻蚀所述刻蚀停止层以及所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模的刻蚀剂包括氢氧化铵和过氧化氢的水溶液。

4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件的制作方法还包括：

在去除所述堆叠结构远离所述衬底一侧剩余的所述第一硬掩模之后，采用干法刻蚀去除所述第二硬掩模。

5.根据权利要求1所述的半导体器件的制作方法，其特征在于，图案化所述第一硬掩模的方法包括：

在所述第一硬掩模远离所述衬底一侧形成光刻胶层，图案化所述光刻胶层并以图案化的所述光刻胶层为掩模刻蚀所述第一硬掩模形成所述图案化的第一硬掩模；

所述半导体器件的制作方法还包括：

在形成所述光刻胶层之前，在所述第一硬掩模远离所述衬底一侧形成底部抗反射涂层，所述光刻胶层形成在所述底部抗反射涂层远离所述衬底一侧；或

在形成所述光刻胶层之后，在所述光刻胶层远离所述衬底一侧形成顶部抗反射涂层。