[go: up one dir, main page]

TWI878854B - 用於心軸之精確調整之金屬硬遮罩 - Google Patents

用於心軸之精確調整之金屬硬遮罩 Download PDF

Info

Publication number
TWI878854B
TWI878854B TW112115249A TW112115249A TWI878854B TW I878854 B TWI878854 B TW I878854B TW 112115249 A TW112115249 A TW 112115249A TW 112115249 A TW112115249 A TW 112115249A TW I878854 B TWI878854 B TW I878854B
Authority
TW
Taiwan
Prior art keywords
mandrel
material layer
metal hard
layer
lateral width
Prior art date
Application number
TW112115249A
Other languages
English (en)
Other versions
TW202405892A (zh
Inventor
喬 李
揚 米格諾特
克里斯托弗 J 佩妮
本山幸一
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW202405892A publication Critical patent/TW202405892A/zh
Application granted granted Critical
Publication of TWI878854B publication Critical patent/TWI878854B/zh

Links

Classifications

    • H10P76/4085
    • H10P50/695
    • H10P50/696
    • H10P50/71
    • H10P50/73
    • H10P76/2043
    • H10P76/4083
    • H10P76/4088
    • H10W20/069
    • H10W20/0693
    • H10W20/089
    • H10P76/405

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種形成供用於一間距加倍製程中之一心軸的方法,其中在一心軸材料層與一軟遮罩之間插入一金屬硬遮罩。該插入該金屬硬遮罩允許更容易地將圖案轉印至該心軸材料層中且避免了在多重圖案化步驟期間遇到的許多問題。該插入該金屬硬遮罩會形成一正方形心軸,該正方形心軸由於抗蝕刻之耐久性及濕剝離該金屬硬遮罩之能力而具有一平坦的頂部。可在圖案轉印至底層心軸材料層中之前調整該金屬硬遮罩,以提供比不執行此調整之圖案更小或更大的一硬遮罩圖案。該方法亦可用以保護選擇性至關重要的下游非心軸製程。

Description

用於心軸之精確調整之金屬硬遮罩
本申請案係關於半導體技術,且更特定言之,係關於一種形成供用於半導體結構形成之心軸之方法。
隨著可用於半導體裝置之佔據面積的持續縮減及收縮,工程師面臨著如何滿足對不斷增加之裝置密度的市場需求的挑戰。用於亞80nm間距圖案化之一種技術為經由稱為側壁影像轉印(SIT)(亦被稱為側壁間隔件影像轉印)之技術來達成兩倍的圖案密度。在習知SIT製程中,心軸首先形成於需要圖案化之至少一個材料層上,接著是SIT間隔件形成,且接著進行心軸移除。SIT間隔件用以圖案化處於SIT間隔件下方之至少一個材料層。在圖案化至少一個材料層之後,移除SIT間隔件以顯露由該至少一個材料層製成的經圖案化結構。在SIT及其他間距加倍圖案化製程中,在心軸之形成中使用軟遮罩。僅使用軟遮罩作為圖案遮罩形成的心軸係不可靠的且難以形成緊密間距之心軸。
提供一種形成供用於諸如(例如)自對準微影-蝕刻-微影-蝕刻(SALELE)之一間距加倍製程中的一心軸的方法,其中一金屬硬遮罩插入於一心軸材料層與一軟遮罩之間。該插入該金屬硬遮罩允許更容易地將 圖案轉印至該心軸材料層中且避免了在多重圖案化步驟期間遇到的許多問題。該插入該金屬硬遮罩會形成一正方形心軸,該正方形心軸由於抗蝕刻之耐久性及濕剝離該金屬硬遮罩之能力而具有一平坦的頂部。可在圖案轉印至底層心軸材料層中之前調整該金屬硬遮罩,以提供比不執行此調整之圖案更小或更大的一硬遮罩圖案。該方法亦可用以保護選擇性至關重要的下游非心軸製程。
在本申請案之一個態樣中,提供形成心軸之方法。在一個實施例中,該方法包括:在定位於至少一個材料層上方之一心軸材料層之頂部上形成複數個金屬硬遮罩;及利用該複數個金屬硬遮罩作為蝕刻遮罩圖案化該心軸材料層以便提供複數個心軸,其中該等心軸具有小於36nm之一間距。
在一些實施例中,該至少一個材料層存在於一半導體結構之一後段製程(BEOL)區域中。由此,本申請案之該方法可用於圖案化BEOL結構,諸如(例如)導電結構(線或通孔)及/或介電材料結構。
在一些實施例中,至少一個材料層(BEOL區域內或BEOL區域外部)係一介電材料、一導電材料或其任何組合。
在一些實施例中,該等心軸之該間距為26nm至35nm使得形成緊密隔開之心軸。
在一些實施例中,該等金屬硬遮罩中之每一者具有一第一側向寬度,且該方法進一步包括將該第一側向寬度調整至不同於該第一側向寬度之一第二側向寬度。在一個實例中,該第一側向寬度大於該第二側向寬度,且該調整包括利用一蝕刻製程來縮減該第一側向寬度,該蝕刻製程移除該等金屬硬遮罩中之每一者之一部分。在另一實例中,該第一側向 寬度小於該第二側向寬度,且該調整包括沿著該等金屬硬遮罩中之每一者之側壁形成一金屬間隔件。
在一些實施例中,一或多個心軸底層遮蔽層形成於該心軸材料層與該至少一個材料層之間。該一或多個心軸遮蔽層用以圖案化該至少一個材料層且提供用於該等心軸材料層之一光滑著陸表面。
在一些實施例中,該形成該複數個金屬硬遮罩包括:在該心軸材料層上形成一心軸圖案化材料堆疊,其中該心軸圖案化材料堆疊包括一金屬硬遮罩層及一軟遮罩材料層;在該心軸圖案化材料堆疊之頂部上形成一經圖案化光阻,該經圖案化光阻具有一心軸圖案;及藉由蝕刻將該心軸圖案轉印至該心軸圖案化材料堆疊之該軟遮罩材料層及該金屬硬遮罩層中,以便分別提供複數個軟遮罩及該複數個金屬硬遮罩。在實施例中,每一軟遮罩在該心軸材料層之該圖案化之前被移除。
在一些實施例中,心軸圖案化材料堆疊進一步包括位於該金屬硬遮罩材料層與該軟遮罩材料層之間的一介電氧化物層,其中該介電氧化物層在該心軸圖案之該轉印期間經轉換成複數個介電氧化物遮罩。該介電氧化物層之存在可在微影重工期間提供改良之缺陷度。
在一些實施例中,該金屬硬遮罩層由氮化鈦構成,該介電氧化物層由二氧化矽構成,該軟遮罩材料層由一有機平坦化層材料構成,且該心軸材料層由氮化矽構成。
在實施例中,該方法進一步包括沿著該等心軸中之每一者及該等金屬硬遮罩中之每一者的側壁形成一心軸間距加倍間隔件。
在另一實施例中,該方法包括:在一心軸材料層之頂部上形成複數個金屬硬遮罩,該心軸材料層定位於存在於一半導體結構之一後 段製程(BEOL)區域中之至少一個材料層上方,其中該一個材料層為一介電材料、一導電材料或其任何組合;及利用該等金屬硬遮罩作為蝕刻遮罩圖案化該心軸材料層,以便提供具有26nm至64nm之一間距的複數個心軸。
在又一實施例中,該方法包括:在定位於至少一個材料層上方之一心軸材料層之頂部上形成具有一第一側向寬度的複數個金屬硬遮罩;藉由蝕刻使該等金屬硬遮罩中之每一者之該第一側向寬度縮減至一第二側向寬度;及利用具有該第二側向寬度的該等金屬硬遮罩作為蝕刻遮罩來圖案化該心軸材料層,以便提供複數個心軸。
在又另一個實施例中,該方法包括:在定位於至少一個材料層上方之一心軸材料層之頂部上形成具有一第一側向寬度的複數個金屬硬遮罩;藉由沿著該等金屬硬遮罩中之每一者之一側壁形成一金屬間隔件而將該等金屬硬遮罩中之每一者之該第一側向寬度增大至一第二側向寬度;及利用具有該第二側向寬度的該等金屬硬遮罩作為蝕刻遮罩來圖案化該心軸材料層,以便提供複數個心軸。
10L:材料層
12L:第一心軸底層遮蔽層
14L:第二心軸底層遮蔽層
16:心軸
16L:心軸材料層
18:金屬硬遮罩
18L:金屬硬遮罩層
18P:大小減小之金屬硬遮罩
20:選用介電氧化物遮罩
20L:選用介電氧化物層
20P:大小減小之介電氧化物遮罩
22:軟遮罩
22L:軟遮罩材料層
24:經圖案化光阻
26:金屬間隔件
26L:含金屬材料層
30:心軸間距加倍間隔件
30L:心軸間距加倍間隔件材料層
32:介電材料層
34:經圖案化光阻
圖1A至圖1D為繪示可用於本申請案之一個實施例中之基本處理步驟的橫截面圖。
圖2A至圖2C為繪示可用於本申請案之另一實施例中之基本處理步驟的橫截面圖。
圖3A至圖3D為繪示可用於本申請案之又一實施例中之基本處理步驟的橫截面圖。
圖4A至圖4D為繪示可使用本申請案之方法獲得的一個優 點的橫截面圖。
現在將藉由參考伴隨本申請案之以下論述及圖式更詳細地描述本申請案。應注意,本申請案之圖式僅出於繪示性目的提供,且因而圖式並未按比例繪製。亦應注意,類似及對應元件係由類似元件符號指代。
在以下描述中,闡述眾多特定細節,諸如特定結構、組件、材料、尺寸、處理步驟及技術,以便提供對本申請案之各種實施例之理解。然而,一般熟習此項技術者應瞭解,可在無此等特定細節之情況下實踐本申請案之各種實施例。在其他情況下,尚未詳細地描述熟知結構或處理步驟以避免混淆本申請案。
應理解,當作為層、區域或基板之元件被稱作「在」另一元件「上」或「上方」時,其可直接在另一元件上方或亦可存在介入元件。與此對比,當一元件被稱作「直接地在」另一元件「上」或「直接地在」另一元件「上方」時,不存在介入元件。亦應理解,當一元件被稱作「在」另一元件「之下」或「下方」時,該元件可直接在另一元件之下或下方,或可存在介入元件。與此對比,當一元件被稱作「直接地在」另一元件「之下」或「直接地在」另一元件「下方」時,不存在介入元件。
在攻擊性間距下,用於多重圖案化心軸形成之傳統軟遮罩(亦即,有機平坦化層(OPL))經歷縱橫比誘發之翻轉,此可限制遮罩高度。另外,軟遮罩材料之蝕刻選擇性不足,藉此需要易於移除但更好地保持的替代遮蔽材料。更進一步,圖案轉印之緊密製程窗在較小間距下變得更具挑戰性,從而使得難以在此窗內獲得所要關鍵尺寸(CD)。用於在不 引入缺陷度的情況下調整CD之靈活性方法難以藉由標準乾式蝕刻達成。
本申請案藉由將金屬硬遮罩插入至間距加倍製程(諸如(例如)SALELE)中以用於形成在一些實施例中具有亞36nm間距之心軸來避免上述問題。插入金屬硬遮罩堆疊允許更容易地進行圖案轉印,且避免了在多重圖案化步驟期間遇到的許多問題。歸因於抵抗蝕刻的耐久性及剝離金屬硬遮罩的能力,可形成具有平坦最頂部表面的正方形心軸。此外,本申請案提供對藉由將金屬硬遮罩圖案調整為小於或大於原始金屬硬遮罩圖案而形成的心軸之精確大小控制,而不執行此類調整。本申請案之方法亦可用於保護選擇性至關重要之下游非心軸製程。現在將更詳細地描述本申請案之方法的此等以及其他態樣及優點。
首先參看圖1A至圖1D,繪示可用於本申請案之一個實施例中之基本處理步驟。值得注意地,圖1A至圖1D繪示根據本申請案之形成具有基底圖案之心軸之方法;術語「基底圖案」表示在不調整正使用之金屬硬遮罩之大小(亦即,側向寬度)的情況下形成的圖案。值得注意地且如圖1A中所展示,該方法藉由形成包括需要經圖案化之至少一個材料層10L的結構開始。該結構亦可包括一或多個選用心軸底層遮蔽層。在圖1A中,作為一個實例,展示第一心軸底層遮蔽層12L及第二心軸底層遮蔽層14L。該結構進一步包括心軸材料層16L,其存在於至少一個材料層10L上方;在圖1A中所展示的所繪示實施例中,選用心軸底層遮蔽層12L、14L位於該心軸材料層16L與至少一個材料層10L之間。該結構甚至進一步包括位於心軸材料層16L上之心軸圖案化材料堆疊。該心軸圖案化材料堆疊包括金屬硬遮罩層18L、選用介電氧化物層20L及軟遮罩材料層22L。該結構又甚至進一步包括位於心軸圖案化材料堆疊之頂部上的經圖案化光阻 24。
可用於本申請案中之至少一個材料層10L通常(但未必總是)存在於半導體結構之BEOL區域中。如熟習此項技術者已知,BEOL區域為其中形成佈線結構的半導體結構區域。此類佈線結構為存在於前段製程(FEOL)中之個別裝置提供互連。可用於本申請案中之至少一個材料層10L可由介電材料、導電材料或其包括多層堆疊之任何組合構成,該多層堆疊包括介電材料及導電材料。
可用作至少一個材料層10L之介電材料包括具有電絕緣屬性之任何材料,包括但不限於二氧化矽、氮化矽、未摻雜矽酸鹽玻璃(USG)、氟矽酸鹽玻璃(FSG)、硼磷矽酸鹽玻璃(BPSG)、旋塗式低k介電材料、化學氣相沈積(CVD)低k介電材料或其任何組合。如貫穿本申請案所使用之術語「低k」表示具有小於4.0之介電常數的介電材料。除非另有陳述,否則本文中所提及之所有介電常數皆在真空中予以量測。可使用之繪示性低k介電材料包括但不限於倍半矽氧烷、包括Si、C、O及H之原子的C摻雜氧化物(亦即,有機矽酸鹽)、熱固性聚伸芳基醚或其多層。在本申請案中使用術語「聚伸芳基」來表示芳基部分或藉由鍵、稠合環或諸如(例如)氧、硫、碸、亞碸、羰基及其類似物之惰性鍵聯基團鍵聯在一起的惰性取代之芳基部分。當介電材料用作至少一個材料層10L時,該介電材料可利用包括例如化學氣相沈積(CVD)、電漿增強式化學氣相沈積(PECVD)、蒸發或旋塗式塗覆法之沈積製程而形成。
可用作至少一個材料層10L之導電材料包括導電金屬、導電金屬合金或其包括多層堆疊之任何組合。可用以提供至少一個材料層10L之導電金屬之實例包括但不限於銅(Cu)、鋁(Al)、鎢(W)、釕(Ru)、 鈷(Co)或銥(Ir)。可用以提供至少一個材料層10L之導電金屬合金之實例包括但不限於Cu-Al合金、Co-Ru合金或W-Co合金。當將導電材料用作至少一個材料層10L時,該導電材料可利用諸如(例如)CVD、PECVD、物理氣相沈積(PVD)、濺鍍、化學溶液沈積或電鍍之沈積製程來形成。在一個實例中,至少一個材料層10L包括形成於介電材料中之一者(例如,二氧化矽)上之Ru層,如上文所提及。
至少一個材料層10L可取決於用以提供至少一個材料層10L之材料及用以形成至少一個材料層之方法而具有各種厚度。在一個實例中,且當至少一個材料層10L由Ru層構成時,該至少一個材料層10L可具有10nm至100nm之厚度。
可用於本申請案中的一或多個心軸底層遮蔽層(亦即,位於心軸材料層16L下方之遮蔽層)可包含但不限於介電硬遮罩材料、金屬硬遮罩材料及/或著陸材料層。介電硬遮罩材料之繪示性實例包括但不限於氮化矽或氮氧化矽。金屬硬遮罩材料之繪示性實例包括但不限於TiN、TiOx、Ru或W。著陸材料層之繪示性實例包括但不限於非晶矽(a-Si)、氧化矽、TiN、氮化物或導電金屬。在一個實例中,採用第一心軸底層遮蔽層12L及第二心軸底層遮蔽層14L。在此實施例中,第一心軸底層遮蔽層12L由在組成上不同於第二心軸底層遮蔽層14L之材料構成。在一個實例中,第一心軸底層遮蔽層12L由TiN構成,且第二心軸底層遮蔽層14L由a-Si構成。心軸底層遮蔽層之此組合尤其適合用於圖案化由如上文所提及之導電金屬或導電金屬合金構成的至少一個材料層10A,以提供為正方形且具有平坦最頂部表面之經圖案化導電結構(例如含Ru結構)。
一或多個心軸底層遮蔽層可利用包括但不限於CVD、 PECVD、PVD、旋塗式塗覆法、蒸發、濺鍍、化學溶液沈積、電鍍或原子層沈積(ALD)之沈積製程來形成。一或多個心軸底層遮蔽層可取決於用以提供一或多個心軸底層遮蔽層之材料及用以形成一或多個心軸底層遮蔽層之方法而具有各種厚度。在一個實例中,一或多個心軸底層遮蔽層可具有5nm至40nm之厚度。在一個特定實例中,當第一心軸底層遮蔽層12L由TiN構成且第二心軸底層遮蔽層14L由a-Si構成時,第一心軸底層遮蔽層12L可具有5nm至20nm之厚度,而第二心軸底層遮蔽層14L可具有5nm至20nm之厚度。
心軸材料層16L為犧牲材料,其通常由諸如(例如)氮化矽或氧化矽之介電材料構成。其他類型之犧牲材料,諸如(例如)a-Si、a-C或有機層,可用作心軸材料層16L。心軸材料層16L可利用包括但不限於CVD、PECVD、PVD或ALD之沈積製程而形成。心軸材料層16L可具有20nm至80nm,且更通常40nm至60nm之厚度;但涵蓋其他厚度且該等其他厚度可用作心軸材料層16L之厚度。
心軸圖案化材料堆疊之金屬硬遮罩層18L包括金屬硬遮罩材料,包括但不限於TiN、TiOx、Ru或W。在一個實例中,TiN用作金屬硬遮罩材料18L且用以圖案化由氮化矽構成之心軸材料層16L。金屬硬遮罩層18L通常與心軸材料層16L形成直接界面。金屬硬遮罩層18L可利用包括但不限於CVD、PECVD、PVD、ALD、濺鍍或電鍍之沈積製程而形成。金屬硬遮罩層18L可具有10nm至25nm之厚度;但涵蓋其他厚度且該等其他厚度可用作金屬硬遮罩層18L之厚度。
在一些實施例中,心軸圖案化材料堆疊進一步包括介電氧化物層20L。在其他實施例中,省略介電氧化物層20L。介電氧化物層20L 通常用於在重工期間保護金屬硬遮罩層18L。在實施例中,介電氧化物層20L與金屬硬遮罩層18L形成界面。介電氧化物層20L通常由二氧化矽構成,但諸如(例如)氮化物、SiOCN或SiCN之其他介電氧化物材料可用作提供介電氧化物層20L之材料。介電氧化物層20L可利用包括但不限於CVD、PECVD、ALD或PVD之沈積製程而形成。介電氧化物層20L可具有10nm至25nm之厚度;但涵蓋其他厚度且該等其他厚度可用作介電氧化物層20L之厚度。
心軸圖案化材料堆疊之軟遮罩材料層22L由有機材料形成,諸如(例如)有機平坦化層(OPL)材料。在實施例中,軟遮罩材料層22L與介電氧化物層20L形成界面或在省略介電氧化物層20L的情況下與金屬硬遮罩層18L形成界面。軟遮罩材料層22L可利用包括但不限於CVD、PECVD、ALD、旋塗式塗覆法或蒸發之沈積製程而形成。軟遮罩材料層22L可具有40nm至60nm之厚度;但涵蓋其他厚度且該等其他厚度可用作軟遮罩材料層22L之厚度。
位於心軸圖案化材料堆疊之頂部上的經圖案化光阻24由任何光阻材料構成,包括例如負型光阻材料、正型光阻材料或包括負型與正型光阻材料之組合的混合光阻材料。經圖案化光阻24可藉由微影形成。微影包括:將至少光阻材料沈積於軟遮罩材料層22L之頂部上;將經沈積光阻材料曝露至輻照圖案(在本申請案中,輻照圖案形成心軸圖案);及使經曝露之經沈積光阻材料顯影。在實施例中,諸如(例如)底部抗反射塗層(BARC)之一或多個光微影遮蔽層可形成於軟遮罩材料層22L與經沈積之光阻材料之間。為了清楚起見,本申請案之圖式中不展示一或多個光微影遮蔽層。
現在參看圖1B,繪示在將由圖案化光阻34提供之圖案(亦即,心軸圖案)轉印至心軸圖案化材料堆疊中,亦即轉印至軟遮罩材料層22L、選用介電氧化物層20L及金屬硬遮罩材料層18L中之後的圖1A之結構,其用來提供複數個心軸遮罩,每一心軸遮罩由軟遮罩材料層22L之剩餘部分、選用介電氧化物層20L之剩餘部分及金屬硬遮罩層18L之剩餘部分構成。軟遮罩材料層22L之剩餘部分可在本文中被稱作軟遮罩22,選用介電氧化物層20L之剩餘部分可在本文中被稱作介電氧化物遮罩20且金屬硬遮罩材料層18之剩餘部分可在本文中被稱作金屬硬遮罩18。每一心軸遮罩具有一心軸圖案,且其一部分將隨後用以圖案化心軸材料層16L。每一心軸遮罩通常具有自側壁中之一者至對置側壁所量測的為6nm至16nm的側向寬度。
在每一心軸遮罩內,軟遮罩22、選用介電氧化物遮罩20及金屬硬遮罩18具有通常彼此豎直對準的側壁。每一心軸遮罩通常具有垂直於心軸材料層16L之水平最頂部表面而定向的側壁;然而,可能發生心軸遮罩之一些向內或向外漸狹。形成之心軸遮罩之數目可變化且不限於圖1B中所展示之例示性實施例,在該圖中,形成兩個間隔開之心軸遮罩。
圖1B中所展示之圖案轉印可利用一或多個蝕刻製程來執行。一或多個蝕刻製程在心軸材料層16L之最頂部表面上停止。一或多個蝕刻製程包括乾式蝕刻、濕式化學蝕刻或其組合。乾式蝕刻可包括但不限於反應性離子蝕刻(RIE)、離子束蝕刻(IBE)或電漿蝕刻。在一個實例中,用以提供圖1B中所展示之結構之一或多個蝕刻製程包括利用灰化步驟(N2/H2或O2)、氧化物蝕刻(CF4)及TiN蝕刻(Cl2)之RIE製程。
利用諸如(例如)抗蝕劑剝離製程之習知抗蝕劑移除製程而 自圖1B中所展示之結構移除經圖案化光阻24。經圖案化光阻24之移除可在圖案經轉印至軟遮罩材料層22L中之後的任何時間發生。
現在參看圖1C,繪示在自每一心軸遮罩移除軟遮罩22之後留下金屬硬遮罩18及(若存在)介電氧化物遮罩20的圖1B中所展示之結構。自每一心軸遮罩移除軟遮罩22可藉由灰化或在自心軸遮罩移除軟遮罩22方面具選擇性之任何其他技術來執行。執行此步驟以降低縱橫比且防止線自較不堅硬的層翻轉。在一些實施例中,可省略對軟遮罩22之移除,且圖1B中所展示之心軸遮罩可用以圖案化心軸材料層16L。
現在參看圖1D,繪示在將圖案(亦即,心軸圖案)轉印至心軸材料層16L中之後的圖1C中所展示之結構。將圖案轉印至心軸材料層16L中在至少一個材料層10L上方提供了複數個心軸16(作為一個實例,在圖1D中展示兩個心軸)。將圖案轉印至心軸材料層16L中包括一或多個蝕刻製程(如上文所定義之乾式蝕刻及/或化學蝕刻),該一或多個蝕刻製程在一或多個心軸底層遮蔽層(例如,圖1D中所展示之第二心軸底層遮蔽層14L)上停止,或在一或多個心軸底層遮蔽層不存在的情況下在至少一個材料層10L上停止。在將心軸材料層16L圖案化成心軸16之後或之前,可利用材料移除製程來移除介電氧化物遮罩20,該材料移除製程在移除提供介電氧化物遮罩20之介電氧化物方面具選擇性。
利用金屬硬遮罩18形成的心軸16為正方形,且在金屬硬遮罩18移除之後,具有平坦的最頂部表面。在本申請案中形成之心軸16具有實質上垂直於至少一個材料層10L之水平最頂部表面的側壁。術語「實質上垂直」在本文中用以表示心軸16之側壁相對於至少一個材料層10L之最頂部水平表面成90°±10%。在一些實施例中,心軸之間距為26nm至64 nm。在一些實施例中,心軸16之間距小於36nm,且更通常為26nm至35nm。間距係自心軸16中之一者的一個點至最近鄰心軸16上之相同點進行量測。在本申請案中且如圖1D中所展示,間距P可來自兩個側向鄰近心軸16之中間部分。
利用金屬硬遮罩18形成之心軸16並不經歷比率誘發之翻轉,此可限制遮罩高度。沒有觀測到金屬硬遮罩18之擺動或塌陷。另外,金屬硬遮罩18易於利用在移除提供金屬硬遮罩18之金屬方面具選擇性的材料移除製程來移除,且金屬硬遮罩18在心軸材料層16L之圖案化期間保持地較好。
在圖案化心軸材料層16L之後,接著執行習知間距加倍處理步驟,包括在心軸16中之每一者之側壁上形成心軸間距加倍間隔件(未圖示)、在心軸間距加倍間隔件形成之後移除心軸16及隨後利用心軸間距加倍間隔件作為蝕刻遮罩來圖案化底層至少一個材料層10L。在本申請案之實施例中,可在心軸間距加倍間隔件形成之前或之後利用在移除金屬硬遮罩材料方面具選擇性的材料移除製程來移除金屬硬遮罩18。在一些實施例中,金屬硬遮罩18之移除發生在心軸間距加倍間隔件形成之後,以便在下游間距加倍處理期間增加保護。
現在參看圖2A至圖2C,其繪示可用於本申請案之另一實施例中之基本處理步驟。在圖2A至圖2C中所繪示之此實施例中,可調整金屬硬遮罩18之大小(亦即,側向寬度)以提供與圖1A至圖1D中所展示之金屬硬遮罩相比大小較小的金屬硬遮罩。大小較小的金屬硬遮罩又提供大小(亦即,側向寬度)較小之心軸16。圖2A至圖2C包括與圖1A至圖1D中所展示類似及對應的元件,彼等類似及對應元件係使用類似元件符號來指 代。
首先參看圖2A,繪示一結構,該結構包括至少一個材料層10L、包括第一心軸底層遮蔽層12L及第二心軸底層遮蔽層14L之一或多個選用心軸底層遮蔽層、心軸材料層16L以及心軸遮罩,每一心軸遮罩包括金屬硬遮罩18及選用介電氧化物遮罩20。圖2A中所展示之結構與圖1C中所展示之結構相同,因此上文所提及且用於提供圖1C中所展示之結構的處理步驟可在此處使用以提供圖2A中所展示之結構。在本申請案之此點處,每一金屬硬遮罩18及每一選用介電氧化物遮罩20具有第一大小,亦即第一側向寬度。在一個實例中,每一金屬硬遮罩18及每一選用介電氧化物遮罩20之第一側向寬度為10nm至20nm。在一些情況下,此第一大小需要經調整至較小大小以便能夠圖案化大小較小之心軸16。
現在參看圖2B,繪示在縮減每一金屬硬遮罩18及每一選用介電氧化物遮罩20之大小(亦即,第一側向寬度)之後的圖2A之結構。在圖2B中,點線表示金屬硬遮罩18及選用介電氧化物遮罩20之第一大小,亦即第一側向寬度。在已執行此縮減製程之後保留的每一金屬硬遮罩18可被稱作大小減小之金屬硬遮罩18P,而在已執行此縮減製程之後保留的每一介電氧化物遮罩20可被稱作大小減小之介電氧化物遮罩20P。此縮減步驟可利用移除每一金屬硬遮罩18及(若存在)每一介電氧化物遮罩20的部分的濕式蝕刻製程來執行。在一個實例中,濕式蝕刻製程包括稀釋氫氟酸HF。在一個實施例中,稀釋HF包括約300:1的水與HF比率。濕式蝕刻製程自原始側壁側向向內移除每一金屬硬遮罩18及(若存在)每一介電氧化物遮罩20,以提供圖2B中所展示之大小減小之金屬硬遮罩18P及大小減小之介電氧化物遮罩20P。每一大小減小之金屬硬遮罩18P及每一大小減小之 介電氧化物遮罩20P具有小於上文所提及之第一側向寬度的第二側向寬度。
現在參看圖2C,繪示在轉印包括大小減小之金屬硬遮罩18P及大小減小之介電氧化物遮罩20P的心軸遮罩之圖案(亦即,大小減小的圖案化之心軸)之後的圖2B之結構,其用來提供心軸16。此圖案轉印步驟與上述圖1D中所展示之圖案轉印步驟相同。應注意,圖2C中所展示之結構為在每個大小減小之介電氧化物遮罩20P已被移除之後的結構。心軸16的大小(亦即側向寬度)與圖1D中所展示之心軸16的大小(亦即側向寬度)相比較小。此實施例之心軸16的間距係在上文針對本申請案之先前實施例所提及之範圍內。
在圖案化心軸材料層16L之後,接著執行習知間距加倍處理步驟,包括在心軸16中之每一者之側壁上形成心軸間距加倍間隔件(未圖示)、在心軸間距加倍間隔件形成之後移除心軸16及隨後利用心軸間距加倍間隔件作為蝕刻遮罩來圖案化底層至少一個材料層10L。在本申請案之實施例中,可在心軸間距加倍間隔件形成之前或之後利用在移除金屬硬遮罩材料方面具選擇性的材料移除製程來移除大小減小之金屬硬遮罩18P。在一些實施例中,減小之金屬硬遮罩18P之移除發生在心軸間距加倍間隔件形成之後,以便在下游間距加倍處理期間增加保護。
現在參看圖3A至圖3D,繪示可用於本申請案之又一實施例中之基本處理步驟。在圖3A至圖3D中所繪示之此實施例中,可調整每一金屬硬遮罩18之大小(亦即,側向寬度)以提供與圖1A至圖1D中所展示之金屬硬遮罩相比大小較大的金屬硬遮罩。大小較大之金屬硬遮罩又提供大小(亦即,第二側向寬度)較大之心軸16。圖3A至圖3D包括與圖1A至圖 1D中所展示類似及對應的元件,彼等類似及對應元件係使用類似元件符號來指代。在此實施例中,大小較大之金屬硬遮罩包括如圖3C中所展示的金屬硬遮罩18及金屬間隔件26之組合。
首先參看圖3A,繪示一結構,該結構包括至少一個材料層10L、包括第一心軸底層遮蔽層12L及第二心軸底層遮蔽層14L之一或多個選用心軸底層遮蔽層、心軸材料層16L以及心軸遮罩,每一心軸遮罩包括金屬硬遮罩18及選用介電氧化物遮罩20。圖3A中所展示之結構與圖1C中所展示之結構相同,因此上文所提及且用於提供圖1C中所展示之結構的處理步驟可在此處使用以提供圖3A中所展示之結構。在本申請案之此點處,每一金屬硬遮罩18及每一選用介電氧化物遮罩20具有第一大小,亦即第一側向寬度。在一個實例中,每一金屬硬遮罩18及每一選用介電氧化物遮罩20之第一側向寬度為10nm至20nm。在一些情況下,此第一大小需要經調整至較小大小以便能夠圖案化大小較大之心軸16。
現在參看圖3B,繪示在圖3A中所展示之結構上形成含金屬材料層26L之後的圖3A之結構。含金屬材料層26L由上文針對金屬硬遮罩層18L所提及之金屬中的一種構成。在一些實施例中,含金屬層26L由與提供金屬硬遮罩層18L之金屬在組成上相同的金屬構成。在其他實施例中,含金屬層26L由與提供金屬硬遮罩層18L之金屬相比在組成上不同的金屬構成。含金屬層26L可藉由包括但不限於CVD、PECVD、PVD或ALD之沈積製程而形成。在一些實施例中,含金屬層26L係保形層。「保形層」意謂材料層沿著水平表面之豎直厚度與沿著豎直表面之側向厚度實質上相同(亦即,在±5%內)。含金屬層26L可具有在1nm至20nm範圍內之厚度,但亦可採用更小及更大之厚度。如圖3B中所繪示,含金屬層26L 形成於每一選用介電氧化物遮罩20、每一金屬硬遮罩18及心軸材料層16L之實體曝露表面上。
現在參看圖3C,繪示在執行方向性蝕刻製程以自結構之所有水平表面移除含金屬層26L且沿著每一金屬硬遮罩18之側壁及(若存在)每一介電氧化物遮罩20之側壁留下含金屬層26L之一部分之後的圖3B之結構。含金屬層26L之剩餘部分可被稱作金屬間隔件26。金屬間隔件26用於增大每一金屬硬遮罩18之大小(亦即,側向寬度),使得相比於不包括金屬間隔件26的每一金屬硬遮罩18之第一側向寬度,組合之金屬間隔件26及金屬硬遮罩18的側向(亦即,第二)寬度增大。由金屬間隔件26與金屬硬遮罩18之組合提供的此增大之側向(亦即,第二)寬度用於增大將隨後轉印至心軸材料層16L中之心軸圖案的大小。在一個實施例中,方向性蝕刻包括選擇性地著陸於心軸材料層16L上之RIE。金屬間隔件26大體上成I形且具有與介電氧化物間隔件20之最頂部表面共面或在不存在介電氧化物遮罩20的情況下與金屬硬遮罩18之最頂部表面共面的最頂部表面。
現在參看圖3D,繪示在轉印每一金屬硬遮罩18/金屬間隔件26組合之圖案(亦即,大小增大的圖案化之心軸)之後的圖3C之結構,其用來提供心軸16。此圖案化轉印步驟與上述圖1D中所展示之圖案轉印步驟相同。應注意,圖3D中所展示之結構為在已移除介電氧化物遮罩20及金屬間隔件26之後的結構。心軸16的大小(亦即,側向寬度)與圖1D中所展示之心軸16之大小(亦即,側向寬度)相比增大。此實施例之心軸16的間距係在上文針對本申請案之先前實施例所提及之範圍內。
在圖案化心軸材料層16L之後,接著執行習知間距加倍處理步驟,包括在心軸16中之每一者之側壁上形成心軸間距加倍間隔件(未 圖示)、在心軸間距加倍間隔件形成之後移除心軸16及隨後利用心軸間距加倍間隔件作為蝕刻遮罩來圖案化底層至少一個材料層10L。在本申請案之實施例中,可在心軸間距加倍間隔件形成之前或之後利用在移除金屬硬遮罩材料方面具選擇性的材料移除製程來移除每一金屬硬遮罩18。在一些實施例中,每一金屬硬遮罩18之移除發生在心軸間距加倍間隔件形成之後,以便在下游間距加倍處理期間增加保護。
現在參看圖4A至圖4D,繪示可使用本申請案之方法獲得的一個優點。此等圖式中所繪示之此一個優點為下游間距加倍處理提供保護;此實例尤其適用於SALELE。在習知SALELE間距加倍處理中,可在沿著心軸16之側壁之心軸間距加倍間隔件形成之後執行非心軸蝕刻,以自結構移除隨後形成的存在於心軸16之間的介電材料。在習知SALELE間距加倍處理中,此非心軸蝕刻可藉由移除心軸及心軸間距加倍間隔件之一部分而損壞心軸及心軸間距加倍間隔件。此類損壞影響心軸之高度及轉印至需要圖案化之底層材料層中的圖案。心軸16之頂部上金屬硬遮罩18之存在減輕了此問題。圖4A至圖4D包括與圖1A至圖1D中所展示類似及對應的元件,彼等類似及對應元件係使用類似元件符號來指代。
首先參看圖4A,繪示一結構,該結構包括至少一個材料層10L、包括第一心軸底層遮蔽層12L及第二心軸底層遮蔽層14L之一或多個選用心軸底層遮蔽層、心軸材料層16L以及心軸遮罩,每一心軸遮罩包括金屬硬遮罩18及選用介電氧化物遮罩20。圖4A中所展示之結構與圖1C中所展示之結構相同,因此上文所提及且用於提供圖1C中所展示之結構的處理步驟可在此處使用以提供圖4A中所展示之結構。
現在參看圖4B,繪示在圖4A中所展示之結構上形成心軸 間距加倍間隔件材料層30L之後的結構。該心軸間距加倍間隔件材料層30L由間距加倍間隔件材料構成,諸如(例如)TiN、TiOx、氧化物或氮化物。在實施例中,心軸間距加倍間隔件材料層30L與至少心軸16在組成上不同。心軸間距加倍間隔件材料層30L可藉由包括但不限於CVD、PECVD、PVD或ALD之沈積製程而形成。在一些實施例中,心軸間距加倍間隔件材料層30L為保形層,如上文所定義。心軸間距加倍間隔件材料層30L可具有在1nm至20nm範圍內之厚度,但亦可採用更小及更大之厚度。如圖4B中所繪示,心軸間距加倍間隔件材料層30L形成於金屬硬遮罩18、心軸16及最頂部心軸底層遮蔽層或在不採用心軸底層遮蔽的情況下之至少一個材料層的實體曝露表面上。
現在參看圖4C,繪示在執行方向性蝕刻製程以自結構之所有水平表面移除心軸間距加倍間隔件材料層30L且沿著每一金屬硬遮罩18及每一心軸16的側壁留下心軸間距加倍間隔件材料層30L之一部分之後的圖4B之結構。心軸間距加倍間隔件材料層30L之剩餘部分可被稱作心軸間距加倍間隔件30。心軸間距加倍間隔件30將用以在心軸移除之後圖案化至少一個材料層10L。心軸間距加倍間隔件30大體上成I形且具有在不存在介電氧化物遮罩20的情況下與每一金屬硬遮罩18之最頂部表面共面的最頂部表面。
現在參看圖4D,繪示在形成介電材料層32及經圖案化光阻34且此後藉由蝕刻移除位於兩個鄰近心軸16之間的介電材料層32之後的結構。介電材料層32可包括上文針對至少一個材料層10L所提及之介電材料中之一種。可利用上文在形成由介電材料構成之至少一個材料層10L時所提及的沈積製程中之一者來形成介電材料層32。平坦化及/或回蝕製程 可在介電材料之沈積之後進行,以便提供具有與心軸間距加倍間隔件30及心軸16中之每一者之最頂部表面共面的最頂部表面的介電材料層32。
接著藉由如上文所提及之微影形成經圖案化光阻34。經圖案化光阻34具有開口,該開口實體地曝露位於鄰近心軸16之間的介電材料層32。接著利用諸如(例如)RIE之蝕刻移除位於鄰近心軸16之間的曝露之介電材料層32。介電材料層32之存在減輕了心軸16之任何損失,且在其中金屬用作心軸間距加倍間隔件30之一些實施例中,其亦減輕了心軸間距加倍間隔件30之任何損失的損失。
雖然本申請案已關於其較佳實施例而被特定地展示及描述,但熟習此項技術者應理解,可在不脫離本申請案之精神及範疇的情況下進行形式及細節上之前述及其他改變。因此,意欲本申請案不限於所描述及繪示之精確形式及細節,而是屬於隨附申請專利範圍之範疇內。
10L:材料層
12L:第一心軸底層遮蔽層
14L:第二心軸底層遮蔽層
16:心軸
18:金屬硬遮罩

Claims (23)

  1. 一種形成一結構之方法,該方法包含:在定位於至少一個材料層上方之一心軸材料層之頂部上形成複數個金屬硬遮罩;利用該複數個金屬硬遮罩作為蝕刻遮罩圖案化該心軸材料層以便提供複數個心軸,其中該複數個心軸具有小於36nm之一間距;沿著該複數個心軸中之每一者及該複數個金屬硬遮罩中之每一者的側壁形成一心軸間距加倍間隔件;在該至少一個材料層上方形成一介電材料層;在該複數個金屬硬遮罩、該心軸間距加倍間隔件及該介電材料層上方形成具有開口之一經圖案化光阻,該開口實體地曝露位於鄰近該複數個心軸之間之該介電材料層;及移除位於鄰近該複數個心軸之間之曝露之該介電材料層。
  2. 如請求項1之方法,其中該至少一個材料層存在於一半導體結構之一後段製程(BEOL)區域中。
  3. 如請求項1之方法,其中該至少一個材料層係一介電材料、一導電材料或其任何組合。
  4. 如請求項1之方法,其中該複數個心軸之該間距為26nm至35nm。
  5. 如請求項1之方法,其中該複數個金屬硬遮罩中之每一者具有一第一側向寬度,且該方法進一步包含將該第一側向寬度調整至不同於該第一側向寬度之一第二側向寬度。
  6. 如請求項5之方法,其中該第一側向寬度大於該第二側向寬度,且該調整包含利用一蝕刻製程來縮減該第一側向寬度,該蝕刻製程移除該複數個金屬硬遮罩中之每一者之一部分。
  7. 如請求項5之方法,其中該第一側向寬度小於該第二側向寬度,且該調整包含沿著該複數個金屬硬遮罩中之每一者之一側壁形成一金屬間隔件。
  8. 如請求項1之方法,其進一步包含在該心軸材料層與該至少一個材料層之間形成一或多個心軸底層遮蔽層。
  9. 如請求項1之方法,其中該形成該複數個金屬硬遮罩包含:在該心軸材料層上形成一心軸圖案化材料堆疊,其中該心軸圖案化材料堆疊包含一金屬硬遮罩層及一軟遮罩材料層;在該心軸圖案化材料堆疊之頂部上形成一經圖案化光阻,該經圖案化光阻具有一心軸圖案;及藉由蝕刻將該心軸圖案轉印至該心軸圖案化材料堆疊之該軟遮罩材料層及該金屬硬遮罩層中,以便分別提供複數個軟遮罩及該複數個金屬硬遮罩。
  10. 如請求項9之方法,其中在該心軸材料層之該圖案化之前移除該複數個軟遮罩。
  11. 如請求項9之方法,其中該心軸圖案化材料堆疊進一步包含位於該金屬硬遮罩層與該軟遮罩材料層之間的一介電氧化物層,其中該介電氧化物層在該心軸圖案之該轉印期間經轉換成複數個介電氧化物遮罩。
  12. 如請求項11之方法,其中該金屬硬遮罩層由氮化鈦構成,該介電氧化物層由二氧化矽構成,該軟遮罩材料層由一有機平坦化層材料構成,且該心軸材料層由氮化矽構成。
  13. 一種形成一結構之方法,該方法包含:在一心軸材料層之頂部上形成複數個金屬硬遮罩,該心軸材料層定位於存在於一半導體結構之一後段製程(BEOL)區域中之至少一個材料層上方,其中該一個材料層為一介電材料、一導電材料或其任何組合;利用該複數個金屬硬遮罩作為蝕刻遮罩圖案化該心軸材料層,以便提供具有26nm至64nm之一間距的複數個心軸;沿著該複數個心軸中之每一者及該複數個金屬硬遮罩中之每一者的側壁形成一心軸間距加倍間隔件;在該至少一個材料層上方形成一介電材料層;在該複數個金屬硬遮罩、該心軸間距加倍間隔件及該介電材料層上方形成具有開口之一經圖案化光阻,該開口實體地曝露位於鄰近該複數個 心軸之間之該介電材料層;及移除位於鄰近該複數個心軸之間之曝露之該介電材料層。
  14. 如請求項13之方法,其中該複數個金屬硬遮罩中之每一者具有一第一側向寬度,且該方法進一步包含將該第一側向寬度調整至不同於該第一側向寬度之一第二側向寬度。
  15. 如請求項14之方法,其中該第一側向寬度大於該第二側向寬度,且該調整包含利用一蝕刻製程來縮減該第一側向寬度,該蝕刻製程移除該複數個金屬硬遮罩中之每一者之一部分。
  16. 如請求項14之方法,其中該第一側向寬度小於該第二側向寬度,且該調整包含沿著該複數個金屬硬遮罩中之每一者之一側壁形成一金屬間隔件。
  17. 如請求項13之方法,其進一步包含在該心軸材料層與該至少一個材料層之間形成一或多個心軸底層遮蔽層。
  18. 如請求項13之方法,其中該形成該複數個金屬硬遮罩包含:在該心軸材料層上形成一心軸圖案化材料堆疊,其中該心軸圖案化材料堆疊包含一金屬硬遮罩層及一軟遮罩材料層;在該心軸圖案化材料堆疊之頂部上形成一經圖案化光阻,該經圖案化光阻具有一心軸圖案;及 藉由蝕刻將該心軸圖案轉印至該心軸圖案化材料堆疊之該軟遮罩材料層及該金屬硬遮罩層中,以便分別提供複數個軟遮罩及該複數個金屬硬遮罩。
  19. 如請求項18之方法,其中在該心軸材料層之該圖案化之前移除該複數個軟遮罩中之每一者。
  20. 如請求項18之方法,其中該心軸圖案化材料堆疊進一步包含位於該金屬硬遮罩層與該軟遮罩材料層之間的一介電氧化物層,其中該介電氧化物層在該心軸圖案之該轉印期間經轉換成複數個介電氧化物遮罩。
  21. 如請求項20之方法,其中該金屬硬遮罩層由氮化鈦構成,該介電氧化物層由二氧化矽構成,該軟遮罩材料層由一有機平坦化層材料構成,且該心軸材料層由氮化矽構成。
  22. 一種形成一半導體結構之方法,該方法包含在定位於至少一個材料層上方之一心軸材料層之頂部上形成具有一第一側向寬度的複數個金屬硬遮罩;藉由蝕刻使該複數個金屬硬遮罩(18)中之每一者之該第一側向寬度縮減至一第二側向寬度;利用具有該第二側向寬度的該金屬硬遮罩作為蝕刻遮罩來圖案化該心軸材料層,以便提供複數個心軸(16);及沿著該複數個心軸中之每一者及該複數個金屬硬遮罩中之每一者的 側壁形成一心軸間距加倍間隔件;在該至少一個材料層上方形成一介電材料層(32);在該複數個金屬硬遮罩、該心軸間距加倍間隔件及該介電材料層上方形成具有開口之一經圖案化光阻,該開口實體地曝露位於鄰近該複數個心軸之間之該介電材料層;及移除位於鄰近該複數個心軸之間之曝露之該介電材料層。
  23. 一種形成一半導體結構之方法,該方法包含在定位於至少一個材料層上方之一心軸材料層之頂部上形成具有一第一側向寬度的複數個金屬硬遮罩;藉由沿著該複數個金屬硬遮罩中之每一者之一側壁形成一金屬間隔件而將該複數個金屬硬遮罩中之每一者之該第一側向寬度增大至一第二側向寬度;利用具有該第二側向寬度的該金屬硬遮罩作為蝕刻遮罩來圖案化該心軸材料層,以便提供複數個心軸;及沿著該複數個心軸中之每一者及該複數個金屬硬遮罩中之每一者的側壁形成一心軸間距加倍間隔件;在該至少一個材料層上方形成一介電材料層;在該複數個金屬硬遮罩、該心軸間距加倍間隔件及該介電材料層上方形成具有開口之一經圖案化光阻,該開口實體地曝露位於鄰近該複數個心軸之間之該介電材料層;及移除位於鄰近該複數個心軸之間之曝露之該介電材料層。
TW112115249A 2022-07-28 2023-04-25 用於心軸之精確調整之金屬硬遮罩 TWI878854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/875,756 US12400859B2 (en) 2022-07-28 2022-07-28 Metal hard mask for precise tuning of mandrels
US17/875,756 2022-07-28

Publications (2)

Publication Number Publication Date
TW202405892A TW202405892A (zh) 2024-02-01
TWI878854B true TWI878854B (zh) 2025-04-01

Family

ID=87426822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112115249A TWI878854B (zh) 2022-07-28 2023-04-25 用於心軸之精確調整之金屬硬遮罩

Country Status (6)

Country Link
US (1) US12400859B2 (zh)
EP (1) EP4562674A1 (zh)
JP (1) JP2025525654A (zh)
CN (1) CN119585844A (zh)
TW (1) TWI878854B (zh)
WO (1) WO2024022857A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12400859B2 (en) 2022-07-28 2025-08-26 International Business Machines Corporation Metal hard mask for precise tuning of mandrels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001749A1 (en) * 2011-06-29 2013-01-03 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
TW201834146A (zh) * 2017-03-13 2018-09-16 美商格芯(美國)集成電路科技有限公司 非芯軸切口形成
US20190080908A1 (en) * 2017-09-12 2019-03-14 Samsung Electronics Co., Ltd. Method of manufacturing metal hardmask and semiconductor device
US20190206725A1 (en) * 2018-01-01 2019-07-04 International Business Machines Corporation Multi-patterning techniques for fabricating an array of metal lines with different widths

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
KR100817088B1 (ko) 2007-02-16 2008-03-26 삼성전자주식회사 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8796150B2 (en) 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
US8664115B2 (en) 2011-06-10 2014-03-04 Globalfoundries Inc. Copper interconnect with metal hardmask removal
US8586482B2 (en) 2011-06-29 2013-11-19 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
US9006106B2 (en) 2013-03-14 2015-04-14 Applied Materials, Inc. Method of removing a metal hardmask
US9123776B2 (en) * 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US9129906B2 (en) 2013-12-05 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
KR102323251B1 (ko) 2015-01-21 2021-11-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
KR102170701B1 (ko) 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
US9508560B1 (en) * 2015-06-18 2016-11-29 International Business Machines Corporation SiARC removal with plasma etch and fluorinated wet chemical solution combination
CN108701588B (zh) 2016-01-29 2023-03-14 东京毅力科创株式会社 用于形成存储器鳍片图案的方法和系统
TW201917775A (zh) 2017-07-15 2019-05-01 美商微材料有限責任公司 用於利用放大的epe窗口切割圖案流程的遮罩方案
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
US10629436B2 (en) * 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
US10923363B1 (en) 2019-08-02 2021-02-16 Tokyo Electron Limited Method for increasing pattern density on a wafer
US11417526B2 (en) 2020-02-03 2022-08-16 Tokyo Electron Limited Multiple patterning processes
US12183577B2 (en) 2020-09-29 2024-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Metal hard masks for reducing line bending
US12400859B2 (en) 2022-07-28 2025-08-26 International Business Machines Corporation Metal hard mask for precise tuning of mandrels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001749A1 (en) * 2011-06-29 2013-01-03 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
TW201834146A (zh) * 2017-03-13 2018-09-16 美商格芯(美國)集成電路科技有限公司 非芯軸切口形成
US20190080908A1 (en) * 2017-09-12 2019-03-14 Samsung Electronics Co., Ltd. Method of manufacturing metal hardmask and semiconductor device
US20190206725A1 (en) * 2018-01-01 2019-07-04 International Business Machines Corporation Multi-patterning techniques for fabricating an array of metal lines with different widths

Also Published As

Publication number Publication date
TW202405892A (zh) 2024-02-01
JP2025525654A (ja) 2025-08-05
US12400859B2 (en) 2025-08-26
CN119585844A (zh) 2025-03-07
WO2024022857A1 (en) 2024-02-01
EP4562674A1 (en) 2025-06-04
US20240038535A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI698929B (zh) 半導體裝置的圖案化方法
US10170307B1 (en) Method for patterning semiconductor device using masking layer
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR20180121327A (ko) 반도체 장치 및 구조에 이르기 위한 패터닝 방법
CN110931354B (zh) 半导体结构以及半导体结构的制造方法
US11887851B2 (en) Method for forming and using mask
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN111524855A (zh) 半导体结构及其形成方法
US8304175B2 (en) Patterning method
TWI878854B (zh) 用於心軸之精確調整之金屬硬遮罩
CN113363203B (zh) 半导体器件的形成方法
US9257279B2 (en) Mask treatment for double patterning design
CN101308809A (zh) 铝导线的制作方法
JP7604069B2 (ja) エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法
KR20090068929A (ko) 반도체 소자의 금속 배선 제조 방법
CN112951724A (zh) 半导体结构及其形成方法
CN114823299B (zh) 半导体结构的形成方法
US20250308986A1 (en) Back end of line (beol) interconnection approach
CN113097060A (zh) 半导体结构及其形成方法
US20250293037A1 (en) Method for processing a substrate
CN113675137B (zh) 半导体结构的形成方法
TWI419201B (zh) 圖案化的方法
TWI697032B (zh) 半導體元件的製程
CN113555275A (zh) 图案化方法
TW202307959A (zh) 製造半導體結構的方法