CN117711957A - 半导体结构及其形成方法、存储器 - Google Patents

Abstract

本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法、存储器，本公开的形成方法包括：提供载板；在载板的一侧形成芯片组，芯片组包括多个沿垂直于载板的方向堆叠的芯片单元，各芯片单元中靠近载板的一侧的各芯片单元在载板上的正投影在距离载板最远的芯片单元在载板上的正投影之内；形成覆盖芯片组的绝缘介质层；进行研磨处理，以将距离载板最远的芯片单元的预定表面暴露于绝缘介质层外。本公开的形成方法可减小出现研磨不均的概率，避免在研磨过程中顶部芯片的表面产生划痕，改善产品外观。

Description

半导体结构及其形成方法、存储器

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其形成方法、存储器。

背景技术

存储器因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。为了提高存储器的存储容量，通常需要将多个芯片单元叠加在一起。

在将芯片单元叠加完成后，需要在各芯片单元的表面及外周布设绝缘层，在形成绝缘层后，需通过研磨的方式对绝缘层的表面进行研磨，进而露出位于顶部的芯片单元的表面，然而，在研磨过程中易对芯片单元的表面造成损伤，进而影响产品外观。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

有鉴于此，本公开提供一种半导体结构及其形成方法、存储器，可减小出现研磨不均的概率，避免在研磨过程中顶部芯片的表面产生划痕，改善产品外观。

根据本公开的一个方面，提供一种半导体结构的形成方法，包括：

提供载板；

在所述载板的一侧形成芯片组，所述芯片组包括多个沿垂直于所述载板的方向堆叠的芯片单元，各所述芯片单元中靠近所述载板的一侧的各所述芯片单元在所述载板上的正投影在距离所述载板最远的所述芯片单元在所述载板上的正投影之内；

形成覆盖所述芯片组的绝缘介质层；

进行研磨处理，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外。

在本公开的一种示例性实施例中，所述芯片组的数量为多个，各所述芯片组间隔分布，所述绝缘介质层填满各所述芯片组之间的间隙，所述芯片组包括底部芯片单元和顶部芯片单元，在平行于所述载板的方向上，相邻的所述底部芯片单元之间具有第一间隔，相邻的所述顶部芯片单元之间具有第二间隔，所述第二间隔的宽度小于所述第一间隔的宽度。

在本公开的一种示例性实施例中，在平行于所述载板的方向上，所述底部芯片单元具有第一宽度，所述顶部芯片单元具有第二宽度，所述第二宽度大于所述第一宽度。

在本公开的一种示例性实施例中，所述进行研磨处理，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外，包括：

研磨去掉第一目标厚度的所述绝缘介质层，以露出所述顶部芯片单元的顶表面；

继续研磨去掉第二目标厚度的所述顶部芯片单元与所述绝缘介质层，以露出所述顶部芯片单元的所述预定表面，其中，所述第二目标厚度不大于所述第一目标厚度。

在本公开的一种示例性实施例中，所述芯片单元包括衬底及形成于所述衬底表面的电路模块，所述顶部芯片单元中形成有所述电路模块的表面朝向所述载板。

在本公开的一种示例性实施例中，所述形成方法还包括：

在所述芯片组与所述载板之间形成逻辑芯片，所述芯片组在所述载板上的正投影在所述逻辑芯片在所述载板上的正投影之内。

在本公开的一种示例性实施例中，所述形成方法还包括：

在执行所述切割处理后，去除所述载板，并将所述逻辑芯片背离所述芯片组的表面与一基板电连接。

在本公开的一种示例性实施例中，所述形成方法还包括：

在所述研磨处理后，在各所述芯片组之间的所述第一间隔和所述第二间隔中执行切割处理，以分离各所述芯片组。

在本公开的一种示例性实施例中，在执行所述切割处理的过程中，所述第一间隔中至少保留部分所述绝缘介质层。

根据本公开的一个方面，提供一种半导体结构，包括：

基板；

芯片组，设于所述基板的一侧，且包括多个沿垂直于所述基板的方向堆叠的芯片单元，各所述芯片单元中靠近所述基板的一侧的各所述芯片单元在所述基板上的正投影在距离所述基板最远的所述芯片单元在所述基板上的正投影之内；

绝缘层，包覆于所述芯片组的外周，且距离所述基板最远的所述芯片单元的预定表面暴露于所述绝缘层外。

在本公开的一种示例性实施例中，所述芯片组包括底部芯片单元和顶部芯片单元，在平行于所述基板的方向上，位于所述顶部芯片单元的侧壁上的所述绝缘层的厚度不大于位于所述底部芯片单元的侧壁上的所述绝缘层的厚度。

在本公开的一种示例性实施例中，在平行于所述基板的方向上，所述底部芯片单元具有第一宽度，所述顶部芯片单元具有第二宽度，所述第二宽度大于所述第一宽度。

在本公开的一种示例性实施例中，所述芯片单元包括衬底及形成于所述衬底表面的电路模块，所述顶部芯片单元中形成有所述电路模块的表面朝向所述基板。

在本公开的一种示例性实施例中，所述半导体结构还包括：

逻辑芯片，设于所述基板与所述芯片组之间，所述芯片组在所述衬底上的正投影在所述逻辑芯片在所述衬底上的正投影之内。

根据本公开的一个方面，提供一种存储器，包括上述任意一项所述的半导体结构。

本公开的半导体结构及其形成方法、存储器，一方面，将多个芯片单元沿竖直方向堆叠设置，有助于提高存储容量。另一方面，由于芯片单元中靠近载板的一侧的各芯片单元在载板上的正投影在距离载板最远的芯片单元在载板上的正投影之内，进而增大了顶部芯片单元的面积，在半导体结构整体尺寸不变的情况下，减小了位于顶部芯片单元外周的绝缘层的厚度，进而减小研磨过程中绝缘介质层的占比，降低由于绝缘介质层与芯片单元表面硬度不同而导致研磨不均的概率，可降低在研磨过程中顶部芯片单元的表面产生划痕或裂纹的概率，改善产品外观。再一方面，由于经过研磨后形成的结构露出了顶部芯片单元的预定表面，可增加芯片单元与外界的热交换，在芯片单元工作过程中，可提高散热效率，降低功耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施方式中半导体结构的形成方法的示意图；

图2为本公开一实施方式中半导体结构的示意图；

图3为本公开一实施方式中半导体结构的俯视图；

图4为公开实施方式中导电单元的示意图；

图5为公开实施方式中完成步骤S130后的示意图；

图6为公开实施方式中研磨区域的示意图；

图7为公开实施方式中导电结构的示意图；

图8为本公开一实施方式中半导体结构的示意图。

附图标记说明：

1、基板；2、芯片组；21、芯片单元；211、顶部芯片单元；212、底部芯片单元；3、绝缘介质层；4、绝缘层；5、导电结构；51、导电单元；6、逻辑芯片；7、绝缘填充层；8、粘接层；100、载板；200、绝缘粘胶。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本公开实施方式提供了一种半导体结构的形成方法，图1示出了本公开的半导体结构的形成方法的示意图，参见图1所示，该形成方法可包括步骤S110-步骤S140，其中：

步骤S110，提供载板；

步骤S120，在所述载板的一侧形成芯片组，所述芯片组包括多个沿垂直于所述载板的方向堆叠的芯片单元，各所述芯片单元中靠近所述载板的一侧的各所述芯片单元在所述载板上的正投影在距离所述载板最远的所述芯片单元在所述载板上的正投影之内；

步骤S130，形成覆盖所述芯片组的绝缘介质层；

步骤S140，进行研磨处理，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外。

本公开的半导体结构的形成方法，一方面，将多个芯片单元21沿竖直方向堆叠设置，有助于提高存储容量。另一方面，由于芯片单元21中靠近载板100的一侧的各芯片单元21在载板100上的正投影在距离载板100最远的芯片单元21在载板100上的正投影之内，进而增大了顶部芯片单元211的面积，在半导体结构整体尺寸不变的情况下，减小了位于顶部芯片单元211外周的绝缘层4的厚度，进而减小研磨过程中绝缘介质层3的占比，降低由于绝缘介质层3与芯片单元21表面硬度不同而导致研磨不均的概率，可降低在研磨过程中顶部芯片单元211的表面产生划痕或裂纹的概率，改善产品外观。再一方面，由于经过研磨后形成的结构露出了顶部芯片单元211的预定表面，可增加芯片单元21与外界的热交换，在芯片单元21工作过程中，可提高散热效率，降低功耗。

下面对本公开的半导体结构的形成方法的各步骤及其细节进行详细说明：

如图1所示，在步骤S110中，提供载板。

图2示出了本公开一实施方式中半导体结构的示意图，参见图2所示，载板100可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是半导体材料，例如，其材料可为硅，但是不限于硅或其他半导体材料，在此不对载板100的形状及材料做特殊限定。

如图1所示，在步骤S120中，在所述载板的一侧形成芯片组，所述芯片组包括多个沿垂直于所述载板的方向堆叠的芯片单元，各所述芯片单元中靠近所述载板的一侧的各所述芯片单元在所述载板上的正投影在距离所述载板最远的所述芯片单元在所述载板上的正投影之内。

继续参见图2所示，芯片组2可形成于载板100一侧，芯片组2可包括多个芯片单元21。该芯片组2可用于集成电路中，举例而言，其可以是动态随机存取存储器(DRAM，DynamicRandom Access Memory)或静态随机存取存储器(static random access memory，SRAM)，也可以是用于动态随机存取存储器(DRAM，Dynamic Random Access Memory)或静态随机存取存储器(static random access memory，SRAM)中的核心部件。在本公开的一些实施例中，为了在保证存储容量的同时减小DRAM或SRAM尺寸，可将多个芯片单元21沿垂直与载板100的方向堆叠设置，以形成芯片组2，举例而言，芯片组2中芯片单元21的数量可以是2个、3个、4个、5个、6个或7个，当然，还可以是其他数量，在此不做特殊限定。

在本公开的一些实施方式中，芯片组2中的各芯片单元21之间均可电性连接，有助于多个芯片单元21中的数据互相传输，进而便于将多个不同的芯片单元21中的数据传输至同一个芯片单元21中，便于后续通过同一个芯片单元21将芯片组2中的各芯片单元21中的电信号同时传递至基板中，以便于将各芯片单元21与基板中的外接电路连接，进而实现信号传输。

在本公开的一些实施方式中，芯片组2中的各芯片单元21均可沿垂直于载板100的方向间隔分布。举例而言，各芯片单元21可沿垂直于载板100的方向等间距间隔分布，例如，相邻两个芯片单元21之间可间隔开预设距离。当然，各芯片单元21之间的间距也可不完全相等，例如，多个芯片单元21中至少有两个芯片单元21之间的间距与其他的相邻两个芯片单元21之间的间距不相等。

在本公开的一些实施方式中，预设距离可为10um～150um，举例而言，预设距离可为10um、40um、70um、100um、130um或150um，当然，预设距离还可以是其他数值，在此不再一一列举。

在本公开的一种示例性实施方式中，芯片单元21可呈片状结构，其形状可以是矩形、圆形、椭圆形或不规则图形，在此不做特殊限定。各芯片单元21的厚度可以相同，也可以不同，在此不做特殊限定。举例而言，芯片单元21的厚度可以是40um～80um，举例而言，其可以是40um、50um、60um、70um或80um，当然，也可以是其他厚度，在此不再一一列举。

在本公开的一些实施方式中，芯片组2中的各芯片单元21可具有相同的厚度，举例而言，各芯片单元21的厚度均可为50um，或者，各芯片单元21的厚度均可为60um，又或者，各芯片单元21的厚度均可为70um；当然，各芯片单元21也均可为其他厚度，在此不再一一列举。

在本公开的一种示例性实施方式中，芯片单元21可包括衬底及电路模块，电路模块可设于衬底的表面，各芯片单元21中至少部分芯片单元21的衬底中具有电路模块的表面可朝向载板100设置，其未设置电路模块的表面可朝向各芯片单元21远离载板100的一侧，例如，距离载板100最远的芯片单元21的衬底中具有电路模块的表面可朝向载板100设置。举例而言，衬底可为晶圆。

在本公开的一种示例性实施方式中，芯片组2中的各芯片单元21中靠近载板100的一侧的各芯片单元21在载板100上的正投影在距离载板100最远的芯片单元21在载板100上的正投影之内。为了便于区分，可将距离载板100最远的芯片单元21定义为顶部芯片单元211，将位于顶部芯片单元211与载板100之间的芯片单元21即为底部芯片单元212，底部芯片单元212的数量可以是一个，也可以是多个，在此不做特殊限定。在平行于载板100的方向上，底部芯片单元212可具有第一宽度，顶部芯片单元211可具有第二宽度，第二宽度可大于第一宽度。即，在芯片组2中，顶部芯片单元211的面积大于芯片组2中其他任一一芯片单元21的面积。

需要说明的是，芯片组2中，位于顶部芯片单元211与载板100之间的各芯片单元21的面积可以相等，也可以不相等。即，底部芯片单元212中的各芯片单元21的面积可以相等，也可以不相等，在此不做特殊限定。

在本公开的一些实施方式中，相邻的芯片单元21之间可设置有绝缘填充层7，可通过绝缘填充层7对相邻的芯片单元21进行绝缘隔离，避免各芯片单元21之间发生信号串扰或耦合。

在本公开的一种示例性实施方式中，绝缘填充层7的材料可为绝缘胶或封装胶，可通过绝缘填充层7隔绝外界水、氧，防止外界水、氧进入芯片单元21内部，进而避免水、氧侵蚀芯片单元21的内部结构，可延长芯片单元21的使用寿命。

在本公开的一些实施方式中，绝缘填充层7可填满相邻的芯片单元21之间的间隙，可通过绝缘填充层7对相邻的两个芯片单元21之间的空隙进行支撑，同时，还可平衡相邻两个芯片单元21之间的应力，可减小各芯片单元21的翘曲，进而提高产品良率。

图3示出了本公开一实施方式中半导体结构的俯视图，参见图2及图3所示，芯片组2的数量可为多个，多个芯片组2均可形成于载板100的同一侧，各芯片组2在载板100上的正投影均可位于阵列区内。举例而言，各芯片组2可间隔分布，并可呈阵列分布于载板100的阵列区内。

在本公开的一些实施方式中，参见图4所示，同一芯片组2中相邻的芯片单元21之间均电连接，举例而言，相邻的芯片单元21之间可通过导电单元51电连接，且相邻的芯片单元21之间可布设多个间隔分布的导电单元51，在垂直于载板100的方向上，位于不同的芯片单元21中的各导电单元51可相互连接，进而形成导电结构5。

需要说明的是，参见图2所示，当相邻的芯片单元21之间形成有绝缘填充层7时，导电结构5可贯穿各绝缘填充层7。

如图1所示，在步骤S130中，形成覆盖所述芯片组的绝缘介质层。

参见图3及图5所示，可采用化学气相沉积、物理气相沉积或原子层沉积等方式在芯片组2的侧壁及顶部同时形成绝缘介质层3，当然，也可通过其他方式形成绝缘介质层3，在此不再一一列举。绝缘介质层3的材料可为绝缘材料，可通过绝缘介质层3对芯片组2进行绝缘隔离，以避免芯片组2与周围其他结构之间产生耦合或短路，可提高产品良率。

需要说明的是，当载板100的一侧形成有多个芯片组2时，绝缘介质层3可填满各芯片组2之间的间隙，进而避免相邻的芯片组2之间产生耦合或短路，可提高产品良率。

在本公开的一种示例性实施方式中，在平行于载板100的方向上，相邻的底部芯片单元212之间可具有第一间隔，同时，相邻的顶部芯片单元211之间可具有第二间隔，第二间隔的宽度可小于第一间隔的宽度。例如，第一间隔的宽度可大于或等于200微米，第二间隔的宽度可大于或等于50微米，小于或等于100微米。

如图1所示，在步骤S140中，进行研磨，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外。

可采用研磨工艺对绝缘介质层3进行研磨，研磨后的绝缘介质层3可露出顶部芯片单元211的预定表面，以便于增加芯片组2与外界的热交换，在芯片单元21工作过程中，可提高散热效率，降低功耗。

在研磨过程中，由于芯片组2中的顶部芯片单元211的面积大于其他芯片单元21的面积，在半导体结构整体尺寸不变的情况下，位于顶部芯片单元211外周的绝缘介质层3的厚度较小，进而使得研磨过程中绝缘介质层3的占比减小，可降低由于绝缘介质层3与芯片单元21表面硬度不同而导致研磨不均的概率，可降低在研磨过程中顶部芯片单元211的表面产生划痕或裂纹的概率，进而改善产品外观。

在本公开的一些实施方式中，在平行于载板100的方向上，顶部芯片单元211的宽度与位于顶部芯片单元211的侧壁上的绝缘介质层3的厚度的比值可为5～20，举例而言，顶部芯片单元211的宽度与位于顶部芯片单元211的侧壁上的绝缘介质层3的厚度的比值为5、10、15或20，当然，也可以是其他比值，在此不再一一例举。

在本公开的一些实施方式中，位于顶部芯片单元211的侧壁上的绝缘介质层3的厚度可大于或等于50微米，小于或等于100微米。举例而言，位于顶部芯片单元211的侧壁上的绝缘介质层3的厚度可为50微米、60微米、70微米、80微米、90微米或100微米，当然，位于顶部芯片单元211的侧壁上的绝缘介质层3的厚度还可为其他，在此不再一一列举。

需要说明的是，在垂直于载板100的方向上，顶部芯片单元211与载板100之间的各芯片单元21均可两端对齐，即，底部芯片单元212中的各芯片单元21均可两端对齐，且位于底部芯片单元212中的各芯片单元21外周的绝缘介质层3的厚度均可相等，且位于底部芯片单元212中的各芯片单元21外周的绝缘介质层3的厚度可大于位于顶部芯片单元211外周的芯片单元21的厚度。

需要说明的是，由于在对绝缘介质层3进行研磨的过程中，只在绝缘介质层3的厚度方向上进行了减薄，未在平行于载板100的方向上进行处理，当芯片组2的数量为多个时，最终形成的绝缘介质层3在平行于载板100的方向上可填满各芯片组2之间的间隙。且在研磨过程中，可同时对绝缘介质层3及各芯片组2中的各顶部芯片单元211的衬底进行研磨，进而可通过同一次研磨工艺，同时露出各芯片组2中距离载板100最远的芯片单元21背离载板100的表面。

在本公开的一些实施方式中，进行研磨处理，以将距离载板100最远的芯片单元21的预定表面暴露于绝缘介质层3外(即，步骤S140)可包括：

步骤S210，研磨去掉第一目标厚度的所述绝缘介质层3，以露出所述顶部芯片单元211的顶表面。

可通过研磨工艺去除第一目标厚度的绝缘介质层3，第一目标厚度可等于绝缘介质层3覆盖在顶部芯片单元211表面的厚度。在研磨去除第一目标厚度的绝缘介质层3后，可露出顶部芯片单元211的顶表面，即，可露出顶部芯片单元211的衬底中远离电路模块的表面。

举例而言，第一目标厚度可为100um～150um，例如，第一目标厚度可为100um、110um、120um、130um、140um或150um，当然，第一目标厚度也可为其他厚度，在此不再一一例举。

步骤S220，继续研磨去掉第二目标厚度的所述顶部芯片单元211与所述绝缘介质层3，以露出所述顶部芯片单元211的所述预定表面，其中，所述第二目标厚度不大于所述第一目标厚度。

可对顶部芯片单元211及绝缘介质层3继续进行研磨，进而对顶部芯片单元211中的衬底中背离电路模块的表面进行减薄处理，以便于减小芯片组2的厚度，进一步增大芯片组2在工作过程中的散热效率，进而进一步降低功耗。

举例而言，在研磨过程中，可去掉第二目标厚度的顶部芯片单元211及绝缘介质层3，第二目标厚度可小于顶部芯片单元211的衬底的厚度，且第二目标厚度不大于第一目标厚度，举例而言，第二目标厚度可为100nm～140nm，例如，第二目标厚度可为100nm、110nm、120nm、130nm或140nm，当然，第二目标厚度也可为其他厚度，在此不再一一列举。

在本公开的一些实施方式中，可采用研磨设备对位于顶部芯片单元211表面的绝缘介质层3及顶部芯片单元211的衬底同时进行研磨，其研磨的区域如图6中虚线框所示，在此过程中，由于位于顶部芯片单元211外周的绝缘介质层3的厚度较小，进而使得研磨过程中绝缘介质层3的占比较小，在研磨过程中，可使用与衬底的硬度较匹配的研磨头进行研磨，可降低在研磨过程中顶部芯片单元211的表面产生划痕或裂纹的概率，有助于改善产品外观。

在本公开的一种实例性实施方式中，本公开的半导体结构的形成方法还可包括：

步骤S160，在所述芯片组2与所述载板100之间形成逻辑芯片6，所述芯片组2在所述载板100上的正投影在所述逻辑芯片6在所述载板100上的正投影之内。

逻辑芯片6可形成于载板100与芯片组2之间，可通过绝缘粘胶200将逻辑芯片6粘接在载板100上，绝缘粘胶200的材料可为非导电胶、UV胶等。参见图7所示，逻辑芯片6背离芯片组2的一侧表面上具有导电结构5。即各芯片组2中的各芯片单元21均可与逻辑芯片6电连接，以便于后续通过逻辑芯片6将各芯片组2中的各芯片单元21中的信号与基板进行互连。

在本公开的一些实施方式中，芯片组2在载板100上的正投影可在逻辑芯片6在载板100上的正投影之内。即，逻辑芯片6的面积可大于位于顶部芯片单元211与载板100之间的各芯片单元21的面积，同时大于顶部芯片单元211的面积。

当芯片组2的数量为多个时，多个芯片组2均可与逻辑芯片6电连接。需要说明的是，载板100与各芯片组2之间可形成有一个逻辑芯片6，也可形成有多个沿平行于载板100的方向间隔分布的逻辑芯片6，在此不做特殊限定。当载板100与各芯片组2之间形成有一个逻辑芯片6时，各芯片组2中距离载板100最近的各芯片单元21可与同一逻辑芯片6电连接。当载板100与各芯片组2之间形成有多个沿平行于载板100的方向间隔分布的逻辑芯片6时，每个逻辑芯片6可至少与一个芯片组2电连接，且不同的逻辑芯片6连接的芯片组2不同。

在本公开的一种示例性实施方式中，导电结构5还可由芯片组2的内部延伸至逻辑芯片6中，进而使得芯片组2与逻辑芯片6之间可通过导电结构5实现电连接。

在本公开的一种示例性实施方式中，本公开的半导体结构的形成方法还可包括：

步骤S170，在所述研磨处理后，在各所述芯片组2之间的所述第一间隔和所述第二间隔中执行切割处理，以分离各所述芯片组2。

在对绝缘介质层3及顶部芯片单元211进行研磨处理后，可对相邻的芯片组2进行切割，以将各芯片组2分离。举例而言，可在相邻的芯片组2之间的第一间隔和第二间隔处对各芯片组2进行分离，且在分离后各芯片组2的外周均保留有绝缘介质层3，可将分离后的各芯片组2的外周的绝缘介质层3定义为绝缘层4。

需要说明的是，在执行切割处理的过程中，第一间隔中可至少保留部分绝缘介质层3，即，底部芯片单元212的侧壁上可至少保留部分绝缘层4。

在本公开的一种示例性实施方式中，参见图8所示，本公开的半导体结构的形成方法还可包括：

步骤S180，在执行所述切割处理后，去除所述载板100，并将所述逻辑芯片6背离所述芯片组2的表面与一基板1电连接。

基板1可包括阵列区及外围区，阵列区与外围区可邻接分布，外围区可环绕于阵列区的外周，阵列区可用于形成与芯片组2连接的外接电路，外围区可用于形成其他外接电路。举例而言，阵列区可为圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。外围区可为环形区域，并可环绕于阵列区的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。

在本公开的一种示例性实施方式中，在将逻辑芯片6与基板1连接之前，可先在一载板100上形成各芯片组2、各绝缘填充层7、绝缘层4、逻辑芯片6及导电结构5，随后可去除载板100及将载板100与逻辑芯片6粘接在一起的绝缘粘胶200，进而将位于逻辑芯片6背离芯片组2的一侧表面上的导电结构5暴露出来，如图7所示。

在本公开的一些实施方式中，参见图8所示，可通过粘接层8将逻辑芯片6粘接在基板1的阵列区内。需要说明的是，在通过粘接层8将逻辑芯片6粘接在基板1上时，可使位于逻辑芯片6背离芯片组2的一侧表面上的各导电结构5与基板1中的外接电路连接，以便于通过外接电路进行信号传输。由于芯片组2中的各芯片单元21之间均电连接在一起，且距离基板1最近的芯片单元21与逻辑芯片6电连接，进而可通过距离基板1最近的芯片单元21将芯片组2中的各芯片单元21的数据信号均传输至逻辑芯片6，再通过逻辑芯片6将数据信号传输至基板1中的外接电路中。

需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本公开实施方式，还提供了一种半导体结构，该半导体结构可由上述任一实施方式中的半导体结构的形成方法形成，如图8所示，该半导体结构包括基板1、芯片组2及绝缘层4，其中：

芯片组2，设于基板1的一侧，且包括多个沿垂直于基板1的方向堆叠的芯片单元21，各芯片单元21中靠近基板1的一侧的各芯片单元21在基板1上的正投影在距离基板1最远的芯片单元21在基板1上的正投影之内；

绝缘层4，包覆于芯片组2的外周，且距离基板1最远的芯片单元21的预定表面暴露于绝缘层4外。

本公开的半导体结构，一方面，将多个芯片单元21沿竖直方向堆叠设置，有助于提高存储容量。另一方面，由于芯片单元21中靠近基板1的一侧的各芯片单元21在基板1上的正投影在距离基板1最远的芯片单元21在基板1上的正投影之内，进而增大了顶部芯片单元211的面积，在半导体结构整体尺寸不变的情况下，减小了位于顶部芯片单元211外周的绝缘层4的厚度，有助于散热；再一方面，由于绝缘层4露出了顶部芯片单元211的预定表面，可进一步增加芯片单元21与外界的热交换，在芯片单元21工作过程中，可提高散热效率，降低功耗。

下面对本公开的半导体结构的各部分的具体细节进行详细说明：

参见图8所示，基板1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是半导体材料，例如，其材料可为硅，但是不限于硅或其他半导体材料，在此不对基板1的形状及材料做特殊限定。

基板1可包括阵列区及外围区，阵列区与外围区可邻接分布，外围区可环绕于阵列区的外周，阵列区可用于形成与芯片组2连接的外接电路，外围区可用于形成其他外接电路。举例而言，阵列区可为圆形区域、矩形区域或不规则图形区域，当然，也可以是其他形状的区域，在此不做特殊限定。外围区可为环形区域，并可环绕于阵列区的外周，其可以是圆环区域、矩形环区域或其他形状的环形区域，在此不再一一列举。

继续参见图8所示，芯片组2可形成于基板1一侧，并可与基板1中的外接电路电连接，以便于实现信号传输。例如，芯片组2可设于基板1的阵列区内。芯片组2可包括多个芯片单元21。该芯片组2可用于集成电路中，举例而言，其可以是动态随机存取存储器(DRAM，Dynamic Random Access Memory)或静态随机存取存储器(static random accessmemory，SRAM)，也可以是用于动态随机存取存储器(DRAM，Dynamic Random AccessMemory)或静态随机存取存储器(static random access memory，SRAM)中的核心部件。在本公开的一些实施例中，为了在保证存储容量的同时减小DRAM或SRAM尺寸，可将多个芯片单元21沿垂直与基板1的方向堆叠设置，以形成芯片组2，举例而言，芯片组2中芯片单元21的数量可以是2个、3个、4个、5个、6个或7个，当然，还可以是其他数量，在此不做特殊限定。

在本公开的一些实施方式中，芯片组2中的各芯片单元21之间均可电性连接，有助于多个芯片单元21中的数据互相传输，进而便于将多个不同的芯片单元21中的数据传输至同一个芯片单元21中，便于后续通过同一个芯片单元21将芯片组2中的各芯片单元21中的电信号同时传递至基板1中，以便于将各芯片单元21与外接电路连接，进而实现信号传输。

在本公开的一些实施方式中，芯片组2中的各芯片单元21均可沿垂直于基板1的方向间隔分布。举例而言，各芯片单元21可沿垂直于基板1的方向等间距间隔分布，例如，相邻两个芯片单元21之间可间隔开预设距离。当然，各芯片单元21之间的间距也可不完全相等，例如，多个芯片单元21中至少有两个芯片单元21之间的间距与其他的相邻两个芯片单元21之间的间距不相等。

在本公开的一些实施方式中，预设距离可为10um～150um，举例而言，预设距离可为10um、40um、70um、100um、130um或150um，当然，预设距离还可以是其他数值，在此不再一一列举。

在本公开的一种示例性实施方式中，芯片单元21可呈片状结构，其形状可以是矩形、圆形、椭圆形或不规则图形，在此不做特殊限定。各芯片单元21的厚度可以相同，也可以不同，在此不做特殊限定。举例而言，芯片单元21的厚度可以是40um～80um，举例而言，其可以是40um、50um、60um、70um或80um，当然，也可以是其他厚度，在此不再一一列举。

在本公开的一些实施方式中，芯片组2中的各芯片单元21可具有相同的厚度，举例而言，各芯片单元21的厚度均可为50um，或者，各芯片单元21的厚度均可为60um，又或者，各芯片单元21的厚度均可为70um；当然，各芯片单元21也均可为其他厚度，在此不再一一列举。

在本公开的一种示例性实施方式中，芯片单元21可包括衬底及电路模块，电路模块可设于衬底的表面，各芯片单元21中至少部分芯片单元21的衬底中具有电路模块的表面可朝向基板1设置，其未设置电路模块的表面可朝向各芯片单元21远离基板1的一侧，例如，距离基板1最远的芯片单元21的衬底中具有电路模块的表面可朝向基板1设置。举例而言，衬底可为晶圆。

在本公开的一种示例性实施方式中，芯片组2中的各芯片单元21中靠近基板1的一侧的各芯片单元21在基板1上的正投影在距离基板1最远的芯片单元21在基板1上的正投影之内。为了便于区分，可将距离基板1最远的芯片单元21定义为顶部芯片单元211，将位于顶部芯片单元211与基板1之间的芯片单元21即为底部芯片单元212。在平行于基板1的方向上，底部芯片单元212可具有第一宽度，顶部芯片单元211可具有第二宽度，第二宽度可大于第一宽度。即，在芯片组2中，顶部芯片单元211的面积大于芯片组2中其他任一一芯片单元21的面积。

需要说明的是，芯片组2中，位于顶部芯片单元211与基板1之间的各芯片单元21的面积可以相等，也可以不相等，即，底部芯片单元212中的各芯片单元21的面积可以相等，也可以不相等，在此不做特殊限定。

在本公开的一些实施方式中，相邻的芯片单元21之间可设置有绝缘填充层7，可通过绝缘填充层7对相邻的芯片单元21进行绝缘隔离，避免各芯片单元21之间发生信号串扰或耦合。

在本公开的一种示例性实施方式中，绝缘填充层7的材料可为绝缘胶或封装胶，可通过绝缘填充层7隔绝外界水、氧，防止外界水、氧进入芯片单元21内部，进而避免水、氧侵蚀芯片单元21的内部结构，可延长芯片单元21的使用寿命。

在本公开的一些实施方式中，绝缘填充层7可填满相邻的芯片单元21之间的间隙，可通过绝缘填充层7对相邻的两个芯片单元21之间的空隙进行支撑，同时，还可平衡相邻两个芯片单元21之间的应力，可减小各芯片单元21的翘曲，进而提高产品良率。

芯片组2的数量可为多个，多个芯片组2均可形成于基板1的同一侧，各芯片组2在基板1上的正投影均可位于阵列区内。举例而言，各芯片组2可间隔分布，并可呈阵列分布于基板1的阵列区内。

在本公开的一些实施方式中，参见图4所示，同一芯片组2中相邻的芯片单元21之间均电连接，举例而言，相邻的芯片单元21之间可通过导电单元51电连接，且相邻的芯片单元21之间可布设多个间隔分布的导电单元51，在垂直于基板1的方向上，位于不同的芯片单元21中的各导电单元51可相互连接，进而形成导电结构5。

需要说明的是，参见图8所示，当相邻的芯片单元21之间形成有绝缘填充层7时，导电结构5可贯穿各绝缘填充层7。

参见图8所示，可采用化学气相沉积、物理气相沉积或原子层沉积等方式在芯片组2的侧壁形成绝缘层4，当然，也可通过其他方式形成绝缘层4，在此不再一一列举。绝缘层4的材料可为绝缘材料，可通过绝缘层4对芯片组2进行绝缘隔离，以避免芯片组2与周围其他结构之间产生耦合或短路，可提高产品良率。

需要说明的是，当基板1的一侧形成有多个芯片组2时，各芯片组2的侧壁均可设有绝缘层4，进而避免相邻的芯片组2之间产生耦合或短路，可提高产品良率。

在本公开的一些实施方式中，在平行于基板1的方向上，顶部芯片单元211的宽度与位于顶部芯片单元211的侧壁上的绝缘层4的厚度的比值可为5～20，举例而言，顶部芯片单元211的宽度与位于顶部芯片单元211的侧壁上的绝缘层4的厚度的比值为5、10、15或20，当然，也可以是其他比值，在此不再一一例举。

在本公开的一些实施方式中，在本公开的一种示例性实施方式中，在平行于所述基板的方向上，位于顶部芯片单元211的侧壁上的绝缘层4的厚度不大于位于底部芯片单元212的侧壁上的绝缘层4的厚度。举例而言，位于顶部芯片单元211的侧壁上的绝缘层4的厚度可大于或等于50微米，小于或等于100微米，相比于现有技术中的200微米，本公开中位于顶部芯片单元211侧壁上的绝缘层4的厚度大大减小。举例而言，位于顶部芯片单元211的侧壁上的绝缘层4的厚度可为50微米、60微米、70微米、80微米、90微米或100微米，当然，位于顶部芯片单元211的侧壁上的绝缘层4的厚度还可为其他，在此不再一一列举。

需要说明的是，在垂直于基板1的方向上，顶部芯片单元211与基板1之间的各芯片单元21均可两端对齐，即，底部芯片单元212中的各芯片单元21均可两端对齐，且位于底部芯片单元212中的各芯片单元21外周的绝缘层4的厚度均可相等，且位于底部芯片单元212中的各芯片单元21外周的绝缘层4的厚度可大于位于顶部芯片单元211外周的芯片单元21的厚度。

在本公开的一些实施方式中，本公开的半导体结构还可包括逻辑芯片6，继续参见图7及图8所示，逻辑芯片6可形成于基板1与芯片组2之间，可通过粘接层8将逻辑芯片6粘接在基板1上，粘接层8的材料可为非导电胶、UV胶等，逻辑芯片6背离所述芯片组2的一侧表面上具有导电结构5，即各芯片组2中的各芯片单元21均可与逻辑芯片6电连接，以便后续通过逻辑芯片6将各芯片组2中的各芯片单元21中的信号与基板1进行互连。

在本公开的一些实施方式中，逻辑芯片6可与芯片组2中距离基板1最近的芯片单元21电连接，由于芯片组2中的各芯片单元21之间均电连接在一起，且距离基板1最近的芯片单元21与逻辑芯片6电连接，进而可通过距离基板1最近的芯片单元21将芯片组2中的各芯片单元21的数据信号均传输至逻辑芯片6，再通过逻辑芯片6将数据信号传输至基板1中的外接电路中。

在本公开的一些实施方式中，芯片组2在基板1上的正投影可在逻辑芯片6在基板1上的正投影之内。即，逻辑芯片6的面积可大于位于顶部芯片单元211与基板1之间的各芯片单元21的面积，同时大于顶部芯片单元211的面积。

当芯片组2的数量为多个时，多个芯片组2均可与逻辑芯片6电连接。需要说明的是，基板1与各芯片组2之间可形成有一个逻辑芯片6，也可形成有多个沿平行于基板1的方向间隔分布的逻辑芯片6，在此不做特殊限定。当基板1与各芯片组2之间形成有一个逻辑芯片6时，各芯片组2中距离基板1最近的各芯片单元21可与同一逻辑芯片6电连接。当基板1与各芯片组2之间形成有多个沿平行于基板1的方向间隔分布的逻辑芯片6时，每个逻辑芯片6可至少与一个芯片组2电连接，且不同的逻辑芯片6连接的芯片组2不同。

在本公开的一种示例性实施方式中，导电结构5还可由芯片组2的内部延伸至逻辑芯片6中，进而使得芯片组2与逻辑芯片6之间可通过导电结构5实现电连接。

本公开实施方式还提供一种存储器，该存储器可包括上述任一实施方式中的半导体结构，其具体细节、形成工艺以及有益效果已经在对应的半导体结构及半导体结构的形成方法中进行了详细说明，此处不再赘述。

举例而言，该存储器可以是动态随机存取存储器(Dynamic Random AccessMemory，DRAM)、静态随机存取存储器(static random access memory，SRAM)等。当然，还可以是其它存储装置，在此不再一一列举。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：

提供载板；

在所述载板的一侧形成芯片组，所述芯片组包括多个沿垂直于所述载板的方向堆叠的芯片单元，各所述芯片单元中靠近所述载板的一侧的各所述芯片单元在所述载板上的正投影在距离所述载板最远的所述芯片单元在所述载板上的正投影之内；

形成覆盖所述芯片组的绝缘介质层；

进行研磨处理，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外。

2.根据权利要求1所述的形成方法，其特征在于，所述芯片组的数量为多个，各所述芯片组间隔分布，所述绝缘介质层填满各所述芯片组之间的间隙，所述芯片组包括底部芯片单元和顶部芯片单元，在平行于所述载板的方向上，相邻的所述底部芯片单元之间具有第一间隔，相邻的所述顶部芯片单元之间具有第二间隔，所述第二间隔的宽度小于所述第一间隔的宽度。

3.根据权利要求2所述的形成方法，其特征在于，在平行于所述载板的方向上，所述底部芯片单元具有第一宽度，所述顶部芯片单元具有第二宽度，所述第二宽度大于所述第一宽度。

4.根据权利要求3所述的形成方法，其特征在于，所述进行研磨处理，以将距离所述载板最远的所述芯片单元的预定表面暴露于所述绝缘介质层外，包括：

研磨去掉第一目标厚度的所述绝缘介质层，以露出所述顶部芯片单元的顶表面；

继续研磨去掉第二目标厚度的所述顶部芯片单元与所述绝缘介质层，以露出所述顶部芯片单元的所述预定表面，其中，所述第二目标厚度不大于所述第一目标厚度。

5.根据权利要求2所述的形成方法，其特征在于，所述芯片单元包括衬底及形成于所述衬底表面的电路模块，所述顶部芯片单元中形成有所述电路模块的表面朝向所述载板。

6.根据权利要求2-5任一项所述的形成方法，其特征在于，所述形成方法还包括：

在所述芯片组与所述载板之间形成逻辑芯片，所述芯片组在所述载板上的正投影在所述逻辑芯片在所述载板上的正投影之内。

7.根据权利要求6所述的形成方法，其特征在于，所述形成方法还包括：

在所述研磨处理后，在各所述芯片组之间的所述第一间隔和所述第二间隔中执行切割处理，以分离各所述芯片组。

8.根据权利要求7所述的形成方法，其特征在于，在执行所述切割处理的过程中，所述第一间隔中至少保留部分所述绝缘介质层。

9.根据权利要求7所述的形成方法，其特征在于，所述形成方法还包括：

在执行所述切割处理后，去除所述载板，并将所述逻辑芯片背离所述芯片组的表面与一基板电连接。

10.一种半导体结构，其特征在于，包括：

基板；

芯片组，设于所述基板的一侧，且包括多个沿垂直于所述基板的方向堆叠的芯片单元，各所述芯片单元中靠近所述基板的一侧的各所述芯片单元在所述基板上的正投影在距离所述基板最远的所述芯片单元在所述基板上的正投影之内；

绝缘层，包覆于所述芯片组的外周，且距离所述基板最远的所述芯片单元的预定表面暴露于所述绝缘层外。

11.根据权利要求10所述的半导体结构，其特征在于，所述芯片组包括底部芯片单元和顶部芯片单元，在平行于所述基板的方向上，位于所述顶部芯片单元的侧壁上的所述绝缘层的厚度不大于位于所述底部芯片单元的侧壁上的所述绝缘层的厚度。

12.根据权利要求11所述的半导体结构，其特征在于，在平行于所述基板的方向上，所述底部芯片单元具有第一宽度，所述顶部芯片单元具有第二宽度，所述第二宽度大于所述第一宽度。

13.根据权利要求11所述的半导体结构，其特征在于，所述芯片单元包括衬底及形成于所述衬底表面的电路模块，所述顶部芯片单元中形成有所述电路模块的表面朝向所述基板。

14.根据权利要求10-13任一项所述的半导体结构，其特征在于，所述半导体结构还包括：

逻辑芯片，设于所述基板与所述芯片组之间，所述芯片组在所述衬底上的正投影在所述逻辑芯片在所述衬底上的正投影之内。

15.一种存储器，其特征在于，包括权利要求10-14任一项所述的半导体结构。