[go: up one dir, main page]

CN117312227A - 双系统服务器 - Google Patents

双系统服务器 Download PDF

Info

Publication number
CN117312227A
CN117312227A CN202311501867.0A CN202311501867A CN117312227A CN 117312227 A CN117312227 A CN 117312227A CN 202311501867 A CN202311501867 A CN 202311501867A CN 117312227 A CN117312227 A CN 117312227A
Authority
CN
China
Prior art keywords
connector
management controller
baseboard management
dual
system server
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311501867.0A
Other languages
English (en)
Inventor
黄丽红
王穆新
林宏州
陈俞帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Shunquan Technology Co ltd
Inventec Corp
Original Assignee
Shanghai Shunquan Technology Co ltd
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Shunquan Technology Co ltd, Inventec Corp filed Critical Shanghai Shunquan Technology Co ltd
Priority to CN202311501867.0A priority Critical patent/CN117312227A/zh
Priority to US18/535,922 priority patent/US12423263B2/en
Publication of CN117312227A publication Critical patent/CN117312227A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申请公开了一种双系统服务器,涉及计算机技术领域,可以实现在一个主板上部署有两个单路服务器的系统架构,且可同时兼容双系统的功能,降低服务器的成本。该双系统服务器包括:中央处理器、第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置;其中,第一基板管理控制器,通过第一快捷外围组件互连接口连接于中央处理器;第二基板管理控制器,通过第二快捷外围组件互连接口连接于中央处理器;复杂可编程逻辑装置,通过第一集成电路的接口连接于第一基板管理控制器、且通过第二集成电路的接口连接于第二基板管理控制器。

Description

双系统服务器
技术领域
本申请涉及计算机技术领域,尤其涉及一种双系统服务器。
背景技术
目前,大多服务器都是采用双中央处理器(Central Processing Unit,CPU),且两个CPU之间通过超通道互连(ultra path interconnect,UPI)连接。然而,现有的这种服务器的系统架构的成本较高,且容易由于其中一个CPU损坏而导致整个系统无法正常运行。
发明内容
本申请提供一种双系统服务器,可以实现在一个主板上部署有两个单路服务器的系统架构,且可同时兼容双系统的功能,降低服务器的成本。
为达到上述目的,本申请采用如下技术方案:
第一方面,本申请提供一种双系统服务器,包括:中央处理器、第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置;其中,第一基板管理控制器,通过第一快捷外围组件互连接口连接于中央处理器;第二基板管理控制器,通过第二快捷外围组件互连接口连接于中央处理器;复杂可编程逻辑装置,通过第一集成电路的接口连接于第一基板管理控制器、且通过第二集成电路的接口连接于第二基板管理控制器。
可选的,复杂可编程逻辑装置用于,在无法读取到第一集成电路的接口和第二集成电路的接口两者中的任一个的情况下,以安全转速控制风扇。
可选的,双系统服务器还包括解复用器;
解复用器,分别与第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置连接;解复用器,用于控制第一集成电路的接口和第二集成电路的接口两者中的其中一个为通信状态、且另一个为非通信状态。
可选的,双系统服务器还包括主板、M.2背板、薄型连接器、信号连接器、第一M.2连接器、以及第二M.2连接器;
其中,中央处理器、第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置均设置于主板上;
M.2背板,连接于主板;
薄型连接器,设置于主板上;
信号连接器,设置于主板上;
第一M.2连接器,设置于M.2背板上,且连接于薄型连接器及信号连接器;
第二M.2连接器,设置于M.2背板上,且连接于薄型连接器及信号连接器;
并且,第一M.2连接器和第二M.2连接器均支持第五代快捷外围组件互连标准。
可选的,双系统服务器还包括温度传感器;温度传感器连接于信号连接器,用于检测第一M.2连接器或第二M.2连接器的温度。
可选的,双系统服务器还包括薄型连接器、第一网口连接器、以及第二网口连接器;
薄型连接器,连接于第一基板管理控制器及第二基板管理控制器;
第一网口连接器,连接于薄型连接器;
第二网口连接器,连接于薄型连接器。
可选的,双系统服务器还包括现场可更换单元、第一连接器、第二连接器、第三连接器、以及第四连接器;
现场可更换单元,连接于第一基板管理控制器及第二基板管理控制器;
第一连接器,连接于现场可更换单元;
第二连接器,连接于第一连接器及显示器,用于与第一连接器进行视频图像阵列的双向通信;
第三连接器,连接于第二连接器,用于输出通信信号至第二连接器;
第四连接器,连接于第三连接器,用于与第三连接器进行通用串行总线的双向通信。
可选的,第二连接器还用于与第一连接器进行改造集成电路的接口的异常检测。
可选的,双系统服务器还包括耳板、以及温度传感器;
其中,第一连接器、第二连接器、第三连接器、以及第四连接器均设置于耳板上;
温度传感器,连接于第一连接器,且用于检测耳板的进风口的温度。
可选的,双系统服务器还包括主板、背板、第一长硬盘、第二长硬盘、以及短硬盘;
其中,中央处理器、第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置均设置于主板上;
背板,连接于主板;
第一长硬盘,用于通过第一快捷外围组件互连接口连接于背板;
第二长硬盘,用于通过第二快捷外围组件互连接口连接于背板;
短硬盘,用于通过第三快捷外围组件互连接口连接于背板;
并且,第一快捷外围组件互连接口和第二快捷外围组件互连接口均对应八个插槽,第三快捷外围组件互连接口对应四个插槽,且第一快捷外围组件互连接口、第二快捷外围组件互连接口、以及第三快捷外围组件互连接口均符合企业与数据中心固态硬盘外观规格。
本申请提供的双系统服务器中,可以实现在一个主板上部署有两个单路服务器的系统架构,且可同时兼容双系统的功能,降低服务器的成本。
在本申请中,对于上述涉及到的设备或部件的名称不构成限定,在实际实现中,这些设备或部件可以以其他名称出现。只要各个设备或部件的功能和本申请类似,均属于本申请及其等同技术的范围之内。
本申请的这些方面在以下的描述中会更加简明易懂。
附图说明
图1为本申请实施例提供的一种双系统服务器的结构示意图;
图2为本申请实施例提供的另一种双系统服务器的结构示意图;
图3为本申请实施例提供的又一种双系统服务器的结构示意图;
图4为本申请实施例提供的又一种双系统服务器的结构示意图;
图5为本申请实施例提供的又一种双系统服务器的结构示意图;
图6为本申请实施例提供的又一种双系统服务器的结构示意图。
附图标记说明:
1,2,3,4,5,6:双系统服务器;
10,20,30,40,50,60:中央处理器;
11,21,31,41,51,61:第一基板管理控制器;
12,22,32,42,52,62:第二基板管理控制器;
13,23,33,43,53,63:复杂可编程逻辑装置;
101,201,301,401,501,601:第一快捷外围组件互连接口;
102,202,302,402,502,602:第二快捷外围组件互连接口;
103,203,303,403,503,603:第一集成电路的接口;
104,204,304,404,504,604:第二集成电路的接口;
24:解复用器;
34,44:薄型连接器;
35:信号连接器;
36:第一M.2连接器;
37:第二M.2连接器;
38,58:温度传感器;
45:第一网口连接器;
46:第二网口连接器;
54:第一连接器;
55:第二连接器;
56:第三连接器;
57:第四连接器;
59:现场可更换单元;
64:第一长硬盘;
65:第二长硬盘;
66:短硬盘;
300A,500A,600A:主板;
300B,600B:背板;
500B:耳板;
A1:风扇控制器;
A2:显示器。
具体实施方式
下面结合附图对本申请实施例提供的双系统服务器进行详细地描述。
本申请的说明书以及附图中的术语“第一”和“第二”等是用于区别不同的对象,或者用于区别对同一对象的不同处理,而不是用于描述对象的特定顺序。
此外,本申请的描述中所提到的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选的还包括其他没有列出的步骤或单元,或可选的还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是,本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请的描述中,除非另有说明,“多个”的含义是指两个或两个以上。
参照图1,为本申请实施例提供的一种双系统服务器的结构示意图。如图1所示,双系统服务器1包括中央处理器10、第一基板管理控制器11、第二基板管理控制器12以及复杂可编程逻辑装置13。
其中,第一基板管理控制器11通过第一快捷外围组件互连接口101连接于中央处理器10。第二基板管理控制器12通过第二快捷外围组件互连接口102连接于中央处理器10。复杂可编程逻辑装置13通过第一集成电路的接口103连接于第一基板管理控制器11、且通过第二集成电路的接口104连接于第二基板管理控制器12。
可选的,第一基板管理控制器11和第二基板管理控制器12为相同型号的基板管理控制器。在图1的架构中,第一基板管理控制器11及第二基板管理控制器12可分别读取中央处理器10的指令/数据。通过图1所示的架构,可以实现在一个主板上部署有两个单路服务器的系统架构,且可同时兼容双系统的功能,降低服务器的成本。
复杂可编程逻辑装置13还可以连接于风扇控制器A1。复杂可编程逻辑装置13可包括多个缓存器(register),用于存储风扇的脉冲宽度调变值。复杂可编程逻辑装置13可根据缓存器的脉冲宽度调变值判断风扇的最高转速。此外,复杂可编程逻辑装置13可在读取不到第一集成电路的接口103及第二集成电路的接口104两者中的任一个的情况下,以安全转速控制风扇。也即是,复杂可编程逻辑装置13可检测第一集成电路的接口103及第二集成电路的接口104,当复杂可编程逻辑装置13检测不到第一集成电路的接口103或检测不到第二集成电路的接口104时,表示对应的基板管理控制器失效。因此,复杂可编程逻辑装置13可输出安全转速至风扇控制器A1,以控制风扇以安全转速运作。基于此,可以确保系统风扇正常运行,不会由于异常状况(例如,温度过高)导致宕机。
参照图2,为本申请实施例提供的另一种双系统服务器的结构示意图。如图2所示,双系统服务器2包括中央处理器20、第一基板管理控制器21、第二基板管理控制器22、复杂可编程逻辑装置23、以及解复用器24。
第一基板管理控制器21通过第一快捷外围组件互连接口201连接于中央处理器20。第二基板管理控制器22通过第二快捷外围组件互连接口202连接于中央处理器20。复杂可编程逻辑装置23通过第一集成电路的接口203连接于第一基板管理控制器21、且通过第二集成电路的接口204连接于第二基板管理控制器22。解复用器24可连接于第一基板管理控制器21、第二基板管理控制器22及复杂可编程逻辑装置23。
双系统服务器2的中央处理器20、第一基板管理控制器21、第二基板管理控制器22、以及复杂可编程逻辑装置23分别与图1中的双系统服务器1的中央处理器10、第一基板管理控制器11、第二基板管理控制器12、以及复杂可编程逻辑装置13相同,故此处不再赘述(比如,复杂可编程逻辑装置23还可连接风扇控制器A1)。
解复用器24用于控制第一集成电路的接口203及第二集成电路的接口204两者中的其中一个为通信状态、且另一个为非通信状态。以第一集成电路的接口203为被允许通信的接口为例,解复用器24可作为控制组件,用于控制第一集成电路的接口203通信、以及控制第二集成电路的接口204在第一集成电路的接口203进行通信的期间不进行通信。示例性的,解复用器24的型号可以是PCA9641。
参照图3,为本申请实施例提供的又一种双系统服务器的结构示意图。如图3所示,双系统服务器3包括中央处理器30、第一基板管理控制器31、第二基板管理控制器32、复杂可编程逻辑装置33、薄型连接器34、信号连接器35、第一M.2连接器36、第二M.2连接器37、以及温度传感器38。
第一基板管理控制器31通过第一快捷外围组件互连接口301连接于中央处理器30。第二基板管理控制器32通过第二快捷外围组件互连接口302连接于中央处理器30。复杂可编程逻辑装置33通过第一集成电路的接口303连接于第一基板管理控制器31、且通过第二集成电路的接口304连接于第二基板管理控制器32。
双系统服务器3的中央处理器30、第一基板管理控制器31、第二基板管理控制器32、及复杂可编程逻辑装置33分别与图1中的双系统服务器1的中央处理器10、第一基板管理控制器11、第二基板管理控制器12、及复杂可编程逻辑装置13,故此处不再赘述。
如图3所示,双系统服务器3还包括主板300A,中央处理器30、第一基板管理控制器31、第二基板管理控制器32、复杂可编程逻辑装置33、薄型连接器34、以及信号连接器35均可设置于主板300A上。薄型连接器34可为J3连接器,信号连接器35可为J4连接器、且可为主板300A上的旁带(sideband)连接器。并且,双系统服务器3还包括M.2背板300B、以及设置于M.2背板300B上的第一M.2连接器36和第二M.2连接器37。
M.2背板300B连接于主板300A。薄型连接器34连接于第一M.2连接器36及第二M.2连接器37。信号连接器35连接于第一M.2连接器36及第二M.2连接器37。示例性的,薄型连接器34及信号连接器35可分别通过Y型连接线连接于第一M.2连接器36及第二M.2连接器37。第一M.2连接器36及第二M.2连接器37可分别连接M.2硬盘,其中M.2硬盘可用于存储开机系统。并且,第一M.2连接器36及第二M.2连接器37可支持第五代快捷外围组件互连标准,且分别设有四个插槽。
主板300A上的组件(例如,第一基板管理控制器31及第二基板管理控制器32)产生的信号可通过薄型连接器34及信号连接器35输出至第一M.2连接器36及第二M.2连接器37,以控制第一M.2连接器36及第二M.2连接器37各自连接的M.2硬盘(例如,控制上电)。具体的,薄型连接器34可分别向第一M.2连接器36以及第二M.2连接器37传输快捷外围组件互连信号、待机电压(例如,3.3伏特),以检测是否存在M.2硬盘的检测信号及频率信号等。通过上述结构,即使其中一个M.2连接器出现故障,另一个M.2连接器仍可正常运行。
双系统服务器3的温度传感器38设置于M.2背板300B上、且连接于信号连接器35。温度传感器38可用于检测M.2背板300B对应的温度。示例性的,温度传感器38可用于检测第一M.2连接器36、第二M.2连接器37,及/或,第一M.2连接器36、第二M.2连接器37各自连接的M.2硬盘的温度。并且,温度传感器38的检测结果可通过信号连接器35传输至第一基板管理控制器31及第二基板管理控制器32。
此外,主板300A上还可以设置现场可更换单元(field replacement unit,FRU),现场可更换单元可连接于M.2背板300B。现场可更换单元可将M.2背板300B的信息(例如,M.2背板300B的序列号等)传输至主板300A。
参照图4,为本申请实施例提供的又一种双系统服务器的结构示意图。如图4所示,双系统服务器4包括中央处理器40、第一基板管理控制器41、第二基板管理控制器42、复杂可编程逻辑装置43、薄型连接器44、第一网口连接器45以及第二网口连接器46。
第一基板管理控制器41通过第一快捷外围组件互连接口401连接于中央处理器40。第二基板管理控制器42通过第二快捷外围组件互连接口402连接于中央处理器40。复杂可编程逻辑装置43通过第一集成电路的接口403连接于第一基板管理控制器41、且通过第二集成电路的接口404连接于第二基板管理控制器42。
双系统服务器4的中央处理器40、第一基板管理控制器41、第二基板管理控制器42、及复杂可编程逻辑装置43分别与图1中的双系统服务器1的中央处理器10、第一基板管理控制器11、第二基板管理控制器12、及复杂可编程逻辑装置13,故此处不再赘述。
第一基板管理控制器41及第二基板管理控制器42均可连接于薄型连接器44。比如,薄型连接器44可以是J1连接器。薄型连接器44还可以分别连接于第一网口连接器45及第二网口连接器46。第一网口连接器45及第二网口连接器46可为J2的双网口连接器。第一网口连接器45及第二网口连接器46可分别为RJ45网口连接器。
第一网口连接器45及第二网口连接器46可输出各自的网口速率至薄型连接器44,网口速率可通过薄型连接器44被传输至第一基板管理控制器41及第二基板管理控制器42。示例性的,薄型连接器44可将网口速率传输至如前述的现场可更换单元、以及由现场可更换单元将网口速率传输至第一基板管理控制器41及第二基板管理控制器42。
此外,薄型连接器44还可连接于第三网口连接器。第三网口连接器可为J2的单网口连接器,也可为RJ45网口连接器。另外,薄型连接器44可与第一网口连接器45、第二网口连接器46、以及第三网口连接器分别执行双向通信,例如传输介质相关接口(mediumdependent interface,MDI)信号。通过上述架构,可以兼容单节点及双节点的网口功能,有效降低双系统服务器的成本。
参照图5,为本申请实施例提供的又一种双系统服务器的结构示意图。如图5所示,双系统服务器5包括中央处理器50、第一基板管理控制器51、第二基板管理控制器52、复杂可编程逻辑装置53、第一连接器54、第二连接器55、第三连接器56、第四连接器57、温度传感器58、以及现场可更换单元59。
第一基板管理控制器51通过第一快捷外围组件互连接口501连接于中央处理器50。第二基板管理控制器52通过第二快捷外围组件互连接口502连接于中央处理器50。复杂可编程逻辑装置53通过第一集成电路的接口503连接于第一基板管理控制器51、以及通过第二集成电路的接口504连接于第二基板管理控制器52。
双系统服务器5的中央处理器50、第一基板管理控制器51、第二基板管理控制器52、及复杂可编程逻辑装置53分别与图1中的双系统服务器1的中央处理器10、第一基板管理控制器11、第二基板管理控制器12、及复杂可编程逻辑装置13,故此处不再赘述。
如图5所示,双系统服务器5还包括主板500A及耳板500B。中央处理器50、第一基板管理控制器51、第二基板管理控制器52、以及复杂可编程逻辑装置53均可设置于主板500A上。第一连接器54到第四连接器57均可设置于耳板500B上,且可以板上缆线(cable onboard)的方式焊接于耳板500B上。第一连接器54连接于第二连接器55、温度传感器58、以及现场可更换单元59,第二连接器55连接于第三连接器56及显示器A2,第三连接器56连接于第四连接器57。此外,现场可更换单元59还连接于第一基板管理控制器51及第二基板管理控制器52。通过将第一连接器54到第四连接器57共同设置于耳板500B上的架构,可以使多个连接器共享一个耳板,进而降低双系统服务器的成本。
第一连接器54到第四连接器57可分别为J1连接器、J2连接器、J7连接器及J5连接器。示例性的,第一连接器54可为MP连接器,第二连接器55可为显示端口,第三连接器56可为薄型连接器,第四连接器57可为C型(type C)的通用串行总线连接器,且第四连接器57的数量可为一个或两个。
第一连接器54可与第二连接器55之间进行双向通信,例如互相传输视频图像阵列(video graphic array,VGA)信号。此外,第一连接器54还可与第二连接器55进行改造集成电路的接口异常检测(debug)。第三连接器56可输出通信信号至第二连接器55。第三连接器56还可连接于多个发光二极管,分别用于发出电力状态、用户标识(user identifier,UID)、以及信号状态等颜色的光。第四连接器57可与第三连接器56进行通用串行总线的双向通信。
温度传感器58可用于检测耳板500B的进风口的温度,且可通过第一连接器54及现场可更换单元59将检测到的温度输出至第一基板管理控制器51及第二基板管理控制器52。
参照图6,为本申请实施例提供的又一种双系统服务器的结构示意图。如图6所示,双系统服务器6包括中央处理器60、第一基板管理控制器61、第二基板管理控制器62、复杂可编程逻辑装置63、第一长硬盘64、第二长硬盘65、以及短硬盘66。
第一基板管理控制器61通过第一快捷外围组件互连接口601连接于中央处理器60。第二基板管理控制器62通过第二快捷外围组件互连接口602连接于中央处理器60。复杂可编程逻辑装置63通过第一集成电路的接口603连接于第一基板管理控制器61、以及通过第二集成电路的接口604连接于第二基板管理控制器62。
双系统服务器6的中央处理器60、第一基板管理控制器61、第二基板管理控制器62、及复杂可编程逻辑装置63分别与图1中的双系统服务器1的中央处理器10、第一基板管理控制器11、第二基板管理控制器12、及复杂可编程逻辑装置13,故此处不再赘述。
如图6所示,双系统服务器6还包括主板600A及背板600B。中央处理器60、第一基板管理控制器61、第二基板管理控制器62、及复杂可编程逻辑装置63均可设置于主板600A上。第一长硬盘64、第二长硬盘65、及短硬盘66可分别连接于背板600B。具体的,第一长硬盘64可通过第一快捷外围组件互连接口连接于背板600B;第二长硬盘65可通过第二快捷外围组件互连接口连接于背板600B;短硬盘66可通过第三快捷外围组件互连接口连接于背板600B。进一步的,背板600B可包括三个微型冷边输入输出(mini cooledge input/output,MCIO)连接器,分别连接第一长硬盘64、第二长硬盘65及短硬盘66。
此外,第一快捷外围组件互连接口及第二快捷外围组件互连接口分别对应八个插槽,第三快捷外围组件互连接口可对应四个插槽。也即是,第一长硬盘64及第二长硬盘65分别通过快捷外围组件互连接口的八个插槽连接于背板600B,短硬盘66通过为快捷外围组件互连接口的四个插槽连接于背板600B。
第一快捷外围组件互连接口、第二快捷外围组件互连接口及第三快捷外围组件互连接口符合企业与数据中心固态硬盘外观规格(enterprise and data center standardform factor,EDSFF)。第一长硬盘64、第二长硬盘65及短硬盘66可为企业与数据中心固态硬盘外观规格硬盘。例如,第一长硬盘64及第二长硬盘65可为E3长硬盘,短硬盘66可为E3短硬盘。
通过上述以一个板子兼容长硬盘及短硬盘的配置,可有效降低双系统服务器的成本,并可以提高资源的利用率。
另外,需要说明的是,本申请实施例在实际应用中,双系统服务器还可以是前述各实施例中的多个的组合。
综上所述,通过本申请实施例提供的双系统服务器,可以实现在一个主板上部署有两个单路服务器的系统架构,且可同时兼容双系统的功能,降低服务器的成本,且可以确保系统风扇正常运行,不会因为异常状况导致宕机。通过多个网口连接器的架构,可以兼容单节点及双节点的网口功能,有效降低双系统服务器的设计成本。通过将多个连接器共同设置于耳板上的架构,可以使多个连接器共享一个耳板,进而降低双系统服务器的成本。并且,通过以一个板子兼容长硬盘及短硬盘的配置,可有效降低双系统服务器的成本,并可以提高资源的利用率。
注意,上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解,本申请不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离申请的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本申请不仅仅限于以上实施例,在不脱离本申请构思的情况下,还可以包括更多其他等效实施例,而本申请的范围由所附的权利要求范围决定。

Claims (10)

1.一种双系统服务器,其特征在于,包括:中央处理器、第一基板管理控制器、第二基板管理控制器、以及复杂可编程逻辑装置;
其中,所述第一基板管理控制器,通过第一快捷外围组件互连接口连接于所述中央处理器;
所述第二基板管理控制器,通过第二快捷外围组件互连接口连接于所述中央处理器;
所述复杂可编程逻辑装置,通过第一集成电路的接口连接于所述第一基板管理控制器、且通过第二集成电路的接口连接于所述第二基板管理控制器。
2.根据权利要求1所述的双系统服务器,其特征在于,所述复杂可编程逻辑装置用于,在无法读取到所述第一集成电路的接口和所述第二集成电路的接口两者中的任一个的情况下,以安全转速控制风扇。
3.根据权利要求1所述的双系统服务器,其特征在于,所述双系统服务器还包括解复用器;
所述解复用器,分别与所述第一基板管理控制器、所述第二基板管理控制器、以及所述复杂可编程逻辑装置连接;所述解复用器,用于控制所述第一集成电路的接口和所述第二集成电路的接口两者中的其中一个为通信状态、且另一个为非通信状态。
4.根据权利要求1所述的双系统服务器,其特征在于,所述双系统服务器还包括主板、M.2背板、薄型连接器、信号连接器、第一M.2连接器、以及第二M.2连接器;
其中,所述中央处理器、所述第一基板管理控制器、所述第二基板管理控制器、以及所述复杂可编程逻辑装置均设置于所述主板上;
所述M.2背板,连接于所述主板;
所述薄型连接器,设置于所述主板上;
所述信号连接器,设置于所述主板上;
所述第一M.2连接器,设置于所述M.2背板上,且连接于所述薄型连接器及所述信号连接器;
所述第二M.2连接器,设置于所述M.2背板上,且连接于所述薄型连接器及所述信号连接器;
并且,所述第一M.2连接器和所述第二M.2连接器均支持第五代快捷外围组件互连标准。
5.根据权利要求4所述的双系统服务器,其特征在于,所述双系统服务器还包括温度传感器;所述温度传感器连接于所述信号连接器,用于检测所述第一M.2连接器或所述第二M.2连接器的温度。
6.根据权利要求1所述的双系统服务器,其特征在于,所述双系统服务器还包括薄型连接器、第一网口连接器、以及第二网口连接器;
所述薄型连接器,连接于所述第一基板管理控制器及所述第二基板管理控制器;
所述第一网口连接器,连接于所述薄型连接器;
所述第二网口连接器,连接于所述薄型连接器。
7.根据权利要求1所述的双系统服务器,其特征在于,所述双系统服务器还包括现场可更换单元、第一连接器、第二连接器、第三连接器、以及第四连接器;
所述现场可更换单元,连接于所述第一基板管理控制器及所述第二基板管理控制器;
所述第一连接器,连接于所述现场可更换单元;
所述第二连接器,连接于所述第一连接器及显示器,用于与所述第一连接器进行视频图像阵列的双向通信;
所述第三连接器,连接于所述第二连接器,用于输出通信信号至所述第二连接器;
所述第四连接器,连接于所述第三连接器,用于与所述第三连接器进行通用串行总线的双向通信。
8.根据权利要求7所述的双系统服务器,其特征在于,所述第二连接器还用于与所述第一连接器进行改造集成电路的接口的异常检测。
9.根据权利要求7所述的双系统服务器,其特征在于,所述双系统服务器还包括耳板、以及温度传感器;
其中,所述第一连接器、所述第二连接器、所述第三连接器、以及所述第四连接器均设置于所述耳板上;
所述温度传感器,连接于所述第一连接器,且用于检测所述耳板的进风口的温度。
10.根据权利要求1所述的双系统服务器,其特征在于,所述双系统服务器还包括主板、背板、第一长硬盘、第二长硬盘、以及短硬盘;
其中,所述中央处理器、所述第一基板管理控制器、所述第二基板管理控制器、以及所述复杂可编程逻辑装置均设置于所述主板上;
所述背板,连接于所述主板;
所述第一长硬盘,用于通过所述第一快捷外围组件互连接口连接于所述背板;
所述第二长硬盘,用于通过所述第二快捷外围组件互连接口连接于所述背板;
所述短硬盘,用于通过第三快捷外围组件互连接口连接于所述背板;
并且,所述第一快捷外围组件互连接口和所述第二快捷外围组件互连接口均对应八个插槽,所述第三快捷外围组件互连接口对应四个插槽,且所述第一快捷外围组件互连接口、所述第二快捷外围组件互连接口、以及所述第三快捷外围组件互连接口均符合企业与数据中心固态硬盘外观规格。
CN202311501867.0A 2023-11-10 2023-11-10 双系统服务器 Pending CN117312227A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311501867.0A CN117312227A (zh) 2023-11-10 2023-11-10 双系统服务器
US18/535,922 US12423263B2 (en) 2023-11-10 2023-12-11 Dual system server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311501867.0A CN117312227A (zh) 2023-11-10 2023-11-10 双系统服务器

Publications (1)

Publication Number Publication Date
CN117312227A true CN117312227A (zh) 2023-12-29

Family

ID=89260537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311501867.0A Pending CN117312227A (zh) 2023-11-10 2023-11-10 双系统服务器

Country Status (2)

Country Link
US (1) US12423263B2 (zh)
CN (1) CN117312227A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20260037018A1 (en) * 2024-07-30 2026-02-05 Giga Computing Technology Co., Ltd. Performance control method and system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10402207B2 (en) * 2016-06-16 2019-09-03 Quanta Computer Inc. Virtual chassis management controller
US10521376B1 (en) * 2018-03-15 2019-12-31 Seagate Technology Llc Enclosure management over PCIE
US11009547B2 (en) * 2018-12-06 2021-05-18 Super Micro Computer, Inc. Device and method for testing a computer system
US10585816B1 (en) * 2018-12-07 2020-03-10 Dell Products, L.P. System and method for serial communication at a peripheral interface device
TWI734082B (zh) * 2019-02-20 2021-07-21 旺玖科技股份有限公司 具介面兼容之智能風扇控制系統
TWI730321B (zh) * 2019-04-29 2021-06-11 仁寶電腦工業股份有限公司 搭載非揮發性記憶體固態硬碟之電子裝置
CN110532196B (zh) * 2019-08-30 2021-10-01 英业达科技有限公司 多地址响应的复杂可程序逻辑装置及运作方法
US11010173B2 (en) * 2019-09-17 2021-05-18 Dell Products L.P. Adjusting a processing state of an information handling system from multi-socket mode to multi-single socket mode
US11068038B2 (en) * 2019-09-20 2021-07-20 Dell Products L.P. System and method for using current slew-rate telemetry in an information handling system
CN112650696A (zh) * 2019-10-11 2021-04-13 深圳富桂精密工业有限公司 Hdd背板管理装置
CN113064479B (zh) * 2021-03-03 2023-05-23 山东英信计算机技术有限公司 一种gpu服务器的电源冗余控制系统、方法及介质
US11809364B2 (en) * 2021-06-25 2023-11-07 Quanta Computer Inc. Method and system for firmware for adaptable baseboard management controller
US11809352B2 (en) * 2021-09-09 2023-11-07 Dell Products L.P. Flexible, high-bandwidth link management between system and subsystem baseboard management controllers
US11815967B2 (en) * 2021-10-15 2023-11-14 Dell Products L.P. Power throttling of high performance computing (HPC) platform components
US12422809B2 (en) * 2022-01-20 2025-09-23 Hewlett Packard Enterprise Development Lp Fan enhancements to improve server performance and quality

Also Published As

Publication number Publication date
US12423263B2 (en) 2025-09-23
US20250156368A1 (en) 2025-05-15

Similar Documents

Publication Publication Date Title
CN102346520B (zh) 一种服务器系统
US10417166B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
TWI531907B (zh) 基板管理系統架構
US6915362B2 (en) System to aggregate keyboard video mouse (KVM) control across multiple server blade chassis
US9965223B2 (en) Systems and methods for scalable storage management
US7356638B2 (en) Using out-of-band signaling to provide communication between storage controllers in a computer storage system
US6813150B2 (en) Computer system
US20180101453A1 (en) Implementing cable failover in multiple cable pci express io interconnections
US8996775B2 (en) Backplane controller for managing serial interface configuration based on detected activity
US20120159029A1 (en) Storage subsystem backplane management system
US20040083324A1 (en) Large array of mass data storage devices connected to a computer by a serial link
US10846159B2 (en) System and method for managing, resetting and diagnosing failures of a device management bus
US7000037B2 (en) Large array of mass data storage devices connected to a computer by a serial link
US7734858B2 (en) Fabric interposer for blade compute module systems
US20040162928A1 (en) High speed multiple ported bus interface reset control system
CN117312227A (zh) 双系统服务器
US20040168008A1 (en) High speed multiple ported bus interface port state identification system
TWI417738B (zh) 一種伺服器系統
CN110985426A (zh) 一种PCIE Switch产品的风扇控制系统及方法
US11910558B2 (en) Chassis management controller monitored overcurrent protection for modular information handling systems
US20040177198A1 (en) High speed multiple ported bus interface expander control system
US20040162927A1 (en) High speed multiple port data bus interface architecture
US20080126635A1 (en) Blade Server Switch Module
US10409940B1 (en) System and method to proxy networking statistics for FPGA cards
TWI893531B (zh) 雙系統伺服器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination