CN117176172A - 电流型数模转换器及模数转换器 - Google Patents

Abstract

本申请公开电流型数模转换器及模数转换器，电流型数模转换器包括第一转换控制电路、第二转换控制电路和逻辑处理单元；第一转换控制电路包括至少三个第一开关支路，至少三个第一开关支路耦接于一公共节点，存在至少一个第一开关支路通过第一模拟转换端输出电流型数模转换器所需转换出的电流信号；第二转换控制电路包括至少三个第二开关支路，至少三个第二开关支路耦接于另一公共节点，存在至少一个第二开关支路通过第二模拟转换端输出电流型数模转换器所需转换出的电流信号；逻辑处理单元，用于在第一数字输入端和第二数字输入端各接收到开关码后，利用预设时钟源产生的占空比可调节的目标时钟信号，导通对应的第一开关支路和对应的第二开关支路。

Description

电流型数模转换器及模数转换器

技术领域

本申请涉及数模混合集成电路设计领域和模数混合集成电路设计领域，尤其涉及电流型数模转换器及模数转换器。

背景技术

Sigma-Delta模数转换器，又称为三角积分（Sigma-Delta）模拟数字转换器经常运用在音频信号的高精准度的处理中。Sigma-Delta模数转换器的基本结构包括环路滤波器、量化器以及反馈数模转换器，它们一起构成一个反馈环路，一般地，在Sigma-Delta模数转换器中，模拟输入与反馈信号（误差信号）进行差动（delta）比较，该比较产生的差值信号被送到环形滤波器中，则Sigma-Delta模数转换器通过反馈运行来令这个差值趋于零，以降低反馈数模转换器的非线性，则Sigma-Delta模数转换器的相应结构可以达到极高的精准度，所以在高精准度的应用（如音频）中非常热门。

然而在实际应用中，一种采用电阻设计的反馈数模转换器输出电流往往很小，连接的电阻非常大，加大了面积和成本，也存在电阻匹配和PVT(过程、温度、电压)差异问题；或者，一种采用MOS管设计的反馈数模转换器对输入信号的抖动比较敏感，对版图匹配和寄生处理要求高。

发明内容

本申请公开电流型数模转换器及模数转换器，具体的技术方案如下：

电流型数模转换器，电流型数模转换器包括第一转换控制电路、第二转换控制电路和逻辑处理单元；逻辑处理单元分别与第一转换控制电路和第二转换控制电路存在电性连接关系；逻辑处理单元设置第一数字输入端和第二数字输入端；第一转换控制电路设置第一模拟转换端，第二转换控制电路设置第二模拟转换端；第一转换控制电路包括至少三个第一开关支路，所述至少三个第一开关支路耦接于一公共节点，而且存在至少一个第一开关支路通过第一模拟转换端输出电流型数模转换器所需转换出的电流信号；第二转换控制电路包括至少三个第二开关支路，所述至少三个第二开关支路耦接于另一公共节点，而且存在至少一个第二开关支路通过第二模拟转换端输出电流型数模转换器所需转换出的电流信号；逻辑处理单元，用于在第一数字输入端和第二数字输入端各接收到开关码后，利用预设时钟源产生的占空比可调节的目标时钟信号，导通对应的第一开关支路和对应的第二开关支路，其中，每个第一开关支路均存在与其同步导通或同步断开的第二开关支路。

综上所述，本申请结合多个开关支路和时钟信号来将开关码转换为电流型数模转换器中流经的电流，并能够通过调节用于导通开关支路的信号的占空比来对电流型数模转换器中流经的电流施加一定时间的调节，获得电流形式的模拟输出信号。由于各个开关支路只是强调开闭与否，没有对电阻和MOS管加以连接形式和数量的必要限制，所以能够节省所述电流型数模转换器的集成电路设计面积，并能够降低匹配要求和寄生要求，也能在占空比的调节作用下满足高精度的应用需求，进而降低集成电路版图设计的难度。

模数转换器，模数转换器包括多级积分器、量化器、输入放大器和输出放大器，输入放大器、多级积分器、输出放大器与量化器依次连接；模数转换器还所述电流型数模转换器；所述电流型数模转换器连接在积分器的输入端与量化器的输出端之间，形成反馈环路；所述第一数字输入端和所述第二数字输入端分别连接量化器的对应输出端，所述电流型数模转换器用于接收量化器输出的数字码，数字码表示所述开关码；所述第一模拟转换端和所述第二模拟转换端分别连接积分器的对应输入端，所述电流型数模转换器还用于输出模拟信号至积分器。

在所述电流型数模转换器连接入连续型Sigma-Delta（三角积分）模数转换器的应用场景中，由于所述连续型Sigma-Delta（三角积分）模数转换器使用的采样频率，需要比所述电流型数模转换器反馈输入给所述连续型Sigma-Delta（三角积分）模数转换器的信号带宽（输入模拟信号带宽）高得多，则相对而言，则外部容易实现对所述电流型数模转换器内部的开关支路实施占空比调节。

附图说明

图1是本申请的一实施例公开的模数转换器的内部结构示意图。

图2是本申请另一实施例公开的电流型数模转换器的内部结构示意图（代表电阻型数模转换器的结构示意图）。

图3是本申请又一实施例公开的电流型数模转换器的内部结构示意图（代表电流镜型数模转换器的结构示意图）。

实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。

作为一种实施例，公开电流型数模转换器，电流型数模转换器用于将数字码流转换为模拟电流，可以在外部施加的触发信号控制下由相应支路输出模拟电流，并且支持调节外部施加信号的占空比，改变数字码流所需转换出的模拟电流大小、选择对应的支路输出模拟电流和/或模拟电流的输出时间，从而电流型数模转换器可以应用在连续型Sigma-Delta模数转换器中，采用一定占空比控制下形成的电流通路去调节反馈环路传输的反馈电流，达到反馈效果。在本实施例中，结合图2和图3可知，所述电流型数模转换器包括第一转换控制电路、第二转换控制电路和逻辑处理单元；逻辑处理单元分别与第一转换控制电路和第二转换控制电路存在电性连接关系，逻辑处理单元设置第一数字输入端D+和第二数字输入端D-；第一转换控制电路设置第一模拟转换端I+，第二转换控制电路设置第二模拟转换端I-；具体地，逻辑处理单元分别向第一转换控制电路和第二转换控制电路发出具有可调节占空比的控制信号，改变第一转换控制电路的第一模拟转换端I+的输出电流和第二转换控制电路的第二模拟转换端I-的输出电流，其中，允许第一数字输入端D+输入的数字码和第二数字输入端D-输入的数字码分成高比特位和低比特位，形成对第一转换控制电路和第二转换控制电路内部对应支路的控制，优选地，第一转换控制电路内导通的支路可以被高比特位控制实现，第一转换控制电路内关断的支路可以被低比特位控制实现；也可以优选为第一转换控制电路内导通的开关支路可以被高比特位控制实现，第二转换控制电路内导通的开关支路可以被低比特位控制实现。

在本实施例中，第一转换控制电路包括至少三个第一开关支路，所述至少三个第一开关支路耦接于一公共节点，而且存在至少一个第一开关支路通过第一模拟转换端输出电流型数模转换器所需转换出的电流信号，其中，所述至少三个第一开关支路耦接的公共节点可以通过电阻连接到第一模拟转换端I+或存在其中一个第一开关支路的一端直接连接到第一模拟转换端I+。第二转换控制电路包括至少三个第二开关支路，所述至少三个第二开关支路耦接于另一公共节点，而且存在至少一个第二开关支路通过第二模拟转换端输出电流型数模转换器所需转换出的电流信号，其中，所述至少三个第二开关支路耦接的公共节点可以通过电阻连接到第二模拟转换端I-或存在其中一个第二开关支路的一端直接连接到第二模拟转换端I-。

第一模拟转换端I+和第二模拟转换端I-输出的电流信号分别是电流型数模转换器针对第一数字输入端D+和第二数字输入端D-转换出的模拟信号，而且,第一模拟转换端I+输出的电流信号的电流值可以是多个已经导通的第一开关支路的电流和值，第二模拟转换端I-输出的电流信号的电流值可以是多个已经导通的第二开关支路的电流和值，其涉及的导通数量和导通时间均是由逻辑处理单元发出的具有可调节占空比的控制信号决定，必要时考虑第一数字输入端D+所输入的开关码、或第二数字输入端D-所输入的开关码、或电流型数模转换器的采样时钟、或所在的模数转换器的采样时钟、或其它时钟源振荡产生的时钟信号，使第一转换控制电路和第二转换控制电路对应的开关支路所接收的控制信号发生变化，主要是以占空比的变化为主。

在本实施例中，逻辑处理单元，用于在第一数字输入端和第二数字输入端各接收到开关码后，利用预设时钟源产生的占空比可调节的目标时钟信号导通对应的第一开关支路和对应的第二开关支路，相当于第一数字输入端D+接收到的开关码和第二数字输入端D-接收到的开关码，利用预设时钟源产生的目标时钟信号直接导通或结合其它控制信号的逻辑运算结果导通对应的第一开关支路和对应的第二开关支路，同时也断开部分第一开关支路和对应的第二开关支路，以按照接收到的开关码选择相应开关支路输入输出电流，即转换出模拟电流信号，且是基于两个数字输入端所接收到的开关码转换得到。进而使所述电流型数模转换器转换输出电流（也可以理解为在第一转换控制电路和第二转换控制电路内流经的干路电流或支路电流）在相应的反馈环路内达到预期值，满足第一数字输入端接收的开关码和第二数字输入端接收的开关码对所需转换出的电流值的要求，其中，各个第一开关支路耦接的公共节点处的电压达到一个基准电压，同理地，各个第二开关支路耦接的公共节点处的电压可以达到一个基准电压，而且，随着第一开关支路的数量和第二开关支路的数量的变化，在预设时钟源产生的占空比可调节的目标时钟信号的导通作用下，所述电流型数模转换器转换输出电流及其分辨率会发生变化，可以通过第一开关支路和第二开关支路可开关地耦合于一定的电压范围内，则多个开关支路的选择导通和断开降低了电阻匹配要求和MOS管的寄生要求，从而降低版图设计难度。

其中，预设时钟源可以是电流型数模转换器内部设置的采样时钟、或所在的模数转换器的采样时钟、或外部其它时钟源，目标时钟信号的时钟频率优选为25KHz。

这里的导通可以表示为开关支路内部的开关器件闭合或MOS管处于导通状态，让整个支路处于电气闭合状态。其中，多个第一开关支路在第一转换控制电路内组成的开关序列，多个第二开关支路在第二转换控制电路内组成的开关序列，在逻辑处理单元向第一转换控制电路和第二转换控制电路分别发出具有可调节占空比的控制信号的情况下，可以调整各个第一开关支路的通断情况、以及各个第二开关支路的通断情况，从而可以改变第一模拟转换端I+输出的电流信号的电流值，同时也改变第二模拟转换端I-输出的电流信号的电流值，使得电流型数模转换器的输出模拟电压达到期望值，可以适应第一数字输入端和第二数字输入端所输入的数字码的高低比特位的转换控制要求，但需要预先建立起输入的数字码与各个第一开关支路的通断情况、以及各个第二开关支路的通断情况之间的映射关系。

为了提高转换效率，每个第一开关支路均存在与其同步导通或同步断开的第二开关支路，当第一转换控制电路所包括的第一开关支路的数量等于第二转换控制电路所包括的第二开关支路的数量时，一个第一开关支路被导通时，必然存在一个第二开关支路同步被导通，反之亦然；同理地，一个第一开关支路被逻辑处理单元导通时，必然存在一个第二开关支路同步被逻辑处理单元导通，反之亦然；一个第一开关支路被逻辑处理单元导通且另一个第一开关支路被逻辑处理单元断开时，必然存在不同的两个对应的第二开关支路分别被逻辑处理单元导通和断开。从而在同一开关码和预设时钟源提供的目标时钟信号的触发作用下，通过第一转换控制电路的第一开关支路和第二转换控制电路的第二开关支路的同步导通，提高模拟电流信号的转速输出效率。

综上所述，本实施例结合多个开关支路和时钟信号来将开关码转换为电流型数模转换器中流经的电流，并能够通过调节用于导通开关支路的信号的占空比来对电流型数模转换器中流经的电流施加一定时间的调节，获得电流形式的模拟输出信号。由于各个开关支路只是强调开闭与否，没有对电阻和MOS管加以连接形式和数量的必要限制，所以能够节省所述电流型数模转换器的集成电路设计面积，并能够降低匹配要求和寄生要求，也能在占空比的调节作用下满足高精度的应用需求，进而降低集成电路版图设计的难度。

需要说明的是，占空比是指周期性信号中处于高电平状态的时间比例，通常用百分比表示。逻辑处理单元施加给第一转换控制电路包括的第一开关支路中的控制信号可以是该周期性信号，逻辑处理单元施加给第二转换控制电路包括的第二开关支路中的控制信号也以是该周期性信号，所述目标时钟信号也可以是该周期性信号；在固定时钟频率下，占空比越大，每个PWM信号（指代前述周期性信号）周期内高电平的持续时间就越长，低电平的持续时间就越短，从而输出平均电平就越高。而占空比较小则相反，输出的平均电平就降低。此外，当时钟频率改变或开关支路的开闭状态或开关支路所连接的负载发生变化时，逻辑处理单元也需要相应调整占空比来维持所述电流型数模转换器在一定时间内输出电流的稳定性。

作为一种实施例，所述逻辑处理单元用于给第一开关支路或第二开关支路施加对应的开关导通信号。在本实施例中，所述逻辑处理单元第一次施加给一个第一开关支路的开关导通信号是预先设置，且开关导通信号的占空比是支持调节。所述逻辑处理单元，用于将上一次施加给一个第一开关支路的开关导通信号与预设时钟源施加的目标时钟信号作逻辑与运算，得到第一逻辑与结果，再将该第一逻辑与结果设置为同一个第一开关支路的新开关导通信号，再将同一个第一开关支路的新开关导通信号施加给同一个第一开关支路，以实现导通对应第一开关支路并转换对应开关码为第一模拟电流信号，再通过第一模拟转换端输出转换后的第一模拟电流信号，其中，每当将同一个第一开关支路的新开关导通信号施加给同一个第一开关支路，则将同一个第一开关支路的新开关导通信号更新为所述上一次施加给一个第一开关支路的开关导通信号。这里的同一个第一开关支路可以是使用图2中的开关a11所在电路支路、开关a12所在电路支路或开关a13所在电路支路，具体是由所述逻辑处理单元决定，其中，开关导通信号的电平状态包括使第一开关支路闭合通电流的电平状态和使第一开关支路断电流的电平状态。

在本实施例对应的硬件实施方式中，由于所述逻辑处理单元上一次施加给一个第一开关支路的开关导通信号与预设时钟源施加的目标时钟信号作逻辑与运算，所以所述逻辑处理单元内部设置与门逻辑电路；而且，所述逻辑处理单元将所述第一逻辑与结果设置为同一个第一开关支路的新开关导通信号后，会将同一个第一开关支路的新开关导通信号施加给同一个第一开关支路，所以所述逻辑处理单元还设置选择器；所述逻辑处理单元还配置为依次将开关导通信号输出给图2中的开关a11所在电路支路、开关a12所在电路支路或开关a13所在电路支路，因此，所述逻辑处理单元内部还设置定时器，利用预设时钟源产生的目标时钟信号进行计数打拍，以给各个第一开关支路延时输出开关导通信号，尤其是高电平（代表逻辑1）的开关导通信号。

同时，所述逻辑处理单元第一次施加给一个第二开关支路的开关导通信号是预先设置，且开关导通信号的占空比是支持调节。所述逻辑处理单元，用于将上一次施加给一个第二开关支路的开关导通信号与预设时钟源施加的目标时钟信号作逻辑与运算，得到第二逻辑与结果，再将该第二逻辑与结果设置为同一个第二开关支路的新开关导通信号，再将同一个第二开关支路的新开关导通信号施加给同一个第二开关支路，以实现导通对应第二开关支路并转换对应开关码为第二模拟电流信号，再通过第二模拟转换端输出第二模拟电流信号，其中，每当将同一个第二开关支路的新开关导通信号施加给同一个第二开关支路，则将同一个第二开关支路的新开关导通信号更新为所述上一次施加给一个第二开关支路的开关导通信号；这里的同一个第二开关支路可以是使用图2中的开关a21所在电路支路、开关a22所在电路支路或开关a23所在电路支路，具体是由所述逻辑处理单元决定，其中，开关导通信号的电平状态包括使第二开关支路闭合通电流的电平状态和使第二开关支路断电流的电平状态。

在本实施例对应的硬件实施方式中，由于所述逻辑处理单元上一次施加给一个第二开关支路的开关导通信号与预设时钟源施加的目标时钟信号作逻辑与运算，所以所述逻辑处理单元内部设置与门逻辑电路；而且，所述逻辑处理单元将所述第二逻辑与结果设置为同一个第二开关支路的新开关导通信号后，会将同一个第二开关支路的新开关导通信号施加给同一个第二开关支路，所以所述逻辑处理单元还设置选择器；所述逻辑处理单元还配置为依次将开关导通信号输出给图2中的开关a21所在电路支路、开关a22所在电路支路或开关a23所在电路支路，因此，所述逻辑处理单元内部还设置定时器，利用预设时钟源产生的目标时钟信号进行计数打拍，以给各个第二开关支路延时输出开关导通信号，尤其是高电平（代表逻辑1）的开关导通信号。

在本实施例中，所述电流型数模转换器还包括负载单元；导通后的第一开关支路或导通后的第二开关支路流经的电流传输到负载单元，即对应开关支路中的开关器件闭合并连接上负载单元，可以形成回路；在此情况下，所述负载单元与其相连接的开关支路组成的电路分支的等效电阻值等于负载单元的原始电阻与所述新开关导通信号的时钟周期的比值，其中，所述目标时钟信号的脉冲可以是所述逻辑处理单元施加给各个开关支路的信号当中脉冲宽度最小的信号，以使所述目标时钟信号决定所述新开关导通信号的脉冲宽度（即高电平维持时间）。所述新开关导通信号的时钟周期会随着目标时钟信号的占空比、第一数字输入端接收到的开关码的占空比和第二数字输入端接收到的开关码的占空比的调节而变化，使所述等效电阻值也发生相应的变化，从而基于前述逻辑与运算的结果决定各条第一开关支路和各条第二开关支路的导通时间。当各条第一开关支路和各条第二开关支路当中没有通过设置电流镜来维持流过支持占空比调节的电流时，可以节省电路占地面积。

在上述实施例中，所述至少三个第一开关支路存在第一一开关支路、第一二开关支路和第一三开关支路，分别使用图2或图3中的开关a11所在电路支路、开关a12所在电路支路和开关a13所在电路支路；所述至少三个第二开关支路存在第二一开关支路、第二二开关支路和第二三开关支路，分别使用图2或图3中的开关a21所在电路支路、开关a22所在电路支路和开关a23所在电路支路，但每条开关支路可以不包括电阻器。从而在电路布局上提供足够大数量的开关。

逻辑处理单元，用于控制第一一开关支路、第一二开关支路和第一三开关支路在同一时刻下只有一条开关支路导通，而且，控制第二一开关支路、第二二开关支路和第二三开关支路在同一时刻下只有一条开关支路导通；其中，第一一开关支路与第二一开关支路接受同步导通或同步断开，第一二开关支路与第二二开关支路接受同步导通或同步断开，第一三开关支路与第二三开关支路接受同步导通或同步断开，且是由所述逻辑处理单元在其第一数字输入端D+接收到开关码和第二数字输入端D-接收到开关码后，利用所述预设时钟源产生的占空比可调节的目标时钟信号，同步导通或同步断开对应的两个开关支路，则在所述预设时钟源产生的合理占空比且所述逻辑处理单元分别对所述第一转换控制电路和所述第二转换控制电路施加在合理的控制参数；所述逻辑处理单元对所述第一模拟转换端的输出和所述第二模拟转换端的输出影响是来自所述第一转换控制电路和所述第二转换控制电路各自包括的开关支路的影响、第一数字输入端和第二数字输入端输入的数字码的影响相对应，实现所述第一转换控制电路和所述第二转换控制电路均存在一条开关支路流经模拟电流信号，分别由所述第一模拟转换端和所述第二模拟转换端输出。

优选地，所述逻辑处理单元，用于按照第一目标延展周期将所述开关导通信号延时输出给第一一开关支路和第二一开关支路，以同步控制第一一开关支路和第二一开关支路的导通状态，必要情况下，结合图2和图3可知，第一一开关支路（开关a11所在的开关支路）和第二一开关支路（开关a21所在的开关支路）均导通时，第一二开关支路（开关a12所在的开关支路）、第二二开关支路（开关a22所在的开关支路）、第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均处于断开状态。

逻辑处理单元，用于按照第二目标延展周期将所述开关导通信号延时输出给第一二开关支路和第二二开关支路，以同步控制第一二开关支路和第二二开关支路的导通状态；必要情况下，经过一定的延时时间后，结合图2和图3可知，第一二开关支路（开关a12所在的开关支路）和第二二开关支路（开关a22所在的开关支路）均导通时，第一一开关支路（开关a11所在的开关支路）、第二一开关支路（开关a21所在的开关支路）、第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均处于断开状态。

逻辑处理单元，用于按照第三目标延展周期将所述开关导通信号延时输出给第一三开关支路和第二三开关支路，以同步控制第一三开关支路和第二三开关支路的导通状态；必要情况下，经过一定的延时时间后，结合图2和图3可知，第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均导通时，第一一开关支路（开关a11所在的开关支路）、第二一开关支路（开关a21所在的开关支路）、第一二开关支路（开关a12所在的开关支路）和第二二开关支路（开关a22所在的开关支路）均处于断开状态。

在该优选例中，第一目标延展周期不等于第二目标延展周期，第一目标延展周期不等于第三目标延展周期，第二目标延展周期不等于第三目标延展周期，使第一一开关支路、第一二开关支路和第一三开关支路在同一时刻下只有一条开关支路导通，而且，控制第二一开关支路、第二二开关支路和第二三开关支路在同一时刻下只有一条开关支路导通；还可以实现第一一开关支路、第一二开关支路和第一三开关支路在依次导通，也实现第二一开关支路、第二二开关支路和第二三开关支路在依次导通，使第一转换控制电路的第一模拟转换端和第二转换控制电路的第二模拟转换端能够先后输出不同电流值的模拟信号。

作为另一种实施例，所述逻辑处理单元用于给第一开关支路或第二开关支路施加对应的开关导通信号，并能够与预设时钟源产生的目标时钟信号相关联。逻辑处理单元，用于将预设时钟源施加的目标时钟信号延时输出给所述至少三个第一开关支路和所述至少三个第二开关支路，并将所述目标时钟信号每次延时输出的结果设置为开关导通信号，在一些实施情况下，也可以将第一数字输入端接收到的开关码、第二数字输入端接收到的开关码、与预设时钟源施加的目标时钟信号之间的逻辑与运算结果设置为所述开关导通信号，而一般地，所述目标时钟信号的脉冲可以是所述逻辑处理单元施加给各个开关支路的信号当中脉冲宽度最小的信号，以使所述目标时钟信号经过逻辑与运算后决定所述新开关导通信号的脉冲宽度（即高电平维持时间），即所述开关导通信号可以等效于延时处理后的所述目标时钟信号。然后将所述开关导通信号依次输出给所述至少三个第一开关支路和所述至少三个第二开关支路，以实现依次导通各个第一开关支路和各个第二开关支路并转换对应开关码为模拟电流信号。

具体地，所述逻辑处理单元，用于按照第一目标延展周期将所述开关导通信号延时输出给第一一开关支路和第二一开关支路，以同步控制第一一开关支路和第二一开关支路的导通状态。逻辑处理单元，用于按照第二目标延展周期将所述开关导通信号延时输出给第一二开关支路和第二二开关支路，以同步控制第一二开关支路和第二二开关支路的导通状态。逻辑处理单元，用于按照第三目标延展周期将所述开关导通信号延时输出给第一三开关支路和第二三开关支路，以同步控制第一三开关支路和第二三开关支路的导通状态。其中，第一目标延展周期不等于第二目标延展周期，第一目标延展周期不等于第三目标延展周期，第二目标延展周期不等于第三目标延展周期，使第一一开关支路、第一二开关支路和第一三开关支路在同一时刻下只有一条开关支路导通，而且，控制第二一开关支路、第二二开关支路和第二三开关支路在同一时刻下只有一条开关支路导通；还可以实现第一一开关支路、第一二开关支路和第一三开关支路在依次导通，也实现第二一开关支路、第二二开关支路和第二三开关支路在依次导通，导通顺序改变也是可控，使第一转换控制电路的第一模拟转换端和第二转换控制电路的第二模拟转换端能够先后输出多种电流值的模拟信号。

在本实施例对应的硬件实施方式中，所述逻辑处理单元内部可以设置与门逻辑电路，用于对控制第一开关支路或第二开关支路的信号进行逻辑处理，获取有效脉冲宽度的控制信号，以实现依次导通各个第一开关支路和各个第二开关支路，还能保证部分第一开关支路和对应的第二开关支路同步导通或同步断开；而且，所述逻辑处理单元设置为其中一个第一开关支路的开关导通信号后，会将该开关导通信号施加给对应的第二开关支路并断开另一个第二开关支路，所以所述逻辑处理单元还设置选择器；所述逻辑处理单元还配置为依次将开关导通信号输出给图2中的开关a11所在电路支路、开关a12所在电路支路或开关a13所在电路支路，因此，所述逻辑处理单元内部还设置定时器，利用预设时钟源产生的目标时钟信号进行计数打拍，以给各个第二开关支路延时输出开关导通信号，尤其是高电平（代表逻辑1）的开关导通信号。

在本实施例中，所述电流型数模转换器还包括负载单元；导通后的第一开关支路或导通后的第二开关支路流经的电流传输到负载单元，即对应开关支路中的开关器件闭合并连接上负载单元，可以形成回路；在此情况下，所述负载单元与其相连接的开关支路组成的电路分支的等效电阻值等于负载单元的原始电阻与所述目标时钟信号的时钟周期的比值，其中，所述目标时钟信号的占空比是支持调节，所述目标时钟信号的脉冲可以是所述逻辑处理单元施加给各个开关支路的信号当中脉冲宽度最小的信号，以使所述目标时钟信号决定所述新开关导通信号的脉冲宽度（即高电平维持时间）。所述开关导通信号的时钟周期会随着目标时钟信号的占空比的调节而变化，使所述等效电阻值也发生相应的变化，从而基于前述目标时钟信号决定各条第一开关支路和各条第二开关支路的导通时间。所述负载单元可以以电阻或MOS管的形式连接在各条开关支路的干路中，但当各条第一开关支路和各条第二开关支路当中没有通过设置电流镜来维持流过支持占空比调节的电流时，可以节省电路占地面积。

作为一种实施例，所述至少三个第一开关支路存在第一一开关支路、第一二开关支路和第一三开关支路，分别使用图2或图3中的开关a11所在电路支路、开关a12所在电路支路和开关a13所在电路支路；所述至少三个第二开关支路存在第二一开关支路、第二二开关支路和第二三开关支路，分别使用图2或图3中的开关a21所在电路支路、开关a22所在电路支路和开关a23所在电路支路，但每条开关支路可以不包括电阻器。从而在电路布局上提供足够大数量的开关。

第一数字输入端接收的开关码是第一开关码，第二数字输入端接收的开关码是第二开关码；在逻辑处理单元的配置下，第一二开关支路和第二二开关支路，用于在第一开关码和第二开关码均为逻辑0时，均处于导通状态，所述第一模拟转换端I+处的电流流向与所述第二模拟转换端I-处的电流流向不同，使第一二开关支路内的电流流向与第二二开关支路内的电流流向不同；第二二开关支路往所述第二模拟转换端I-输出电流时，所述第一模拟转换端I+往第一二开关支路输入电流。

第一一开关支路和第二一开关支路，用于在第一开关码和第二开关码均为逻辑1（数字信号中的高电平）时，均处于导通状态，所述第一模拟转换端I+处的电流流向与所述第二模拟转换端I-处的电流流向不同，并使第一一开关支路内的电流流向与第二一开关支路内的电流流向不同；第一一开关支路往所述第一模拟转换端I+输出电流时，所述第二模拟转换端I-往第二一开关支路输入电流。

第一三开关支路和第二三开关支路，用于在第一开关码为逻辑0且第二开关码为逻辑1时，均处于导通状态，所述第一模拟转换端I+和所述第二模拟转换端I-均没有电流输入和电流输出，此时第一三开关支路和第二三开关支路均可以处于导通状态，而且，流经第一三开关支路的电流没有流过所述第一模拟转换端I+，流经第二三开关支路的电流没有流过所述第二模拟转换端I-，所述至少三个第一开关支路所耦接的公共节点处的电压可以等于所述至少三个第二开关支路所耦接的公共节点处的电压,使所述第一模拟转换端和所述第二模拟转换端均处于中间态。

在上述实施例的基础上，第一一开关支路、第二一开关支路、第一三开关支路和第二三开关支路，用于在第一开关码和第二开关码均为逻辑0时，均处于断开状态；结合图2和图3可知，第一二开关支路（开关a12所在的开关支路）和第二二开关支路（开关a22所在的开关支路）均导通时，第一一开关支路（开关a11所在的开关支路）、第二一开关支路（开关a21所在的开关支路）、第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均处于断开状态。

第一二开关支路、第二二开关支路、第一三开关支路和第二三开关支路，用于在第一开关码和第二开关码均为逻辑1时，均处于断开状态；结合图2和图3可知，第一一开关支路（开关a11所在的开关支路）和第二一开关支路（开关a21所在的开关支路）均导通时，第一二开关支路（开关a12所在的开关支路）、第二二开关支路（开关a22所在的开关支路）、第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均处于断开状态。

第一二开关支路、第二二开关支路、第一一开关支路和第二一开关支路，用于在第一开关码为逻辑0且第二开关码为逻辑1时，均处于断开状态。结合图2和图3可知，第一三开关支路（开关a13所在的开关支路）和第二三开关支路（开关a23所在的开关支路）均导通时，第一二开关支路（开关a12所在的开关支路）、第二二开关支路（开关a22所在的开关支路）、第一一开关支路（开关a11所在的开关支路）和第二一开关支路（开关a21所在的开关支路）均处于断开状态。

综上，所述第一模拟转换端和所述第二模拟转换端当中，可以存在：一个输出端流入电流，另一个输出端流出电流；或两个输出端均不流出电流和流入电流。通过改变第一数字输入端接收的开关码和第二数字输入端接收的开关码，保证在第一转换控制电路内并重构第一一开关支路、第一二开关支路和第一三开关支路之间的导通和断开关系，构成所述第一模拟转换端产生所需模拟电压或模拟电流的开关组合，同时保证在第二转换控制电路内并重构第二一开关支路、第二二开关支路和第二三开关支路之间的导通和断开关系，构成所述第二模拟转换端产生所需模拟电压或模拟电流的开关组合。

作为一种实施例，所述电流型数模转换器存在至少两个负载单元；所述至少三个第一开关支路所耦接的公共节点与一个所述负载单元相连接，所述至少三个第二开关支路所耦接的公共节点与另一个所述负载单元相连接。

所述负载单元采用电阻时，所述电流型数模转换器构成电阻型数模转换器，对应的结构示意图如图2所示，第一一开关支路（开关a11所在的支路）、第一二开关支路（开关a12所在的支路）和第一三开关支路（开关a13所在的支路）所耦接的公共节点与第一电阻R1连接，第二一开关支路（开关a21所在的支路）、第二二开关支路（开关a22所在的支路）和第一三开关支路（开关a23所在的支路）所耦接的公共节点与第二电阻R2连接，可以构成电阻型电流反馈数模转换器。

所述负载单元采用MOS管时，所述电流型数模转换器构成电流镜型数模转换器，对应的结构示意图如图3所示，第一一开关支路（开关a11所在的支路）、第一二开关支路（开关a12所在的支路）和第一三开关支路（开关a13所在的支路）所耦接的公共节点与第一电流镜连接，第一电流镜是第一PMOS管MP1与第二PMOS管MP2串联连接，该两个PMOS管的栅极均连接偏置电压，第一PMOS管MP1的源极还连接供电电压VCC。第二一开关支路（开关a21所在的支路）、第二二开关支路（开关a22所在的支路）和第一三开关支路（开关a23所在的支路）所耦接的公共节点与第二电流镜连接，第二电流镜是第一NMOS管MN1与第二NMOS管MN2串联连接，该两个NMOS管的栅极均连接偏置电压，第二NMOS管MN1的源极还接地GND，从而构成电流镜型电流反馈数模转换器。

作为一种实施例，所述电流型数模转换器构成电阻型数模转换器的情况下，如图2所示，在所述第一转换控制电路中，所述至少三个第一开关支路存在第一一开关a11、第一二开关a12和第一三开关a13，使每个第一开关支路均是由一个开关构成，结合前述实施例，第一一开关a11位于第一一开关支路，第一二开关a12位于第一二开关支路，第一三开关a13位于第一三开关支路；所述一个所述负载单元是第一电阻R1。第一一开关a11的第一端、第一二开关a12的第一端和第一三开关a13的第一端耦接于第一电阻R1的一端，第一电阻R1的另一端是所述第一模拟转换端I+；第一一开关a11的第二端输入上拉差分输入电压Vp,第一三开关a13的第二端输入共模电压Vcm,第一二开关a12的第二端输入下拉差分输入电压Vn，从而为所述第一转换控制电路提供恒定的差分偏置电压。优选地，所述第一模拟转换端I+可以接入一个运算放大器（图中未示出）的正输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第一模拟转换端I+，形成一个反馈环路，以将所述第一模拟转换端I+处的电压动态调节至等于共模电压Vcm或维持于共模电压Vcm的附近。

需要说明的是，所述差分偏置电压可以来源于稳压器件或者稳压电路。对此本实施例不做限定。针对输入型电源电路来说，前述差分偏置电压可设计为对接地电压处于稳定状态。

如图2所示，在所述第二转换控制电路中，所述至少三个第二开关支路存在第二一开关a21、第二二开关a22和第二三开关a23，使每个第一开关支路均是由一个开关构成，结合前述实施例，第二一开关a12位于第一二开关支路，第二二开关a22位于第二二开关支路，第二三开关a23位于第二三开关支路；所述另一个所述负载单元是第二电阻R2；第二一开关a21的第一端、第二二开关a22的第一端和第二三开关a23的第一端耦接于第二电阻R2的一端，第二电阻R2的另一端是所述第二模拟转换端I-；第二一开关a21的第二端输入下拉差分输入电压Vn,第二三开关a23的第二端输入共模电压Vcm，第二二开关a22的第二端输入上拉差分输入电压Vp，从而为所述第二转换控制电路提供恒定的差分偏置电压。优选地，所述第二模拟转换端I-可以接入一个运算放大器（图中未示出）的负输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第二模拟转换端I-，形成一个共模反馈环路，以将所述第二模拟转换端I-处的电压动态调节至等于共模电压Vcm或维持于共模电压Vcm的附近，可以等于所述第二模拟转换端I-处的电压与所述第一模拟转换端I+处的电压的平均值，也可以视为让所述电流型数模转换器转换出的模拟信号达到预期的电压值或预期的电流值。

本实施例的有益技术效果在于，与现有技术相比，第一转换控制电路中以第一电阻R1代替了在每个第一开关支路中分别设置分压电阻的方式，第二转换控制电路中以第二电阻R2代替了在每个第二开关支路中分别设置分压电阻的方式；所述电流型数模转换器减少付出较大的电阻器面积代价，减少各个第一开关支路的阻抗和各个第二开关支路的阻抗，增大第一转换控制电路中的干路的阻抗（即第一电阻R1所在的干路的阻抗）和第二转换控制电路中的干路的阻抗（即第二电阻R2所在的干路的阻抗），但依然减小干路中流动的电流（可以代表电流型数模转换器传输的模拟电流信号），并且还减小了与开关支路中的电阻器值有关的开关和布线不理想的影响，通过改变施加到各个第一开关支路和各个第二开关支路中的开关导通信号，第一开关支路中的电压的大部分落在第一电阻上而非开关器件上，第二开关支路中的电压的大部分落在第二电阻上而非开关器件上，减少电阻匹配和PVT(过程、温度、电压)差异的影响，也克服采用MOS管设计的电流镜型数模转换器对输入信号的抖动比较敏感的问题、和对物理版图匹配和寄生处理要求高的问题。

在一些实施例中，所述正差分输入电压Vp大于所述共模电压Vcm,所述共模电压Vcm大于所述负差分输入电压Vn；开关码对应的电压大于共模电压（Vcm）时，开关码表示为逻辑1，一般代表处于3.3至5V之间的电压；开关码对应的电压小于共模电压（Vcm）时，开关码表示为逻辑0，一般代表处于0至1.2V之间的电压。

结合图2可知，在所述第一转换控制电路中，第一电阻R1与任一第一开关支路均连接成：用于在对应导通时间内输出或输入相应电流值的开关组合，即在所述逻辑处理单元基于第一数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码，分别对第一一开关a11、第一二开关a12、第一三开关a13施加对应的占空比或不施加占空比，从而引导其中一个开关在占空比约束的时间内闭合并与第一电阻R1连通，则在该闭合的开关中流过的电流成为该闭合的开关所在的第一开关支路流通的电流，作为所述第一模拟转换端I+输出或输入的电流，也是所述第一转换控制电路基于第一数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码、以及对应第一开关支路被施加的占空比转换出的模拟信号；在本实施例中，所述第一转换控制电路所转换出的电流值与第一电阻R1的电阻值成负相关关系，即第一电阻R1的电阻值设置得越大时，流经被导通的一条第一开关支路的电流值越小，或者是流经所述第一模拟转换端I+的电流值越小；第一电阻R1的电阻值设置得越小时，流经被导通的一条第一开关支路的电流值越大，或者是流经所述第一模拟转换端I+的电流值越大。从而在所述第一转换控制电路中引导其中一个开关闭合并与第一电阻R1连通，则在该闭合的开关中流过的电流成为该闭合的开关所在的第一开关支路流通的电流，作为所述第一模拟转换端I+输出或输入的电流，也是所述第一转换控制电路基于第一数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码、以及对应第一开关支路被施加的占空比转换出的模拟信号。

结合图2可知，在所述第二转换控制电路中，第二电阻R2与任一第二开关支路均连接成：用于在对应导通时间内输出或输入相应电流值的开关组合，即在所述逻辑处理单元基于第一数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码，分别对第二一开关a21、第二二开关a22、第二三开关a23施加对应的占空比或不施加占空比，从而引导其中一个开关在占空比约束的时间内闭合并与第二电阻R2连通，则在该闭合的开关中流过的电流成为该闭合的开关所在的第二开关支路流通的电流，作为所述第二模拟转换端I-输出或输入的电流，也是所述第二转换控制电路基于第一数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码、以及对应第二开关支路被施加的占空比转换出的模拟信号；在本实施例中，所述第二转换控制电路所转换出的电流值与第二电阻R2的电阻值成负相关关系，即第二电阻R2的电阻值设置得越大时，流经被导通的一条第二开关支路的电流值越小，或者是流经所述第二模拟转换端I-的电流值越小；第二电阻R2的电阻值设置得越小时，流经被导通的一条第二开关支路的电流值越大，或者是流经所述第二模拟转换端I-的电流值越大。从而在所述第二转换控制电路中引导其中一个开关闭合并与第二电阻R2连通，在该闭合的开关中流过的电流成为该闭合的开关所在的第二开关支路流通的电流，作为所述第二模拟转换端I-输出或输入的电流，也是在所述逻辑处理单元的控制下，所述第二转换控制电路基于第二数字输入端D+处接收的开关码和第二数字输入端D-处接收的开关码、以及对应第二开关支路被施加的占空比转换出的模拟信号。

需要说明的是，在本实施例中，第一电阻R1的电阻值等于第二电阻R2的电阻值，以将所述第二转换控制电路和所述第一转换控制电路构成差分电路结构；第一电阻R1的电阻值优选为1M欧；在对应导通时间内输出或输入的相应电流值表示电阻型数模转换器转换输出的模拟信号的电流值，以使所述对应导通时间与所述模拟信号的电流值成正相关关系，特别是在所述目标时钟信号的时钟频率不变的情况下，所述模拟信号的电流值可以视为与所述对应导通时间成线性关系。

因此，所述第一模拟转换端和所述第二模拟转换端形成一对差分输出端；第一转换控制电路内所包括的第一一开关支路、第一二开关支路和第一三开关支路之间的连接关系、与第二转换控制电路内所包括的第二一开关支路、第二二开关支路和第二三开关支路之间的连接关系之间存在电路对称性，构成所述第一模拟转换端和所述第二模拟转换端这一对差分输出端产生模拟电压或模拟电流所需的开关组合，所述第一转换控制电路和所述第二转换控制电路整体上构成一种差分结构，并且由其干路上（各个开关支路耦接的电路干路）耦接的电阻承担分压，不需在每条开关支路均设置电阻器，减弱各条开关支路中的阻抗匹配对所述第一模拟转换端和所述第二模拟转换端输出模拟信号的影响，也节省电流型数模转换器占用的电路芯片制造面积。而且相对于电流镜类型的数模转换器减少信号抖动的影响和降低MOS管寄生处理的要求。

结合前述实施例，所述目标时钟信号的脉冲可以是所述逻辑处理单元施加给各个开关支路的信号当中脉冲宽度最小的信号，以使所述目标时钟信号经过逻辑与运算后决定所述开关导通信号的脉冲宽度（即高电平维持时间），即所述开关导通信号可以等效于延时处理后的所述目标时钟信号。然后将所述开关导通信号依次输出给所述至少三个第一开关支路和所述至少三个第二开关支路，以实现依次导通各个第一开关支路和各个第二开关支路并转换对应开关码为模拟电流信号，此时，所述对应导通时间可以理解为等于所述目标时钟信号的脉冲宽度，即高电平维持时间。

若所述对应导通时间在所述目标时钟信号的时钟周期内的占比（对应为占空比）越大，则在所述至少三个第一开关支路和所述至少三个第二开关支路被触发导通后，对应开关支路所流通的电流值越大，其中，所述目标时钟信号的时钟频率保持不变。

若所述对应导通时间在所述目标时钟信号的时钟周期内的占比（对应为占空比）越小，则在所述至少三个第一开关支路和所述至少三个第二开关支路被触发导通后，对应开关支路所流通的电流值越小，其中，所述目标时钟信号的时钟频率保持不变。

从而通过调节占空比去实现调节流过所述第二模拟转换端和所述第一模拟转换端的电流，也相当于流过所述负载单元的电流。

另外，在一些关于开关码的实施过程中，第一数字输入端D+接收的开关码是第一开关码，第二数字输入端D-接收的开关码是第二开关码。结合图2可知：

在逻辑处理单元的配置下，在第一开关码和第二开关码均为逻辑0时，第一二开关a12和第二二开关a22均处于导通状态，第二二开关a22往所述第二模拟转换端I-输出电流，所述第一模拟转换端I+往第一二开关a12输入电流，即存在电流流入所述第一模拟转换端I+，存在电流流出所述第二模拟转换端I-，形成所述电流型数模转换器基于第一开关码和第二开关码转换出的模拟电流信号。

在逻辑处理单元的配置下，在第一开关码和第二开关码均为逻辑1时，第一一开关a11和第二一开关a21均处于导通状态，第一一开关a11往所述第一模拟转换端I+输出电流，所述第二模拟转换端I-往第二一开关a21输入电流，即存在电流流入所述第二模拟转换端I-，存在电流流出所述第一模拟转换端I+，形成所述电流型数模转换器基于第一开关码和第二开关码转换出的模拟电流信号。

在逻辑处理单元的配置下，在第一开关码为逻辑0且第二开关码为逻辑1时，第一三开关a13和第二三开关a23均处于导通状态，但所述第二模拟转换端I-和所述第一模拟转换端I+处均没有电流流入和电流流出，可以定义所述第一模拟转换端I+和所述第二模拟转换端I-均处于中间态。

作为一种实施例，所述电流型数模转换器构成电流镜型数模转换器的情况下，如图3所示，在所述第一转换控制电路中，所述至少三个第一开关支路存在第一一开关a11、第一二开关a12和第一三开关a13，使每个第一开关支路均是由一个开关构成，具体是第一一开关a11位于第一一开关支路，第一二开关a12位于第一二开关支路，第一三开关a13位于第一三开关支路。

在所述第二转换控制电路中，所述至少三个第二开关支路存在第二一开关a21、第二二开关a22和第二三开关a23，使每个第二开关支路均是由一个开关构成，具体是第二一开关a21位于第二一开关支路，第二二开关a22位于第二二开关支路，第二三开关a23位于第二三开关支路。

第一一开关a11的第一端与第二二开关a22的第一端连接，第一二开关a12的第一端与第二一开关a21的第一端连接，第一三开关a13的第一端与第二三开关a23的第一端连接，第一一开关a11的第一端与第二二开关a22的第一端的公共节点是所述第二模拟转换端I-，第一二开关a12的第一端与第二一开关a21的第一端的公共节点是所述第一模拟转换端I+，形成在对应导通时间内输出或输入相应电流值的开关网络，其中，在对应导通时间内输出或输入的相应电流值表示电流镜型数模转换器转换输出的模拟信号的电流值。优选地，所述第一模拟转换端I+可以接入一个运算放大器（图中未示出）的正输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第一模拟转换端I+，形成一个反馈环路；所述第二模拟转换端I-可以接入一个运算放大器（图中未示出）的负输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第二模拟转换端I-，形成一个共模反馈环路，以将所述第二模拟转换端I-处的电压动态调节至等于共模电压Vcm或维持于共模电压Vcm的附近，可以等于所述第二模拟转换端I-处的电压与所述第一模拟转换端I+处的电压的平均值，也可以视为让所述电流型数模转换器转换出的模拟信号达到预期的电压值或预期的电流值。

所述逻辑处理单元接收到开关码后，施加给各个开关支路对应的开关导通信号，可以实现导通各个第一开关支路和各个第二开关支路并转换对应开关码为模拟电流信号，此时，所述第一开关支路和第二开关支路对应导通时间可以理解为等于所述目标时钟信号或开关导通信号的脉冲宽度，即高电平维持时间。

在所述逻辑处理单元的控制下，若所述对应导通时间在既定时钟周期内的占比（对应为占空比）越大，则对应导通的开关支路所流通的电流值越大，整体上，流经第一模拟转换端I+的电流越大，而且流经第二模拟转换端I-的电流越大。若所述对应导通时间在所述目标时钟信号的时钟周期内的占比（对应为占空比）越小，则对应导通的开关支路所流通的电流值越小，整体上，流经第一模拟转换端I+的电流越小，而且流经第二模拟转换端I-的电流越小。从而通过调节占空比去实现调节一定时间内流过所述第一模拟转换端和所述第二模拟转换端的电流。

在上述电流镜型数模转换器对应的实施例的基础上，结合图3可知，在所述第一转换控制电路中，所述一个所述负载单元是串联连接的第一PMOS管MP1与第二PMOS管MP2，可以构成电流镜上拉负载结构；第一PMOS管MP1的漏极与第二PMOS管MP2的源极连接，第一PMOS管MP1的栅极接入外界提供的第一上拉偏置电压Vbp1,第一PMOS管MP1的源极接入供电电压VCC，第二PMOS管MP2的栅极接入第二上拉偏置电压Vbp2，为所述第一转换控制电路提供电流源或恒定的偏置电压。

第一一开关a11的第二端、第一二开关a12的第二端和第一三开关a13的第二端耦接于第二PMOS管MP2的漏极。第二一开关a21的第二端、第二二开关a22的第二端和第二三开关a23的第二端耦接于第一NMOS管MN1的漏极。从而在第二PMOS管MP2与第一NMOS管MN1构成开关网络。

在所述第二转换控制电路中，所述另一个所述负载单元是串联连接的第一NMOS管MN1与第二NMOS管MN2，构成电流镜下拉负载结构；第二NMOS管MN2的栅极接入外界提供的第一下拉偏置电压Vbn1，第一NMOS管MN1的源极与第二NMOS管MN2的漏极连接，第二NMOS管MN2的源极接地，第一NMOS管MN1的栅极接入外界提供的第二下拉偏置电压Vbn2，为所述第二转换控制电路提供电流源或恒定的偏置电压。

在所述逻辑处理单元的控制下，若所述对应导通时间在既定时钟周期内的占比（对应为占空比）越大，则对应导通的开关支路所流通的电流值越大，整体上，流经第一模拟转换端I+的电流越大，而且流经第二模拟转换端I-的电流越大。若所述对应导通时间在所述目标时钟信号的时钟周期内的占比（对应为占空比）越小，则对应导通的开关支路所流通的电流值越小，整体上，流经第一模拟转换端I+的电流越小，而且流经第二模拟转换端I-的电流越小。从而通过调节占空比去实现调节一定时间内流过所述第一模拟转换端的电流，也相当于流过所述负载单元的电流。从而通过调节占空比去实现调节一定时间内流过所述第二模拟转换端和所述第一模拟转换端的电流，也相当于调节电流镜提供的电流。

综上所述，与现有技术相比，本申请公开的电流镜型数模转换器中，第一转换控制电路中以串联连接的一对MOS管代替了在每个第一开关支路中分别设置开关MOS管的方式，第二转换控制电路中同样以串联连接的一对MOS管代替了在每个第二开关支路中分别设置开关MOS管的方式，减少付出较大的MOS管数量代价和电阻占据面积代价，减少相关支路的阻抗及其存在的阻抗匹配问题。

优选地，所述第一模拟转换端I+可以接入一个运算放大器（图中未示出）的正输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第一模拟转换端I+，形成一个反馈环路；所述第二模拟转换端I-可以接入一个运算放大器（图中未示出）的负输入端，运算放大器的一个差分输出端可以通过一个反馈电容连接回所述第二模拟转换端I-，形成一个共模反馈环路，以将所述第二模拟转换端I-处的电压动态调节至等于共模电压Vcm或维持于共模电压Vcm的附近，可以等于所述第二模拟转换端I-处的电压与所述第一模拟转换端I+处的电压的平均值，也可以视为让所述电流型数模转换器转换出的模拟信号达到预期的电压值或预期的电流值。

优选地，第一下拉偏置电压Vbn1和第二下拉偏置电压Vbn2均大于共模电压Vcm，第一上拉偏置电压Vbp1和第二下拉偏置电压Vbp2均小于共模电压Vcm；开关码对应的电压大于共模电压Vcm时，开关码表示为逻辑1；开关码对应的电压小于共模电压Vcm时，开关码表示为逻辑0。

具体地，第一数字输入端D+接收的开关码是第一开关码，第二数字输入端D-接收的开关码是第二开关码；在逻辑处理单元的配置下，存在：

结合图3可知，在第一开关码和第二开关码均为逻辑0时，第一二开关a12和第二二开关a22均处于导通状态，第二二开关a22将所述第二模拟转换端I-处的电流引入串联连接的第一NMOS管MN1与第二NMOS管MN2内，让电流流入所述第二模拟转换端I-；同时第一二开关a12将串联连接的第一PMOS管MP1与第二PMOS管MP2所提供的电流引入所述第一模拟转换端I+，让所述第一模拟转换端I+输出电流，其中，在第一转换控制电路中除了第一二开关a12之外的开关均处于断开状态，同时，在第二转换控制电路中除了第二二开关a22之外的开关均处于断开状态。

结合图3可知，在第一开关码和第二开关码均为逻辑1时，第一一开关a11和第二一开关a21均处于导通状态，第二一开关a21将所述第一模拟转换端I+处的电流引入串联连接的第一NMOS管MN1与第二NMOS管MN2内，让电流流入所述第一模拟转换端I+；同时第一一开关a11将串联连接的第一PMOS管MP1与第二PMOS管MP2所提供的电流输出给所述第二模拟转换端I-，让所述第二模拟转换端I-输出电流，其中，在第一转换控制电路中除了第一一开关a11之外的开关均处于断开状态，同时，在第二转换控制电路中除了第二一开关a21之外的开关均处于断开状态。

结合图3可知，在第一开关码为逻辑0且第二开关码为逻辑1时，第一三开关a13和第二三开关a23均处于导通状态，但所述第一模拟转换端I+和所述第二模拟转换端I-均没有与第二三开关a23相连通，无法通过所述第一模拟转换端I+和所述第二模拟转换端I-将外部电流引入串联连接的第一NMOS管MN1与第二NMOS管MN2，同时，所述第一模拟转换端I+和所述第二模拟转换端I-均没有与第一三开关a13相连通，无法将串联连接的第一PMOS管MP1与第二PMOS管MP2提供的电流通过所述第一模拟转换端I+和所述第二模拟转换端I-引出，则所述第一模拟转换端I+和所述第二模拟转换端I-均没有电流输入和电流输出，可以定义所述第一模拟转换端I+和所述第二模拟转换端I-均处于中间态。

因此，所述第一模拟转换端和所述第二模拟转换端形成一对差分输出端；第一转换控制电路内所包括的第一一开关支路、第一二开关支路和第一三开关支路之间的连接关系、与第二转换控制电路内所包括的第二一开关支路、第二二开关支路和第二三开关支路之间的连接关系之间存在电路对称性，而且，串联连接的第一NMOS管MN1与第二NMOS管MN2、分别与串联连接的第一PMOS管MP1与第二PMOS管MP2组成差分MOS管对，构成所述第一模拟转换端和所述第二模拟转换端这一对差分输出端产生模拟电压或模拟电流所需的转换控制电路，所述第一转换控制电路和所述第二转换控制电路整体上构成一种差分结构，并且由其干路上（各个开关支路耦接的电路干路）耦接的MOS管对能够构成电流源，不需在每条开关支路均设置MOS管或电流源，也节省电流型数模转换器占用的电路芯片制造面积；而且相对于电阻型数模转换器可以减少出现PVT(过程、温度、电压)差异问题。

基于前述实施例，本申请还公开模数转换器，模数转换器包括多级积分器、量化器、输入放大器和输出放大器，输入放大器、多级积分器、输出放大器与量化器依次连接；模数转换器还包括前述实施例公开的电流型数模转换器。所述电流型数模转换器连接在积分器的输入端与量化器的输出端之间，形成反馈环路，即所述电流型数模转换器作为反馈数模转换器，为积分器提供反馈信号。

在所述模数转换器中，所述第一数字输入端和所述第二数字输入端分别连接量化器的对应输出端，所述电流型数模转换器用于接收量化器输出的数字码，数字码表示所述开关码；所述第一模拟转换端和所述第二模拟转换端分别连接积分器的对应输入端，所述电流型数模转换器还用于输出模拟信号至积分器，模拟信号可以以电流或电压的形式出现。图1中的一个被圆圈住的“+”表示积分器的一个求和节点，该求和节点存在多个输入端，表示积分器的输入端，用于接收所述电流型数模转换器输出的模拟信号；所述第一模拟转换端I+和所述第二模拟转换端I-分别连接积分器的两个对应的输入端；所述电流型数模转换器的第一数字输入端D+和第二数字输入端D-分别连接量化器的对应输出端。

在一些实施例，在图1中自左向右可见，输入放大器、N级积分器、输出放大器和量化器依次串联连接，第一级积分器的输入端可以与能够自主配置增益参数的输入放大器连接，第N级积分器的输出端和能够自主配置增益参数的的输出放大器连接，以满足模数转换器的精度要求。在该模数转换器中，输入放大器、所有级联的积分器、量化器、输出放大器以及所述电流型数模转换器依次连接，形成一个反馈环路；所述电流型数模转换器用于在量化器的输出端与相应一级的积分器的输入端之间建立信号联系，起到对N级级联连接的积分器内存在的混叠现象进行反馈处理，使得N级级联连接的积分器在存在混叠的前提下能够过滤有效的模拟信号并被所述量化器量化编码输出，从而构建出一个连续型Sigma-Delta模数转换器。

需要说明的是，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分，则所述模数转换器是配置为连续型Sigma-Delta模数转换器。

结合前述实施例公开的电流型数模转换器，在本申请公开的所述模数转换器中能够通过调节用于导通开关支路的信号的占空比来对电流型数模转换器中流经的电流施加一定时间的调节，获得电流形式的模拟输出信号，作为所述模数转换器中改善转换精度的反馈模拟信号。由于所述电流型数模转换器内部设置的各个开关支路只是强调开闭与否，没有对电阻和MOS管加以连接形式和数量的必要限制，所以能够节省所述电流型数模转换器的集成电路设计面积，并能够降低匹配要求和寄生要求，也能在占空比的调节作用下满足高精度的应用需求，进而降低集成电路版图设计的难度。

在所述电流型数模转换器连接入连续型Sigma-Delta（三角积分）模数转换器的应用场景中，由于所述连续型Sigma-Delta（三角积分）模数转换器使用的采样频率，需要比所述电流型数模转换器反馈输入给所述连续型Sigma-Delta（三角积分）模数转换器的信号带宽（输入模拟信号带宽）高得多，则相对而言，则外部容易实现对所述电流型数模转换器内部的开关支路实施占空比调节，例如可以使用所述连续型Sigma-Delta（三角积分）模数转换器使用的采样时钟信号作为所述电流型数模转换器内部的开关支路的占空比可调节的控制信号，即对所述电流型数模转换器进行占空比调节，包括由高占空比调节为低占空比，有效地影响各个开关支路的通闭状态。

作为一种实施例，结合图1可知，所述模数转换器存在两个所述电流型数模转换器，所述多级积分器包括至少三个积分器，依次对应为图1的第一级积分器、第二级积分器与第三级积分器，所述至少三个积分器级联连接在所述反馈环路中；量化器设置为支持输出多比特位的数字码；所述模数转换器可以形成三阶Sigma-Delta模数转换器。结合图1可知，在所述模数转换器中，第一级积分器和第三级积分器分别接收一个电流型数模转换器输出的模拟信号。在两个所述电流型数模转换器当中，其中一个所述电流型数模转换器连接在第一级积分器的输入端和量化器的输出端之间，其中一个所述电流型数模转换器的第一模拟转换端I+及其第二模拟转换端I-分别连接第一级积分器的两个对应的输入端；其中一个所述电流型数模转换器的第一数字输入端D+及其第二数字输入端D-分别连接量化器的对应输出端，用于按照既定周期将量化器输出的数字码延时处理，再利用数字码的延时结果导通相应的开关支路，以转换为模拟电流反馈信号，交由第一级积分器继续处理；同时，另一个所述电流型数模转换器连接在最后一级积分器的输入端和量化器的输出端之间，用于按照既定周期将量化器输出的数字码延时处理，再利用数字码的延时结果导通相应的开关支路，以转换为模拟电流反馈信号，交由第三级积分器继续处理。综上所述，有利于克服积分器内部存在的失调问题，保证信号的线性度。

在所述量化器的量化比特数是数值2的情况下，所述量化器量化输出给所述电流型数模转换器的数字信号是2比特位的数字码；所述电流型数模转换器，用于每当对2比特位的量化输出信号执行一次延时处理，则将相应导通的开关支路中流通的电流信号通过反馈给相应一级积分器的输入端，其中，所述逻辑处理单元基于前述开关码输出相应的占空比并控制相关开关闭合，则在第一模拟转换端和第二模拟转换端处流通电流，该流通的电流传输给相应一级积分器的输入端，继续参与所述模数转换器的转换操作。

其中，所述既定周期优选为预设时钟源施加的目标时钟信号的时钟周期；预设时钟源可以是所述电流型数模转换器内设的采样时钟源、或者是所述模数转换器内设的采样时钟源。

这里的数字码的延时结果是由目标时钟信号在既定周期内的脉冲信号与数字码作逻辑与操作获得，或者直接由目标时钟信号在既定周期内的脉冲信号决定，即在相应周期内能够导通开关支路的高电平信号；则目标时钟信号的占空比大小直接影响相应的开关支路的导通时间，本实施例使用目标时钟信号的脉冲延时等效于对数字码作相同时间的延时，获得的延时后的高电平信号直接用于导通相应开关支路，可以同步导通第一开关支路和第二开关支路，也可以依次导通第一一开关、第一二开关和第一三开关，且限制所述电流型数模转换器内部的逻辑处理单元在接收到第一数字输入端D+及其第二数字输入端D-处的数字码后开始触发导通。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (15)

1.电流型数模转换器，其特征在于，电流型数模转换器包括第一转换控制电路、第二转换控制电路和逻辑处理单元；

逻辑处理单元分别与第一转换控制电路和第二转换控制电路存在电性连接关系；

逻辑处理单元设置第一数字输入端和第二数字输入端；第一转换控制电路设置第一模拟转换端，第二转换控制电路设置第二模拟转换端；

第一转换控制电路包括至少三个第一开关支路，所述至少三个第一开关支路耦接于一公共节点，而且存在至少一个第一开关支路通过第一模拟转换端输出电流型数模转换器所需转换出的电流信号；

第二转换控制电路包括至少三个第二开关支路，所述至少三个第二开关支路耦接于另一公共节点，而且存在至少一个第二开关支路通过第二模拟转换端输出电流型数模转换器所需转换出的电流信号；

逻辑处理单元，用于在第一数字输入端和第二数字输入端各接收到开关码后，利用预设时钟源产生的占空比可调节的目标时钟信号，导通对应的第一开关支路和对应的第二开关支路，其中，每个第一开关支路均存在与其同步导通或同步断开的第二开关支路。

2.根据权利要求1所述电流型数模转换器，其特征在于，所述逻辑处理单元，用于将上一次施加给一个第一开关支路的开关导通信号与预设时钟源施加的目标时钟信号作逻辑与运算，得到第一逻辑与结果，再将该第一逻辑与结果设置为同一个第一开关支路的新开关导通信号，再将同一个第一开关支路的新开关导通信号施加给同一个第一开关支路，实现：导通对应第一开关支路并转换对应开关码为第一模拟电流信号，同时导通对应第二开关支路并转换对应开关码为第二模拟电流信号，再通过第一模拟转换端输出转换后的第一模拟电流信号，并通过第二模拟转换端输出转换后的第二模拟电流信号；

其中，第一次施加给一个第一开关支路的开关导通信号是预先设置，且开关导通信号的占空比是支持调节；每当将同一个第一开关支路的新开关导通信号施加给同一个第一开关支路，则将同一个第一开关支路的新开关导通信号更新为所述上一次施加给一个第一开关支路的开关导通信号；

其中，所述电流型数模转换器还包括负载单元；导通后的第一开关支路或导通后的第二开关支路流经的电流传输到负载单元。

3.根据权利要求2所述电流型数模转换器，其特征在于，所述至少三个第一开关支路存在第一一开关支路、第一二开关支路和第一三开关支路；

所述至少三个第二开关支路存在第二一开关支路、第二二开关支路和第二三开关支路；

逻辑处理单元，用于控制第一一开关支路、第一二开关支路和第一三开关支路在同一时刻下只有一条开关支路导通，而且，控制第二一开关支路、第二二开关支路和第二三开关支路在同一时刻下只有一条开关支路导通；

其中，第一一开关支路与第二一开关支路接受同步导通或同步断开；第一二开关支路与第二二开关支路接受同步导通或同步断开；第一三开关支路与第二三开关支路接受同步导通或同步断开。

4.根据权利要求3所述电流型数模转换器，其特征在于，逻辑处理单元，用于按照第一目标延展周期将所述开关导通信号延时输出给第一一开关支路和第二一开关支路，以同步控制第一一开关支路和第二一开关支路的导通状态；

逻辑处理单元，用于按照第二目标延展周期将所述开关导通信号延时输出给第一二开关支路和第二二开关支路，以同步控制第一二开关支路和第二二开关支路的导通状态；

逻辑处理单元，用于按照第三目标延展周期将所述开关导通信号延时输出给第一三开关支路和第二三开关支路，以同步控制第一三开关支路和第二三开关支路的导通状态；

第一目标延展周期不等于第二目标延展周期，第一目标延展周期不等于第三目标延展周期，第二目标延展周期不等于第三目标延展周期。

5.根据权利要求1所述电流型数模转换器，其特征在于，逻辑处理单元，用于将预设时钟源施加的目标时钟信号延时输出给所述至少三个第一开关支路和所述至少三个第二开关支路，并将所述目标时钟信号每次延时输出的结果设置为开关导通信号，再将开关导通信号依次输出给所述至少三个第一开关支路和所述至少三个第二开关支路，以实现依次导通各个第一开关支路和各个第二开关支路并转换对应开关码为模拟电流信号；

所述电流型数模转换器还包括负载单元；导通后的第一开关支路或导通后的第二开关支路流经的电流传输到负载单元。

6.根据权利要求5所述电流型数模转换器，其特征在于，所述至少三个第一开关支路存在第一一开关支路、第一二开关支路和第一三开关支路；

所述至少三个第二开关支路存在第二一开关支路、第二二开关支路和第二三开关支路；

第一数字输入端接收的开关码是第一开关码，第二数字输入端接收的开关码是第二开关码；

第一二开关支路和第二二开关支路，用于在第一开关码和第二开关码均为逻辑0时，均处于导通状态，所述第一模拟转换端处的电流流向与所述第二模拟转换端处的电流流向不同；

第一一开关支路和第二一开关支路，用于在第一开关码和第二开关码均为逻辑1时，均处于导通状态，所述第一模拟转换端处的电流流向与所述第二模拟转换端处的电流流向不同；

第一三开关支路和第二三开关支路，用于在第一开关码为逻辑0且第二开关码为逻辑1时，均处于导通状态，所述第一模拟转换端和所述第二模拟转换端均没有电流输入和电流输出。

7.根据权利要求6所述电流型数模转换器，其特征在于，第一一开关支路、第二一开关支路、第一三开关支路和第二三开关支路，用于在第一开关码和第二开关码均为逻辑0时，均处于断开状态；

第一二开关支路、第二二开关支路、第一三开关支路和第二三开关支路，用于在第一开关码和第二开关码均为逻辑1时，均处于断开状态；

第一二开关支路、第二二开关支路、第一一开关支路和第二一开关支路，用于在第一开关码为逻辑0且第二开关码为逻辑1时，均处于断开状态。

8.根据权利要求2或6所述电流型数模转换器，其特征在于，所述第一数字输入端接收的开关码的占空比和/或所述第二数字输入端接收的开关码的占空比当中，存在：

若导通时间占据的比例越大，则在所述至少三个第一开关支路和所述至少三个第二开关支路被触发导通后，对应开关支路所流通的电流值越大；

若导通时间占据的比例越小，则在所述至少三个第一开关支路和所述至少三个第二开关支路被触发导通后，对应开关支路所流通的电流值越小。

9.根据权利要求1所述电流型数模转换器，其特征在于，所述电流型数模转换器存在至少两个负载单元；

所述至少三个第一开关支路所耦接的公共节点与一个所述负载单元相连接，所述至少三个第二开关支路所耦接的公共节点与另一个所述负载单元相连接；

所述负载单元采用电阻时，所述电流型数模转换器构成电阻型数模转换器；

所述负载单元采用MOS管时，所述电流型数模转换器构成电流镜型数模转换器。

10.根据权利要求9所述电流型数模转换器，其特征在于，所述电流型数模转换器构成电阻型数模转换器的情况下，存在：

在所述第一转换控制电路中，所述至少三个第一开关支路存在第一一开关(a11)、第一二开关(a12)和第一三开关(a13)，使每个第一开关支路均是由一个开关构成；

所述一个所述负载单元是第一电阻（R1）；第一一开关(a11)的第一端、第一二开关(a12)的第一端和第一三开关(a13)的第一端耦接于第一电阻（R1）的一端，第一电阻（R1）的另一端是所述第一模拟转换端（I+）；第一一开关(a11)的第二端输入上拉差分输入电压（Vp）,第一三开关(a13)的第二端输入共模电压（Vcm）,第一二开关(a12)的第二端输入下拉差分输入电压（Vn）；

在所述第二转换控制电路中，所述至少三个第二开关支路存在第二一开关(a21)、第二二开关(a22)和第二三开关(a23)，使每个第二开关支路均是由一个开关构成；

所述另一个所述负载单元是第二电阻（R2）；第二一开关(a21)的第一端、第二二开关(a22)的第一端和第二三开关(a23)的第一端耦接于第二电阻（R2）的一端，第二电阻（R2）的另一端是所述第二模拟转换端（I-）；第二一开关(a21）的第二端输入下拉差分输入电压（Vn）,第二三开关(a23)的第二端输入共模电压（Vcm），第二二开关(a22)的第二端输入上拉差分输入电压（Vp）。

11.根据权利要求10所述电流型数模转换器，其特征在于，正差分输入电压（Vp）大于共模电压（Vcm）,共模电压（Vcm）大于负差分输入电压（Vn）；

开关码对应的电压大于共模电压（Vcm）时，开关码表示为逻辑1；开关码对应的电压小于共模电压（Vcm）时，开关码表示为逻辑0；

在所述第一转换控制电路中，第一电阻（R1）与任一第一开关支路均连接成：用于在对应导通时间内输出或输入相应电流值的开关组合；

在所述第二转换控制电路中，第二电阻（R2）与任一第二开关支路均连接成：用于在对应导通时间内输出或输入相应电流值的开关组合；

第一电阻（R1）的电阻值等于第二电阻（R2）的电阻值；在对应导通时间内输出或输入的相应电流值表示电阻型数模转换器转换输出的模拟信号的电流值，以使所述对应导通时间与所述模拟信号的电流值成正相关关系。

12.根据权利要求9所述电流型数模转换器，其特征在于，所述电流型数模转换器构成电流镜型数模转换器的情况下，存在：

在所述第一转换控制电路中，所述至少三个第一开关支路存在第一一开关(a11)、第一二开关(a12)和第一三开关(a13)，使每个第一开关支路均是由一个开关构成；

在所述第二转换控制电路中，所述至少三个第二开关支路存在第二一开关(a21)、第二二开关(a22)和第二三开关(a23)，使每个第二开关支路均是由一个开关构成；

第一一开关(a11)的第一端与第二二开关(a22)的第一端连接，第一二开关(a12)的第一端与第二一开关(a21)的第一端连接，第一三开关(a13)的第一端与第二三开关(a23)的第一端连接，第一一开关(a11)的第一端与第二二开关(a22)的第一端的公共节点是所述第二模拟转换端（I-），第一二开关(a12)的第一端与第二一开关(a21)的第一端的公共节点是所述第一模拟转换端（I+）。

13.根据权利要求12所述电流型数模转换器，其特征在于，在所述第一转换控制电路中，所述一个所述负载单元是串联连接的第一PMOS管（MP1）与第二PMOS管（MP2），第一PMOS管（MP1）的漏极与第二PMOS管（MP2）的源极连接，第一PMOS管（MP1）的栅极接入外界提供的第一上拉偏置电压（Vbp1）,第一PMOS管（MP1）的源极接入供电电压（VCC），第二PMOS管（MP2）的栅极接入第二上拉偏置电压（Vbp2）；

第一一开关(a11)的第二端、第一二开关(a12)的第二端和第一三开关(a13)的第二端耦接于第二PMOS管（MP2）的漏极；

第二一开关(a21)的第二端、第二二开关(a22)的第二端和第二三开关(a23)的第二端耦接于第一NMOS管（MN1）的漏极；

在所述第二转换控制电路中，所述另一个所述负载单元是串联连接的第一NMOS管（MN1）与第二NMOS管（MN2），第一NMOS管（MN1）的源极与第二NMOS管（MN2）的漏极连接，第二NMOS管（MN2）的栅极接入外界提供的第一下拉偏置电压（Vbn1），第二NMOS管（MN2）的源极接地，第一NMOS管（MN1）的栅极接入外界提供的第二下拉偏置电压（Vbn2）。

14.模数转换器，模数转换器包括多级积分器、量化器、输入放大器和输出放大器，输入放大器、多级积分器、输出放大器与量化器依次连接；其特征在于，模数转换器还包括权利要求1至13任一项所述电流型数模转换器；

所述电流型数模转换器连接在积分器的输入端与量化器的输出端之间，形成反馈环路；

所述第一数字输入端和所述第二数字输入端分别连接量化器的对应输出端，所述电流型数模转换器用于接收量化器输出的数字码，数字码表示所述开关码；

所述第一模拟转换端和所述第二模拟转换端分别连接积分器的对应输入端，所述电流型数模转换器还用于输出模拟信号至积分器。

15.根据权利要求14所述模数转换器，其特征在于，所述模数转换器存在两个所述电流型数模转换器，所述多级积分器包括至少三个积分器，所述至少三个积分器级联连接在所述反馈环路中；量化器设置为支持输出多比特位的数字码；

在两个所述电流型数模转换器当中，其中一个所述电流型数模转换器连接在第一级积分器的输入端和量化器的输出端之间，另一个所述电流型数模转换器连接在最后一级积分器的输入端和量化器的输出端之间。