[go: up one dir, main page]

CN117008433A - 半导体制造装置及其半导体制造方法 - Google Patents

半导体制造装置及其半导体制造方法 Download PDF

Info

Publication number
CN117008433A
CN117008433A CN202210454284.6A CN202210454284A CN117008433A CN 117008433 A CN117008433 A CN 117008433A CN 202210454284 A CN202210454284 A CN 202210454284A CN 117008433 A CN117008433 A CN 117008433A
Authority
CN
China
Prior art keywords
alignment mark
correction value
wafers
wafer
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210454284.6A
Other languages
English (en)
Inventor
瀬川一宏
田中勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202210454284.6A priority Critical patent/CN117008433A/zh
Publication of CN117008433A publication Critical patent/CN117008433A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种半导体制造装置及其半导体制造方法。依据晶圆的对准标记位置误差与第一门槛值将晶圆分组为第一晶圆群组以及第二晶圆群组，其中第一晶圆群组的对准标记位置误差大于第一门槛值，第二晶圆群组的对准标记位置误差小于等于第一门槛值。依据第一晶圆群组的对准标记位置误差与参考误差值的差值计算前馈位置修正值。依据前馈位置修正值对晶圆执行光刻工艺。

Description

半导体制造装置及其半导体制造方法
技术领域
本发明涉及一种制造装置，尤其涉及一种半导体制造装置及其半导体制造方法。
背景技术
在半导体工艺中，可在晶圆上形成对准标记，以检查前层与后层之间的对准度。一般来说，可在执行光刻工艺前通过测量装置测量晶圆的对准标记(alignment mark)位置，并将依据测量结果得到的位置修正量前馈给光刻装置，光刻装置可依据位置修正以进行光刻位置补偿，以将套刻误差(Overlay Error)控制在可接受的范围。然而，测量装置与光刻装置的装置性能或结构上的差异(例如测量装置与光刻装置的制造厂商不同的情形)所引起的先进工艺控制(Advanced Process Control,APC)噪声将使得套刻误差控制变得困难，进而影响半导体工艺的良率与产能。
发明内容
本发明提供一种半导体制造装置的半导体制造方法，可有效改善套刻误差控制，进而提高半导体工艺的良率与产能。
本发明的半导体制造装置包括光刻装置、测量装置以及处理器。测量装置测量多个晶圆的对准标记位置误差。处理器耦接光刻装置与该测量装置，依据晶圆的对准标记位置误差与第一门槛值将晶圆分组为第一晶圆群组以及第二晶圆群组，依据第一晶圆群组的对准标记位置误差与参考误差值的差值计算前馈位置修正值，依据前馈位置修正值控制光刻装置执行光刻工艺，其中第一晶圆群组的对准标记位置误差大于第一门槛值，第二晶圆群组的对准标记位置误差小于等于第一门槛值。
本发明还提供一种半导体制造装置的半导体制造方法，包括下列步骤。测量多个晶圆的对准标记位置误差。依据晶圆的对准标记位置误差与第一门槛值将晶圆分组为第一晶圆群组以及第二晶圆群组，其中第一晶圆群组的对准标记位置误差大于第一门槛值，第二晶圆群组的对准标记位置误差小于等于第一门槛值。依据第一晶圆群组的对准标记位置误差与参考误差值的差值计算前馈位置修正值。依据前馈位置修正值对晶圆执行光刻工艺。
基于上述，本发明的实施例可测量多个晶圆的对准标记位置，依据晶圆的对准标记位置误差与第一门槛值将晶圆分组为第一晶圆群组以及第二晶圆群组，依据第一晶圆群组的对准标记位置误差以及参考误差值的差值计算前馈位置修正值，并依据前馈位置修正值控制光刻装置执行光刻工艺。如此依据计算第一晶圆群组的对准标记位置误差以及参考误差值的差值所得到前馈位置修正值来控制光刻装置执行光刻工艺，而非如先前技术般直接依据测量到的对准标记位置误差来执行光刻工艺，可有效减少因测量装置与光刻装置的装置性能或结构上的差异(例如晶圆卡盘(wafer chuck)的差异)所引起的APC噪声，而可改善套刻误差控制，提高半导体工艺的良率与产能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例所示出的半导体制造装置的示意图；
图2是依照本发明一实施例所示出半导体制造装置的半导体制造方法的流程图；
图3是依照本发明一实施例所示出产生前馈位置修正值的方法的流程图；
图4是依照本发明另一实施例所示出产生前馈位置修正值的方法的流程图；
图5是依照本发明一实施例所示出的产生优化位置修正值的方法的流程图。
具体实施方式
为了使本发明的内容可以被更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件，代表相同或类似部件。
以下请参照图1，图1是依照本发明一实施例所示出的半导体制造装置的示意图。半导体制造装置可包括测量装置102、处理器104、光刻装置106以及套刻测量装置108，处理器104耦接测量装置102、光刻装置106以及套刻测量装置108。测量装置102可例如为独立式预对准器(Stand-Alone Pre-Aligner)，然不以此为限。测量装置102可测量晶圆上的对准标记与标准位置间的偏移，以获得对准标记位置误差。光刻装置106用以对晶圆进行光刻工艺，光刻装置106可例如为扫描式曝光机，然不以此为限。
如图2所示，处理器104可控制测量装置102对晶圆进行对准标记位置误差的测量(步骤S202)，然后依据测量装置102的测量结果筛选用以计算前馈位置修正值的测量数据，例如可将对准标记位置误差过大的测量数据剔除(例如将对准标记位置误差大于默认临界值的测量数据剔除)，并依据筛选过后的测量数据计算前馈位置修正值(步骤S204)，然后再控制光刻装置106对晶圆进行光刻工艺(步骤S206)，并控制套刻测量装置108测量晶圆的套刻误差(步骤S208)，其中光刻工艺可例如包括涂布光阻、曝光以及显影等步骤，然不以此为限。此外，处理器104还可依据步骤S210所产生的优化位置修正值来进行光刻工艺，其中在步骤S210中，可依据步骤S204产生的前馈位置修正值以及来自步骤S208的反馈值(套刻测量装置108测量晶圆得到的套刻误差)来产生优化位置修正值。在步骤S212中，可判断在步骤S208中测量到的套刻误差是否小于预设套刻误差，若套刻误差小于预设套刻误差则进入结束的步骤，若套刻误差未小于预设套刻误差，则回到步骤S206进行重工，直到套刻误差小于预设套刻误差。
进一步来说，步骤S204的实施细节可例如图3所示。处理器104可依据测量装置102所测量到的多个晶圆的对准标记位置误差对多个晶圆进行分组，例如将各个晶圆的对准标记位置误差与第一门槛值进行比较(步骤S302)，将对准标记位置误差大于第一门槛值的晶圆划分为第一晶圆群组，并将对准标记位置误差未大于第一门槛值的晶圆划分为第二晶圆群组(步骤S304)。然后处理器104再依据第一晶圆群组的对准标记位置误差以及参考误差值的差值计算前馈位置修正值(步骤S306)。
其中，晶圆的对准标记位置误差可例如使用多项式构成的模型公式来进行近似计算，处理器104可依据测量到的对准标记位置误差，使用最小平方法等统计运算，求出表示位置坐标与对准标记位置坐标误差的关系的模型公式的系数，对准标记位置误差的模型公式可例如以下列式子表示。
MX＝wk1+wk3*wx+wk5*wy+wk7*wx2+wk9*wx*wy+wk11*wy2+
wk13*wx3+wk15*wx2*wy+wk17*wx*wy2+wk19*wy3+sk3*fx+
sk5*fy(1)
MY＝wk2+wk4*wy+wk6*wx+wk8*wy2+wk10*wy*wx+wk12*wx2+
wk14*wy3+wk16*wy2*wx+wk18*wy*wx2+wk20*wx3+sk4*fy+
sk6*fx(2)
其中MX、MY为以晶圆的原点为中心的坐标系的X轴方向与Y轴方向上的误差，wx、wy为以晶圆的原点为中心的坐标系的位置坐标，fx、fy为以照射(shot)区域的原点为中心的坐标系的位置坐标。系数wk1～wk20以及sk1～sk6可例如依据测量装置102测量到的晶圆上的对准标记位置与设计的标准对准标记位置的差，利用最小平方法计算得到，然不以此为限，在部分实施例中，也可利用计算平均值、中位值、最大值、最小值、3Sigma、M+3Sigma等方式得到。上述第一门槛值可例如包括与系数wk1～wk20以及sk1～sk6对应的多个门槛值，例如当系数wk1～wk20以及sk1～sk6中任一大于对应的门槛值时，晶圆被划分为第一晶圆群组，否则被划分为第二晶圆群组。
此外，参考误差值可例如依据第二晶圆群组的晶圆的对准标记位置误差获得，例如通过计算第二晶圆群组的晶圆的对准标记位置误差的平均值来作为参考误差值，例如计算第二晶圆群组的各个晶圆的对准标记位置误差的系数wk1的平均值，其余的系数wk2～wk20以及sk1～sk6的平均值也以相同的方式，并将各个系数的平均值作为上述多项式构成的模型公式的系数，以得到以多项式构成的模型公式表示的参考误差值，然不以此为限，也可通过计算第二晶圆群组的晶圆的对准标记位置误差的中位值来作为参考误差值，例如可依据第二晶圆群组的晶圆的对准标记位置误差的各个系数的中位值作为上述多项式构成的模型公式的系数，以得到以多项式构成的模型公式表示的参考误差值。在部分实施例中，参考误差值也可依据历史数据设定，例如可依据先前批次的晶圆中对准标记位置误差小于等于第一门槛值的晶圆的对准标记位置误差获得，举例来说，可依据前N个批次的晶圆第二晶圆群组的晶圆的对准标记位置误差的平均值来作为参考误差值，其中N为正整数。
在计算出前馈位置修正值后，处理器104便可依据前馈位置修正值控制光刻装置106对晶圆执行光刻工艺。如此依据计算第一晶圆群组的对准标记位置误差以及参考误差值的差值所得到前馈位置修正值来控制光刻装置106执行光刻工艺，而非如先前技术般直接依据测量到的对准标记位置误差来执行光刻工艺，可有效减少因测量装置102与光刻装置106的装置性能或结构上的差异(例如晶圆卡盘的差异)所引起的APC噪声，而可改善套刻误差控制，提高半导体工艺的良率与产能。其中前馈位置修正值也可表示为多项式构成的模型公式，也就是说，可将第一晶圆群组的各个晶圆的对准标记位置误差的各个系数与表示参考误差值的模型公式中对应的系数相减，并将相减后的各个系数作为上述多项式构成的模型公式的系数，以得到以多项式构成的模型公式表示的前馈位置修正值。
图4是依照本发明另一实施例所示出产生前馈位置修正值的方法的流程图。在本实施例中，处理器104在步骤S306后还可将第二晶圆群组的对准标记位置误差与第二门槛值进行比较(步骤S402)，第二晶圆群组的对准标记位置误差与第二门槛值比较的方式类似于第一晶圆群组的对准标记位置误差与第一门槛值比较的方式，在此不再赘述。若第二晶圆群组的对准标记位置误差未大于第二门槛值，可进入结束的步骤。而若第二晶圆群组的对准标记位置误差大于第二门槛值，可再依据第二晶圆群组的对准标记位置误差修正前馈位置修正值(步骤S404)，例如可将步骤S306计算得到的前馈位置修正值的各个系数与表示第二晶圆群组的晶圆的对准标记位置误差的模型公式中对应的系数相减，并将相减后的各个系数作为上述多项式构成的模型公式的系数，以得到以多项式构成的模型公式表示的修正后的前馈位置修正值。其中，用于修正前馈位置修正值的第二晶圆群组的晶圆的对准标记位置误差可例如为第二晶圆群组中所有晶圆的对准标记位置误差的平均值，然不以此为限，也可例如为第二晶圆群组的晶圆的对准标记位置误差的中位值。
图5是依照本发明一实施例所示出的产生优化位置修正值的方法的流程图。进一步来说，步骤S210的实施细节可例如图5所示。处理器104可接收套刻测量装置108测量晶圆所得到的套刻误差(步骤S502)，其中计算套刻误差时所使用的模型公式也可例如与计算对准标记位置误差时相似，使用多项式构成的模型公式来进行近似计算，在此不再赘述。处理器104可依据套刻测量装置108测量晶圆所得到的套刻误差、处理器104计算出的前馈位置修正值以及光刻装置106对先前晶圆执行光刻工艺时使用的位置修正值计算优化位置修正值(步骤S504)。举例来说，假设当前要进行光刻工艺的晶圆为第N个晶圆，光刻装置106对先前晶圆执行光刻工艺时使用的位置修正值为对第N-1个晶圆进行光刻工艺时所使用的优化位置修正值。处理器104可将光刻装置106对第N-1个晶圆执行光刻工艺时使用的位置修正值减去测量装置102提供的第N个晶圆的前馈位置修正值以及套刻测量装置108测量第N-1个晶圆所得到的套刻误差，以得到当前要进行光刻工艺的第N晶圆的优化位置修正值，如此可避免前馈位置修正值影响下一个晶圆的优化位置修正值。其中优化位置修正值也可例如表示为上述多项式构成的模型公式。
此外，在对先前晶圆进行光刻工艺时未使用前馈位置修正值的情形下，处理器104可依据套刻测量装置108测量晶圆所得到的套刻误差以及光刻装置106对先前晶圆执行光刻工艺时使用的位置修正值计算优化位置修正值(步骤S506)，例如将光刻装置106对第N-1个晶圆执行光刻工艺时使用的位置修正值减去套刻测量装置108测量第N-1个晶圆所得到的套刻误差，以得到当前要进行光刻工艺的第N个晶圆的优化位置修正值。
综上所述，本发明的实施例可测量多个晶圆的对准标记位置，依据晶圆的对准标记位置误差与第一门槛值将晶圆分组为第一晶圆群组以及第二晶圆群组，依据第一晶圆群组的对准标记位置误差以及参考误差值的差值计算前馈位置修正值，并依据前馈位置修正值控制光刻装置执行光刻工艺。如此依据计算第一晶圆群组的对准标记位置误差以及参考误差值的差值所得到前馈位置修正值来控制光刻装置执行光刻工艺，而非如先前技术般直接依据测量到的对准标记位置误差来执行光刻工艺，可有效减少因测量装置与光刻装置的装置性能或结构上的差异所引起的APC噪声，而可改善套刻误差控制，提高半导体工艺的良率与产能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (12)

1.一种半导体制造装置，其特征在于，包括：
光刻装置；
测量装置，测量多个晶圆的对准标记位置误差；以及
处理器，耦接所述光刻装置与所述测量装置，依据所述多个晶圆的对准标记位置误差与第一门槛值将所述多个晶圆分组为第一晶圆群组以及第二晶圆群组，依据所述第一晶圆群组的对准标记位置误差与参考误差值的差值计算前馈位置修正值，依据所述前馈位置修正值控制所述光刻装置执行光刻工艺，其中所述第一晶圆群组的对准标记位置误差大于所述第一门槛值，所述第二晶圆群组的对准标记位置误差小于等于所述第一门槛值。
2.根据权利要求1所述的半导体制造装置，其特征在于，所述处理器依据所述第二晶圆群组的对准标记位置误差计算所述参考误差值。
3.根据权利要求2所述的半导体制造装置，其特征在于，所述处理器于所述第二晶圆群组的对准标记位置误差大于第二门槛值时，依据所述第二晶圆群组的对准标记位置误差修正所述前馈位置修正值。
4.根据权利要求1所述的半导体制造装置，其特征在于，所述参考误差值为依据先前批次的晶圆中对准标记位置误差小于等于所述第一门槛值的晶圆的历史对准标记位置误差获得。
5.根据权利要求1所述的半导体制造装置，其特征在于，还包括：
套刻测量装置，耦接所述处理器，所述套刻测量装置测量所述多个晶圆的套刻误差，所述处理器依据所述多个晶圆的套刻误差、所述前馈位置修正值以及所述光刻装置对先前晶圆执行所述光刻工艺时使用的位置修正值计算优化位置修正值，并依据所述优化位置修正值控制所述光刻装置执行光刻工艺。
6.根据权利要求1所述的半导体制造装置，其特征在于，还包括：
套刻测量装置，耦接所述处理器，所述套刻测量装置测量所述多个晶圆的套刻误差，所述处理器依据所述多个晶圆的套刻误差以及所述光刻装置对先前晶圆执行所述光刻工艺时使用的位置修正值计算优化位置修正值，并依据所述优化位置修正值控制所述光刻装置执行光刻工艺。
7.一种半导体制造装置的半导体制造方法，其特征在于，包括：
测量多个晶圆的对准标记位置误差；
依据所述多个晶圆的对准标记位置误差与第一门槛值将所述多个晶圆分组为第一晶圆群组以及第二晶圆群组，其中所述第一晶圆群组的对准标记位置误差大于所述第一门槛值，所述第二晶圆群组的对准标记位置误差小于等于所述第一门槛值；
依据所述第一晶圆群组的对准标记位置误差与参考误差值的差值计算前馈位置修正值；以及
依据所述前馈位置修正值执行光刻工艺。
8.根据权利要求7所述的半导体制造装置的半导体制造方法，其特征在于，包括：
依据所述第二晶圆群组的对准标记位置误差计算所述参考误差值。
9.根据权利要求8所述的半导体制造装置的半导体制造方法，其特征在于，包括：
于所述第二晶圆群组的对准标记位置误差大于第二门槛值时，依据所述第二晶圆群组的对准标记位置误差修正所述前馈位置修正值。
10.根据权利要求7所述的半导体制造装置的半导体制造方法，其特征在于，所述参考误差值为依据先前批次的晶圆中对准标记位置误差小于等于所述第一门槛值的晶圆的历史对准标记位置误差获得。
11.根据权利要求7所述的半导体制造装置的半导体制造方法，其特征在于，包括：
测量所述多个晶圆的套刻误差；
依据所述多个晶圆的套刻误差、所述前馈位置修正值以及对先前晶圆执行所述光刻工艺时使用的位置修正值计算优化位置修正值；以及
依据所述优化位置修正值执行光刻工艺。
12.根据权利要求7所述的半导体制造装置的半导体制造方法，其特征在于，包括：
测量所述多个晶圆的套刻误差；
依据所述多个晶圆的套刻误差以及对先前晶圆执行所述光刻工艺时使用的位置修正值计算优化位置修正值；以及
依据所述优化位置修正值执行光刻工艺。
CN202210454284.6A 2022-04-27 2022-04-27 半导体制造装置及其半导体制造方法 Pending CN117008433A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210454284.6A CN117008433A (zh) 2022-04-27 2022-04-27 半导体制造装置及其半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210454284.6A CN117008433A (zh) 2022-04-27 2022-04-27 半导体制造装置及其半导体制造方法

Publications (1)

Publication Number Publication Date
CN117008433A true CN117008433A (zh) 2023-11-07

Family

ID=88574841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210454284.6A Pending CN117008433A (zh) 2022-04-27 2022-04-27 半导体制造装置及其半导体制造方法

Country Status (1)

Country Link
CN (1) CN117008433A (zh)

Similar Documents

Publication Publication Date Title
CN113495426A (zh) 一种光学临近效应修正方法及装置
CN114518693B (zh) 套刻误差补偿方法及光刻曝光方法
JP2004054052A (ja) 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
CN116520646A (zh) 改善套刻精度的方法
JP2002122978A (ja) マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
WO2025138576A1 (zh) 相移光掩模版的制备方法、装置及光刻方法
JP5356089B2 (ja) エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
TWI588595B (zh) 光學鄰近修正方法
TWI827023B (zh) 半導體製造裝置及其半導體製造方法
US12353123B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method thereof
CN117008433A (zh) 半导体制造装置及其半导体制造方法
KR102807262B1 (ko) 반도체 제조 장치 및 그 반도체 제조 방법
JP7359899B1 (ja) 半導体製造装置及びその半導体製造方法
CN120065633A (zh) 套刻补偿方法及系统、半导体制造方法、设备和存储介质
US8234602B2 (en) Semiconductor-device manufacturing method
JP4658589B2 (ja) 半導体装置の製造方法
US8219938B2 (en) Semiconductor inter-field dose correction
US7337423B2 (en) Mask pattern generating method and mask pattern generating apparatus
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
CN118068644A (zh) 刻蚀偏差的计算方法及系统、图形修正方法及掩膜版
JP6223944B2 (ja) フォーカス補正装置、フォーカス補正方法およびプログラム
CN115576173A (zh) 一种提高套刻精度的方法
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
JP2014160749A (ja) 半導体装置の製造方法
JP2014229675A (ja) 重ね合わせ補正システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination