JP2014160749A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】高次補正の場合には、多くのアライメントマークを付与して計測する必要があり、スループットの低下を招いてしまう。
【解決手段】リソグラフィ工程おいて、レイヤ間の重ね合わせ補正を線形補正にて実施し、重ね合わせ検査を行い、その検査結果を１次補正モデル、および３次補正モデルの２種類にて解析する。その後、半導体ウエハは、再度リソグラフィ処理ができるように不要な膜を除去(再生)し、同一の半導体ウエハをリソグラフィ処理する。この場合、半導体ウエハは歪み傾向などが再生前後で変化しないため、１回目のリソグラフィ処理、および重ね合わせ検査結果を元に２回目のリソグラフィ処理を行う。この際に用いる１度目の検査結果は、１次補正モデルの重ね合わせ補正値と３次補正モデルの重ね合わせ補正値との中間的な重ね合わせ補正値を用いた重み付け３次補正によりリソグラフィ処理を行う。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、例えば、半導体装置製造におけるリソグラフィ工程のアライメント調整に適用可能な技術である。

半導体装置に代表される各種電子デバイスは、露光装置を用いて基板上に多数層のパターンを重ねて露光することにより製造することが知られている。この露光工程においては、２層目以降のパターンを半導体ウエハなどの基板上に露光する際に、基板上の既にパターンが形成された各ショット領域とマスクのパターン像との位置合わせ（基板とレチクルとの位置合わせ）、すなわちアライメントを正確に行う必要がある。

このアライメントの調整は、例えば、ショット全体のシフト成分、各ショット配列の倍率、回転、直交度などの一次成分を近似して補正する線形補正、または弓なり状などに発生する高次成分などを近似して補正する高次補正などにより求められた補正値を用いて補正するものが知られている。

なお、この種のアライメント調整技術としては、例えば、特許文献１〜３が知られている。特許文献１は、アライメントマークの配列モデルにより予想配列座標を求め、該座標から実際の配列座標を決定するものである。

また、特許文献２は、任意の連続する３枚の露光処理用基板の各々の露光領域における補正量が該補正量の平均値と比較して許容範囲内の場合は以降の露光処理用基板についてそのまま露光処理を行う。任意の連続する３枚の露光処理用基板の各々の露光領域における補正量が該補正量の平均値と比較して許容範囲内でない場合に、４枚目の露光処理用基板の補正測定を行い、この露光処理用基板を含め、それまで測定を行った２〜４枚目の露光処理用基板における補正量の平均値を再計算する。再計算された平均値と各々の前記露光領域の測定値とを比較して、その誤差が許容範囲内であった場合に、それ以降の露光処理用基板では、各々の露光領域の補正測定を省略して露光処理を行うものである。

特許文献３は、予め、半導体ウエハ上の複数のショットに付設された多数のアライメントマークを検出し、その精密な検出結果に基づいて半導体ウエハの歪みの非線形成分を記述するモデル（に対する条件）を複数決定する。そして、半導体ウエハ露光（ロット処理）時に、少ない数のアライメントマークを検出して半導体ウエハの歪みを求め、その結果に基づいて予め決定された複数のモデル（に対する条件）を選択し、選択されたモデルを用いてパターンを複数のショットに順次位置合わせし、露光するものである。

特開平５−１１４５４５号公報 特開２００３−１０９８８９号公報 特開２０１０−１８６９１８号公報

半導体装置の微細化に伴い、アライメント調整に要求される重ね合わせ精度は厳しくなっている。高次成分などを近似して補正する高次補正は、研磨などのプロセス処理や熱膨張により基板に生じる非線形な変形などを補正することが可能となるので、多く用いられている。

しかしながら、高次補正の場合には、多くのアライメントマークを付与して計測する必要があり、スループットの低下を招いてしまうという問題がある。また、高次補正を用いると、非線形な変形などを補正するために、次工程以降において一次成分を近似して補正する線形補正を用いることができないという問題がある。これにより、次工程以降においても高次補正を用いなければならず、スループットが大きく低下してしまうことになる。

図２０は、本発明者が検討したアライメント計測の計測点の一例を示す説明図である。図２０の左側は、高次補正時におけるアライメント計測の計測点の一例を示しており、図２０の右側は、線形補正時におけるアライメント計測の計測点の一例を示している。図２１は、図２０における計測点の計測時間を比較した一例を示す説明図である。

図２０に示すように、高次補正の測定点は、線形補正の測定点に比べて大幅に多くなっている。そのため、図２１に示すように、高次補正における測定点の測定時間は、線形補正の測定点の測定時間よりも多くの時間が必要になり、これにより、半導体製造におけるスループットが低下してしまうことになる。

一実施の形態による半導体装置の製造方法は、以下の工程を有する。

アライメント検査において計測されたずれ量を２以上の高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第１の膜を加工する第１のリソグラフィ工程である。高次補正式に１未満の係数をかけた重み付け高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第２の膜を加工する第２のリソグラフィ工程である。線形補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第３の膜を加工する第３のリソグラフィ工程である。

上記一実施の形態によれば、半導体装置の製造効率を向上させることができる。

半導体ウエハとマスクとのアライメント／重ね合わせ検査の概要を示す説明図である。 本実施の形態１におけるアライメント／重ね合わせ検査を行う露光装置の概略を示す説明図である。 露光工程における半導体ウエハとマスクとの位置合わせ処理の一例を示すフローチャートである。 図３のステップＳ１０２の処理における重ね合わせ検査の結果（線形補正）の一例を示す説明図である。 図３のステップＳ１０５の処理における重ね合わせ検査の結果（重み付け３次補正）の一例を示す説明図である。 高次補正(３次補正)による重ね合わせ検査の結果予想の一例を示す説明図である。 重み付け３次補正による位置合わせイメージの一例を示す説明図である。 図７において重み付け３次補正を行った次工程における位置合わせイメージの一例を示す説明図である。 本実施の形態２による各製造工程における半導体ウエハとマスクとの位置合わせ処理の一例を示すフローチャートである。 図９のステップＳ２０１の処理前におけるアライメント検査結果の一例を示す説明図である。 図９のステップＳ２０１の処理におけるアライメント検査結果の一例を示す説明図である。 図９のステップＳ２０２の処理におけるアライメント検査結果の一例を示す説明図である。 図９のステップＳ２０６の処理におけるアライメント検査結果の一例を示す説明図である。 図１０の処理によるアライメント検査における残留値、および重ね合わせ検査における残留値の推移を示す説明図である。 線形補正による半導体ウエハの残留値の一例を示す説明図である。 図１５の半導体ウエハにおける重み付け３次補正時の残留値の一例を示す説明図である。 重み付け係数αと残留値との予想関係を示す説明図である。 本実施の形態３による重み付け係数の決定処理の一例を示すフローチャートである。 アライメント誤差における高次成分の分解例を示す説明図である。 本発明者が検討したアライメント計測の計測点の一例を示す説明図である。 図２０における計測点の計測時間を比較した一例を示す説明図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
〈アライメント、および重ね合わせ検査の概要〉
半導体ウエハを用いて半導体素子を製造するには、積層式に回路が形成されてレイヤを設けることになるが、このレイヤは、塗布、露光、現像などの細部的な工程を進行させることによって必要なパターンに形成される。このような工程を、いわゆるリソグラフィ工程という。このリソグラフィ工程は、マスクに形成された所望のパターンを実際の半導体素子を形成する半導体ウエハ（半導体基板）上に、上述した塗布、露光、現像工程により移植させるものである。

このような半導体ウエハ上にマスクの回路パターンを重ねて露光転写するリソグラフィ工程おいては、該マスクと半導体基板との位置合わせを高精度にかつ正確に行う必要がある。

このリソグラフィ工程では、レイヤ間の重ね合わせを行う際、半導体ウエハ上に形成されたパターンにより位置測定を行い、その情報からパターンニング位置を決定する。

図１は、半導体ウエハとマスクとのアライメント／重ね合わせ検査の概要を示す説明図である。図１（ａ）は、アライメント検査の概要を示し、図１（ｂ）は、重ね合わせ検査の概要を示している。

半導体ウエハＷ上には、被合わせ層となる第１の工程にて形成した回路パターンＣＰ１（実際には、エッチング後のＰｏｌｙ Ｓｉ酸化膜などにより半導体ウエハＷ上に形成されている）の中に、アライメント検査に用いるパターンである検査用パターンＫＰ１、およびアライメントに用いられるアライメント用パターンＡＰ１などのマークが形成されている。

また、これら回路パターンＣＰ１、検査用パターンＫＰ１、およびアライメント用パターンＡＰ１などの上部には、例えば、二酸化シリコン（ＳｉＯ₂）などからなる層間絶縁膜ＩＳＯが形成されている。層間絶縁膜ＩＳＯの上部には、レジストＲＳＴが塗布されている。

アライメント工程では、図１（ａ）に示すように、アライメント用パターンＡＰ１のマークにより半導体ウエハＷ上の位置を計測する（露光装置のステージ座標系における位置計測）。

リソグラフィ終了後には、図１（ｂ）に示すように、合わせ層となる第２の工程において形成されたレジストパターンＲＰ１と第１の工程にて形成した検査用パターンＫＰ１とを用いて、相対的な位置ずれ量（重ね合わせずれ）を測定する重ね合わせ検査を行う。

〈露光装置の概要〉
図２は、本実施の形態１におけるアライメント／重ね合わせ検査を行う露光装置の概略を示す説明図である。なお、図２（ａ）〜（ｃ）において示したハッチングは、露光装置ＥＸＳにおける動作処理の実行箇所を示しているものである。

露光装置ＥＸＳは、図示するように、ウエハステージＳＴＧ、アライメントマーク計測部ＡＭＳ、演算部ＯＰＥ、制御部ＣＯＮ、および露光処理部ＬＥＮを有している。ウエハステージＳＴＧは、検査を行う半導体ウエハＷを載置する。

アライメントマーク計測部ＡＭＳは、半導体ウエハＷにおけるアライメント計測を行う。演算部ＯＰＥは、アライメントマーク計測部ＡＭＳが測定した測定結果を演算する。制御部ＣＯＮは、ウエハステージＳＴＧを移動させる際の制御を行う。露光処理部ＬＥＮは、半導体ウエハＷに露光処理を行う。

露光装置ＥＸＳは、図２（ａ）に示すように、搬送されてウエハステージＳＴＧに載置された半導体ウエハＷをアライメントマーク計測部ＡＭＳ（ハッチングにて示す）によって観察し、アライメントマーク（図１のアライメント用パターンＡＰ１）の位置を測定する。アライメントマーク計測部ＡＭＳによる測定結果は、演算部ＯＰＥに出力される。

続いて、図２（ｂ）に示すように、上記の測定結果は、演算部ＯＰＥ（ハッチングにて示す）によって演算され、予め与えられているアライメントマーク座標情報（設計値または理想値）と、露光装置ＥＸＳのウエハステージＳＴＧのステージ座標系において実測したマーク位置との差から、半導体ウエハＷ全体で重ね合わせずれが小さくなるように補正を行う。この補正は、後述する１次式や３次式などの近似を行い、露光装置ＥＸＳは近似式に従った動作を行い、パターニングする。

そして、図２（ｃ）に示すように、制御部ＣＯＮ（ハッチングにて示す）は、演算部ＯＰＥによって算出された近似式に従って、ウエハステージＳＴＧ（ハッチングにて示す）、および露光処理部ＬＥＮ（ハッチングにて示す）などを駆動制御する。これにより、レイヤ間の相対的な位置ずれ量（重ね合わせずれ）が最小となるように位置合わせが行われる。

〈重ね合わせ補正の処理例〉
図３は、露光工程における半導体ウエハとマスクとの位置合わせ処理の一例を示すフローチャートである。

まず、リソグラフィ工程おいて、レイヤ間の重ね合わせ補正を線形補正にて実施した後（ステップＳ１０１）、重ね合わせ検査を行う（ステップＳ１０２）。そして、重ね合わせ検査の結果を、１次補正モデル、および３次補正モデルの２種類にて解析する。

１次補正によって解析した結果は、補正可能量が小さく、残留値が大きい。一方、３次補正モデルでは、補正可能量が大きく、残留値が小さくなる。検査の終わった半導体ウエハは、再度リソグラフィ処理ができるようにレジストやその他、不要な膜を除去する再生が行われる（ステップＳ１０３）。

そして、再度、同一の半導体ウエハをリソグラフィ処理する（ステップＳ１０４）。同一の半導体ウエハでは、該半導体ウエハの歪み傾向などが再生前後で変化しないため、１回目のリソグラフィ処理（ステップＳ１０１の処理）、および重ね合わせ検査結果（ステップＳ１０２の処理）を元に、２回目のリソグラフィ処理を行う。

２回目のリソグラフィ処理の際に用いる、１度目の検査結果は、通常１次補正モデルの重ね合わせ補正値、もしくは、３次補正モデルの重ね合わせ補正値であるが、ここでは、これらの中間的な重ね合わせ補正値（重み付け係数）を用いた重み付け３次補正によってリソグラフィ処理を行う。このリソグラフィ処理後、再度重ね合わせ検査を行い（ステップＳ１０５）、重ね合わせずれを確認する。

露光装置は、半導体ウエハ上のアライメントマークを計測して、位置決めを行い、露光（パターニング）するが、半導体ウエハ上のマーク形状や、露光装置の計測器の「クセ」などから、位置決めが正確ではないことがある。

つまり、露光装置は、重ね合わせずれがなくなるように露光しているにも関わらず、実際のアライメント用パターンがずれてしまう。ただし、このような現象も、マーク形状や、計測器などのクセが安定している為、測定の再現性は得られるため、いつも同じようなずれ方をする。

例えば、いつも横（Ｘ）方向に＋１０ｎｍ程度の重ね合わせずれ量がある時には、露光装置の計測結果から、例えば、横（Ｘ）方向に−１０ｎｍ程度ずらして露光すれば、重ね合わせずれはなくなる。このように、露光装置の計測を補正する値が重ね合わせ補正値である。

ここで、半導体ウエハ面内の高次補正（ここでは３次補正）は、次の式で表される。

ただし、ｘ，ｙは、半導体ウエハ上の位置（座標）、ｄｘ，ｄｙは、半導体ウエハ上の位置（ｘ，ｙ）における補正量、ａ_x，ｂ_x，ｃ_xは、係数とする。

ｄｘ₃＝ａ_x3＊ｘ＾３＋ｂ_x3＊ｘ＾２＊ｙ＋ｃ_x3＊ｘ＊ｙ＾２＋ｄ_x3＊ｙ＾３＋ｅ_x3＊ｘ＾２＋ｆ_x3＊ｘ＊ｙ＋ｇ_x3＊ｙ＾２＋ｈ_x3＊ｘ＋ｊ_x3＊ｙ＋ｋ_x3
ｄｙ₃＝ａ_y3＊ｘ＾３＋ｂ_y3＊ｘ＾２＊ｙ＋ｃ_y3＊ｘ＊ｙ＾２＋ｄ_y3＊ｙ＾３＋ｅ_y3＊ｘ＾２＋ｆ_y3＊ｘ＊ｙ＋ｇ_y3＊ｙ＾２＋ｈ_y3＊ｘ＋ｊ_y3＊ｙ＋ｋ_y3 （式１）
一方、１次補正では、
ｄｘ₁＝ｈ_x1＊ｘ＋ｊ_x1＊ｙ＋ｋ_x1
ｄｙ₁＝ｈ_y1＊ｘ＋ｊ_y1＊ｙ＋ｋ_y1 （式２）
ここで、高次項の係数ａ_xi， ｂ_xi， ｃ_xi， ｄ_xi， ｅ_xi， ｆ_xi， ｇ_xi， ａ_yi， ｂ_yi， ｃ_yi， ｄ_yi， ｅ_yi， ｆ_yi， ｇ_yi（ｉ＝１，３）に、重み付け係数αをかけると、
ｄｘ₃’＝α（ａ_x3＊ｘ＾３＋ｂ_x3＊ｘ＾２＊ｙ＋ｃ_x3＊ｘ＊ｙ＾２＋ｄ_x3＊ｙ＾３＋ｅ_x3＊ｘ＾２＋ｆ_x3＊ｘ＊ｙ＋ｇ_x3＊ｙ＾２＋ｈ_x3＊ｘ＋ｊ_x3＊ｙ＋ｋ_x3）
＋（１−α）（ｈ_x1＊ｘ＋ｊ_x1＊ｙ＋ｋ_x1）
ｄｙ₃’＝α（ａ_y3＊ｘ＾３＋ｂ_y3＊ｘ＾２＊ｙ＋ｃ_y3＊ｘ＊ｙ＾２＋ｄ_y3＊ｙ＾３＋ｅ_y3＊ｘ＾２＋ｆ_y3＊ｘ＊ｙ＋ｇ_y3＊ｙ＾２＋ｈ_y3＊ｘ＋ｊ_y3＊ｙ＋ｋ_y3）
＋（１−α）（ｈ_y1＊ｘ＋ｊ_y1＊ｙ＋ｋ_y1） （式３）
となる。

よって、前述したように、１次補正モデルの重ね合わせ補正値と３次補正モデルの重ね合わせ補正値との中間的な重ね合わせ補正値（重み付け係数）であるα＝０．５として各係数を再計算して重み付け３次補正によってリソグラフィ処理を行う。

〈重み付け３次補正の位置合わせイメージ例〉
図４は、図３のステップＳ１０２の処理における重ね合わせ検査の結果（線形補正）の一例を示す説明図である。図５は、図３のステップＳ１０５の処理における重ね合わせ検査の結果（重み付け３次補正）の一例を示す説明図であり、図６は、高次補正(３次補正)による重ね合わせ検査の結果予想の一例を示す説明図である。

図４は、線形補正であるので、重み付け係数がα＝０となっており、図５の場合には、重み付け３次補正として、重み付け係数をα＝０．５としている。また、図６は、３次補正であるので、重み付け係数がα＝１である。

図４〜６に示されている矢印は、それぞれ残留値を示している。この残留値は、線形補正、重み付け３次補正、あるいは３次補正した後に補正不可となっている半導体ウエハＷにおける歪みである。残留値は、例えば、ベクトルにより示され、ベクトルが長くなるほど残留値が大きいことをそれぞれ示している。

図４〜図６に示すように、重み付け係数をα＝０．５とした重み付け３次補正の場合（図５）には、図４の線形補正と図６の３次補正との略中間的な残留値とすることができる。

図７は、重み付け３次補正による位置合わせイメージの一例を示す説明図である。

この図７において、四角形にて示される範囲は、半導体ウエハＷにおいて重ね合わせずれの許容範囲内であることを示すプロセス許容範囲ＰＰＡを示しており、該プロセス許容範囲ＰＰＡの中心には、位置合わせのターゲット位置ＴＰＳを示している。

点線にて示す十字印は、線形補正による補正ターゲット位置ＰＳ１を示している。一点鎖線にて示す十字印は、３次補正による補正ターゲット位置ＰＳ３を示している。実線にて示す十字印は、重み付け３次補正によって、線形補正による補正ターゲット位置ＰＳ１と３次補正による補正ターゲット位置ＰＳ３との略中間となるように補正した補正ターゲット位置ＰＳ２を示している。

図７に示すように、重み付け係数α＝０である線形補正を用いた際、補正ターゲット位置ＰＳ１が位置合わせのターゲット位置ＴＰＳから大きくずれてしまい、プロセス許容範囲ＰＰＡから外れてしまう。

この場合、プロセス許容範囲ＰＰＡの許容範囲内とする場合には、３次補正（重み付け係数α＝１）によって、補正ターゲット位置ＰＳ１を位置合わせのターゲット位置ＴＰＳの近傍に合わせ込むことにより、プロセス許容範囲ＰＰＡの許容範囲内とする必要がある。

しかし、ここでは、意図的に補正ターゲット位置ＰＳ２が、補正ターゲット位置ＰＳ１と補正ターゲット位置ＰＳ３との中間程度となるように重み付け３次補正（重み付け係数α＝０．５）を行い、該補正ターゲット位置ＰＳ２が、プロセス許容範囲ＰＰＡの許容範囲内となるように合わせ込みを行う。

図８は、図７において重み付け３次補正を行った次工程における位置合わせイメージの一例を示す説明図である。

図８においても、四角形にて示される範囲は、重ね合わせずれの許容範囲内であることを示すプロセス許容範囲ＰＰＡを示しており、該プロセス許容範囲ＰＰＡの中心には、位置合わせのターゲット位置ＴＰＳ１を示している。

図８では、図７の補正ターゲット位置ＰＳ２の位置にアライメント用パターンが形成されていることになるので、該補正ターゲット位置ＰＳ２がターゲット位置ＴＰＳ１となる。図７にて重み付け３次補正を行った次工程において、３次補正を行うと一点鎖線にて示す補正ターゲット位置ＰＳ４の位置にアライメント用パターンを形成することができる。また、図７にて重み付け３次補正を行った次工程において、線形補正を行うと、点線にて示す補正ターゲット位置ＰＳ５の位置にアライメント用パターンを形成することができる。

いずれの場合においても、アライメント用パターンの形成は、プロセスの許容範囲内を示すプロセス許容範囲の領域内に入っている。よって、次工程では、スループットが高く、さらには次工程での補正が容易になる線形補正を適用する方が望ましい。

このようにして、重み付け３次補正を行うと、次工程において線形補正によるターゲットの位置補正箇所を行うことができ、高次補正から線形補正への転換を可能とすることができる。

一方、図７に示すように、線形補正によって補正ターゲット位置ＰＳ１をプロセス許容範囲ＰＰＡ内とすることができない場合には、プロセス許容範囲ＰＰＡの範囲内となるように３次補正（図７の補正ターゲット位置ＰＳ３）を行うことしかできなかった。

そのため、次工程において、線形補正による補正位置では、プロセス許容範囲ＰＰＡに入らずに、高次補正を繰り返す必要が生じてしまうことになる。高次補正の繰り返には、多くのアライメントマークを付与して計測する必要があり、スループットの低下を招いてしまうことなる。

以上により、重み付け３次補正を行った次工程において、線形補正を行うことができるので、次工程での線形補正を適用することが可能となり、半導体製造のスループットを向上させることができる。

本実施の形態１に記載された半導体装置の製造方法は、以下に示す処理を有する。

第１の膜を加工する第１のリソグラフィ工程、第２の膜を加工する第２のリソグラフィ工程、および第３の膜を加工する第３のリソグラフィ工程である。

第１のリソグラフィ工程では、アライメント検査において計測されたずれ量を２以上の高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正する。第２のリソグラフィ工程では、高次補正式に１未満の係数をかけた重み付け高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正する。第３のリソグラフィ工程では、線形補正式により近似させてレイヤ間の重ね合わせずれ量を補正する。

また、本実施の形態１に記載された半導体装置の製造方法は、以下に示す処理を有する。

重み付け高次補正式に用いる係数は、レジストパターンと前工程にて形成された検査用パターンとの相対的な位置ずれ量（重ね合わせずれ）を測定する重ね合わせ検査に基づいて算出する。

（実施の形態２）
前記実施の形態１では、重み付け３次補正を行った後に線形補正を行うことにより、高次成分の低減を図った例について説明したが、本実施の形態２においては、複数の工程に渡って高次成分を低減する場合について説明する。

〈重ね合わせ補正の処理例〉
図９は、本実施の形態２による各製造工程における半導体ウエハとマスクとの位置合わせ処理の一例を示すフローチャートである。

まず、コンタクトホール形成工程（ＣＯＮＴ）において、レイヤ間の重ね合わせ補正を３次補正（重み付け係数α＝１）にて実施した後（ステップＳ２０１）、重ね合わせ検査を行う。

続いて、第１配線層形成工程（Ｍ１）において、レイヤ間の重ね合わせ補正を重み付け３次補正にて実施した後（ステップＳ２０２）、重ね合わせ検査を行う。この際、重み付け係数α＝０．７５とする。

そして、第１ビアホール形成工程（Ｖ１）において、レイヤ間の重ね合わせ補正を重み付け３次補正にて実施した後（ステップＳ２０３）、重ね合わせ検査を行う。ここでは、重み付け係数がステップＳ２０２の処理の時よりも小さい値となる重み付け係数α＝０．５とする。

その後、第２配線層形成工程（Ｍ２）において、レイヤ間の重ね合わせ補正を重み付け３次補正にて実施した後（ステップＳ２０４）、重ね合わせ検査を行う。この場合、重み付け係数αは、ステップＳ２０３の処理の時よりも小さい値となる重み付け係数α＝０．２５とする。

そして、第２ビアホール形成工程（Ｖ２）において、レイヤ間の重ね合わせ補正を線形補正にて実施した後（ステップＳ２０５）、重ね合わせ検査を行う。続いて、第３配線層形成工程（Ｍ３）において、レイヤ間の重ね合わせ補正を線形補正にて実施した後（ステップＳ２０６）、重ね合わせ検査を行う。

〈重み付け係数αの適用例〉
図１０は、図９のステップＳ２０１の処理前におけるアライメント検査結果の一例を示す説明図である。図１１は、図９のステップＳ２０１の処理におけるアライメント検査結果の一例を示す説明図であり、図１２は、図９のステップＳ２０２の処理におけるアライメント検査結果の一例を示す説明図である。図１３は、図９のステップＳ２０６の処理におけるアライメント検査結果の一例を示す説明図である。

図１１〜１３に示されている矢印は、それぞれ残留値を示している。この残留値は、線形補正、重み付け３次補正、あるいは３次補正した後に補正不可となっている半導体ウエハＷにおける歪みである。残留値は、例えば、ベクトルにより示され、ベクトルが長くなるほど残留値が大きいことをそれぞれ示している。

まず、ステップＳ２０１の処理では、図１０に示される半導体ウエハの歪みを３次補正することによって、図１１に示す残留値となるように補正している。ここで、コンタクトホール形成工程においては、レイヤ間の重ね合わせに高い精度が要求されるので、３次補正による補正が行われる。

続いて、ステップＳ２０２の処理では、重み付け係数α＝０．７５とした重み付け３次補正を行うことにより、図１２に示す残留値となるように補正している。そして、ステップＳ２０３の処理では、重み付け係数α＝０．５とした重み付け３次補正を行い、ステップＳ２０４の処理では、重み付け係数α＝０．２５とした重み付け３次補正を行う。

そして、ステップＳ２０５，Ｓ２０６の処理では、線形補正をそれぞれ行い、ステップＳ２０６の処理である第２配線層形成工程においては、図１３に示す残留値となるように補正している。

このように、重み付け３次補正の重み付け係数αを段階的に小さい値とすることにより、大きな高次成分を持つ半導体ウエハに対しても最終的に線形補正に転換することが可能となる。

〈残留値の推移例〉
図１４は、図１０の処理によるアライメント検査における残留値、および重ね合わせ検査における残留値の推移を示す説明図である。

図１４において、横軸は、製造工程を示し、縦軸は、非線形残留３σ（半導体ウエハの非線形な歪み）を示している。製造工程は、ＣＯＮＴがコンタクトホール形成工程、Ｍ１が第１配線層形成工程、Ｖ１が第１ビアホール形成工程、Ｍ２が第２配線層形成工程、Ｖ２が第２ビアホール形成工程、Ｍ３が第３配線層形成工程、Ｖ３が第３ビアホール形成工程、およびＭ４が第４配線層形成工程をそれぞれ示している。

また、太線は、レイヤ間の重ね合わせずれ量の許容範囲を示し、実線は、重ね合わせ検査の残留値を示している。点線は、アライメント検査の残留値を示し、一点鎖線は、実際に推移していると思われる半導体ウエハ非線形残留値の予測を示している。

一点鎖線にて示す半導体ウエハ非線形残留値と重ね合わせ検査の残留値との差が各々の製造工程において補正した高次成分と考えられる。図示するように、点線にて示すアライメント検査の残留値は、製造工程を経る毎に小さくなっており、第３配線層形成工程（Ｍ３）以降では安定化している。

一方、重ね合わせ検査の残留値は、第３配線層形成工程（Ｍ３）以降に比べれば大きいものの、０．０１μｍ程度以下によって推移しており、太線にて示す、レイヤ間の重ね合わせの許容範囲（プロセス許容値）を満たしている。

ここで、レイヤ間の重ね合わせの許容範囲は、例えば、コンタクトホール形成工程（ＣＯＮＴ）では、０．０１μｍ程度であり、第１配線層形成工程（Ｍ１）以降の製造工程では、例えば、０．０１５μｍ程度である。

この場合においては、重み付け係数αを０．７５、０．５、および０．２５と段階的に小さくしていくことによって、高次補正成分を徐々に小さくし、第２ビアホール形成工程（Ｖ２）以降の製造工程にて線形補正によるレイヤ間の重ね合わせ補正が可能となっている。

以上によっても、線形補正による重ね合わせずれの補正を可能とすることができ、半導体製造のスループットを向上させることができる。

本実施の形態に記載された半導体装置の製造方法は、以下に示す処理を有する。

前記第１のリソグラフィ工程は、コンタクトホール形成工程であり、前記第２のリソグラフィ工程は、前記コンタクトホール形成工程のアライメント検査において計測されたずれ量から、重み付け高次補正式の係数を算出する。

また、重み付け高次補正式に用いられる係数は、レジストパターンと前工程にて形成された検査用パターンとの相対的な位置ずれ量（重ね合わせずれ）を測定する重ね合わせ検査に基づいて算出する。

（実施の形態３）
図１５は、線形補正による半導体ウエハの残留値の一例を示す説明図であり、図１６は、図１５の半導体ウエハにおける重み付け３次補正時の残留値の一例を示す説明図である。図１７は、重み付け係数αと残留値との予想関係を示す説明図である。

〈概要〉
本実施の形態３においては、線形補正による残留値と３次補正による残留値との比較から、図１７に示すように重み付け係数αを変化させた場合の残留値を予測し、レイヤ間の重ね合わせずれ量の許容値を下回る重み付け係数αの値を決定する。

重み付け係数αが０（線形補正）の場合には、図１５の太線にて示すように、重ね合わせずれ量の許容範囲外（１５ｎｍ程度よりも大きい値）となってしまうものがある。重み付け係数αを０．２とすることによって、図１６のように、すべての残留値を重ね合わせずれ量の許容範囲内（１５ｎｍ程度以下）とすることができる。

図１７では、重み付け係数αが０、および０．１の場合に、重ね合わせずれ量が許容範囲外となっている。ここで、図１７の太線は、重ね合わせずれ量の許容値を示しており、該太線よりも下方が許容値内であることを示している。

よって、重み付け係数αは０．２以上に決定すればよいことになるが、なるべく線形補正に近い状態としたい。そこで、図１７から、線形補正に近い状態（重み付け係数αが最も少ない）で、重ね合わせずれ量が許容範囲となっているのは、重み付け係数α＝０．２であるので、この場合、重み付け係数αを０．２と決定する。

〈重み付け係数αの決定例〉
図１８は、本実施の形態３による重み付け係数の決定処理の一例を示すフローチャートである。

まず、重み付け係数α＝０（線形補正）から開始され（ステップＳ３０１）、前工程におけるアライメント計測、もしくは該当工程における重ね合わせ検査結果から重み付け係数α＝０（線形補正）とした時の補正値と予想補正結果（残留値）を計算する（ステップＳ３０２）。

予想補正結果（残留値）が、プロセスで許容できる値（レイヤ間の重ね合わせずれの許容値）か否かを判定する（ステップＳ３０３）。許容値は、製品要求から決定されている。ステップＳ３０３の処理において、残留値（＝修正できない重ね合わせずれ）が許容値よりも小さければ、重み付け係数α＝０による線形補正によってもアライメント精度が保たれることになるので重み付け係数α＝０が決定される（ステップＳ３０４）。

また、ステップＳ３０３の処理において、残留値（＝修正できない重ね合わせずれ）が許容値よりも大きい場合には、重み付け係数αの値を大きくしなければ、アライメント精度が保たれない。

よって、重み付け係数αの値を大きくし（ステップＳ３０５）、ステップＳ３０２の処理を実行する。ステップＳ３０２，Ｓ３０３，Ｓ３０５の処理は、ステップＳ３０３の処理において残留値（＝修正できない重ね合わせずれ）が許容値よりも小さくなるまで繰り返し実行される。

ここで、ステップＳ３０２，Ｓ３０３，Ｓ３０５の処理について、詳しく説明する。

ステップＳ３０５の処理では、なるべく線形補正に近い形状としたいことから、重み付け係数αの増加値は、小さいことが望まれる。そこで、ステップＳ３０５の処理における重み付け係数αの増加値を例えば０．１とする。なお、ここでは、係数αの増加値は、０．１とするが、該増加値は、０．１以外(例えば、０．０５や０．２など)であってもよい。

まず、ステップＳ３０３の処理において、残留値（＝修正できない重ね合わせずれ）が許容値よりも大きい場合には、ステップＳ３０５の処理において、重み付け係数αの値を大きくする。

前述したように、重み付け係数αの増加値を０．１としたので、ここでは、重み付け係数α＝０から重み付け係数α＝０．１に増加される。その後、重み付け係数α＝０．１として再計算を行い（ステップＳ３０２）、残留値と許容値とを比較する（ステップＳ３０３）。

残留値が許容値を下回れば、重み付け係数α＝０．１を適用する（α値決定）が（ステップＳ３０４）、上回れば、再度重み付け係数αの値を大きくする（ステップＳ３０５）。

ここでは、重み付け係数α＝０．２にて再計算が行われ（ステップＳ３０２）、残留値と許容値を比較する（ステップＳ３０３）。残留値が許容値を下回れば、重み付け係数α＝０．２（α値決定）を適用する（ステップＳ３０４）。また、ステップＳ３０３の処理において、残留値が許容値を上回れば、再度重み付け係数αの値を大きくする（ステップＳ３０５）。

このように重み付け係数αの値を徐々に大きくして、残留値が許容値よりも小さくなるまでステップＳ３０２，Ｓ３０３，Ｓ３０５の処理を繰り返す。半導体ウエハの状態によっては、重み付け係数αが、例えば０．１でよい場合から０．９にしなければならない場合などのばらつきがある。

そのため、重み付け係数αの値を固定することが困難であり、図１５に示す処理により重み付け係数αの値を決定することにより、半導体ウエハ毎の状態に合わせて対応することが可能となる。

よって、重み付け係数αの値を固定した場合に比べて、許容値外れとなることを低減させることができる。また、重み付け係数αは、より線形補正に近い状態が選択されることになるため、複数の製造工程にて徐々に線形補正に転換する場合に比べて、転換に要する工程数を削減することができる。

〈高次成分の分解例〉
図１９は、アライメント誤差における高次成分の分解例を示す説明図である。

図１９において、横軸は重み付け係数αを示し、縦軸は、重ね合わせ残留値をそれぞれ示している。

高次成分は、図示するように、ランダム成分ＲＤＭ、吸収分ＡＳＲ、および繰り越し分ＴＦＲに分解される。ランダム成分ＲＤＭは、補正できない高次成分であり、吸収分ＡＳＲは、当該工程において補正できる高次成分である。繰り越し分ＴＦＲは、次工程に繰り越される高次成分である。

具体的には、前記実施の形態１の図７における補正ターゲット位置ＰＳ２と補正ターゲット位置ＰＳ３との距離が吸収分ＡＳＲであり、補正ターゲット位置ＰＳ２と補正ターゲット位置ＰＳ１との距離については、繰り越し分ＴＦＲとなる。

また、前記実施の形態２の図１４の場合には、該当工程にて補正した高次成分（一点鎖線で示した半導体ウエハ非線形残留値の予測と実線にて示した重ね合わせ検査の残留値との差）が繰り越し分ＴＦＲである。吸収分ＡＳＲは、該当工程の半導体ウエハ非線形残留値の予測と次工程での半導体ウエハ非線形残留値の予測との差となる。

重ね合わせ残留は、吸収分ＡＳＲと補正の困難なランダム成分ＲＤＭの和となり、高次補正の重み付け係数αを０から１に大きくしていくと吸収分ＡＳＲが減少し、繰り越し分ＴＲＦが増加する。重ね合わせ残留が、重ね合わせずれの許容値を下回る重み付け係数αとすることによって、許容値外れとなる可能性を低下することができる。

別の見方をすると、繰り越し分ＴＲＦを小さくする処理となるため、次工程では線形補正での追い込みを容易とすることができる。

〈３次補正と重み付け３次補正について〉
デバイス性能を達成するために求められる事項として、「重ね合わせずれ量」≦「重ねずれ許容量」となる必要がある。ここで、理想的に補正された時に残留する、重ね合わせずれ量が残留値であり、常に「残留値」≦「（実際の）重ね合わせずれ量」となる。

従って、「残留値」≦「重ねずれ許容量」という状態が達成されるべきである。その前提において、例えば、コンタクトホール形成工程（ＣＯＮＴ）のように、下地高次成分が大きく、重ねずれ許容量が、他の工程に比べて小さい工程に対しては、残留値を小さくするために、高次補正による対応を行う必要がある。

そうすると、次工程、例えば、第１配線層形成工程（Ｍ１）においても下地高次成分が大きい状態として引き継がれる。ここで、第１配線層形成工程の重ねずれ許容量は、コンタクトホール形成工程よりも緩やかなずれ許容量であるが、高次成分を持った半導体ウエハに対する線形補正での残留値は大きい。そのため、デバイス性能を満たすことができないことになる（重ねずれを許容できない）。

従って、残留値を小さくすることができる３（高）次補正を行う必要がでてくる。これは、残留値を大きく（以下、大）する（線形補正）か、あるいは小さく（以下、小）する（３次補正）かしかできないためである。

すると、以降の工程でも同様に繰り返すことなり、重ねずれ許容量が第１配線層形成工程よりも緩やかとなる（大）工程まで、高次補正を繰り返す必要が生じてしまう。

高次補正は、多くのアライメントマークを付与して計測する必要があり、スループットの低下を招いてしまい、多くの工程に適用することは生産性を落とすことになる。

以下は、本発明者が検討した高次補正を行う技術であり、いくつかの方法が考えられる。

まず、第１の技術は、アライメント計測結果を用いて３次補正式を算出するものである。３次補正式を算出するためには、半導体ウエハ上の多くのアライメントマークを測定する（多点測定）必要があり、露光機のスループットが低下してしまう。

第２の技術は、はじめの工程は、第１の技術と同様であるが、次工程以降では、アライメントマークの測定数を削減するものである。高次補正式は、はじめの工程において算出したものを用いる。この場合、工程間で補正式（補正係数）を流用するため、複雑なＡＰＣ（Advanced Process Control）システムの構築が必要となる。

第３の技術は、各工程それぞれで閉じた処理を行うものである。処理条件と検査結果から、最適条件が導きだされ、次に着工するロット（Lot）の処理条件を見直すものである。やはり、この場合も複雑なＡＰＣシステムの構築が必要となる。

このように、いずれの技術においても、全ての工程で高次補正を実施しており、重ね合わせ検査は、多くの点を測定する必要がある。

本実施の形態１〜３においても、はじめの工程での対応は、上記した第１の技術と同じである。異なるのは、重ねずれ許容量が「中」である第１配線層形成工程（Ｍ１）などに対して、前述のように残留値を大とするか小とするかではなく、その間の任意の値(以下、中という)にすることである。

「下地高次成分」−「該当工程で補正する高次成分」＝「残留値」であるから、残留値を中程度とするには、第１配線層形成工程（Ｍ１）にて補正する高次成分を中程度にする。

また、第１配線層形成工程（Ｍ１）の次工程、例えば、「第１ビアホール形成工程（Ｖ１）の下地高次成分」＝「第１配線層形成工程で補正する高次成分」であるので、第１ビアホール形成工程（Ｖ１）の下地高次成分を第１配線層形成工程よりも小さくすることにつながる。従って、重ねずれ許容量が「中」である第１ビアホール形成工程（Ｖ１）において線形補正を可能とすることができる。

本実施の形態３に記載された半導体装置の製造方法は、以下に示す処理を有する。

重み付け高次補正式に用いられる係数は、補正できない重ね合わせずれを示す残留値が前記第３のリソグラフィ工程における重ね合わせずれの許容範囲よりも小さくなる数値のうち、前記線形補正式に最も近くなる値である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

Ｗ 半導体ウエハ
ＣＰ１ 回路パターン
ＫＰ１ 検査用パターン
ＡＰ１ アライメント用パターン
ＩＳＯ 層間絶縁膜
ＲＳＴ レジスト
ＲＰ１ レジストパターン
ＥＸＳ 露光装置
ＳＴＧ ウエハステージ
ＡＭＳ アライメントマーク計測部
ＯＰＥ 演算部
ＣＯＮ 制御部
ＬＥＮ 露光処理部

Claims (9)

1. アライメント検査において計測されたずれ量を２以上の高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第１の膜を加工する第１のリソグラフィ工程と、
   前記高次補正式に１未満の係数をかけた重み付け高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第２の膜を加工する第２のリソグラフィ工程と、
   線形補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第３の膜を加工する第３のリソグラフィ工程とを有する半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記第２のリソグラフィ工程と前記第３のリソグラフィ工程との間に、前記高次補正式に１未満の係数をかけた重み付け高次補正式により近似させてレイヤ間の重ね合わせずれ量を補正し、第４の膜を加工する第４のリソグラフィ工程を１以上有する半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、
   前記重み付け高次補正式に用いられる係数は、
   下流工程である前記第３のリソグラフィ工程側に進むに従って小さい値の係数が用いられる半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、
   前記重み付け高次補正式に用いられる係数は、
   補正できない重ね合わせずれを示す残留値が前記第３のリソグラフィ工程における重ね合わせずれの許容範囲よりも小さくなる数値のうち、前記線形補正式に最も近くなる値である半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記第１のリソグラフィ工程は、
   コンタクトホール形成工程であり、
   前記第２のリソグラフィ工程は、
   前記コンタクトホール形成工程のアライメント検査において計測されたずれ量から、重み付け高次補正式の係数を算出する半導体装置の製造方法。
6. 請求項２記載の半導体装置の製造方法において、
   前記第１のリソグラフィ工程は、
   コンタクトホール形成工程であり、
   前記第２、および前記第４のリソグラフィ工程は、
   前記コンタクトホール形成工程のアライメント検査において計測されたずれ量から、重み付け高次補正式の係数を算出する半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、
   前記第４のリソグラフィ工程の重み付け高次補正式は、
   前記第２のリソグラフィ工程の重み付け高次補正式に用いられる係数よりも小さい値の係数が用いられる半導体装置の製造方法。
8. 請求項１記載の半導体装置の製造方法において、
   前記重み付け高次補正式に用いる係数は、
   レジストパターンと前工程にて形成された検査用パターンとの相対的な位置ずれ量を測定する重ね合わせ検査に基づいて算出する半導体装置の製造方法。
9. 請求項２記載の半導体装置の製造方法において、
   前記第２、および前記第４のリソグラフィ工程は、
   レジストパターンと前工程にて形成された検査用パターンとの相対的な位置ずれ量を測定する重ね合わせ検査に基づいて前記重み付け高次補正式に用いる係数を算出する半導体装置の製造方法。

Images