CN116209134B - 电路板总成的制造方法 - Google Patents

Abstract

本申请提出一种电路板总成，包括核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁、第一线路层、第二线路层、第一绝缘层以及多个屏蔽柱。核心层具有容置槽，其中容置槽具有内侧壁。电子元件设置于容置槽之中。第一屏蔽环壁设置于容置槽之中，并覆盖内侧壁，其中第一屏蔽环壁围绕电子元件，且不接触电子元件。第二屏蔽环壁设置于核心层中，并环绕第一屏蔽环壁。核心层设置于第一线路层与第二线路层之间。第二线路层设置于第一绝缘层与核心层之间。屏蔽柱设置在第一绝缘层中。如此，即可屏蔽电子元件的电磁波。

Description

电路板总成的制造方法

技术领域

本申请关于一种电路板总成及其制造方法，特别是关于一种能够有效屏蔽电子元件之间电磁干扰的电路板总成及其制造方法。

背景技术

目前的芯片封装体，例如系统级封装体(System in a Package，SiP)，包括多个电子元件。这些电子元件在运作时会产生电磁波，而此电磁波会干扰这些电子元件，从而影响这些电子元件的运作，以至于装设此芯片封装体的电子装置，例如智能手机或平板计算机，可能会发生运作异常的情形，甚至发生故障。因此，如此降低或避免上述电磁波对芯片封装体内的电子元件干扰是值得探讨的议题。

发明内容

本申请的目的在于提供一种电路板总成，包括核心层、至少一电子元件、至少一第一屏蔽环壁、至少一第二屏蔽环壁、第一线路层、第二线路层、第一绝缘层以及多个屏蔽柱。核心层具有至少一容置槽，其中所述容置槽具有内侧壁。所述电子元件设置于所述容置槽之中。所述第一屏蔽环壁设置于所述容置槽之中，并覆盖内侧壁，其中所述第一屏蔽环壁围绕所述电子元件，且不接触所述电子元件。所述第二屏蔽环壁设置于核心层中，并环绕所述第一屏蔽环壁。核心层设置于第一线路层与第二线路层之间。第二线路层设置于第一绝缘层与核心层之间。所述屏蔽柱设置在第一绝缘层中。

在一些实施方式中，在一些实施方式中，所述屏蔽柱电性连接于所述第一屏蔽环壁。

在一些实施方式中，电路板总成还包括屏蔽层，其中屏蔽层设置于第一绝缘层下，而第一绝缘层设置于屏蔽层与核心层之间，所述多个屏蔽柱延伸至核心层及屏蔽层。

在一些实施方式中，所述第二屏蔽环壁包括二金属层以及导电材料，所述金属层呈同心环排列，其中一所述金属层围绕另一所述金属层与所述导电材料。

在一些实施方式中，所述电子元件的一表面、所述导电材料的一端以及核心层的表面共平面。

在一些实施方式中，所述第二屏蔽环壁的高度大于至少一所述电子元件的厚度。

在一些实施方式中，电路板总成还包括第二绝缘层，其中第一线路层设置于第二绝缘层与核心层之间。

在一些实施方式中，核心层的材质为感光性介电材料。

在一些实施方式中，电路板总成还包括石墨烯层，其中石墨烯层设置于所述容置槽中，并围绕所述电子元件，而石墨烯层连续地分布于所述电子元件周围。

在一些实施方式中，所述电子元件电性隔离于所述第一屏蔽环壁、所述第二屏蔽环壁以及所述屏蔽柱。

本申请另提出一种制造电路板总成的方法，包括提供基板。在基板上形成第一介电层与第一离型膜，其中第一离型膜设置在第一介电层与基板之间。图案化第一介电层，以形成第一介电图案层，其中第一介电图案层具有至少一第一凹槽与至少一第一沟槽。形成第一金属层于第一介电图案层，其中第一金属层覆盖第一介电图案层的上表面、所述第一凹槽的侧壁与所述第一沟槽的侧壁。设置至少一电子元件于至少一所述第一凹槽中，其中所述电子元件设置于所述基板上。在设置所述电子元件于至少一所述第一凹槽中之后，将第二介电图案层设置于第一介电图案层上与所述电子元件上，以形成包括第一介电图案层与第二介电图案层的一核心层。形成至少一线路层于核心层上。形成至少一绝缘层于所述线路层上。形成多个屏蔽柱于所述绝缘层之中。

在一些实施方式中，形成第二介电图案层的步骤包括在形成第一介电层与第一离型膜的同时，在基板上相对于第一介电层的另一侧形成第二介电层及第二离型膜，其中第二离型膜设置在第二介电层与基板之间。图案化第二介电层，以形成第二介电图案层，其中第二介电图案层具有至少一第二凹槽以及至少一第二沟槽。形成第二金属层于第二介电图案层，其中第二金属层覆盖第二介电图案层的上表面、所述第二凹槽的侧壁与所述第二沟槽的侧壁。

在一些实施方式中，制造电路板总成的方法还包括在设置所述电子元件于至少一所述第一凹槽中的过程中，填充多个导电材料于所述第一沟槽与所述第二沟槽内，其中所述导电材料凸出于第一介电图案层与第二介电图案层的表面。

在一些实施方式中，制造电路板总成的方法还包括在分别形成第一金属层及第二金属层于第一介电图案层及第二介电图案层之后，及在设置所述电子元件于至少一所述第一凹槽中之前，减薄第一金属层、第二金属层、第一介电图案层以及第二介电图案层，以暴露第一介电图案层以及第二介电图案层的上表面。

在一些实施方式中，图案化第一介电层及第二介电层的方法包括曝光工艺与显影工艺。

在一些实施方式中，将第二介电图案层设置于第一介电图案层上与所述电子元件上，第二介电图案层与第一介电图案层彼此粘合。

在一些实施方式中，将第二介电图案层设置于第一介电图案层上与所述电子元件上的步骤中，基板、第一介电图案层、第二介电图案层、所述电子元件及所述多个导电材料处于作业环境，而作业环境的温度介于25°C至180°C。

在一些实施方式中，制造电路板总成的方法还包括形成所述导电柱于所述绝缘层中之后，移除基板。形成至少一增层线路层于核心层上。形成至少一增层绝缘层于所述增层线路层上。

在一些实施方式中，部分的所述导电柱沿着邻近于所述电子元件的第一金属层及第二金属层设置于所述绝缘层之中。

附图说明

以下将结合附图阅读，根据以下详细描述可以最好地理解本申请的各方面。应理解，根据行业中的惯例，各种特征未按比例绘制。实际上，为了清楚起见，各种特征的尺寸可以任意地增加或减小。

图1A为绘示根据本申请的一些实施方式的电路板总成的剖面示意图。

图1B为绘示根据图1A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁及屏蔽柱的俯视示意图。

图2A至图2J为绘示根据本申请的一些实施方式的制造电路板总成的方法于各流程阶段的剖面示意图。

图3A为绘示根据本申请的另一些实施方式的电路板总成的剖面示意图。

图3B为绘示根据图3A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁、屏蔽柱及石墨烯层的俯视示意图。

图4A至图4D为绘示根据本申请的另一些实施方式的制造电路板总成的方法于各流程阶段的剖面示意图。

图5A为绘示根据本申请的又一些实施方式的电路板总成的剖面示意图。

图5B为绘示根据图5A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁及屏蔽柱的俯视示意图。

图6A至图6C为绘示根据本申请的又一些实施方式的制造电路板总成的方法于各流程阶段的剖面示意图。

图7为绘示根据本申请的再一些实施方式的电路板总成的剖面示意图。

具体实施方式

以下发明提供了用于实现所提供主题的不同特征的许多不同实施例或示例。以下描述元件、数值、操作、材料、配置等类似物的特定示例以简化本申请。当然，这些仅仅是示例，而无意于进行限制。其他元件、数值、操作、材料、配置等类似物亦须考虑。例如，在下面的描述中，在第二特征上方形成第一特征可以包括其中第一特征和第二特征以直接接触形成的实施例，并且还可以包括其中可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征不直接接触的实施例。另外，本申请可以在各个示例中重复参考数字和/或文字。此重复本身并不指示所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，本申请中可以使用诸如“在...下面”“、“在...下方”、“低于”、“在...上面”、“高于”等在空间上相对的术语来描述一个元件或特征与如图所示的另一个或多个元件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。此装置可以以其他方式定向(旋转90度或以其他方向)，并且在此使用的空间相对描述语可以同样地被相应地解释。

通常，本申请的电路板总成可用于任何电子产品或电子装置，并能够将射频、数字、光电等各类元件以系统级封装构成高集成度的电路板，同时避免了其中各类元件之间的电磁波泄漏或干扰。

首先，请参考图1A，图1A为绘示根据本申请的一些实施方式的电路板总成的剖面示意图。于本申请的一些实施方式中，电路板总成100包括核心层110、至少一个电子元件112、至少一个第一屏蔽环壁113、至少一个第二屏蔽环壁114、第一线路层120、第二线路层130、第一绝缘层140以及多个屏蔽柱141。核心层110具有至少一个容置槽111，其中容置槽111具有内侧壁，请注意，为避免附图过于混乱，故并未特别标示内侧壁。电子元件112设置于容置槽111之中。第一屏蔽环壁113设置于容置槽111之中，并覆盖内侧壁，其中第一屏蔽环壁113围绕电子元件112，且第一屏蔽环壁113不接触所述电子元件112。第二屏蔽环壁114设置于核心层110中，并环绕第一屏蔽环壁113。在一实施方式中，核心层110的材质为感光性介电材料。在一些实施例中，核心层110的材质包括，但不限于，感光介电材料如感光性聚酰亚胺(photosensitive polyimide，PSPI)、感光显影覆盖膜(photoimageable coverlay，PIC)或其组合。具体来说，第一屏蔽环壁113不接触所述电子元件112指第一屏蔽环壁113与电子元件112之间具有环形间隔，以电性分离第一屏蔽环壁113与电子元件112。并且，使用感光介电材料可以支撑不同尺寸的元件，并形成对应的腔室或容置空间，在给定尺寸空间的情况下，垂直方向可堆叠更多元件，集成度高。

核心层110中可以具有不只一个电子元件112，且当具有多个电子元件112时，每个电子元件112皆被所对应的第一屏蔽环壁113所围绕。须注意，图1A标出了1个电子元件112及1个第一屏蔽环壁113，此仅是示例性质的，本申请并不应以此为限。具体来说，第一屏蔽环壁113初步屏蔽或阻绝了电子元件112所泄露出的电磁波，以去除大部分的电磁波干扰。在一实施方式中，电子元件112可包括，但不限于，主动元件、被动元件、高频元件、数字元件、光电元件或其组合。在一实施方式中，第一屏蔽环壁113的材质包括，但不限于，铜、金、银、镍、导电合金等导电金属或其组合。

于此请先参阅图1B，图1B为绘示根据图1A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁及屏蔽柱的俯视示意图。在一些实施方式中，第二屏蔽环壁114设置于核心层110中，并环绕第一屏蔽环壁113。由图1B可以清楚地看出第一屏蔽环壁113与第二屏蔽环壁114之间的关系，具体来说，第二屏蔽环壁114并未直接接触第一屏蔽环壁113，而是大致与第一屏蔽环壁113呈同心环设置。

请继续参阅图1A，在一些实施方式中，第二屏蔽环壁114包括二金属层1141以及导电材料1142，所述二金属层1141呈同心环排列，其中一个金属层1141围绕另一个金属层1141与导电材料1142。具体来说，第二屏蔽环壁114的两端延伸至核心层110的上下表面。第二屏蔽环壁114在多个电子元件112之间具有尺寸差异的情况下，能够屏蔽或阻绝因为元件之间的断差所泄漏的电磁波。具体来说，断差指垂直器件内埋出现的未沉铜镀铜的部分。其次，一块线路板，每个位置内埋器件数量和类型不同，断差也不同，但断差小于整体板厚。如此，搭配第一屏蔽环壁113的设置，将绝大部分且几乎屏蔽掉电子元件112上下左右所泄漏的电磁波。并且，第二屏蔽环壁114中的金属层1141能够增加电路板总成100的刚性强度。在一实施方式中，第二屏蔽环壁114的二金属层1141的材质包括，但不限于，铜、金、银、镍、导电合金等导电金属或其组合。在一实施方式中，第二屏蔽环壁114的导电材料1142的材质包括，但不限于，铜、金、银、镍或其组合的金属合金。

请继续参阅图1A，核心层110设置于第一线路层120与第二线路层130之间。具体来说，核心层110中的电子元件112须与外界电性连接，因此设置第一线路层120与第二线路层130于核心层110的上下表面，以此与外界电性连接。并且，第二线路层130设置于第一绝缘层140与核心层110之间。在第一绝缘层140中设置屏蔽柱141。另外，亦设置多个导电柱142于第一绝缘层140中，所述多个导电柱142电性连接于电子元件112。在一实施方式中，屏蔽柱141与第一屏蔽环壁113电性连接，且延伸至第一绝缘层140的上下表面。再者，屏蔽柱141围绕了前述多个导电柱142。

可同时参阅图1B，屏蔽柱141是沿着第一屏蔽环壁113排列的。如此，当电子元件112下方作为引脚导通部的导电柱142有电流流通并产生电磁场时，屏蔽柱141即可屏蔽掉电流所产生的电磁场。于此，须注意的是，图1B示出了8个屏蔽柱141，这仅是示例性质的，本申请并不应以此为限，更多或较少的屏蔽柱141皆应包含在本申请的权力范围内。同时，屏蔽柱141是以柱状设置，不同于第一屏蔽环壁113及第二屏蔽环壁114，如此导电柱142即能进一步与外界电路流通。在一些实施例中，屏蔽柱141与导电柱142的材质包括，但不限于，铜、金、银、镍、导电合金等导电金属或其组合。

在一些实施方式中，电子元件112电性隔离于第一屏蔽环壁113、第二屏蔽环壁114以及屏蔽柱141。如此，第一屏蔽环壁113、第二屏蔽环壁114以及屏蔽柱141便不会影响电子元件112与外界电路的电性流通或功能。

在一些实施方式中，电路板总成100还包括屏蔽层150，其中屏蔽层150设置于第一绝缘层140下，而第一绝缘层140设置于屏蔽层150与核心层110之间，所述屏蔽柱141延伸至核心层110及屏蔽层150。具体来说，屏蔽层150设置在第一绝缘层140相对于核心层110的表面，并且屏蔽层150会与导电柱142的中心线垂直，如此可增强电磁场的屏蔽性能。在一实施方式中，亦可不设置屏蔽层150，而以厚铜层替代，如此能够增加电路板总成100的散热效率。在一实施方式中，亦可以使用金属布线替代屏蔽层150，以使电子元件112能进一步与更多电子装置电性连接。

另外，在一实施方式中，第一绝缘层140亦可有多层结构，层与层之间借由增层线路层143及导电柱142连接。

仍请参阅图1A，电子元件112的一表面、第二屏蔽环壁114的一端以及核心层110的表面共平面。具体来说，第二屏蔽环壁114延伸至核心层110的上下表面，如此才能够完整屏蔽电子元件112因为断差所泄漏的电磁波。

在一实施方式中，电路板总成100还包括第二绝缘层160、布线层170以及多个导电柱161，且第一线路层120设置于第二绝缘层160与核心层110之间。布线层170设置于第二绝缘层160上，且导电柱161延伸至核心层110以及布线层170。

须先说明的是，如图1A所示的电路板总成100的制造方法及流程会在后续段落中详述。

请参阅图3A，图3A为绘示根据本申请的另一些实施方式的电路板总成的剖面示意图。如图3A所示，本实施态样与图1A的电路板总成100最大的差异处在于，本实施态样的电路板总成300的核心层310进一步包括石墨烯层315。于此，需特别说明的是，图3A的电路板总成300的整体结构类似于图1A的电路板总成100，电路板总成300包括核心层310、至少一个电子元件312、至少一个第一屏蔽环壁313、至少一个第二屏蔽环壁314、第一线路层320、第二线路层330、第一绝缘层340以及多个屏蔽柱341。核心层310具有至少一个容置槽311，其中容置槽311具有内侧壁。电子元件312设置于容置槽311之中。第一屏蔽环壁313设置于容置槽311之中，并覆盖内侧壁，其中第一屏蔽环壁313围绕电子元件312，且第一屏蔽环壁313不接触所述电子元件312。第二屏蔽环壁314设置于核心层310中，并环绕第一屏蔽环壁313。第二屏蔽环壁314包括二金属层3141以及导电材料3142，所述二金属层3141呈同心环排列，其中一个金属层3141围绕另一个金属层3141与导电材料3142。核心层310设置于第一线路层320与第二线路层330之间。第二线路层330设置于第一绝缘层340与核心层310之间。在第一绝缘层340中设置屏蔽柱341。另外，亦设置多个导电柱342于第一绝缘层340中，所述多个导电柱342电性连接于电子元件312。屏蔽柱341是沿着第一屏蔽环壁313排列的。电路板总成300还包括屏蔽层350，其中屏蔽层350设置于第一绝缘层340下，而第一绝缘层340设置于屏蔽层350与核心层310之间，所述屏蔽柱341延伸至核心层310及屏蔽层350。电路板总成300还包括第二绝缘层360、布线层370以及多个导电柱361，且第一线路层320设置于第二绝缘层360与核心层310之间。布线层370设置于第二绝缘层360上，且导电柱361延伸至核心层310以及布线层370。

关于上述电路板总成300中所有元件的材质皆与图1A的电路板总成100相同，在此不再赘述。

在一些实施方式中，石墨烯层315设置于容置槽311中，并围绕电子元件312，而石墨烯层315连续地分布于电子元件312周围。具体来说，石墨烯层315设置于电子元件312与第一屏蔽环壁313之间、电子元件312与第一线路层320之间、以及第二线路层330与第一绝缘层340之间，且石墨烯层315是连续的结构。当设置了石墨烯层315于容置槽311中，石墨烯层315能够提升电路板总成300的散热效率。

请先参阅图3B，图3B为绘示根据图3A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁、屏蔽柱及石墨烯层的俯视示意图。由图3B可以清楚明白，石墨烯层315设置于第一屏蔽环壁313与电子元件312之间，且包覆了电子元件312，如此能够提高电子元件312的散热效率。

须先说明的是，如图3A所示的电路板总成300的制造方法及流程会在后续段落中详述。

请参阅图5A，图5A为绘示根据本申请的又一些实施方式的电路板总成的剖面示意图。具体来说，图5A示出了具有多个电子元件512的电路板总成500。

图5A所示的电路板总成500、核心层510、电子元件512、第一屏蔽环壁513、第二屏蔽环壁514、金属层5141、导电材料5142、第一线路层520、第二线路层530、第一绝缘层540、屏蔽柱541、导电柱542、增层线路层543、屏蔽层550(或厚铜层、金属布线)、第二绝缘层560、导电柱561及布线层570，所述各元件的结构特征与材质皆与图1A及图3A所示的电路板总成100及300相同，故在此不再赘述。

具体来说，图5A标出了3个电子元件512，垂直方向上的不同电子元件512以感光介电材料分隔，因此电子元件512之间会具有断差，并泄漏出电磁波。据此，第二屏蔽环壁514即可屏蔽且阻绝这些泄漏出去的电磁波，并保持电子元件512之间不会互相干扰。

请参阅图5B，图5B为绘示根据图5A中核心层、电子元件、第一屏蔽环壁、第二屏蔽环壁及屏蔽柱的俯视示意图。由图5B亦可发现，第一屏蔽环壁513并未接触电子元件512，如此保持第一屏蔽环壁513与电子元件512之间电性隔绝。

须先说明的是，如图5A所示的电路板总成500的制造方法及流程会在后续段落中详述。

请参阅图7，图7为绘示根据本申请的再一些实施方式的电路板总成的剖面示意图。图7所示的电路板总成700、核心层710、电子元件712、第一屏蔽环壁713、第二屏蔽环壁714、金属层7141、导电材料7142、第一线路层720、第二线路层730、第一绝缘层740、屏蔽柱741、导电柱742、增层线路层743、屏蔽层750(或厚铜层、金属布线)、第二绝缘层760、导电柱761及布线层770，所述各元件的结构特征与材质皆与图1A及图3A所示的电路板总成100及300相同，故在此不再赘述。

具体来说，图7标出了2个电子元件712，其中一个电子元件712的上表面并未接触核心层710的上表面。在一实施方式中，第二屏蔽环壁714的高度大于未接触核心层710上表面的电子元件712的厚度。据此，第二屏蔽环壁714即可避免具有断差的电子元件712的电磁波泄漏，并保持电子元件712之间不会互相干扰。

以下将针对图1A所示的实施态样的电路板总成100的制造方法流程进行详述。

请参阅图2A至第2Ｊ图，图2A至图2J为绘示根据本申请的一些实施方式的制造电路板总成的方法于各流程阶段的剖面示意图。首先，由图2A所示，提供基板210，并分别于基板210的两侧(即上下表面)形成第一介电层220与第一离型膜230以及第二介电层240与第二离型膜250。第一离型膜230设置于第一介电层220与基板210之间，而第二离型膜250设置于第二介电层240与基板210之间。具体来说，设置第一离型膜230与第二离型膜250用于在后续工艺中利于分离第一介电层220与第二介电层240。在一实施方式中，第一介电层220与第二介电层240的材质包括，但不限于，感光介电材料如感光性聚酰亚胺(photosensitivepolyimide，PSPI)、感光显影覆盖膜(photoimageable coverlay，PIC)或其组合。

请参阅图2B，图案化第一介电层220与第二介电层240，以形成第一介电图案层220’与第二介电图案层240’。第一介电图案层220’具有第一凹槽221与第一沟槽222，第二介电图案层240’具有第二凹槽241与第二沟槽242。具体来说，第一介电图案层220’与第二介电图案层240’是作为结构封装的元件。在一实施方式中，图案化第一介电层220与第二介电层240的方式包括，但不限于，曝光工艺与显影工艺。

如图2C所示，形成第一金属层260于第一介电图案层220’，其中第一金属层260覆盖第一介电图案层220’的上表面、第一凹槽221的侧壁与第一沟槽222的侧壁。并且，形成第二金属层270于第二介电图案层240’，其中第二金属层270覆盖第二介电图案层240’的上表面、第二凹槽241的侧壁与第二沟槽242的侧壁。在一实施方式中，形成第一金属层260与第二金属层270的方式包括，但不限于，沉积工艺、电镀工艺、涂布工艺或其组合。在一实施方式中，形成第一金属层260与第二金属层270的材质包括，但不限于，铜、金、银、镍、导电合金等导电金属或其组合。

请参阅图2D，减薄第一金属层260、第二金属层270、第一介电图案层220’以及第二介电图案层240’，以形成暴露了上表面的第一介电图案层220’’以及第二介电图案层240’’，与第一金属图案层260’与第二金属图案层270’。在一实施方式中，减薄第一金属层260、第二金属层270、第一介电图案层220’以及第二介电图案层240’的方式包括，但不限于，蚀刻工艺、曝光工艺与显影工艺。

如图2E所示，设置电子元件112于第一凹槽221中，且电子元件112位于基板210上方，须注意，电子元件112并不接触第一凹槽221侧壁上的第一金属图案层260’，如此避免电子元件112与第一金属图案层260’电性连接。同时，填充多个导电材料1142于第一沟槽222与第二沟槽242中，须注意，所述多个导电材料1142凸出于第一介电图案层220’’与第二介电图案层240’’的表面。据此，在后续堆叠的工艺中，使得第一介电图案层220’’与第二介电图案层240’’能完整接合。

请参阅图2F，借由第二离型膜250将第二介电图案层240’’与基板210剥离，并进一步堆叠至第一介电图案层220’’以及电子元件112上。如此，第一金属图案层260’与第二金属图案层270’相接合，多个导电材料1142也彼此接合，形成了第一屏蔽环壁113与第二屏蔽环壁114。据此，形成了图1A所示的核心层110。将第二介电图案层240’’堆叠至第一介电图案层220’’以及电子元件112上时，第一介电图案层220’’与第二介电图案层240’’彼此粘合。接着，形成第二线路层130于核心层110之上，具体来说，第二线路层130是借由电镀或沉积金属之后，经过蚀刻而形成的。

在一实施方式中，于将第一介电图案层220’’与第二介电图案层240’’彼此粘合的过程中，作业环境的温度介于25°C至180°C，以保持低于介电瓷层玻璃转化温度及熔点。如此能够避免加热或过热使得核心层110膨胀变形，导致损坏。

请参阅图2G，制作第一绝缘层140，并在其中一表面形成屏蔽层150(亦可形成厚铜层或金属布线)，并且，于第一绝缘层140中形成增层线路层143。在一实施方式中，形成屏蔽层150(或厚铜层、金属布线)的方式包括，但不限于，沉积工艺、电镀工艺、涂布工艺或其组合。

如图2H所示，于第一绝缘层140中形成多个屏蔽柱141与多个导电柱142，所述屏蔽柱141延伸至第一绝缘层140的上下表面，所述导电柱142被所述屏蔽柱141所围绕。在一实施方式中，形成所述屏蔽柱141与所述导电柱142的方式包括，但不限于，钻孔工艺与沉积工艺。

参阅图2I，将图2H中制作的第一绝缘层140堆叠至核心层110上，须注意，此步骤将第一绝缘层140上未设置屏蔽层150的表面与核心层110相互粘合。如此，所述多个屏蔽柱141会与第一屏蔽环壁113电性连接，而所述多个导电柱142会与电子元件112电性连接。

再请参阅图2J，借由第一离型膜230将核心层110与基板210分离，并于核心层110上未粘接第一绝缘层140的表面形成第一线路层120，具体来说，第一线路层120是借由电镀或沉积金属之后，经过蚀刻而形成的。接着，形成第二绝缘层160于第一线路层120上，并形成多个导电柱161于第二绝缘层160中，再形成布线层170于第二绝缘层160上。具体来说，第一线路层120设置于第二绝缘层160与核心层110之间，而第二绝缘层160设置于布线层170与第一线路层120之间。

至此，即形成了如图1A所示的电路板总成100，其具有能够屏蔽电子元件112朝四面八方所泄漏的电磁波的效果。

接着，以下将针对图3A所示的实施态样的电路板总成300的制造方法流程进行详述。

首先要说明的是，为了要于电路板总成300中的核心层310设置石墨烯层315，因此在前述图2E填充导电材料1142步骤的同时，并不会设置电子元件112。而会先将第二介电图案层240’’堆叠至第一介电图案层220’’上，并接合导电材料1142。

请参阅图4A，形成第一屏蔽环壁313于容置槽311的内侧壁，并形成第二线路层330于核心层310上。第一屏蔽环壁313与第二线路层330的形成方式包括，但不限于，沉积工艺、电镀工艺、涂布工艺或其组合。

接着，如图4B所示，形成石墨烯层315于基板410上、第一屏蔽环壁313内侧以及第二线路层330上，石墨烯层315为连续性的且一体成形的。在一实施方式中，石墨烯层315系以埋入的方式形成于核心层310中以及第二线路层330上。

再参阅图4C，设置电子元件312于石墨烯层315中，具体来说，石墨烯层315包覆了电子元件312，且电性分离电子元件312与第一屏蔽环壁313。

接着，如图4D所示，在形成了石墨烯层315以及设置电子元件312之后，后续步骤皆与图2G至图2J相同，据此形成了第一绝缘层340、屏蔽柱341、导电柱342、增层线路层343、屏蔽层350、第一线路层320、第二绝缘层360、导电柱361以及布线层370。如此，即形成了如图3A所示的电路板总成300，其具有能够屏蔽电子元件312朝四面八方所泄漏的电磁波的效果，并且具有加强散热效能的效果。

以下将针对图5A所示的实施态样的电路板总成500的制造方法流程进行详述。

请参阅图6A至图6C，图6A至图6C为根据本申请的又一些实施方式所绘示的制造电路板总成的方法于各流程阶段的剖面示意图。此实施态样与先前描述的实施态样的不同处在于，本实施态样设置了多个电子元件512。

首先，如图6A所示，在第一基板610的一侧形成第一介电图案层630与第一离型膜620a，并在另一侧形成第二介电图案层640与第二离型膜620b，其中第一离型膜620a设置于第一介电图案层630与第一基板610之间，第二离型膜620b设置于第二介电图案层640与第一基板610之间。在第二基板610’的一侧形成第三介电图案层650与第三离型膜620c，并在另一侧形成第四介电图案层660与第四离型膜620d，其中第三离型膜620c设置于第三介电图案层650与第二基板610’之间，第四离型膜620d设置于第四介电图案层660与第二基板610’之间。并且，设置电子元件512于第三介电图案层650的多个凹槽中。

接着，如图6B所示，依序借由第一离型膜620a以及第二离型膜620b，剥离第一介电图案层630及第二介电图案层640，并依序堆叠第一介电图案层630及第二介电图案层640至第三介电图案层650与电子元件512之上。第一介电图案层630、第二介电图案层640及第三介电图案层650彼此粘合。并且，再设置另一电子元件512于所堆叠的第一介电图案层630之上与第二介电图案层640之中。而当所述多个电子元件512的上表面无法与第二介电图案层640的上表面齐平时，则可使用第四介电图案层660进一步调整，使核心层510的上表面齐平。

如图6C所示，后续步骤皆与图2G至图2J相同，据此形成了第一绝缘层540、屏蔽柱541、导电柱542、增层线路层543、屏蔽层550、第一线路层520、第二绝缘层560、导电柱561以及布线层570。如此，即形成了如图5A所示的电路板总成500，其具有能够屏蔽电子元件512朝四面八方所泄漏的电磁波的效果。

综上所述，本申请的电路板总成在每个电子元件的周围设置第一屏蔽环壁，初步屏蔽了电磁波。接着，利用第二屏蔽环壁屏蔽电子元件因为尺寸差异所泄漏的电磁波。再利用第一屏蔽柱及/或第二屏蔽柱屏蔽导电柱产生的电磁场。接着，设置屏蔽层以增强整体的屏蔽效果。另外，本申请亦可设置石墨烯层来增加电路板总成的散热效果。据此，本申请能够有效地避免电子元件之间的电磁干扰。

前述发明概述了几个实施例的特征，使得本领域技术人员可以更好地理解本申请的各个方面。本领域技术人员将理解，他们可以容易地将本申请用作设计或修改其他工艺和结构的基础，以实现与本申请介绍的实施例相同的目的和/或实现相同的益处。本领域技术人员还应该理解，虽然本申请已以多种实施方式揭露如上，然其并非用以限定本申请，任何本领域技术人员，在不脱离本申请的精神和范围内，当可作各种的更动与润饰，因此本申请的保护范围当视权利要求书所界定者为准。

【符号说明】

100:电路板总成

110:核心层

111:容置槽

112:电子元件

113:第一屏蔽环壁

114:第二屏蔽环壁

1141:金属层

1142:导电材料

120:第一线路层

130:第二线路层

140:第一绝缘层

141:屏蔽柱

142:导电柱

143:增层线路层

150:屏蔽层

160:第二绝缘层

161:导电柱

170:布线层

210:基板

220:第一介电层

220’:第一介电图案层

220’’:第一介电图案层

221:第一凹槽

222:第一沟槽

230:第一离型膜

240:第二介电层

240’:第二介电图案层

240’’:第二介电图案层

241:第二凹槽

242:第二沟槽

250:第二离型膜

260:第一金属层

260’:第一金属图案层

270:第二金属层

270’:第二金属图案层

300:电路板总成

310:核心层

311:容置槽

312:电子元件

313:第一屏蔽环壁

314:第二屏蔽环壁

3141:金属层

3142:导电材料

315:石墨烯层

320:第一线路层

330:第二线路层

340:第一绝缘层

341:屏蔽柱

342:导电柱

343:增层线路层

350:屏蔽层

360:第二绝缘层

361:导电柱

370:布线层

410:基板

420:离型膜

500:电路板总成

510:核心层

511:容置槽

512:电子元件

513:第一屏蔽环壁

514:第二屏蔽环壁

5141:金属层

5142:导电材料

520:第一线路层

530:第二线路层

540:第一绝缘层

541:屏蔽柱

542:导电柱

543:增层线路层

550:屏蔽层

560:第二绝缘层

561:导电柱

570:布线层

610:第一基板

610’:第二基板

620a:第一离型膜

620b:第二离型膜

620c:第三离型膜

620d:第四离型膜

630:第一介电图案层

640:第二介电图案层

650:第三介电图案层

660:第四介电图案层

700:电路板总成

710:核心层

711:容置槽

712:电子元件

713:第一屏蔽环壁

714:第二屏蔽环壁

7141:金属层

7142:导电材料

720:第一线路层

730:第二线路层

740:第一绝缘层

741:屏蔽柱

742:导电柱

743:增层线路层

750:屏蔽层

760:第二绝缘层

761:导电柱

770:布线层。

Claims (8)

1.一种制造电路板总成的方法，其特征在于，包括：

提供基板；

在所述基板上形成第一介电层与第一离型膜，在基板上相对于所述第一介电层的另一侧形成第二介电层及第二离型膜，其中所述第一离型膜设置在所述第一介电层与所述基板之间且所述第二离型膜设置在所述第二介电层与所述基板之间；

图案化所述第一介电层，以形成第一介电图案层，其中所述第一介电图案层具有至少一第一凹槽与至少一第一沟槽；

图案化所述第二介电层，以形成第二介电图案层，其中所述第二介电图案层具有至少一第二凹槽以及至少一第二沟槽；

形成第一金属层于所述第一介电图案层，其中所述第一金属层覆盖所述第一介电图案层的上表面、所述第一凹槽的侧壁与所述第一沟槽的侧壁；

形成第二金属层于所述第二介电图案层，其中所述第二金属层覆盖所述第二介电图案层的上表面、所述第二凹槽的侧壁与所述第二沟槽的侧壁；

设置至少一电子元件于至少一所述第一凹槽中，其中所述至少一电子元件设置于所述基板上；

在设置所述至少一电子元件于至少一所述第一凹槽中之后，将所述第二介电图案层设置于所述第一介电图案层上与所述至少一电子元件上，以形成包括所述第一介电图案层与所述第二介电图案层的核心层；

形成至少一线路层于所述核心层上；

形成至少一绝缘层于所述至少一线路层上；以及

形成多个屏蔽柱于所述至少一绝缘层中。

2.根据权利要求1所述的方法，其中还包括：

在设置所述至少一电子元件于至少一所述第一凹槽中的过程中，填充多个导电材料于所述至少一第一沟槽与所述至少一第二沟槽内，其中所述多个导电材料凸出于所述第一介电图案层与所述第二介电图案层的表面。

3.根据权利要求1所述的方法，其中还包括：

在分别形成所述第一金属层及所述第二金属层于所述第一介电图案层及所述第二介电图案层之后，及在设置所述至少一电子元件于至少一所述第一凹槽中之前，减薄所述第一金属层、所述第二金属层、所述第一介电图案层以及所述第二介电图案层，以暴露所述第一介电图案层以及所述第二介电图案层的上表面。

4.根据权利要求1所述的方法，其中图案化所述第一介电层及所述第二介电层的方法包括曝光工艺与显影工艺。

5.根据权利要求1所述的方法，其中将所述第二介电图案层设置于所述第一介电图案层上与所述至少一电子元件上，所述第二介电图案层与所述第一介电图案层彼此粘合。

6.根据权利要求2所述的方法，其中将所述第二介电图案层设置于所述第一介电图案层上与所述至少一电子元件上的步骤中，所述基板、所述第一介电图案层、所述第二介电图案层、所述至少一电子元件及所述多个导电材料处于作业环境，而所述作业环境的温度介于25°C至180°C。

7.根据权利要求1所述的方法，其中还包括：

形成多个导电柱于所述至少一绝缘层中之后，移除所述基板；

形成至少一增层线路层于所述核心层上；以及

形成至少一增层绝缘层于所述至少一增层线路层上。

8.根据权利要求7所述的方法，其中部分的所述多个导电柱沿着邻近于所述至少一电子元件的所述第一金属层及所述第二金属层设置于所述至少一绝缘层之中。