CN115939076A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN115939076A CN115939076A CN202110897703.9A CN202110897703A CN115939076A CN 115939076 A CN115939076 A CN 115939076A CN 202110897703 A CN202110897703 A CN 202110897703A CN 115939076 A CN115939076 A CN 115939076A
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor structure
- external terminal
- external
- protective material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000000463 material Substances 0.000 claims abstract description 47
- 230000001681 protective effect Effects 0.000 claims abstract description 43
- 238000000465 moulding Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 16
- 238000005553 drilling Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体结构及其形成方法。半导体结构包括：载板；基板，位于载板上，基板具有对外连接线路，对外连接线路具有对外端子；保护材料，覆盖在对外端子上，其中，保护材料与对外端子是可分离的以用于暂时性保护对外端子。上述技术方案至少能够避免半导体结构中外连接的端子易被氧化的问题。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体结构及其形成方法。
背景技术
现行可穿戴(wearable)产品中，在模块(module)的不同位置配置具不同功能的器件或传感器。这些器件和传感器各有不同的作用，例如扬声器(speaker)可能面向使用者耳朵、天线则设计为背向使用者、手势雷达的侦测方向也背向使用者、心电图(ECG)传感器或耳温传感器等则贴近且面向使用者。而这些功能设计若是仅从模块中的单一方向以有线连接，将会造成可穿戴产品内原本就利用软板连接器件/传感器的走线更为复杂，增加可穿戴产品微小化的困难度。
因此，现有设计中便有在基板上设置在多个方向上具有对外端子(terminal)的电路。然而这些额外的对外端子一般为导电金属材料，在未连接外部器件时，若不进行适当地保护则容易氧化，进而影响对外连接。
发明内容
针对相关技术中的上述对外连接的端子易被氧化的问题，本发明提出一种半导体结构及其形成方法。
根据本发明实施例的一个方面，提供了一种半导体结构。半导体结构包括：载板；基板，位于载板上，基板具有对外连接线路，对外连接线路具有对外端子；保护材料，覆盖在对外端子上。其中，保护材料与对外端子是可分离的以用于暂时性保护对外端子。
在一些实施例中，对外端子凹进于对外连接线路的线路内并具有由线路暴露的表面，保护材料覆盖对外端子的表面。
在一些实施例中，线路具有由基板暴露的表面，保护材料还覆盖线路的表面。
在一些实施例中，对外连接线路具有垂直于载板的上表面的侧面，对外端子至少位于对外连接线路的侧面上。
在一些实施例中，对外端子为对外连接线路的由基板的表面暴露的通孔，基板的表面垂直于载板的上表面。
在一些实施例中，对外端子是由多个通孔部分重叠形成。
在一些实施例中，半导体结构更包含模制物，所述模制物包覆所述基板且露出所述保护材料的至少一侧面。
在一些实施例中，保护材料的侧面与载板的侧面对齐。
根据本发明实施例的另一个方面，提供了一种形成半导体结构的方法。该方法包括：提供载板和附接在载板上的基板，其中，基板具有对外连接线路，对外连接线路具有对外端子，内埋于基板的保护材料覆盖在对外端子上；对基板和载板进行切割制程，切割制程去除基板的一部分以暴露保护材料。
在一些实施例中，形成对外端子包括；在沿着基板的表面的方向上，进行多次钻孔制程以形成由多个通孔堆叠形成的对外端子。
在一些实施例中，在进行切割制程之前还包括：在载板上形成围绕基板的模制物。
在一些实施例中，在进行所述切割制程之前还包括：去除所述模制物的一部分以暴露所述模制物的一侧面与暴露的保护材料齐平。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1A是根据一些实施例的半导体结构的示意图。
图1B是图1A中的半导体结构的俯视示意图。
图2A示出根据一些实施例的对外端子的俯视图和侧视图。
图2B和图2C分别是示出根据一些实施例的暴露的对外端子的示意图。
图3A、图4A、图5A和图6A分别示出了根据本发明实施例的形成半导体结构的方法的多个阶段的示意图。
图3B、图4B、图5B和图6B分别示出了在图3A、图4A、图5A和图6A的穿过基板的截面中的俯视图。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
本发明的实施例提供了一种半导体结构。图1A是根据一些实施例的半导体结构100的示意图。参考图1A所示，本发明的半导体结构100具有载板110，载板110上设置有可用于连接外部元件(未示出)的基板120。基板120中具有线路130。线路130可以包括对外连接线路131。应理解，除了对外连接线路131之外，基板120中的线路也可以包括其他线路132，例如重分布线(RDL)。基板120中的线路130可以包括迹线和用于互连迹线的通孔。
图1B是图1A中的半导体结构的俯视示意图。结合图1A和图1B所示，基板120中的对外连接线路131具有对外端子133。在一实施例中，对外连接线路131包含通孔，通孔内设置有沿着通孔侧壁的种子层131(seed layer)，以及被种子层部分圈围的对外端子133。如图1A所示，基板120连接在载板110的上表面上，对外端子133位于基板120的侧面上，该侧面可以与载板110的上表面大致垂直。在其他实施例中，对外端子133所在的基板120的侧面也可以与载板110的上表面形成其他角度。基板120可以通过对外端子133连接外部元件。对外端子133可以通过基板120中的线路130与载板110上的I/O 112电性连接，这样可以使载板110上的I/O112旋转至布置在基板120的竖直侧面上的对外端子133(也可称为I/O)。在一实施例中，载板110与基板120可透过焊料连接。在一实施例中，基板120包含介电材料覆盖对外连接线路131、133以及132的上表面。
基板120的对外端子133由保护材料140覆盖。并且，保护材料140与对外端子133是可分离的以用于暂时性保护对外端子133。那么，当基板120的对外端子133例如要与外部元件连接时，可以去除覆盖对外端子133的保护材料140。在一些实施例中，保护材料140的材料可以包括光刻胶、水洗胶或紫外线解离胶。在其他实施例中，也可以采用其他适用的保护材料140。
本发明提供的上述半导体结构100，主要在基板120中配置额外的对外连接电路并形成对外端子133以用于对外连接，在形成对外端子133后由保护材料140覆盖对外端子133而进行预保护，保护材料140可用作防氧化层，以使得在装配(assembly)过程中，对外连接线路131的对外端子133不会发生被氧化的问题。后续当该对外端子133欲进行对外连接时再将保护层移除即可。
在一些实施例中，基板120采用积层(built up)基板。积层基板120可以包括在竖直方向上堆叠设置的多个介电层以及位于多个介电层中的线路，并且相邻介电层中的线路可以相互电连接。在其他实施例中，基板120也可以采用其他任何可适用类型的基板120。在一些实施例中，基板120中的线路的线宽/线距L/S可以达到15/15μm以下。基板120的厚度可以小于100μm。除基板120之外，也可以将其他电子元件150接合在载板110的上表面上。半导体结构100更可包含模制物182，模制物182可包覆基板120且露出保护材料140的至少一侧面。
如图1B所示，对外端子133可以凹进于对外连接线路131内，并且对外端子133的表面由基板120中的对外连接线路131暴露。保护材料140覆盖对外端子133与对外连接线路131的暴露表面。在一些实施例中，对外连接线路131的部分表面由基板120暴露并且可以与对外端子133的表面齐平，并且对外连接线路131的部分表面也由保护材料140覆盖。如图1A和图1B所示，基板120的侧面可以具有暴露出对外端子133和对外连接线路131的沟槽144。其中，沟槽144的角部分可以具有圆弧形状。保护材料140可以填充在该沟槽144中，以覆盖对外端子133和对外连接线路131。在一实施例中，沟槽144是由基板120的介电材料与对外连接线路131以及对外端子133所定义。在一实施例中，被保护材料140覆盖的对外端子133为阵列排列，可为N×M的阵列，N、M可相同也可不同。
在一些实施例中，保护材料140的侧面与载板110的侧面可以在竖直方向上对齐。在其他未示出的实施例中，保护材料140的侧面与载板110的侧面可以在竖直方向上相互偏移，即，不对齐。在一些实施例中，在竖直方向上，保护材料140的一部分可以内埋于基板120内。在一些实施例中，保护材料140的一部分可以内埋于基板120内的对外连接线路131。
基板120中的线路可以包括迹线和在竖直方向上延伸并用于互连迹线的通孔。在一些实施例中，对外端子133由基板120中的通孔的一部分形成。对外端子133也可以包括基板120中的迹线的一部分。在其他实施例中，对外端子133可以是任何其他可适用的结构。
具体地，图2A和图2B分别示出根据一些实施例的对外端子133的俯视图和侧视图。参考图2A和图2B所示，在与基板120的侧面垂直的方向上，可以相互堆叠地形成多个通孔，在垂直于基板120的侧面的方向上，对外端子133可以是由多个通孔堆叠形成。可以通过进行多次钻孔制程来形成由多个通孔堆叠形成的对外端子133。在垂直于基板120的侧面(图1A中的竖直方向)的方向上，对外端子133可以由多个通孔堆叠形成的通孔的一部分。在俯视图中，形成对外端子133的通孔可以在垂直于基板120的侧面的方向上具有长度。这样，当沿着图2A中的线L1执行切割制程以形成对外端子133时，即使切割线与预设切割线L1发生偏移而实际沿着线L2执行切割时，由于在垂直于基板120的侧面的方向上增加了对外端子133的长度，因此可以保证暴露出的对外端子133的形状和面积，如图2B所示。而如果是对外端子133单一的圆形通孔，则当切割位置发生偏移时，所得的暴露面积将变小，如图2C所示。
根据本发明的实施例，还提供了一种形成半导体结构的方法。图3A、图4A、图5A和图6A分别示出了根据本发明实施例的形成半导体结构的方法的多个阶段的示意图。图3B、图4B、图5B和图6B分别示出了在图3A、图4A、图5A和图6A的穿过基板120的截面中的俯视图。为了便于说明，对图3A-图6B中的与图1A至图1B类似的元件采用了相同的标号。
首先，如图3A和图3B所示，提供载板110，并将多个基板120放置在载板110的上表面上方。除基板120之外，载板110的上表面上接合有其他电子元件150。基板120可以包括介电层以及位于介电层中的线路。基板120中的线路可以包括迹线和用于互连迹线的通孔。基板120内的线路包括预设的对外连接线路131和内埋于对外连接线路131的对外端子133。
基板120中还设置有保护材料140(图3B)。保护材料140覆盖对外连接线路131的对外端子133。可以在将基板120与载板110接合之前，先在基板120中形成沟槽144，沟槽144暴露出对外端子133，再于沟槽144内填充保护材料140。在该阶段，保护材料140的侧面可以由基板120的介电层围绕，并且因此在图3A的图示中不可见。
如图4A和图4B所示，将基板120接合至载板110的上表面处的I/O112。在所示的实施例中，基板120可以通过焊料180与载板110上的I/O 112接合。载板110上的I/O 112是与基板120的下表面处的线路接合。
如图5A和图5B所示，在载板110上方形成模制物182。模制物182围绕基板120，并且还填充基板120与载板110之间的间隔。模制物182也包覆载板110上的其他电子元件。在一些实施例中，模制物182可以与基板120的上表面齐平。模制物182可保护载板110上的各个元件以及基板120中的对外连接线路131。在一实施例中，模制物182可以覆盖基板120的上表面。在一实施例中，模制物182可以设置于基板120与载板110之间的空间。
如图6A和图6B所示，执行切割制程。如图6A所示，在两个基板120之间且穿过保护材料140的位置处执行切割制程，并且暴露基板120内的保护材料140。该切割制程可以去除基板120的一部分以暴露出保护材料140，从而方便去除保护材料140并在去除保护材料140之后直接连接对外端子133。在该切割制程之前或期间，可以去除模制物182的一部分，以暴露模制物182的一侧面与暴露的保护材料齐平。
此外，如图6B所示，还可以沿切割线L3执行切割制程，以将各个基板120和相应的部分载板110分离，而形成单个的半导体结构(例如图1A所示的半导体结构100)。所形成的半导体结构具有如以上参考图1A和图1B所讨论的益处。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
Claims (12)
1.一种半导体结构，其特征在于，包括：
载板；
基板，位于所述载板上，所述基板具有对外连接线路，所述对外连接线路具有对外端子；
保护材料，覆盖在所述对外端子上，其中，所述保护材料与所述对外端子是可分离的以用于暂时性保护所述对外端子。
2.根据权利要求1所述的半导体结构，其特征在于，所述对外端子凹进于所述对外连接线路的线路内并具有由所述线路暴露的表面，所述保护材料覆盖所述对外端子的所述表面。
3.根据权利要求2所述的半导体结构，其特征在于，所述线路具有由所述基板暴露的表面，所述保护材料还覆盖所述线路的所述表面。
4.根据权利要求1所述的半导体结构，其特征在于，所述对外连接线路具有垂直于所述载板的上表面的侧面，所述对外端子至少位于所述对外连接线路的所述侧面上。
5.根据权利要求1所述的半导体结构，其特征在于，所述对外端子为所述对外连接线路的由所述基板的表面暴露的通孔，所述基板的所述表面垂直于所述载板的上表面。
6.根据权利要求5所述的半导体结构，其特征在于，所述对外端子是由多个通孔部分重叠形成。
7.根据权利要求1所述的半导体结构，其特征在于，更包含模制物，所述模制物包覆所述基板且露出所述保护材料的至少一侧面。
8.根据权利要求1所述的半导体结构，其特征在于，所述保护材料的侧面与所述载板的侧面对齐。
9.一种形成半导体结构的方法，其特征在于，包括：
提供载板和附接在所述载板上的基板，其中，所述基板具有对外连接线路，所述对外连接线路具有对外端子，内埋于所述基板的保护材料覆盖在所述对外端子上；
对所述基板和所述载板进行切割制程，所述切割制程去除所述基板的一部分以暴露所述保护材料。
10.根据权利要求9所述的形成半导体结构的方法，其特征在于，形成所述对外端子包括；在沿着所述基板的所述表面的方向上，进行多次钻孔制程以形成由多个通孔堆叠形成的所述对外端子。
11.根据权利要求9所述的形成半导体结构的方法，其特征在于，在进行所述切割制程之前还包括：
在所述载板上形成围绕所述基板的模制物。
12.根据权利要求11所述的形成半导体结构的方法，其特征在于，在进行所述切割制程之前还包括：去除所述模制物的一部分以暴露所述模制物的一侧面与暴露的保护材料齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110897703.9A CN115939076A (zh) | 2021-08-05 | 2021-08-05 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110897703.9A CN115939076A (zh) | 2021-08-05 | 2021-08-05 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115939076A true CN115939076A (zh) | 2023-04-07 |
Family
ID=86551022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110897703.9A Pending CN115939076A (zh) | 2021-08-05 | 2021-08-05 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115939076A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851431A (zh) * | 2021-08-11 | 2021-12-28 | 日月光半导体制造股份有限公司 | 半导体封装结构及其形成方法 |
-
2021
- 2021-08-05 CN CN202110897703.9A patent/CN115939076A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851431A (zh) * | 2021-08-11 | 2021-12-28 | 日月光半导体制造股份有限公司 | 半导体封装结构及其形成方法 |
| CN113851431B (zh) * | 2021-08-11 | 2026-01-06 | 日月光半导体制造股份有限公司 | 半导体封装结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
| JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
| US20140185259A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| US10957658B2 (en) | Package structure with structure reinforcing element and manufacturing method thereof | |
| CN103681365A (zh) | 层叠封装结构及其制作方法 | |
| CN107818965B (zh) | 半导体封装件及制造再分布图案的方法 | |
| CN105762131B (zh) | 封装结构及其制法 | |
| KR20150003092A (ko) | 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP2001024023A (ja) | 半導体装置 | |
| CN105470144B (zh) | 无核心层封装基板与其制造方法 | |
| KR101614856B1 (ko) | 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TWI663663B (zh) | 電子封裝構件及其製作方法 | |
| CN115939076A (zh) | 半导体结构及其形成方法 | |
| KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| US10115704B2 (en) | Semiconductor device | |
| KR20130050077A (ko) | 스택 패키지 및 이의 제조 방법 | |
| JP2012204557A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| KR101079429B1 (ko) | 디바이스 패키지 기판 및 그 제조 방법 | |
| JP2005317578A (ja) | 半導体装置及びその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| US10002839B2 (en) | Electronic structure, and electronic structure array | |
| CN114171480B (zh) | 半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |