CN116169037B - 一种芯片封装结构的制备方法 - Google Patents

Abstract

本发明提供一种芯片封装结构的制备方法，包括：提供临时载板；在临时载板上形成叠层金属层；在叠层金属层背离临时载板的一侧表面形成重布线结构；在重布线结构背离叠层金属层的一侧设置芯片本体；在芯片本体和重布线结构之间形成导电连接件；形成包封导电连接件的底填胶层；在重布线结构的一侧形成包裹芯片本体的塑封层；之后，将临时载板和叠层金属层解键合；将临时载板和叠层金属层解键合之后，采用湿法蚀刻工艺去除叠层金属层，并暴露出重布线结构中的介质层；采用湿法蚀刻工艺去除叠层金属层之后，采用干法刻蚀工艺从重布线结构背离芯片本体的一侧去除部分厚度的介质层。所述芯片封装结构的制备方法使得芯片封装结构的可靠性提高。

Description

一种芯片封装结构的制备方法

技术领域

本发明涉及半导体封装技术领域，具体涉及一种芯片封装结构的制备方法。

背景技术

晶圆级扇出封装结构的制备方法，包括：在临时载板C1′上的临时键合胶层F1′上溅射制备叠层金属层M′；在所述叠层金属层M′上制备重布线结构10′，其中，重布线结构10′包括介质层10b′和导电层10a′；在所述重布线结构10′的一侧将芯片本体20′通过互连导电体30′电连接至重布线结构10′上；在芯片本体20′和重布线结构10′之间的空间形成包围互连导电体30′的底填胶层40′；在所述重布线结构10′的一侧形成覆盖所述底填胶层40′和芯片本体20′的塑封层50′，并减薄所述塑封层50′直至暴露出芯片本体20′的无源面；如图1所示，解键合去除临时载板C1′；化学腐蚀去除叠层金属层M′并暴露出重布线结构10′的介质层10b′，之后，在重布线结构10′背离芯片本体20′的一侧表面制备电性端子层所需的晶种层。

然而，上述封装结构的可靠性低。

发明内容

因此，本发明要解决的技术问题在于解决现有技术中芯片封装结构的可靠性低的问题，从而提供一种芯片封装结构的制备方法。

本发明提供一种芯片封装结构的制备方法，包括：提供临时载板；在所述临时载板上形成叠层金属层；在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构；在所述重布线结构背离所述叠层金属层的一侧设置芯片本体；在所述芯片本体和所述重布线结构之间形成导电连接件；形成包封所述导电连接件的底填胶层；在所述重布线结构的一侧形成包裹所述芯片本体的塑封层；形成所述塑封层之后，将所述临时载板和所述叠层金属层解键合；将所述临时载板和所述叠层金属层解键合之后，采用湿法蚀刻工艺去除所述叠层金属层，并暴露出所述重布线结构中的介质层；采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层。

可选的，在所述临时载板上形成叠层金属层的步骤包括：在所述临时载板上依次形成层叠的第一金属层至第W金属层，W为大于或等于2的整数；采用湿法蚀刻工艺去除所述叠层金属层的步骤包括：依次去除第一金属层至第W金属层；去除任意的第w金属层的步骤为：采用第w湿法蚀刻液去除第w金属层，w为大于或等于1且小于或等于W的整数。

可选的，在所述临时载板上形成叠层金属层的步骤包括：在所述临时载板上依次形成层叠的第一金属层、第二金属层和第三金属层，第一金属层、第二金属层和第三金属层的材料各不相同；采用湿法蚀刻工艺去除所述叠层金属层的步骤包括：采用第一湿法蚀刻液去除第一金属层；采用第一湿法蚀刻液去除第一金属层之后，采用第二湿法蚀刻液去除第二金属层；采用第二湿法蚀刻液去除第二金属层之后，采用第三湿法蚀刻液去除第三金属层，第一湿法蚀刻液、第二湿法蚀刻液和第三湿法蚀刻液各不相同。

可选的，所述第一金属层的材料为Al，所述第二金属层的材料为Ti或钛基合金，所述第三金属层的材料为Cu。

可选的，所述第一金属层的厚度为0.1微米~1微米；所述第二金属层的厚度为0.1微米~1微米；所述第三金属层的厚度为0.1微米~1微米。

可选的，所述介质层的材料包括环氧树脂；所述干法刻蚀工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺采用氧等离子体。

可选的，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除的介质层的厚度为0.1微米~5微米。

可选的，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除的介质层的厚度为0.2微米~1微米。

可选的，还包括：采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层之后，在所述重布线结构背离所述芯片本体的一侧表面形成晶种层；在部分所述晶种层背离所述重布线结构的一侧表面形成电性端子层。

可选的，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层之后、且在形成所述晶种层之前，所述介质层背离所述塑封层的一侧表面的金属离子的浓度小于或等于10ppm。

可选的，还包括：在所述晶种层背离所述重布线结构的一侧形成包裹所述电性端子层的牺牲胶合保护层；形成所述牺牲胶合保护层之后，对所述塑封层背离所述重布线结构的一侧表面进行研磨直至暴露出芯片本体的无源面；在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层；形成所述导热层之后，将所述牺牲胶合保护层从所述电性端子层和所述晶种层上剥离。

可选的，将所述牺牲胶合保护层从所述电性端子层和所述晶种层上剥离之后，去除所述电性端子层未覆盖的晶种层；或者，在形成所述牺牲胶合保护层之前，去除所述电性端子层未覆盖的晶种层。

可选的，所述晶种层为单层结构或者多层结构；当所述晶种层为多层结构时，所述晶种层的形成方法包括：在所述重布线结构背离所述芯片本体的一侧依次形成层叠的第一子晶种层至第G子晶种层，G为大于或等于2的整数；形成所述电性端子层的方法包括：在部分晶种层背离所述重布线结构的一侧表面依次形成层叠的第一子端子层至第N子端子层，N为大于或等于2的整数；当所述晶种层为单层结构时，所述晶种层的材料和所述第一子端子层的材料相同；当所述晶种层为多层结构时，第G子晶种层的材料和所述第一子端子层的材料相同。

本发明的技术方案具有以下有益效果：

本发明技术方案中的芯片封装结构的制备方法，采用湿法蚀刻工艺去除所述叠层金属层的步骤中，叠层金属层中对应的各层的金属离子也会溶解在湿法蚀刻工艺的药液中，不可避免地造成药液中金属离子残留在重布线结构的表面，尤其是会残留在暴露于药液环境中的介质层的表面。然而，由于采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层，这样尽量的去除嵌在介质层表面的金属离子，湿法蚀刻工艺去除所述叠层金属层的步骤中产生的金属络合物也在干法刻蚀工艺中变成气态并从介质层中清除，极大地降低了重布线结构背离所述芯片本体的一侧的介质层表面的金属离子的浓度，进而切断电流信号或电源信号通过介质层中的金属离子及金属络合物建立起来的杂散传输路径，有利于实现信号或电源在重布线结构的导电层中传输路径的完整性。综上，提高了芯片封装结构的可靠性。

进一步，在所述重布线结构背离所述芯片本体的一侧表面形成晶种层。由于金属离子及金属络合物未弥散在介质层的表面，因此提高介质层与晶种层的界面结合强度，在后续涉及到热处理的封装工艺和可靠性测试中避免介质层与晶种层之间分层。

进一步，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层之后、且在形成所述晶种层之前，所述介质层背离所述塑封层的一侧表面的金属离子的浓度小于或等于10ppm，使得重布线结构背离所述芯片本体的一侧的介质层表面的金属离子的浓度非常小，进一步地提高了芯片封装结构的可靠性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中芯片封装结构制备过程的示意图；

图2为本发明一实施例提供的芯片封装结构的制备方法的流程图；

图3至图12为本发明一实施例提供的芯片封装结构制备过程的结构示意图。

具体实施方式

背景技术的技术方案存在可靠性较差的问题，经过发明人研究，原因在于：

首先，解键合去除临时载板C1′之后，通常会化学腐蚀去除叠层金属层M′，叠层金属层M′中对应的各层的金属离子也会溶解在化学腐蚀的药液中，不可避免地造成药液中金属离子残留在重布线结构10′中的介质层10b′的表面，化学腐蚀去除叠层金属层M′的步骤中形成的金属络合物也会残留在重布线结构10′中的介质层10b′的表面，残留或嵌在介质层10b′中的金属离子及金属络合物在后续涉及到热处理的封装制程中会加速扩散，且工作状态下的芯片封装结构也会加剧金属离子及金属络合物在介质层10b′中的扩散，可能导致金属离子及金属络合物弥散更广区域的介质层10b′中，可能在导电层10a′中的金属原子与这些弥散在介质层10b′中的金属离子及金属络合物之间建立微弱的电子杂散传输路径，进而影响电源信号传输路径的完整性；而且，金属离子及金属络合物弥散在介质层表面也会降低介质层10b′与晶种层的界面结合强度，在后续涉及到热处理的封装工艺和可靠性测试中容易导致介质层10b′与晶种层的分层。综上，芯片封装结构的可靠性降低。

在此基础上，本发明提供一种芯片封装结构的制备方法，包括：提供临时载板；在所述临时载板上形成叠层金属层；在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构；在所述重布线结构背离所述叠层金属层的一侧设置芯片本体；在所述芯片本体和所述重布线结构之间形成导电连接件；形成包封所述导电连接件的底填胶层；在所述重布线结构的一侧形成包裹所述芯片本体的塑封层；形成所述塑封层之后，将所述临时载板和所述叠层金属层解键合；将所述临时载板和所述叠层金属层解键合之后，采用湿法蚀刻工艺去除所述叠层金属层，并暴露出所述重布线结构中的介质层；采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层。

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实施例提供一种芯片封装结构的制备方法，参考图2，包括：

步骤S1：提供临时载板。

步骤S2：在所述临时载板上形成叠层金属层。

步骤S3：在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构。

步骤S4：在所述重布线结构背离所述叠层金属层的一侧设置芯片本体。

步骤S5：在所述芯片本体和所述重布线结构之间形成导电连接件。

步骤S6：形成包封所述导电连接件的底填胶层。

步骤S7：在所述重布线结构的一侧形成包裹所述芯片本体的塑封层。

步骤S8：形成所述塑封层之后，将所述临时载板和所述叠层金属层解键合。

步骤S9：将所述临时载板和所述叠层金属层解键合之后，采用湿法蚀刻工艺去除所述叠层金属层，并暴露出所述重布线结构中的介质层。

步骤S10：采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层。

本实施例中，采用湿法蚀刻工艺去除所述叠层金属层的步骤中，叠层金属层中对应的各层的金属离子也会溶解在湿法蚀刻工艺的药液中，不可避免地造成药液中金属离子残留在重布线结构的表面，尤其是会残留在暴露于药液环境中的介质层的表面。然而，由于采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层，这样尽量的去除嵌在介质层表面的金属离子，湿法蚀刻工艺去除所述叠层金属层的步骤中产生的金属络合物也在干法刻蚀工艺中变成气态并从介质层中清除，极大地降低了重布线结构背离所述芯片本体的一侧的介质层表面的金属离子的浓度，进而切断电流信号或电源信号通过介质层中的金属离子及金属络合物建立起来的杂散传输路径，有利于实现信号或电源在重布线结构的导电层中传输路径的完整性。综上，提高了芯片封装结构的可靠性。

下面结构图3至图12进行详细的说明。

参考图3，提供临时载板C1；在所述临时载板C1上形成叠层金属层M。

所述临时载板C1的材料包括玻璃、不锈钢或硅。

所述临时载板C1为叠层金属层M的制备提供机械支撑。

具体的，提供临时载板C1，临时载板C1的一侧表面具有临时键合胶层F1；在临时键合胶层F1背离临时载板C1的一侧形成叠层金属层M。

形成所述叠层金属层M的工艺包括溅射工艺。

在所述临时载板C1上形成叠层金属层M的步骤包括：在所述临时载板上依次形成层叠的第一金属层至第W金属层，W为大于或等于2的整数。

在一些实施例中，在所述临时载板C1上形成叠层金属层M的步骤包括：在所述临时载板C1上依次形成层叠的第一金属层m1、第二金属层m2和第三金属层m3，第一金属层m1、第二金属层m2和第三金属层m3的材料各不相同。

在一些实施例中，所述第一金属层m1的材料为Al，所述第二金属层m2的材料为Ti或钛基合金，所述第三金属层m3的材料为Cu。

所述第一金属层m1用于和临时键合胶层F1之间较好的结合。所述第二金属层m2用于增加第一金属层m1和第三金属层m3之间的结合力。所述第三金属层m3用于和后续重布线结构中的导电层之间产生较好的结合力。

在一些实施例中，所述第一金属层m1的厚度为0.1微米~1微米；所述第二金属层m2的厚度为0.1微米~1微米；所述第三金属层m3的厚度为0.1微米~1微米。

参考图4，在所述叠层金属层M背离所述临时载板C1的一侧表面形成重布线结构10。

临时载板C1为重布线结构10的制备提供机械支撑。

需要说明的是，本实施例中，在所述叠层金属层M背离所述临时载板C1的一侧表面形成重布线结构10之前，将叠层金属层M图案化。在其他实施例中，在所述叠层金属层M背离所述临时载板C1的一侧表面形成重布线结构10之前，无需将叠层金属层图案化。

本实施例中，重布线结构10包括：介质层10b和位于介质层10b中的导电层10a，导电层10a可以设置有若干层。所述介质层10b包括第一层介质层至第Q层介质层，第一层介质层至第Q层介质层在重布线结构10的厚度方向上排布，Q为大于或等于2的整数。导电层10a包括第一层导电层至第Q层导电层。第q层介质层中具有第q图案化开口。第q层导电层位于第q图案化开口中。所述介质层的材料包括环氧树脂。其中，q为大于或等于1且小于或等于Q的整数。

形成重布线结构10的步骤包括：在所述叠层金属层M背离所述临时载板C1的一侧表面依次形成第一层介质层至第Q层介质层，第q层介质层中具有第q图案化开口；在所述叠层金属层M背离所述临时载板C1的一侧表面依次形成第一层导电层至第Q层导电层；形成第q层导电层的步骤为：在第q图案化开口中形成第q层导电层。第一层导电层与叠层金属层M电连接。

本实施例中，还包括：在所述重布线结构10的一侧表面形成互联焊盘301。互联焊盘301与导电层10a电连接。

继续参考图4，在所述重布线结构10背离所述叠层金属层M的一侧设置芯片本体20。

芯片本体20包括位于芯片本体20的有源面一侧的芯片内置焊盘。

芯片内置焊盘的表面设置有导电柱302；导电柱302背离芯片本体20的一侧表面设置有焊接层303。

在一些实施例中，通过回流焊工艺将导电柱302通过焊接层303与互联焊盘301连接，实现芯片本体20与重布线结构2之间的互连。导电柱302通过焊接层303与互联焊盘301连接。焊接层303位于导电柱302和互联焊盘301之间。导电柱302、焊接层303和互联焊盘301构成导电连接件30。所述芯片本体20和所述重布线结构10之间具有导电连接件30。芯片本体20依次通过芯片内置焊盘、导电柱302、焊接层303、互联焊盘301与所述重布线结构10电学连接。

在另一些实施例中，通过导电柱和互联焊盘直接键合来制备导电连接件。在这种情况下，芯片本体依次通过芯片内置焊盘、导电柱、互联焊盘与所述重布线结构电学连接。

参考图5，在所述芯片本体20和所述重布线结构10之间形成底填胶层40，所述底填胶层40包裹所述导电连接件30的侧壁；在所述重布线结构10的一侧形成包裹所述芯片本体20的塑封层50，塑封层50还包裹所述底填胶层40。

所述底填胶层40填充于重布线结构10朝向芯片本体20的表面以包裹导电连接件30和芯片本体20的有源面。

所述底填胶层40的形成过程包括：在所述芯片本体20和所述重布线结构10之间形成底填胶液，底填胶液利用毛细现象填充至重布线结构10与芯片本体20之间的间隙内，之后将底填胶液固化形成底填胶层40。底填胶层40用于保护导电连接件30，降低焊接层303在后续涉及热处理的工艺或测试中的热应力并能增加焊接层303的疲劳寿命。

在一些实施例中，所述底填胶液的材料包括毛细管底部填充胶（CUF）或模制底部填充胶（MUF）。

在另外一些实施例中，所述底填胶层40采用NCF（Non-Conductive Film）来包封导电连接件30。

形成塑封层50之后，此时芯片本体20和底填胶层40均被塑封层50包裹，实现芯片本体20与外部环境的隔离，从而实现对芯片本体20的保护，减少外部环境因素对芯片本体20的影响。

参考图6，形成所述塑封层50之后，将所述临时载板C1和所述叠层金属层M解键合。

具体的，利用紫外光照射至临时载板C1和重布线结构10的界面处，紫外光与临时键合胶层F1进行光化学反应，使临时键合胶层F1中的材料化学键断裂，实现临时载板C1与叠层金属层M分离，完成临时载板C1和叠层金属层M的解键合。

将所述临时载板C1和所述叠层金属层M解键合，解键合时由于临时键合胶层F1可能存在解键合不充分的问题，导致残胶会随着临时载板C1的剥离而将破坏叠层金属层M的物理结构进而影响到信号或电源传输路径的结构完整性。因此需要将叠层金属层M去除。

参考图7，将所述临时载板C1和所述叠层金属层M解键合之后，采用湿法蚀刻工艺去除所述叠层金属层M，并暴露出所述重布线结构10中的介质层10b。

采用湿法蚀刻工艺去除所述叠层金属层的步骤包括：依次去除第一金属层至第W金属层；去除任意的第w金属层的步骤为：采用第w湿法蚀刻液去除第w金属层，w为大于或等于1且小于或等于W的整数。

提供刻蚀槽T1，采用第w湿法蚀刻液去除第w金属层的步骤中，将第w湿法蚀刻液放置在刻蚀槽T1中。

本实施例中，采用湿法蚀刻工艺去除所述叠层金属层M的步骤包括：采用第一湿法蚀刻液去除第一金属层；采用第一湿法蚀刻液去除第一金属层之后，采用第二湿法蚀刻液去除第二金属层；采用第二湿法蚀刻液去除第二金属层之后，采用第三湿法蚀刻液去除第三金属层，第一湿法蚀刻液、第二湿法蚀刻液和第三湿法蚀刻液各不相同。

当第一金属层m1的材料为Al时，第一湿法蚀刻液为磷酸和硝酸的混合溶液。采用第一湿法蚀刻液去除第一金属层的步骤中，Al原子溶解在第一湿法蚀刻液中形成Al离子，会有部分Al离子残留在第二金属层m2的表面。

当所述第二金属层m2的材料为Ti时，第二湿法蚀刻液为过氧化氢和氢氧化钾的混合溶液。采用第二湿法蚀刻液去除第二金属层的步骤中，Ti原子溶解在第二湿法蚀刻液中形成Ti⁴⁺基络合物，残留在第二金属层表面的Al离子也会随之溶解在第二湿法蚀刻液中，因此会有Al离子、Ti⁴⁺基络合物残留在第三金属层的表面。

当所述第三金属层m3的材料为Cu时，第三湿法蚀刻液为过氧化氢和磷酸的混合溶液。采用第三湿法蚀刻液去除第三金属层的步骤中，Cu原子溶解在第三湿法蚀刻液中形成Cu离子，残留在第三金属层表面的Al离子和Ti⁴⁺基络合物也会随之溶解在第三湿法蚀刻液中，因此会有Al离子、Ti⁴⁺基络合物和Cu离子同时嵌在介质层10b的表面。

需要说明的是，虽然Al离子、Ti⁴⁺基络合物和Cu离子也会残留在第一层导电层的表面，但鉴于Al离子、Ti⁴⁺基络合物和Cu离子都具有导电性，因此并不影响重布线结构10中导电层的电子传输和电源信号传输。

参考图8，采用湿法蚀刻工艺去除所述叠层金属层M之后，采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除部分厚度的介质层10b。

所述干法刻蚀工艺为等离子体干法刻蚀工艺。

介质层10b的材料包括环氧树脂。所述等离子体干法刻蚀工艺采用氧等离子体。

在一些实施例中，采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除的介质层10b的厚度为0.1微米~5微米。

在一些实施例中，采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除的介质层10b的厚度为0.2微米~1微米。

在一些实施例中，采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除部分厚度的介质层10b之后、且在后续形成所述晶种层之前，所述介质层10b背离所述塑封层50的一侧表面的金属离子的浓度小于或等于10ppm，例如10ppm、8ppm、6ppm、4ppm或2ppm，使得重布线结构10背离所述芯片本体20的一侧的介质层10b表面的金属离子的浓度非常小，进一步地提高了芯片封装结构的可靠性。

在一些实施例中，所述介质层背离所述塑封层的一侧表面的金属离子的浓度采用金属离子检测机台进行检测，所述介质层背离所述塑封层的一侧表面的金属离子的浓度小于金属离子检测机台的测试下限浓度。

采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除部分厚度的介质层10b的同时，嵌在介质层10b表面的金属离子以及金属络合物也在干法刻蚀工艺中变成气态并通过干法刻蚀机台的抽风系统被清洗去除，进而使得介质层10b表面的金属离子的浓度极低。

需要说明的是，由于制备介质层10b所用材料大多是环氧树脂体系，因此，可采用氧等离子体来轰击介质层10b的表面；当介质层10b采用其它的树脂体系时，可根据介质层10b的成分来选择能与介质层10b发生反应的相应等离子体成分。

图9为采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除部分厚度的介质层10b之后的示意图。

参考图10和图11，采用干法刻蚀工艺从所述重布线结构10背离所述芯片本体20的一侧去除部分厚度的介质层10b之后，在所述重布线结构10背离所述芯片本体20的一侧表面制备外联体60。

形成外联体60的步骤包括：参考图10，在所述重布线结构10背离所述芯片本体20的一侧形成晶种层61，参考图11，在部分所述晶种层61背离所述重布线结构10的一侧表面形成电性端子层。

所述晶种层61的沉积工艺包括物理气相沉积工艺，例如磁控溅射工艺。

所述晶种层为单层结构或者多层结构；当所述晶种层61为多层结构时，所述晶种层61的形成方法包括：在所述重布线结构10背离所述芯片本体20的一侧依次形成层叠的第一子晶种层至第G子晶种层，G为大于或等于2的整数。第G子晶种层为后续第一子端子层的镀覆工艺提供成核点，因此第G子晶种层采用与第一子端子层相同的导电金属材料。

在一些实施例中，G等于2，晶种层61包括第一子晶种层611和第二子晶种层612。其中，第一子晶种层611包括钛或钛基合金，第二子晶种层612为后续第一子端子层的镀覆工艺提供成核点，因此第二子晶种层612采用与第一子端子层相同的导电金属材料。优选地，第二子晶种层612的材料包括铜。

第一子晶种层611用于和重布线结构10之间具有较好的结合力。

在一些实施例中，第二子晶种层至第G子晶种层的材料成本均小于第一子晶种层的材料成本。

本实施例中，在形成所述形成电性端子层之前，在部分晶种层61背离所述重布线结构10的一侧表面形成图案化开口的光刻胶层；在部分所述晶种层61背离所述重布线结构10的一侧表面形成电性端子层的步骤为：在所述图案化开口中形成电性端子层；在所述图案化开口中形成电性端子层之后，去除所述光刻胶层；去除所述光刻胶层之后，且在后续形成牺牲胶合初始保护层之前，对所述电性端子层进行回流焊。在所述图案化开口中形成电性端子层的工艺包括电镀工艺或化学镀工艺。

在一些实施例中，形成所述电性端子层的方法包括：在部分晶种层61背离所述重布线结构10的一侧表面依次形成层叠的第一子端子层至第N子端子层，N为大于或等于2的整数；当所述晶种层为单层结构时，所述晶种层的材料和所述第一子端子层的材料相同；当所述晶种层61为多层结构时，第G子晶种层的材料和所述第一子端子层的材料相同。

在一些实施例中，N等于3，形成所述电性端子层的方法包括：在部分晶种层61背离所述重布线结构10的一侧表面依次形成层叠的第一子端子层62、第二子端子层63和第三子端子层64。第一子端子层62的材料为Cu，第二子端子层63的材料为Ni，第三子端子层64的材料为Sn基合金。

所述第一子端子层62的材料和第G子晶种层的材料相同，使得第一子端子层的镀覆厚度能降低。

在一些实施例中，第二子端子层63的材料为弹性模量较高的镍，使得在对所述电性端子层进行回流焊的过程中，第二子端子层63的保形能力较好，避免电性端子层在回流焊的过程中坍塌形变。

在一些实施例中，第三子端子层64的材料为锡或锡基合金，使得第三子端子层64背离重布线结构10的表面呈凸出状，在后续的电性端子层和其它基板焊接时，有利于第三子端子层64在相对较低的焊接温度下融化且和其它基板形成焊接互连。

在其它实施例中，所述第一子端子层的材料和第G子晶种层的材料不同。

本实施例中，还包括：在形成所述牺牲胶合保护层f1之前，去除所述电性端子层未覆盖的晶种层61。

参考图11，在所述晶种层61背离所述重布线结构10的一侧形成包裹所述电性端子层的牺牲胶合保护层f1。

牺牲胶合保护层f1包裹覆盖电性端子层，避免电性端子层受到外力磕碰。

在所述晶种层61背离所述重布线结构10的一侧形成包裹所述电性端子层的牺牲胶合保护层f1的步骤包括：在所述晶种层61背离所述重布线结构10的一侧形成包裹所述电性端子层51的牺牲胶合初始保护层；对所述牺牲胶合初始保护层进行光照固化，使牺牲胶合初始保护层形成牺牲胶合保护层f1。

对所述牺牲胶合初始保护层进行光照固化，使牺牲胶合初始保护层形成牺牲胶合保护层f1，提高了牺牲胶合保护层f1的弹性模量，有利于后续封装工艺中封装机台通过高模量的牺牲胶合保护层f1来实现对封装结构的稳固机械支撑。同时固化后的牺牲胶合保护层f1和晶种层61之间的胶黏力大大降低，也有利于牺牲胶合保护层f1从晶种层61上剥离。

参考图12，形成所述牺牲胶合保护层f1之后，对所述塑封层50背离所述重布线结构10的一侧表面进行研磨直至暴露出芯片本体20的无源面；之后，将所述牺牲胶合保护层f1从所述电性端子层和所述晶种层61上剥离。

本实施例中，还包括：在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层（未图示）；形成所述导热层之后，将所述牺牲胶合保护层f1从所述电性端子层和所述晶种层61上剥离。在其他实施例中，将所述牺牲胶合保护层f1从所述电性端子层和所述晶种层61上剥离之后，在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层。

在其他实施例中，将所述牺牲胶合保护层f1从所述电性端子层和所述晶种层61上剥离之后，去除所述电性端子层未覆盖的晶种层61。

需要说明的是，本申请中的金属离子包括：不带有价电子的金属原子、带有价电子的金属离子、以及由金属原子或离子构成的金属络合物。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (13)

1.一种芯片封装结构的制备方法，其特征在于，包括：

提供临时载板；

在所述临时载板上形成叠层金属层；

在所述叠层金属层背离所述临时载板的一侧表面形成重布线结构；

在所述重布线结构背离所述叠层金属层的一侧设置芯片本体；

在所述芯片本体和所述重布线结构之间形成导电连接件；

形成包封所述导电连接件的底填胶层；

在所述重布线结构的一侧形成包裹所述芯片本体的塑封层；

形成所述塑封层之后，将所述临时载板和所述叠层金属层解键合；

将所述临时载板和所述叠层金属层解键合之后，采用湿法蚀刻工艺去除所述叠层金属层，并暴露出所述重布线结构中的介质层；

采用湿法蚀刻工艺去除所述叠层金属层之后，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层，以降低重布线结构背离所述芯片本体的一侧的介质层表面的金属离子的浓度。

2.根据权利要求1所述的芯片封装结构的制备方法，其特征在于，在所述临时载板上形成叠层金属层的步骤包括：在所述临时载板上依次形成层叠的第一金属层至第W金属层，W为大于或等于2的整数；采用湿法蚀刻工艺去除所述叠层金属层的步骤包括：依次去除第一金属层至第W金属层；去除任意的第w金属层的步骤为：采用第w湿法蚀刻液去除第w金属层，w为大于或等于1且小于或等于W的整数。

3.根据权利要求2所述的芯片封装结构的制备方法，其特征在于，在所述临时载板上形成叠层金属层的步骤包括：在所述临时载板上依次形成层叠的第一金属层、第二金属层和第三金属层，第一金属层、第二金属层和第三金属层的材料各不相同；采用湿法蚀刻工艺去除所述叠层金属层的步骤包括：采用第一湿法蚀刻液去除第一金属层；采用第一湿法蚀刻液去除第一金属层之后，采用第二湿法蚀刻液去除第二金属层；采用第二湿法蚀刻液去除第二金属层之后，采用第三湿法蚀刻液去除第三金属层，第一湿法蚀刻液、第二湿法蚀刻液和第三湿法蚀刻液各不相同。

4.根据权利要求3所述的芯片封装结构的制备方法，其特征在于，所述第一金属层的材料为Al，所述第二金属层的材料为Ti或钛基合金，所述第三金属层的材料为Cu。

5.根据权利要求3或4所述的芯片封装结构的制备方法，其特征在于，所述第一金属层的厚度为0.1微米~1微米；所述第二金属层的厚度为0.1微米~1微米；所述第三金属层的厚度为0.1微米~1微米。

6.根据权利要求1所述的芯片封装结构的制备方法，其特征在于，所述介质层的材料包括环氧树脂；所述干法刻蚀工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺采用氧等离子体。

7.根据权利要求1所述的芯片封装结构的制备方法，其特征在于，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除的介质层的厚度为0.1微米~5微米。

8.根据权利要求7所述的芯片封装结构的制备方法，其特征在于，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除的介质层的厚度为0.2微米~1微米。

9.根据权利要求1所述的芯片封装结构的制备方法，其特征在于，还包括：采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层之后，在所述重布线结构背离所述芯片本体的一侧表面形成晶种层；在部分所述晶种层背离所述重布线结构的一侧表面形成电性端子层。

10.根据权利要求9所述的芯片封装结构的制备方法，其特征在于，采用干法刻蚀工艺从所述重布线结构背离所述芯片本体的一侧去除部分厚度的介质层之后、且在形成所述晶种层之前，所述介质层背离所述塑封层的一侧表面的金属离子的浓度小于或等于10ppm。

11.根据权利要求9所述的芯片封装结构的制备方法，其特征在于，还包括：在所述晶种层背离所述重布线结构的一侧形成包裹所述电性端子层的牺牲胶合保护层；形成所述牺牲胶合保护层之后，对所述塑封层背离所述重布线结构的一侧表面进行研磨直至暴露出芯片本体的无源面；在所述塑封层和芯片本体背离所述重布线结构的一侧表面形成导热层；形成所述导热层之后，将所述牺牲胶合保护层从所述电性端子层和所述晶种层上剥离。

12.根据权利要求11所述的芯片封装结构的制备方法，其特征在于，将所述牺牲胶合保护层从所述电性端子层和所述晶种层上剥离之后，去除所述电性端子层未覆盖的晶种层；或者，在形成所述牺牲胶合保护层之前，去除所述电性端子层未覆盖的晶种层。

13.根据权利要求9所述的芯片封装结构的制备方法，其特征在于，所述晶种层为单层结构或者多层结构；当所述晶种层为多层结构时，所述晶种层的形成方法包括：在所述重布线结构背离所述芯片本体的一侧依次形成层叠的第一子晶种层至第G子晶种层，G为大于或等于2的整数；形成所述电性端子层的方法包括：在部分晶种层背离所述重布线结构的一侧表面依次形成层叠的第一子端子层至第N子端子层，N为大于或等于2的整数；

当所述晶种层为单层结构时，所述晶种层的材料和所述第一子端子层的材料相同；当所述晶种层为多层结构时，第G子晶种层的材料和所述第一子端子层的材料相同。