CN116169027A - 半导体装置的制作方法 - Google Patents

Abstract

本发明提供一种半导体装置的制作方法。所述制作方法中，在半导体衬底的第一掺杂区表面形成第一栅极之后，在半导体衬底上覆盖第一光阻层，并在第一光阻层中形成第一贯通孔和第一弱阻挡光阻，利用该第一光阻层进行第二掺杂类型离子注入时，通过第一贯通孔注入到第一掺杂区的掺杂物剂量较大，用于形成重掺杂的第一源漏区和第二源漏区，通过第一弱阻挡光阻注入到第一掺杂区的掺杂物剂量较小，用于形成轻掺杂的第一LDD区和第二LDD区，从而，形成MOS器件的源漏区和LDD区仅需进行一道离子注入，有助于降低包含MOS器件的半导体装置的生产成本，缩短生产周期。

Description

半导体装置的制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体装置的制作方法。

背景技术

随着半导体工艺技术的发展，集成电路的集成度提高，MOSFET即MOS器件的特征尺寸缩小，但随着所述特征尺寸缩小到亚微米，热载流子注入效应变得严重。为此，业界在传统MOS器件的漏端(同时也在源端)增加了轻掺杂的LDD(LightlyDopedDrain)区，以改善器件漏端耗尽区的峰值电场，从而减弱热载流子注入效应。

为了在MOS器件中加入LDD区，现有工艺在形成MOS器件的栅极之后、在所述栅极侧壁形成侧墙(spacer)之前，通过自对准工艺进行轻掺杂注入以在所述栅极两侧的衬底中形成轻掺杂区，在形成所述侧墙之后，再通过自对准工艺进行重掺杂注入，以在所述栅极两侧分别形成源区和漏区，位于所述源区外围的所述轻掺杂区邻接所述源区并延伸至所述栅介质层下方，构成源端的LDD区，位于所述漏区外围的所述轻掺杂区邻接所述漏区并延伸至所述栅介质层下方，构成漏端的LDD区。该工艺采用两次注入形成同一MOS器件的源区、漏区以及LDD区，工艺成本较高，且生产周期很长，尤其是当衬底上需形成不同类型的MOS器件时，工艺成本和生产周期的问题更为突出，因此需要能够降低工艺成本和缩短生产周期的改进工艺。

发明内容

为了降低包含MOS器件的半导体装置的工艺成本，缩短生产周期，本发明提供一种半导体装置的制作方法。

本发明提供的半导体装置的制作方法包括：

提供半导体衬底，所述半导体衬底包括具有第一掺杂类型的第一掺杂区；

在所述第一掺杂区表面形成第一栅极；

在所述半导体衬底上覆盖第一光阻层，并在所述第一光阻层中形成分别位于所述第一栅极两侧的第一贯通孔，减小位于每个所述第一贯通孔与所述第一栅极之间的所述第一光阻层的厚度以在所述第一栅极两侧分别形成第一弱阻挡光阻；

利用所述第一光阻层作为掩模，进行第二掺杂类型离子注入，其中，部分掺杂物通过所述第一贯通孔注入到所述第一掺杂区，部分掺杂物通过所述第一弱阻挡光阻注入到所述第一掺杂区；以及

进行退火，在所述第一栅极两侧分别形成第一源漏区和第二源漏区，并在所述第一栅极两侧分别形成邻接所述第一源漏区的第一LDD区和邻接所述第二源漏区的第二LDD区。

可选地，在所述第一光阻层中形成所述第一贯通孔和所述第一弱阻挡光阻包括：

提供一光罩，所述光罩具有遮光区、半遮光区以及透光区；

利用所述光罩对所述第一光阻层曝光，其中，部分所述第一光阻层对应于所述遮光区而未感光，部分所述第一光阻层对应于所述半遮光区而部分深度感光，部分所述第一光阻层对应于所述透光区而全部深度感光；以及

进行显影，使所述第一光阻层发生感光的部分被去除，以形成所述第一贯通孔以及所述第一弱阻挡光阻。

可选地，所述光罩包括一透明基板以及形成于所述透明基板一侧表面的遮光层和半遮光层，所述遮光层用于阻止入射光线通过，形成所述遮光层的区域为所述遮光区，所述半遮光层允许一部分入射光线通过，形成所述半遮光层的区域为所述半遮光区，未被所述遮光层和所述半遮光层覆盖的所述透明基板区域为所述透光区。

可选地，在形成所述第一源漏区、所述第二源漏区、所述第一LDD区以及所述第二LDD区后，所述制作方法还包括：在所述第一栅极的侧壁分别形成侧墙。

可选地，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

可选地，所述N型注入的能量为20KeV～50KeV，注入剂量为2E15cm^-2～8E15cm^-2。

可选地，在进行所述第二掺杂类型离子注入时，所述第一栅极被暴露或者被所述第一光阻层覆盖。

可选地，所述半导体衬底还包括具有第二掺杂类型的第二掺杂区，在所述半导体衬底上覆盖所述第一光阻层之前，所述制作方法还包括在所述第二掺杂区表面形成一第二栅极；在进行所述第二掺杂类型离子注入时，所述第一光阻层覆盖所述第二掺杂区。

可选地，在完成所述第二掺杂类型离子注入后，所述制作方法还包括：

在所述半导体衬底上覆盖第二光阻层，并在所述第二光阻层中形成分别位于所述第二栅极两侧的第二贯通孔，减小位于每个所述第二贯通孔与所述第二栅极之间的所述第二光阻层的厚度以在所述第二栅极两侧分别形成第二弱阻挡光阻；以及

利用所述第二光阻层作为掩模，进行第一掺杂类型离子注入，其中，部分掺杂物通过所述第二贯通孔注入到所述第二掺杂区，部分掺杂物通过所述第二弱阻挡光阻注入到所述第二掺杂区；

进行退火，在所述第二栅极两侧分别形成第三源漏区和第四源漏区，并在所述第二栅极两侧分别形成邻接所述第三源漏区的第三LDD区和邻接所述第四源漏区的第四LDD区。

可选地，所述第一掺杂类型离子注入的能量为15KeV～50KeV，注入剂量为1E15cm^-2～6E15cm^-2。

本发明提供的半导体装置的制作方法中，在半导体衬底的第一掺杂区表面形成第一栅介质层和第一栅极之后，在半导体衬底上覆盖第一光阻层，并在所述第一光阻层中形成第一贯通孔和第一弱阻挡光阻，利用该第一光阻层进行第二掺杂类型离子注入时，通过所述第一贯通孔注入到所述第一掺杂区的掺杂物剂量较大，用于形成重掺杂的第一源漏区和第二源漏区，通过所述第一弱阻挡光阻注入到所述第一掺杂区的掺杂物剂量较小，用于形成轻掺杂的第一LDD区和第二LDD区，从而，形成MOS器件的源漏区和LDD区仅需进行一道离子注入，有助于降低包含MOS器件的半导体装置的生产成本，缩短生产周期。

附图说明

图1是本发明一实施例的半导体装置的制作方法的流程图。

图2是本发明一实施例的半导体装置的制作方法中形成第一栅极后的剖面结构示意图。

图3是本发明一实施例的半导体装置的制作方法中形成第一光阻层后的剖面结构示意图。

图4是本发明一实施例的半导体装置的制作方法中光罩的剖面示意图。

图5是本发明一实施例的半导体装置的制作方法中对第一光阻层进行图形化处理后的剖面结构示意图。

图6是本发明一实施例的半导体装置的制作方法中进行第二掺杂类型离子注入的剖面结构示意图。

图7是本发明一实施例的半导体装置的制作方法中去除第一光阻层后的剖面结构示意图。

图8是本发明一实施例的半导体装置的制作方法中进行第一掺杂类型离子注入后的剖面结构示意图。

图9是本发明一实施例的半导体装置的制作方法中进行退火后的剖面结构示意图。

图10是本发明一实施例的半导体装置的制作方法中形成侧墙后的剖面结构示意图。

具体实施方式

以下结合附图和具体的实施例对本发明的半导体装置的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明的实施例，本发明的实施例不应该被认为仅限于图中所示区域的特定形状。

需要说明的是，下文中的术语“第一”、“第二”等用于在类似要素之间进行区分，要理解，在适当情况下，如此使用的这些术语可替换。如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的结构被倒置或者以其它不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其它方位关系。

本发明实施例涉及一种半导体装置的制作方法。所述半导体装置可以是任何包括MOS器件的装置。所述半导体装置可包括一个或多个MOS器件，多个MOS器件的结构和性能可以有所不同。例如，所述半导体装置可包括NMOS晶体管、PMOS晶体管、ZMOS(零阈值电压场效应管)晶体管及BiMOS(双极性金属氧化物半导体)晶体管中的至少一种，所述MOS器件可以是高压(HV)器件或者低压(LV)器件。所述半导体装置中的多个MOS器件可集成在同一半导体衬底上，并且，同一半导体衬底上还可集成有其它电子元器件，如闪存或者其它合适的组件。

图1是本发明一实施例的半导体装置的制作方法的流程图。图2是本发明一实施例的半导体装置的制作方法中形成第一栅极后的剖面结构示意图。参照图1和图2，在步骤S1中，提供半导体衬底100，所述半导体衬底100包括具有第一掺杂类型的第一掺杂区110。

半导体衬底100可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗衬底、绝缘体上锗硅衬底或Ⅲ-Ⅴ族化合物衬底(例如氮化镓衬底或者砷化镓衬底)等，或者也可以为本领域技术人员熟知的其它用以承载半导体元器件的底材。以下以半导体衬底100为硅衬底为例进行说明。

半导体衬底100可具有第一掺杂类型，第一掺杂类型例如为P型掺杂(如掺杂有硼或铟)或者N型掺杂(如掺杂有磷或砷)。如图2所示，半导体衬底100中形成有沟槽隔离结构，所述沟槽隔离结构从半导体衬底100的表面延伸至半导体衬底100的内部，并限定出多个有源区。所述沟槽隔离结构可以为深沟槽隔离(DTI)或浅沟槽隔离(STI)，本实施例例如为浅沟槽隔离(STI)。所述有源区中可形成有P型掺杂或N型掺杂的阱区。后续可于所述有源区的表面或者所述阱区的表面形成MOS器件。

如图2所示，示例性地，半导体衬底100包括至少一个第一掺杂区110，第一掺杂区110例如为一有源区或者形成于一有源区中的阱区。第一掺杂区110例如具有P型掺杂(标记为P)，在所述第一掺杂区110表面区域可形成NMOS晶体管或者其它N型器件。可选地，半导体衬底100还包括至少一个第二掺杂区120，第二掺杂区120与第一掺杂区110的掺杂类型例如相反。第二掺杂区120例如具有N型掺杂，在所述第二掺杂区120表面区域可形成PMOS晶体管或者其它P型器件。本实施例中，第一掺杂区110与第二掺杂区120相邻，所述第二掺杂区120的顶部和第一掺杂区110的顶部通过浅沟槽隔离(STI)隔离。但在另一些实施例中，第一掺杂区110与第二掺杂区120可以不相邻。

参照图1和图2，在步骤S2中，在第一掺杂区110表面形成第一栅极NG。第一栅介质层101例如形成于第一栅极NG与半导体衬底100之间。本实施例中，还可在第二掺杂区120表面形成第二栅极PG以及介于第二栅极PG与半导体衬底100之间的第二栅介质层102。第一栅极NG和第二栅极PG周围的半导体衬底100表面可形成有氧化层。第一栅介质层101及第二栅介质层102可以包括氧化硅(SiO₂)、氮氧化硅(SiON)、氧化铪(HfO)或其它适合材料。第一栅极NG和第二栅极PG可包括掺杂多晶硅、未掺杂的多晶硅或者金属，其中未掺杂的多晶硅可通过在后续第一掺杂类型离子注入或第二掺杂类型离子注入中被暴露而形成掺杂。另一实施例中，第一栅极NG和第二栅极PG顶表面可形成有硬掩模层。

参照图1和图3，在步骤S3中，在半导体衬底100上覆盖第一光阻层PR。本实施例中，第一光阻层PR例如为正性光阻。第一光阻层PR覆盖上述第一栅极NG、第二栅极PG及其周围的半导体衬底100。步骤S3还对第一光阻层PR进行图形化处理，以在第一光阻层PR中形成分别位于第一栅极NG两侧的第一贯通孔，并且减小位于每个所述第一贯通孔与第一栅极NG之间的第一光阻层PR的厚度，以在第一栅极NG两侧分别形成一第一弱阻挡光阻。所述图形化处理具体可包括如下过程：首先，如图4所示，以正性光阻为例，提供一光罩200，所述光罩200具有遮光区200a、半遮光区200b以及透光区200c，示例性地，所述光罩200包括一透明基板以及形成于所述透明基板一侧表面的遮光层和半遮光层，所述遮光层和所述半遮光层例如包括铬或其它适合的暗部材料，并且，所述遮光层用于阻止入射光线通过，形成所述遮光层的区域为遮光区200a，所述半遮光层的透光率大于所述遮光层，所述半遮光层允许一部分入射光线(例如大于0且小于100％的入射光线)通过，形成所述半遮光层的区域为半遮光区200b，未被所述遮光层和所述半遮光层覆盖的所述透明基板区域为透光区200c；接着，采用所述光罩200对第一光阻层PR进行曝光，其中，遮光区200a、半遮光区200b以及透光区200c分别对应于第一光阻层PR的不同区域，在曝光后，与遮光区200a对应的部分第一光阻层PR基本未感光，与半遮光区200b对应的部分第一光阻层PR的部分深度感光，而与透光区200c对应的部分第一光阻层PR的全部深度感光；然后，进行显影，使所述第一光阻层PR发生感光的部分被去除，其中，在感光至部分深度的第一光阻层PR区域，第一光阻层PR的厚度降低而形成第一弱阻挡光阻，在全部深度感光的第一光阻层PR区域，第一光阻层PR被去除而形成贯通孔。

如图5所示，经过上述图形化处理，在第一光阻层PR中形成位于第一栅极NG两侧的第一贯通孔10，以便于进行源漏注入；并且，部分第一光阻层PR的厚度被降低而形成第一弱阻挡光阻20，本实施例中，第一弱阻挡光阻20位于每个第一贯通孔10与第一栅极NG之间，相对于其它区域的第一光阻层PR，第一弱阻挡光阻20阻挡离子穿过的能力下降，本实施例用于进行LDD注入。

步骤S3也可以采用其它工艺在第一光阻层PR中形成所述第一贯通孔10和所述第一弱阻挡光阻20。例如，一实施例中，步骤S3包括如下过程：首先，形成一底部光阻层(正性光阻)，并利用一光罩对所述底部光阻层曝光，使所述第一贯通孔形成区域的所述底部光阻层感光；然后，在所述底部光阻层上涂敷一上部光阻层，并利用另一光罩对所述上部光阻层曝光，使所述第一贯通孔形成区域和所述第一弱阻挡光阻形成区域的所述上部光阻层曝光(所述底部光阻层此次不被曝光)；之后，进行显影，去除所述第一贯通孔形成区域的所述上部光阻层和所述底部光阻层，并去除所述第一弱阻挡光阻形成区域的所述上部光阻层，从而在所述底部光阻层和所述上部光阻层的叠层中形成所述第一贯通孔和所述第一弱阻挡光阻。

在进行上述图形化处理时，根据需要，位于第一栅极NG顶表面的第一光阻层PR可保留下来，或者也可以被去除以暴露出第一栅极NG顶表面。本实施例中，由于第二掺杂区120与第一掺杂区110要形成的MOS器件类型不同，源漏区的掺杂类型不同，在对位于第一掺杂区110的第一光阻层PR进行上述图形化处理时，利用光罩200上的遮光区200a遮挡第二掺杂区120，从而经过所述图形化处理后，位于第二掺杂区120的第一光阻层PR未感光而保留。

图6是本发明一实施例的半导体装置的制作方法中进行第二掺杂类型离子注入的剖面结构示意图。参照图1和图6，在步骤S4中，利用经过上述图形化处理的第一光阻层PR作为掩模，进行第二掺杂类型离子注入30(本实施例例如为N型离子注入)，其中，部分掺杂物通过第一栅极NG两侧的第一贯通孔10注入到所述第一掺杂区110而分别形成第一源漏注入区111和第二源漏注入区112，部分掺杂物通过第一栅极NG两侧的第一弱阻挡光阻20注入到第一掺杂区110而分别形成第一LDD注入区113和第二LDD注入区114，其中，位于第一栅极NG同一侧的第一源漏注入区111和第一LDD注入区113相邻，第一源漏注入区111位于第一LDD注入区113远离第一栅极NG的一侧，位于第一栅极NG同一侧的第二源漏注入区112和第二LDD注入区114相邻，第二源漏注入区112位于第二LDD注入区114远离第一栅极NG的一侧。

在进行上述第二掺杂类型离子注入30时，由于第一弱阻挡光阻20阻挡部分掺杂物穿过，因此，通过第一贯通孔10注入到第一掺杂区110的掺杂物剂量大于通过第一弱阻挡光阻20注入到第一掺杂区110的掺杂物剂量，第一源漏注入区111和第二源漏注入区112的掺杂浓度基本相同，第一LDD注入区113和第二LDD注入区114的掺杂浓度基本相同，并且，第一源漏注入区111和第二源漏注入区112中任意一个的掺杂浓度大于第一LDD注入区113和第二LDD注入区114中任意一个的掺杂浓度。根据第一弱阻挡光阻20的厚度设置以及离子注入条件的设置，可以调整第一LDD注入区113和第二LDD注入区114的掺杂浓度。可选地，所述第二掺杂类型离子注入采用的掺杂物例如为磷，注入能量例如为20KeV～50KeV，注入剂量例如为2E15cm^-2～8E15cm^-2。在完成所述第二掺杂类型离子注入30后，去除第一光阻层PR，所得到的结构如图7所示。

可选地，所述制作方法还可包括在第二掺杂区120形成第一掺杂类型的源漏注入区和LDD注入区的过程，为了降低成本，缩短生产周期，与上述在第一掺杂区110通过一道离子注入(即第二掺杂类型离子注入30)形成第一源漏注入区111、第二源漏注入区112、第一LDD注入区113和第二LDD注入区114类似地，也可以通过一道离子注入(第一掺杂类型注入)在第二掺杂区120形成具有第一掺杂类型(本实施例例如为P型离子注入)的源漏注入区和LDD注入区，具体地，可包括如下过程：首先，在半导体衬底100上覆盖第二光阻层(图未示)；然后，在所述第二光阻层中形成分别位于第二栅极PG两侧的第二贯通孔，并减小位于每个所述第二贯通孔与第二栅极PG之间的所述第二光阻层的厚度以在第二栅极PG两侧分别形成第二弱阻挡光阻(图未示)；接着，利用所述第二光阻层作为掩模，进行第一掺杂类型离子注入(例如是P型离子注入，如B注入或BF₂注入)，其中，部分掺杂物通过第二栅极PG两侧的所述第二贯通孔注入到第二掺杂区120而分别形成第三源漏注入区121和第四源漏注入区122(可参照图8)，部分掺杂物通过第二栅极PG两侧的所述第二弱阻挡光阻注入到第二掺杂区120而分别形成第三LDD注入区123和第四LDD注入区124，其中，位于第二栅极PG同一侧的第三源漏注入区121和第三LDD注入区123相邻，第三源漏注入区121位于第三LDD注入区123远离第二栅极PG的一侧，位于第二栅极PG同一侧的第四源漏注入区122和第四LDD注入区124相邻，第四源漏注入区122位于第四LDD注入区124远离第二栅极PG的一侧。可选地，所述第一掺杂类型离子注入注入能量例如为15KeV～50KeV，注入剂量例如为1E15cm^-2～6E15cm^-2。在进行所述第一掺杂类型离子注入时，由于所述第二弱阻挡光阻会阻挡部分掺杂物穿过，因此，通过所述第二贯通孔注入到第二掺杂区120的掺杂物剂量大于通过所述第二弱阻挡光阻注入到第二掺杂区120的掺杂物剂量，第三源漏注入区121和第四源漏注入区122的掺杂浓度基本相同，第三LDD注入区123和第四LDD注入区124的掺杂浓度基本相同，并且，第三源漏注入区121和第四源漏注入区122中任意一个的掺杂浓度大于第三LDD注入区123和第四LDD注入区124中任意一个的掺杂浓度。在完成所述第一掺杂类型离子注入后，去除所述第二光阻层，所得到的结构如图8所示。

图9是本发明一实施例的半导体装置的制作方法中退火后的剖面结构示意图。参照图1和图9，在步骤S5中，进行退火，以驱入并稳定注入到第一掺杂区110和第二掺杂区120的掺杂物离子，在第一栅极NG两侧分别形成第一源漏区111a和第二源漏区112a，还在第一栅极NG两侧分别形成邻接所述第一源漏区111a的第一LDD区113a和邻接所述第二源漏区112a的第二LDD区114a。此外，本实施例中，还在第二栅极PG两侧分别形成第三源漏区121a和第四源漏区122a，以及在第二栅极PG两侧分别形成邻接所述第三源漏区121a的第三LDD区123a和邻接所述第四源漏区122a的第四LDD区124a。在另一实施例中，也可以先通过退火，形成第一源漏区111a、第二源漏区112a、第一LDD区113a以及第二LDD区114a，再进行上述第一掺杂类型离子注入并退火，以形成第三源漏区121a、第四源漏区122a、第三LDD区123a以及第四LDD区124a。例如，第一源漏区111a为源区，第二源漏区112a为漏区；或者第一源漏区111a为漏区，第二源漏区112a为源区。

图10是本发明一实施例的半导体装置的制作方法中形成侧墙后的剖面结构示意图。参照图10，可选地，进一步可在第一栅极NG以及第二栅极PG的侧壁形成侧墙130(spacer)，以保护第一栅极NG以及第二栅极PG。所述侧墙130可包括氧化硅、氮化硅以及氮氧化硅中的至少一种，所述侧墙130可形成为单层或者多层。本实施例中，第一LDD区113a从与第一LDD区113a位于第一栅极NG同一侧的侧墙130的下方延伸到第一栅介质层101下方，第二LDD区114a从与第二LDD区114a位于第一栅极NG同一侧的侧墙130的下方延伸到第一栅介质层101下方，第三LDD区123a从与第三LDD区123a位于第二栅极PG同一侧的侧墙130的下方延伸到第二栅介质层102下方，第四LDD区124a从与第四LDD区124a位于第二栅极PG同一侧的侧墙130的下方延伸到第二栅介质层102下方。

本实施例中，通过上述工艺，在第一掺杂区110表面形成的第一栅极NG及分布于第一栅极NG两侧的第一源漏区111a、第二源漏区112a、第一LDD区113a及第二LDD区114a构成一NMOS晶体管。在第二掺杂区120表面形成的第二栅极PG及分布于第二栅极PG两侧的第三源漏区121a、第四源漏区122a、第三LDD区123a及第四LDD区124a构成一PMOS晶体管。上述工艺中，形成第一源漏区111a、第二源漏区112a、第一LDD区113a及第二LDD区114a仅需进行一道离子注入，形成第三源漏区121a、第四源漏区122a、第三LDD区123a及第四LDD区124a也仅需进行一次离子注入，有助于降低包含MOS器件的半导体装置的生产成本，缩短生产周期。例如，第三源漏区121a为源区，第四源漏区122a为漏区；或者第三源漏区121a为漏区，第四源漏区122a为源区。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种半导体装置的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括具有第一掺杂类型的第一掺杂区；

在所述第一掺杂区表面形成第一栅极；

在所述半导体衬底上覆盖第一光阻层，并在所述第一光阻层中形成分别位于所述第一栅极两侧的第一贯通孔，减小位于每个所述第一贯通孔与所述第一栅极之间的所述第一光阻层的厚度以在所述第一栅极两侧分别形成第一弱阻挡光阻；

利用所述第一光阻层作为掩模，进行第二掺杂类型离子注入，其中，部分掺杂物通过所述第一贯通孔注入到所述第一掺杂区，部分掺杂物通过所述第一弱阻挡光阻注入到所述第一掺杂区；以及

进行退火，在所述第一栅极两侧分别形成第一源漏区和第二源漏区，并在所述第一栅极两侧分别形成邻接所述第一源漏区的第一LDD区和邻接所述第二源漏区的第二LDD区。

2.如权利要求1所述的制作方法，其特征在于，在所述第一光阻层中形成所述第一贯通孔和所述第一弱阻挡光阻包括：

提供一光罩，所述光罩具有遮光区、半遮光区以及透光区；

利用所述光罩对所述第一光阻层曝光，其中，部分所述第一光阻层对应于所述遮光区而未感光，部分所述第一光阻层对应于所述半遮光区而部分深度感光，部分所述第一光阻层对应于所述透光区而全部深度感光；以及

进行显影，使所述第一光阻层发生感光的部分被去除，以形成所述第一贯通孔以及所述第一弱阻挡光阻。

3.如权利要求2所述的制作方法，其特征在于，所述光罩包括一透明基板以及形成于所述透明基板一侧表面的遮光层和半遮光层，所述遮光层用于阻止入射光线通过，形成所述遮光层的区域为所述遮光区，所述半遮光层允许一部分入射光线通过，形成所述半遮光层的区域为所述半遮光区，未被所述遮光层和所述半遮光层覆盖的所述透明基板区域为所述透光区。

4.如权利要求1所述的制作方法，其特征在于，在形成所述第一源漏区、所述第二源漏区、所述第一LDD区以及所述第二LDD区后，所述制作方法还包括：

在所述第一栅极的侧壁分别形成侧墙。

5.如权利要求1所述的制作方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

6.如权利要求1所述的制作方法，其特征在于，所述第二掺杂类型离子注入的能量为20KeV～50KeV，注入剂量为2E15cm^-2～8E15cm^-2。

7.如权利要求1所述的制作方法，其特征在于，在进行所述第二掺杂类型离子注入时，所述第一栅极被暴露或者被所述第一光阻层覆盖。

8.如权利要求1至7任一项所述的制作方法，其特征在于，所述半导体衬底还包括具有第二掺杂类型的第二掺杂区，在所述半导体衬底上覆盖所述第一光阻层之前，所述制作方法还包括在所述第二掺杂区表面形成一第二栅极；在进行所述第二掺杂类型离子注入时，所述第一光阻层覆盖所述第二掺杂区。

9.如权利要求8所述的制作方法，其特征在于，在完成所述第二掺杂类型离子注入后，所述制作方法还包括：

在所述半导体衬底上覆盖第二光阻层，并在所述第二光阻层中形成分别位于所述第二栅极两侧的第二贯通孔，减小位于每个所述第二贯通孔与所述第二栅极之间的所述第二光阻层的厚度以在所述第二栅极两侧分别形成第二弱阻挡光阻；以及

利用所述第二光阻层作为掩模，进行第一掺杂类型离子注入，其中，部分掺杂物通过所述第二贯通孔注入到所述第二掺杂区，部分掺杂物通过所述第二弱阻挡光阻注入到所述第二掺杂区；以及

进行退火，在所述第二栅极两侧分别形成第三源漏区和第四源漏区，并在所述第二栅极两侧分别形成邻接所述第三源漏区的第三LDD区和邻接所述第四源漏区的第四LDD区。

10.如权利要求9所述的制作方法，其特征在于，所述第一掺杂类型离子注入的能量为15KeV～50KeV，注入剂量为1E15cm^-2～6E15cm^-2。

Images