CN116157857B - 显示面板、显示装置 - Google Patents

Abstract

一种显示面板、显示装置，显示面板包括像素驱动电路，像素驱动电路包括驱动晶体管(T2)、第八晶体管(T8)，第八晶体管(T8)的第一极连接驱动晶体管(T2)的第一极，第二极连接第三初始信号线(Vinit3)。显示面板还包括：衬底基板(90)、第一有源层、第一导电层、第三初始信号线(Vinit3)。第一有源层位于衬底基板(90)的一侧，第一有源层包括第八有源部(78)、第二有源部(72)、第九有源部(79)、第十有源部(710)、第十一有源部(711)，第八有源部(78)连接于第九有源部(79)和第十有源部(710)之间，第十一有源部(711)连接于第二有源部(72)的一侧，第八有源部(78)用于形成第八晶体管(T8)的沟道区，第二有源部(72)用于形成驱动晶体管(T2)的沟道区，第九有源部(79)与第十一有源部(711)电连接；第一导电层位于第一有源层背离衬底基板(90)的一侧，第一导电层包括第一复位信号线(Re1)和第一导电部(11)，第一复位信号线(Re1)在衬底基板上的正投影沿第一方向(X)延伸，且覆盖第八有源部(78)在衬底基板上的正投影，第一复位信号线(Re1)的部分结构用于形成第八晶体管(T8)的栅极，第一导电部(11)在衬底基板上的正投影覆盖第二有源部(72)在衬底基板上的正投影，第一导电部(11)用于形成驱动晶体管(T2)的栅极；第三初始信号线(Vinit3)与第十有源部(710)电连接。

Description

显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

相关技术中，像素驱动电路中驱动晶体管的栅极和源极之间存在寄生电容，像素驱动电路在复位阶段，驱动晶体管的栅极电压被初始化到初始电压，在上述寄生电容耦合作用下，驱动晶体管的源极电压也相应发生变化。复位阶段对不同灰阶复位时，驱动晶体管栅极电压的变化量不同，从而驱动晶体管源极电压的变化量也不同，进而导致复位阶段完成后驱动晶体管的源极电压不同，驱动晶体管Vgs(栅极源极电压差)也不同。同时由于驱动晶体管的Vgs会影响其阈值电压，从而显示面板会发生残像问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第八晶体管，所述第八晶体管的第一极连接所述驱动晶体管的第一极，第二极连接第三初始信号线，所述显示面板还包括：衬底基板、第一有源层、第一导电层、所述第三初始信号线。第一有源层位于所述衬底基板的一侧，所述第一有源层包括第八有源部、第二有源部、第九有源部、第十有源部、第十一有源部，所述第八有源部连接于所述第九有源部和所述第十有源部之间，所述第十一有源部连接于所述第二有源部的一侧，所述第八有源部用于形成所述第八晶体管的沟道区，所述第二有源部用于形成所述驱动晶体管的沟道区，所述第九有源部与所述第十一有源部电连接；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一复位信号线和第一导电部，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第八有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第八晶体管的栅极，所述第一导电部在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；所述第三初始信号线与所述第十有源部电连接。

本公开一种示例性实施例中，所述显示面板还包括：第三导电层，第三导电层位于所述第一导电部背离所述衬底基板的一侧，所述第三导电层包括所述第三初始信号线。

本公开一种示例性实施例中，所述第三初始信号线在所述衬底基板上的正投影与所述第一复位信号线在所述衬底基板上的正投影至少部分重合。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部。

本公开一种示例性实施例中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，所述第一有源层还包括：第五有源部，第五有源部用于形成所述第五晶体管的沟道区，所述第五有源部连接于所述第十一有源部远离所述第二有源部的一侧；所述第一导电层还包括：使能信号线，所述使能信号线在所述衬底基板上的正投影沿所述第一方向延伸，覆盖所述第五有源部在所述衬底基板上的正投影，且位于所述第十一有源部在所述衬底基板上的正投影和所述第九有源部在所述衬底基板上的正投影之间，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；所述显示面板还包括第四导电层，所述第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括：第二桥接部，第二桥接部分别通过过孔连接所述第九有源部和所述第十一有源部。

本公开一种示例性实施例中，所述第九有源部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述像素驱动电路还包括第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，栅极连接使能信号线，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述第六晶体管的第二极，栅极连接所述第一复位信号线。所述第一有源层还包括：第六有源部、第七有源部、第十二有源部，第六有源部连接于所述第二有源部远离所述第十一有源部的一侧，用于形成所述第六晶体管的沟道区；第七有源部连接于所述第六有源部远离所述第二有源部的一侧，用于形成所述第七晶体管的沟道区；第十二有源部连接于所述第七有源部远离所述第六有源部的一侧。所述第一导电层还包括：使能信号线，使能信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；所述第一复位信号线在所述衬底基板上的正投影覆盖所述第七有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第七晶体管的栅极。所述显示面板还包括：第四导电层，第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述四导电层包括所述第二初始信号线，所述第二初始信号线通过过孔连接所述第十二有源部。

本公开一种示例性实施例中，所述像素驱动电路还包括第三晶体管、第四晶体管，所述第三晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第二栅线，所述第四晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接第二复位信号线。所述显示面板还包括：第二有源层、第三导电层，第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括：第三有源部、第四有源部，第三有源部用于形成所述第三晶体管的沟道区；第四有源部用于形成所述第四晶体管的沟道区。第三导电层位于所述第二有源层背离所述衬底基板一侧，所述第三导电层包括：所述第二栅线、所述第二复位信号线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第三有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第三晶体管的顶栅；所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第四晶体管的顶栅。

本公开一种示例性实施例中，所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第三栅线、第三复位信号线，第三栅线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第三有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第三晶体管的底栅，第三复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第四晶体管的底栅。

本公开一种示例性实施例中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一复位信号线在所述衬底基板上的正投影的一侧；所述第二复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述像素驱动电路还包括第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述第六晶体管的第二极。所述显示面板还包括：第四导电层，第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述四导电层包括所述第二初始信号线；所述第一导电层还包括所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影远离所述第二栅线在所述衬底基板上的正投影的一侧；所述显示面板包括在第二方向和第一方向上分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；本行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影与上一行像素驱动电路中所述第二初始信号线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第一栅线；所述第一有源层还包括：第一有源部，第一有源部用于形成所述第一晶体管的沟道区；所述第一导电层还包括：所述第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第一晶体管的栅极；其中，所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间；所述显示面板还包括：第四导电层、第五导电层；第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括所述数据线，所述数据线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交。

本公开一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路包括在所述第一方向上相邻分布的第一像素驱动电路和第二像素驱动电路；所述第一像素驱动电路和所述第二像素驱动电路至少部分镜像对称。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部；所述第一有源层还包括：第十三有源部，第十三有源部连接于所述第一像素驱动电路中的第十有源部和所述第二像素驱动电路中的第十有源部之间；所述第一像素驱动电路中的第一桥接部复用为所述第二像素驱动电路中的所述第一桥接部。

本公开一种示例性实施例中，所述第一像素驱动电路中的第八晶体管复用为所述第二像素驱动电路中的第八晶体管。

本公开一种示例性实施例中，所述第四导电层还包括：第二桥接部，第二桥接部分别通过过孔连接所述第九有源部和所述第十一有源部；所述第一像素驱动电路中的第八有源部复用为所述第二像素驱动电路中的第八有源部；所述第一像素驱动电路中的第九有源部复用为所述第二像素驱动电路中的第九有源部；所述第一像素驱动电路中的第十有源部复用为所述第二像素驱动电路中的第十有源部。所述显示面板还包括：第九桥接部；所述第一像素驱动电路中的第二桥接部还通过过孔连接所述第九桥接部，所述第二像素驱动电路中的第二桥接部通过过孔连接所述第九桥接部，以连接所述第一像素驱动电路中的第九有源部。

本公开一种示例性实施例中，所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括所述第九桥接部。

本公开一种示例性实施例中，所述像素驱动电路还包括电容、第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，所述电容的第一电极连接所述驱动晶体管的栅极，第二电极连接所述电源线。所述第一有源层还包括：第五有源部、第十四有源部，第五有源部连接于所述第十一有源部远离所述第二有源部的一侧，用于形成所述第五晶体管的沟道区；第十四有源部连接于所述第一像素驱动电路中所述第五有源部和所述第二像素驱动电路中第五有源部之间。所述显示面板还包括：第二导电层、第四导电层、第五导电层。所述第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括：第二导电部、第一连接部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第一导电部还用于形成所述电容的第一电极，所述第二导电部用于形成所述电容的第二电极；第一连接部连接于所述第一像素驱动电路中的第二导电部和所述第二像素驱动电路中的第二导电部之间。第四导电层位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括：第三桥接部，第三桥接部分别通过过孔连接所述第十四有源部和所述第一连接部。第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：所述电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；所述第一像素驱动电路中的电源线和所述第二像素驱动电路中的电源线分别通过过孔连接所述第三桥接部。

本公开一种示例性实施例中，所述显示面板还包括：遮光层，遮光层位于所述第一有源层和所述衬底基板之间，所述遮光层在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述显示面板还包括：第四导电层，第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部；所述第一像素驱动电路中的第一桥接部和所述第二像素驱动电路中的第一桥接部相互共用部分结构，且通过同一过孔连接所述第三初始信号线。

本公开一种示例性实施例中，所述像素驱动电路用于驱动发光单元，所述像素驱动电路还包括：第一晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、电容；所述第一晶体管的第一极连接数据线，第二极连接驱动晶体管的第一极，栅极连接第一栅线；所述第三晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第二栅线；第四晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接第二复位信号线；第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，栅极连接使能信号线；第六晶体管的第一极连接所述驱动晶体管第二极，第二极连接所述发光单元的第一电极，栅极连接所述使能信号线；第七晶体管的第一极连接第二初始信号线，第二极连接所述第六晶体管的第二极，栅极连接所述第一复位信号线；所述电容连接于所述电源线和所述驱动晶体管的栅极之间。其中，所述驱动晶体管、第一晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为P型晶体管，第三晶体管、第四晶体管为N型晶体管。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图；

图2为图1中像素驱动电路一种驱动方法中各节点的时序图；

图3为本公开显示面板一种示例性实施例中的结构版图；

图4为图3中遮光层的结构版图；

图5为图3中第一有源层的结构版图；

图6为图3中第一导电层的结构版图；

图7为图3中第二导电层的结构版图；

图8为图3中第二有源层的结构版图；

图9为图3中第三导电层的结构版图；

图10为图3中第四导电层的结构版图；

图11为图3中第五导电层的结构版图；

图12为图3中遮光层、第一有源层的结构版图；

图13为图3中遮光层、第一有源层、第一导电层的结构版图；

图14为图3中遮光层、第一有源层、第一导电层、第二导电层的结构版图；

图15为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图16为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图17为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图18为图3中沿虚线AA的部分剖视图；

图19为本公开显示面板另一种示例性实施例的结构版图；

图20为图19中第一有源层的结构版图；

图21为图19中第四导电层的结构版图；

图22为图19中遮光层、第一有源层、第一导电层的结构版图；

图23为图19中遮光层、第一有源层、第一导电层、第二导电层的结构版图；

图24为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图25为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图26为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图27为本公开显示面板另一种示例性实施例的结构版图；

图28为图27中第一有源层的结构版图；

图29为图27中第二导电层的结构版图；

图30为图27中第四导电层的结构版图；

图31为图27中遮光层、第一有源层、第一导电层的结构版图；

图32为图27中遮光层、第一有源层、第一导电层、第二导电层的结构版图；

图33为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图34为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图35为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图36为本公开显示面板另一种示例性实施例的结构版图；

图37为本公开显示面板另一种示例性实施例的结构版图；

图38为图37所示显示面板中第五导电层的结构版图；

图39为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图40为图39所示显示面板中第四导电层的结构版图；

图41为本公开显示面板另一种示例性实施例的结构版图

图42为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图43为图42所示显示面板中第四导电层的结构版图；

图44为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图45为图44中第二导电层的结构版图；

图46为图44中第四导电层的结构版图；

图47为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图48为图47中第二导电层的结构版图；

图49为图47中第四导电层的结构版图；

图50为本公开显示面板另一种示例性实施例的结构版图；

图51为图50中第五导电层的结构版图；

图52为本公开显示面板另一种示例性实施例的结构版图；

图53为图52中第五导电层的结构版图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图。该像素驱动电路可以包括第一晶体管T1、驱动晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、电容C。其中，驱动晶体管T2的第一极连接第二节点N2，第二极连接第三节点N3、栅极连接第一节点N1；第一晶体管T1的第一极连接数据信号端Da，第二极连接第二节点N2，栅极连接第一栅极驱动信号端G1；第三晶体管T3的第一极连接第一节点N1，第二极连接第三节点N3，栅极连接第二栅极驱动信号端G2；第四晶体管T4的第一极连接第一初始信号端Vinit1，第二极连接第一节点N1，栅极连接第二复位信号端Re2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接第二节点N2，栅极连接使能信号端EM；第六晶体管T6的第一极连接第三节点N3，第二极连接第四节点N4，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第四节点N4，栅极连接第一复位信号端Re1；第八晶体管T8的第一极连接第三初始信号端Vinit3，第二极连接第二节点N2，栅极连接第一复位信号端Re1。第七晶体管T7的第二极可以用于连接发光单元OLED的第一电极，发光单元OLED的另一电极可以用于连接第二电源端VSS。其中，第一晶体管T1、驱动晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型晶体管，第三晶体管T3、第四晶体管T4可以为N晶体管。此外，在其他示例性实施例中，第三初始信号端还可以共用第一初始信号端、第二初始信号端、第一电源端、第二电源端等稳定信号端。当第三初始信号端Vinit3共用第一电源端VDD时，第三初始信号端Vinit3的电压可以为第一电源端VDD电压的0.5倍到1.5倍，例如，第三初始信号端Vinit3的电压可以为第一电源端VDD电压的0.5倍、1倍、1.5倍等。

如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图，其中，G1表示第一栅极驱动信号端的时序，G2表示第二栅极驱动信号端的时序，Re1表示第一复位信号端的时序，Re2表示第二复位信号端的时序，EM表示使能信号端的时序。该像素驱动电路驱动方法可以包括四个阶段：复位阶段t1、阈值补偿阶段t2、缓冲阶段t3、发光阶段t4。其中，在复位阶段t1：使能信号端EM、第二复位信号端Re2、第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2、第一复位信号端Re1输出低电平信号，第四晶体管T4、第七晶体管T7、第八晶体管T8导通，第一初始信号端Vinit1向第一节点N1输入第一初始信号，第三初始信号端Vinit3向第二节点N2输入第三初始信号，第二初始信号端Vinit2向第四节点输入第二初始信号。在阈值补偿阶段t2：使能信号端EM、第二栅极驱动信号端G2、第一复位信号端Re1输出高电平信号，第二复位信号端Re2、第一栅极驱动信号端G1输出低电平信号，第三晶体管T3、第一晶体管T1导通，数据信号端Da向第一节点N1写入补偿电压Vdata+Vth，其中，Vdata为数据信号端的电压，Vth为驱动晶体管的阈值电压。在缓冲阶段t3：使能信号端EM、第一复位信号端Re1、第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2、第二复位信号端Re2输出低电平信号，所有晶体管均关断。在发光阶段t4：第一复位信号端Re1、第一栅极驱动信号端G1输出高电平信号，使能信号端EM、第二栅极驱动信号端G2、第二复位信号端Re2输出低电平信号，第五晶体管T5、第六晶体管T6导通，驱动晶体管T2在电容C存储的电压Vdata+Vth作用下发光。应该理解的是，在其他示例性实施例中，该驱动方法还可以不包括缓冲阶段；第四晶体管T4和第七晶体管T7还可以在不同阶段导通。在阈值补偿阶段t2，第一栅极驱动信号端G1的有效电平(低电平)时长可以小于第二栅极驱动信号端G2的有效电平(高电平)时长，在该阈值补偿阶段t2，第一栅极驱动信号端G1可以扫描一行像素驱动电路，第二栅极驱动信号端G2可以逐行扫描多行像素驱动电路，例如两行像素驱动电路。

相关技术中，像素驱动电路没有设置第八晶体管，像素驱动电路中驱动晶体管的栅极和源极之间存在寄生电容，像素驱动电路在复位阶段，驱动晶体管的栅极电压被初始化到初始电压，在上述寄生电容耦合作用下，驱动晶体管的源极电压也相应发生变化。在复位阶段对不同灰阶复位时，驱动晶体管栅极电压的变化量不同，从而驱动晶体管源极电压的变化量也不同，进而导致复位阶段完成后驱动晶体管Vgs(栅极源极电压差)不同。同时由于驱动晶体管的Vgs会影响其阈值电压，从而显示面板会发生残像问题。本示例性实施例中，像素驱动电路可以在复位阶段，利用第四晶体管T4对第一节点N1进行复位，利用第八晶体管T8对第二节点N2进行复位，从而使得在不同数据信号下，该像素驱动电路均可以将驱动晶体管的栅源电压差复位到同一值，从而改善了显示面板残像的问题。

本示例性实施例中，该显示面板还可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层，上述层级之间可以设置有绝缘层。如图3-17所示，图3为本公开显示面板一种示例性实施例中的结构版图，图4为图3中遮光层的结构版图，图5为图3中第一有源层的结构版图，图6为图3中第一导电层的结构版图，图7为图3中第二导电层的结构版图，图8为图3中第二有源层的结构版图，图9为图3中第三导电层的结构版图，图10为图3中第四导电层的结构版图，图11为图3中第五导电层的结构版图，图12为图3中遮光层、第一有源层的结构版图，图13为图3中遮光层、第一有源层、第一导电层的结构版图，图14为图3中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图15为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图16为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图17为图3中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图3所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。同时，该显示面板可以包括多个如图3所示的重复单元，多个重复单元可以阵列分布。

如图3、4、12所示，遮光层可以包括在第一方向X上分布的两个遮光部61、以及连接于遮光部61之间的连接部62。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。

如图3、5、12、13所示，第一有源层可以包括第一有源部71、第二有源部72、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713、第十四有源部714。其中，第一有源部71可以用于形成第一晶体管T1的沟道区；第二有源部72可以用于形成驱动晶体管T2的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78可以用于形成第八晶体管T8的沟道区。第九有源部79和第十有源部710分别连接于第八有源部78的两侧；第十一有源部711连接于第二有源部72的一侧；第十二有源部712连接于第七有源部77远离第六有源部76的一侧；第十三有源部713连接于第一像素驱动电路P1中第十有源部710和第二像素驱动电路P2中第十有源部710之间；第十四有源部714连接于第一像素驱动电路P1中第五有源部75和第二像素驱动电路P2中第五有源部75之间。第一有源层可以由多晶硅形成，相应的，第一晶体管T1、驱动晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型的低温多晶体硅薄膜晶体管。如图12所示，遮光部61在衬底基板上的正投影可以覆盖第二有源部72在衬底基板上的正投影，遮光部61可以对第二有源部72起到遮光作用，从而降低光照对驱动晶体管T2的特性影响。

如图3、6、13所示，第一导电层可以包括第一初始信号线Vinit1、第一栅线G1、第一导电部11、使能信号线EM、第一复位信号线Re1。第一初始信号线Vinit1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第一复位信号线Re1在衬底基板上的正投影均沿可以第一方向X延伸。其中，第一初始信号线Vinit1可以用于提供图1中第一初始信号端。第一栅线G1在衬底基板上的正投影覆盖第一有源部71在衬底基板上的正投影，第一栅线G1的部分结构可以用于形成第一晶体管的栅极。使能信号线EM可以用于提供图1中的使能信号端，使能信号线EM在衬底基板上的正投影可以覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以用于分别形成第五晶体管的栅极和第六晶体管的栅极。第一复位信号线Re1可以用于提供图1中的第一复位信号端，第一复位信号线Re1在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影、第八有源部78在衬底基板上的正投影，第一复位信号线Re1的部分结构可以用于分别形成第七晶体管的栅极和第八晶体管的栅极。第一导电部11在衬底基板上的正投影可以覆盖第二有源部72在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T2的栅极，以及电容C的第一电极。遮光层可以连接一稳定电源端，例如，图1中的第一电源端、第一初始信号端、第二初始信号端、第三初始信号端等，遮光层可以通过位于显示面板显示区周边的过孔连接位于其他导电层的稳定电压端，例如，遮光层可以通过位于显示面板显示区周边的过孔连接第五导电层的电源线。遮光部61可以对第一导电部11起到稳压作用，从而降低驱动晶体管T2栅极在发光阶段的电压波动。如图6、13所示，使能信号线EM在所述衬底基板上的正投影可以位于所述第十一有源部711在所述衬底基板上的正投影和所述第九有源部79在所述衬底基板上的正投影之间。所述第九有源部79在所述衬底基板上的正投影位于所述第一复位信号线Re1在所述衬底基板上的正投影和所述使能信号线EM在所述衬底基板上的正投影之间。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，未被第一导电层覆盖的区域形成导体结构。此外，本示例性实施例中，一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影整体沿该方向延，即该结构在衬底基板上的正投影可以沿该方向直线延伸或弯折延伸。

如图3、7、14所示，第二导电层可以包括第三栅线2G2、第三复位信号线2Re2、第二导电部22，第一连接部21。第三栅线2G2可以用于提供图1中的第二栅极驱动信号端，第三复位信号线2Re2可以用于提供图1中的第二复位信号端。第三栅线2G2在衬底基板上的正投影、第三复位信号线2Re2在衬底基板上的正投影均可以沿第一方向X延伸。第二导电部22在衬底基板上的正投影可以与第一导电部在衬底基板上的正投影至少部分重合，第二导电部22可以用于形成电容的第二电极。第一连接部21可以连接于相邻的第二导电部22之间。在第一方向X上间隔分布的多个重复单元中，第二导电部22可以相互依次连接。第二导电部22上可以设置有开口221。

如图3、8、15所示，第二有源层可以包括有源部81、有源部81可以包括第三有源部813和第四有源部814。第三有源部813可以用于形成第三晶体管T3的沟道区，第四有源部814可以用于第四晶体管T4的沟道区。其中，第三复位信号线2Re2在衬底基板上的正投影可以覆盖第四有源部814在衬底基板上的正投影，第三复位信号线2Re2的部分结构可以用于形成第四晶体管T4的底栅。第三栅线2G2在衬底基板上的正投影可以覆盖第三有源部813在衬底基板上的正投影，第三栅线2G2的部分结构可以用于形成第三晶体管T3的底栅。第二有源层可以由氧化铟镓锌形成，相应的，第三晶体管、第四晶体管可以为N型的氧化物薄膜晶体管。

如图3、9、16所示，第三导电层可以包括第三初始信号线Vinit3、第二复位信号线3Re2、第二栅线3G2，第三初始信号线Vinit3在衬底基板上的正投影、第二复位信号线3Re2在衬底基板上的正投影、第二栅线3G2在衬底基板上的正投影均可以沿第一方向X延伸。第三初始信号线Vinit3可以用于提供图1中第三初始信号端。第二复位信号线3Re2可以用于提供图1中的第二复位信号端，第二复位信号线3Re2可以通过过孔连接第三复位信号线2Re2，连接第二复位信号线3Re2和第三复位信号线2Re2的过孔可以位于显示面板的边沿走线区。第二复位信号线3Re2在衬底基板上的正投影可以覆盖第四有源部814在衬底基板上的正投影，第二复位信号线3Re2的部分结构可以用于形成第四晶体管T4的顶栅。第二栅线3G2可以用于提供图1中的第二栅极驱动信号端，第二栅线3G2可以通过过孔连接第三栅线2G2，连接第二栅线3G2和第三栅线2G2的过孔可以位于显示面板的边沿走线区。第二栅线3G2在衬底基板上的正投影可以覆盖第三有源部813在衬底基板上的正投影，第二栅线3G2的部分结构可以用于形成第三晶体管T3的顶栅。如图3、16所示，第三初始信号线Vinit3在所述衬底基板上的正投影可以与第一复位信号线Re1在所述衬底基板上的正投影至少部分重合。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。第二复位信号线3Re2在所述衬底基板上的正投影可以位于所述第二栅线3G2在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。第一栅线G1在所述衬底基板上的正投影可以位于所述第二栅线3G2在所述衬底基板上的正投影和所述第二复位信号线3Re2在所述衬底基板上的正投影之间。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，未被第三导电层覆盖的区域形成导体结构。

如图3、10、17所示，第四导电层可以包括第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第八桥接部48。其中，第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第一桥接部41可以分别通过过孔H连接第十有源部710和第三初始信号线Vinit3，以连接第八晶体管T8的第一极连接第三初始信号端，其中，第一像素驱动电路P1中的第一桥接部41和第二像素驱动电路中的第一桥接部41相互复用部分结构，且共用同一过孔连接第三初始信号线Vinit3。需要说明的是，本示例性实施例中的黑色方块表示过孔，本示例性实施例仅对部分过孔的位置进行了批注。第二桥接部42可以分别通过过孔连接第九有源部79和第十一有源部711，以连接第八晶体管T8的第二极和驱动晶体管T2的第一极。第三桥接部43可以分别通过过孔连接第十四有源部714和第一连接部21，以连接电容的第二电极和第五晶体管的第一极。其中，第三桥接部43可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面镜像对称。第四桥接部44可以分别通过过孔连接第六有源部76和第二有源部72之间的第一有源层，以及第三有源部813远离第四有源部814一侧的第二有源层，以连接驱动晶体管T2的第二极、第三晶体管T3的第二极、第六晶体管T6的第一极。第五桥接部45可以分别通过过孔连接第三有源部813和第四有源部814之间的第二有源层，以及第一导电部11，以连接第三晶体管T3的第一极、第四晶体管T4的第二极、驱动晶体管T2的栅极。其中，连接于第五桥接部55和第一导电部11之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以避免该过孔内的导电结构与第二导电部22电连接。第六桥接部46可以分别通过过孔连接第四有源部814远离第三有源部813一侧的第二有源层，以及第一初始信号线Vinit1，以来连接第四晶体管T4的第一极和第一初始信号端。第七桥接部47可以通过过孔连接第六有源部76和第七有源部77之间的第一有源层，以连接第七晶体管的第二极，第七桥接部47可以用于连接发光单元的第一电极。第八桥接部48可以通过过孔连接第一有源部71远离第二有源部72一侧的第一有源层，以连接第一晶体管的第一极。该显示面板还可以包括多个沿第一方向X和第二方向Y阵列分布的多个像素驱动电路，第一方向X和第二方向Y可以相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。其中，本行像素驱动电路中的所述第一初始信号线Vinit1在所述衬底基板上的正投影可以与上一行像素驱动电路中所述第二初始信号线Vinit2在所述衬底基板上的正投影至少部分交叠，该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。

在其他示例性实施例中，当第三初始信号端Vinit3共用第一电源端VDD时，如图3、17所示，电源线VDD可以通过过孔直接与第一桥接部41连接，以连接第八晶体管的第一极和第一电源端VDD。连接于电源线VDD和第一桥接部41之间过孔的位置可以位于原先连接于第三初始信号线Vinit3和第一桥接部41之间过孔的位置。此时，该显示面板可以保留第三初始信号线Vinit3也可以去除第三初始信号线Vinit3。

如图3、11所示，第五导电层可以包括电源线VDD、数据线Da、桥接部51。电源线VDD可以用于提供图1中的第一电源端，数据线Da可以用于提供图1中的数据信号端。电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影均可以沿第二方向Y延伸。数据线Da可以通过过孔连接第八桥接部48，以连接第一晶体管的第一极。第一像素驱动电路中的电源线VDD和第二像素驱动电路中的电源线VDD分别通过过孔连接第三桥接部43，以连接第一电源端、电容C的第二电极、第五晶体管T5的第一极。桥接部51可以通过过孔连接第七桥接部47，桥接部51可以用于连接发光单元第一电极。在第一方向X上连接的第二导电部22和电源线VDD可以形成网格结构，从而可以降低电源线阻抗负载(IR loading)，如图3所示，电源线VDD在衬底基板上的正投影还可以覆盖第四有源部814在衬底基板上的正投影，以降低光照对第四晶体管T4的特性影响。同时，电源线VDD在衬底基板上的正投影还可以与第三有源部813在衬底基板上的正投影至少部分重合，同样的，电源线VDD可以降低光照对第三晶体管T3的特性影响。

如图18所示，为图3中沿虚线AA的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、介电层96、钝化层97、平坦层98，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、介电层96、第四导电层、钝化层97、平坦层98、第五导电层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以氧化硅层；介电层96、钝化层97可以为氮化硅层；平坦层98的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。

如图19所示，图19为本公开显示面板另一种示例性实施例的结构版图，该显示面板可以包括多个图1所示的像素驱动电路，多个像素驱动电路包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2至少部分结构可以镜像对称设置。该显示面板同样可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层。

图19所示显示面板中的遮光层与图3所示显示面板中的遮光层版图结构相同，遮光层可以包括在第一方向X上分布的多个遮光部61、以及连接于遮光部61之间的连接部62。

图19所示显示面板中的第一导电层与图3所示显示面板中的第一导电层版图结构相同，第一导电层可以包括第一初始信号线Vinit1、第一栅线G1、第一导电部11、使能信号线EM、第一复位信号线Re1。

图19所示显示面板中的第二导电层与图3所示显示面板中的第二导电层版图结构相同，第二导电层可以包括第三栅线2G2、第三复位信号线2Re2、第二导电部22，第一连接部21。

图19所示显示面板中的第二有源层与图3所示显示面板中的第二有源层版图结构相同，第二有源层可以包括有源部81、有源部81可以包括第三有源部813和第四有源部814。

图19所示显示面板中的第三导电层与图3所示显示面板中的第三导电层版图结构相同，第三导电层可以包括第三初始信号线Vinit3、第二复位信号线3Re2、第二栅线3G2。

图19所示显示面板中的第五导电层与图3所示显示面板中的第五导电层版图结构相同，第五导电层可以包括电源线VDD、数据线Da、桥接部51。

图19所示的显示面板与图3所示的显示面板仅区别在于第一有源层和第四导电层的结构不同。如图20-26所示，图20为图19中第一有源层的结构版图，图21为图19中第四导电层的结构版图，图22为图19中遮光层、第一有源层、第一导电层的结构版图，图23为图19中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图24为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图25为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图26为图19中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。

如图19、20、22、23、24、25所示，第一有源层同样包括第一有源部71、第二有源部72、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713、第十四有源部714。图20所示第一有源层和图4所示第一有源层区别在于，图20所示的第一有源层中，第二像素驱动电路P2中的第十有源部710与第一像素驱动电路P1中的第十有源部710没有镜像对称设置，第二像素驱动电路P2中的第十有源部710在衬底基板上正投影的面积略小于第一像素驱动电路P1中的第十有源部710在衬底基板上正投影的面积。

如图19、21、25所示，第四导电部同样可以包括第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第八桥接部48。其中，第一像素驱动电路P1中的第一桥接部41可以复用为第二像素驱动电路P2中的第一桥接部。即第二像素驱动电路中没有设置第一桥接部41，第二像素驱动电路中的第十有源部710通过第一像素驱动电路中的第一桥接部41连接第三初始信号线Vinit3。

图19所示的显示面板可以在第二像素驱动电路中的第十有源部710所在位置空余出较大的空间，以便其他结构的版图设置。如图22-24所示，图19所示显示面板的其他结构与图3所示的显示面板相同。如图19所示，图19中沿虚线AA的剖视图与图18相同。

如图27所示，为本公开显示面板另一种示例性实施例的结构版图。该显示面板可以包括多个图1所示的像素驱动电路，多个像素驱动电路包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2至少部分结构可以镜像对称设置。该显示面板同样可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层。本示例性实施例中，第一像素驱动电路中的第八晶体管可以复用为第二像素驱动电路中的第八晶体管。

图27所示显示面板中的遮光层与图3所示显示面板中的遮光层版图结构相同，遮光层可以包括在第一方向X上分布的多个遮光部61、以及连接于遮光部61之间的连接部62。

图27所示显示面板中的第一导电层与图3所示显示面板中的第一导电层版图结构相同，第一导电层可以包括第一初始信号线Vinit1、第一栅线G1、第一导电部11、使能信号线EM、第一复位信号线Re1。

图27所示显示面板中的第二有源层与图3所示显示面板中的第二有源层版图结构相同，第二有源层可以包括有源部81、有源部81可以包括第三有源部813和第四有源部814。

图27所示显示面板中的第三导电层与图3所示显示面板中的第三导电层版图结构相同，第三导电层可以包括第三初始信号线Vinit3、第二复位信号线3Re2、第二栅线3G2。

图27所示显示面板中的第五导电层与图3所示显示面板中的第五导电层版图结构相同，第五导电层可以包括电源线VDD、数据线Da、桥接部51。

图27所示的显示面板与图3所示的显示面板仅区别在于第一有源层、第二导电层、第四导电层的结构不同。如图28-35所示，图28为图27中第一有源层的结构版图，图29为图27中第二导电层的结构版图，图30为图27中第四导电层的结构版图，图31为图27中遮光层、第一有源层、第一导电层的结构版图，图32为图27中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图33为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图34为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图35为图27中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。

如图27、28所示，第一有源层同样包括第一有源部71、第二有源部72、第五有源部75、第六有源部76、第七有源部77、第八有源部78、第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十四有源部714。图28所示第一有源层和图4所示第一有源层区别在于，图28所示的第一有源层中，所述第一像素驱动电路P1中的第八有源部78复用为所述第二像素驱动电路P2中的第八有源部78，所述第一像素驱动电路P1中的第九有源部79复用为所述第二像素驱动电路P2中的第九有源部79，所述第一像素驱动电路P1中的第十有源部710复用为所述第二像素驱动电路P2中的第十有源部710，且图28所示的第一有源层未设置第十三有源部713。即第二像素驱动电路P2中未设置第八有源部78、第九有源部79、第十有源部710。

如图27、29、32-35所示，图27所示显示面板中的第二导电层同样可以包括第三栅线2G2、第三复位信号线2Re2、第二导电部22，第一连接部21。此外，第二导电层还可以包括第九桥接部29。其中，第九桥接部29可以以第一像素驱动电路P1和第二像素驱动电路P2的镜像对称面镜像对称。此外，第九桥接部29还可以位于其他导电层，例如，第一导电层、第三导电层，以及其他增设的导电层等。

如图27、30、35所示，第四导电部同样可以包括第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第八桥接部48。其中，第一像素驱动电路P1中的第一桥接部41可以复用为第二像素驱动电路P2中的第一桥接部。即第二像素驱动电路中没有设置第一桥接部41。此外，第一像素驱动电路P1中的第二桥接部42包括有三个过孔连接部，第一像素驱动电路P1中的第二桥接部42分别通过三个过孔连接部与第一像素驱动电路P1中的第九有源部79、第十一有源部711，以及第九桥接部29过孔连接。第二像素驱动电路P2中的第二桥接部42包括有两个过孔连接部，第二像素驱动电路P2中的第二桥接部42分别通过两个过孔连接部与第二像素驱动电路P2中的第十一有源部711、第九桥接部29过孔连接。

图27所示的显示面板可以在第二像素驱动电路中原第八晶体管所在位置空余出较大的空间，以便其他结构的版图设置。如图31-35所示，图27所示显示面板的其他结构与图3所示的显示面板相同。如图27所示，图27中沿虚线AA的剖视图与图18相同。

如图36所示，为本公开显示面板另一种示例性实施例的结构版图。其中，图36所示结构包括在第一方向X上相邻的两个图3所示的重复单元。在该两个重复单元中，相邻的电源线VDD相连接。电源线VDD在衬底基板上的正投影可以与连接于第三有源部813和第四有源部814之间第二有源层在衬底基板上的正投影至少部分重合。其中，电源线VDD在衬底基板上的正投影与连接于第三有源部813和第四有源部814之间第二有源层在衬底基板上的正投影重合的面积为S1，连接于第三有源部813和第四有源部814之间第二有源层在衬底基板上正投影的面积为S2，S1/S2可以大于等于90％，例如，S1/S2可以为90％、95％、100％等。该设置可以通过电源线VDD对连接于第三有源部813和第四有源部814之间第二有源层进行稳压，从而降低了驱动晶体管栅极在发光阶段的电压波动。

如图37所示，为本公开显示面板另一种示例性实施例的结构版图，图38为图37所示显示面板中第五导电层的结构版图。图37所示显示面板与图36所示显示面板仅区别在于第五导电层中电源线VDD的结构不同。如图37所示，电源线VDD在衬底基板上的正投影与第五桥接部45在衬底基板上的正投影至少部分交叠，且电源线VDD在衬底基板上的正投影与第五桥接部45在衬底基板上的正投影交叠面积为S3，第五桥接部45在衬底基板上的正投影面积为S4，S3/S4可以大于等于80％，例如，80％、90％、95％等。该设置可以通过电源线VDD对第五桥接部45进行稳压，从而降低了驱动晶体管栅极在发光阶段的电压波动。

如图39、40所示，图39为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图40为图39所示显示面板中第四导电层的结构版图。其中，图39所示显示面板中的各个层级结构与图36所示显示面板中对应的层级结构仅区别在于，图39所示显示面板中第四导电层中的第三桥接部43具有不同的结构。如图39、40所示，第三桥接部43可以具有镂空部431，镂空部431可以位于显示面板的透光区，显示面板的透光区可以理解为未被遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层覆盖的区域。该设置可以提高显示面板的透过率。

如图41所示，为本公开显示面板另一种示例性实施例的结构版图，该显示面板可以包括图39所示的显示面板的结构，此外，该显示面板还包括位于第四导电层背离衬底基板一侧的第五导电层，第五导电层可以包括电源线VDD和数据线Da，其中，第三桥接部43上的镂空部431在衬底基板上的正投影可以与数据线Da在衬底基板上的正投影相交，在第三桥接部43上设置镂空部431还可以降低第三桥接部43对数据线Da的耦合作用。

如图39、40所示，镂空部431为非闭合图形，应该理解的是镂空部还可以为闭合图形，例如，如图42、43所示，图42为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图43为图42所示显示面板中第四导电层的结构版图。图42所示显示面板的结构与图39所示显示面板的结构仅区别在于镂空部431的形状不同，该闭环形状的镂空部431同样可以提高显示面板的透过率，降低第三桥接部43对数据线Da的耦合作用。

如图44、45、46所示，图44为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图45为图44中第二导电层的结构版图，图46为图44中第四导电层的结构版图。其中，图44所示显示面板中的各个层级结构与图36所示显示面板中对应的层级结构区别在于：第二导电层、第四导电层部分结构不同。其中，如图45所示，第二初始信号线Vinit2可以设置于第二导电层，第二导电层与第一有源层距离较近，从而可以提高第二初始信号线Vinit2与第十二有源部之间过孔的有良率。如图46所示，第四导电层还可以包括连接线49，连接线49在衬底基板上的正投影沿第二方向Y延伸，连接线49连接于在第一方向X上相邻的重复单元中的两第六桥接部46之间，且连接于在第二方向Y上相邻像素驱动电路中的两第六桥接部46之间，连接线49可以将第一初始信号线Vinit1连接为一网格结构，从而可以降低第一初始信号线Vinit1的自身压降，改善驱动晶体管栅极的复位效果。

如图44所示，虚线框B所在区域中，沿第一方向X延伸的第一复位信号线Re1、第二初始信号线Vinit2、第三初始信号线Vinit3依次层叠设置，从而导致位于第三导电层和第四导电层之间的绝缘层在虚线框B位置出现面向第四导电层的凸起，该凸起可能引起连接线49在虚线框B位置出现断裂。本示例性实施例中，在虚线框B位置处，第一复位信号线Re1、第二初始信号线Vinit2、第三初始信号线Vinit3在第二方向Y上的同侧三条侧边中，至少两条侧边在衬底基板上的正投影可以不重叠，该设置可以使得上述凸起形成台阶结构，以降低连接线49断裂的风险。例如，在虚线框B位置处，第一复位信号线Re1在衬底基板上的正投影在第二方向Y上的尺寸、第二初始信号线Vinit2在衬底基板上的正投影在第二方向Y上的尺寸、第三初始信号线Vinit3在衬底基板上的正投影在第二方向Y上的尺寸依次增大，且第三初始信号线Vinit3在衬底基板上的正投影可以覆盖第一复位信号线Re1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影；再例如，在虚线框B位置处，第一复位信号线Re1在衬底基板上的正投影在第二方向Y上的尺寸、第二初始信号线Vinit2在衬底基板上的正投影在第二方向Y上的尺寸、第三初始信号线Vinit3在衬底基板上的正投影在第二方向Y上的尺寸可以近似相同，且第一复位信号线Re1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影、第三初始信号线Vinit3在衬底基板上的正投影在第二方向Y上两两相互错位。

如图47、48、49所示，图47为本公开显示面板另一种示例性实施例中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图48为图47中第二导电层的结构版图，图49为图47中第四导电层的结构版图。其中，图47所示显示面板中的各个层级结构与图36所示显示面板中对应的层级结构区别在于：第二导电层、第四导电层部分结构不同。其中，如图48所示，第二初始信号线Vinit2可以设置于第二导电层，第二导电层与第一有源层距离较近，从而可以提高第二初始信号线Vinit2与第十二有源部712之间过孔的有良率。如图49所示，第四导电层还可以包括连接线410、桥接部411，在同一像素驱动电路中，桥接部411分别通过过孔连接于第二初始信号线Vinit2和第十二有源部712。连接线410在衬底基板上的正投影沿第二方向Y延伸，连接线410连接于在第一方向X上相邻的重复单元中的两桥接部411之间，且连接于在第二方向Y上相邻像素驱动电路中的两桥接部411之间，连接线410可以将第二初始信号线Vinit2连接为一网格结构，从而可以降低第二初始信号线Vinit2的自身压降。

在其他示例性实施例的同一显示面板中，第一初始信号线Vinit1可以通过图44所示结构网格化，第二初始信号线Vinit2可以通过图47所示结构网格化。其中，连接线49和连接线410可以设置于不同的重复单元之间，例如，连接线49和连接线410可以在第一方向X上依次交替设置。

如图50、51所示，图50为本公开显示面板另一种示例性实施例的结构版图，图51为图50中第五导电层的结构版图。其中，图50所示显示面板包括图44所示显示面板的结构，且图50所示显示面板在第四导电层背离衬底基板的一侧形成有第五导电层。其中，图51中第五导电层与图36中第五导电层仅区别在于，在相邻重复单元之间，相连接的电源线VDD上可以设置有镂空部52，镂空部52可以位于显示面板的透光区，该设置可以增加显示面板的透过率。此外，镂空部52在衬底基板上的正投影可以与连接线49在衬底基板上的正投影交叠，该设置可以降低电源线VDD和第一初始信号线Vinit1之间的耦合作用。如图51所示，相连接的电源线VDD可以通过两个连接部53连接，相应的，镂空部52可以包括闭环的镂空部522和非闭环的镂空部521。此外，镂空部52还可以仅包括非闭环的镂空部，例如，相连接的电源线VDD可以仅通过一个连接部53连接。

如图52、53所示，图52为本公开显示面板另一种示例性实施例的结构版图，图53为图52中第五导电层的结构版图。其中，图52所示显示面板包括图47所示显示面板的结构，且图52所示显示面板在第四导电层背离衬底基板的一侧形成有第五导电层。其中，图52中第五导电层与图37中第五导电层仅区别在于，在相邻重复单元之间，相连接的电源线VDD上可以设置有镂空部52，镂空部52可以位于显示面板的透光区，该设置可以增加显示面板的透过率。此外，镂空部52在衬底基板上的正投影可以与连接线410在衬底基板上的正投影交叠，该设置可以降低电源线VDD和第二初始信号线Vinit2之间的耦合作用。镂空部52可以包括闭环的镂空部522和非闭环的镂空部521。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (18)

1.一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第八晶体管，所述第八晶体管的第一极连接所述驱动晶体管的第一极，第二极连接第三初始信号线，所述显示面板还包括：

衬底基板；

第一有源层，位于所述衬底基板的一侧，所述第一有源层包括第八有源部、第二有源部、第九有源部、第十有源部、第十一有源部，所述第八有源部连接于所述第九有源部和所述第十有源部之间，所述第十一有源部连接于所述第二有源部的一侧，所述第八有源部用于形成所述第八晶体管的沟道区，所述第二有源部用于形成所述驱动晶体管的沟道区，所述第九有源部与所述第十一有源部电连接；

第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一复位信号线和第一导电部，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸，且覆盖所述第八有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第八晶体管的栅极，所述第一导电部在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；

所述第三初始信号线，与所述第十有源部电连接；

所述像素驱动电路用于驱动发光单元，所述像素驱动电路还包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极，栅极连接所述第一复位信号线；

所述第一有源层还包括：

第七有源部，用于形成所述第七晶体管的沟道区；

所述第一复位信号线在所述衬底基板上的正投影覆盖所述第七有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第七晶体管的栅极；

所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路包括在所述第一方向上相邻分布的第一像素驱动电路和第二像素驱动电路；

所述第一像素驱动电路和所述第二像素驱动电路至少部分镜像对称；

在至少部分镜像对称的第一像素驱动电路和所述第二像素驱动电路中，所述第八有源部位于两所述第七有源部之间；

所述显示面板还包括：

第三导电层，位于所述第一导电部背离所述衬底基板的一侧，所述第三导电层包括所述第三初始信号线；

所述第三初始信号线在所述衬底基板上的正投影与所述第一复位信号线在所述衬底基板上的正投影至少部分重合；

所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，所述第一有源层还包括：

第五有源部，用于形成所述第五晶体管的沟道区，所述第五有源部连接于所述第十一有源部远离所述第二有源部的一侧；

所述第一导电层还包括：

使能信号线，所述使能信号线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第五有源部在所述衬底基板上的正投影，且位于所述第十一有源部在所述衬底基板上的正投影和所述第九有源部在所述衬底基板上的正投影之间，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；

所述显示面板还包括第四导电层，所述第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括：

第二桥接部，分别通过过孔连接所述第九有源部和所述第十一有源部；

所述第九有源部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间。

2.根据权利要求1所述的显示面板，其中，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部。

3.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，栅极连接使能信号线，所述第七晶体管的第二极连接所述第六晶体管的第二极；

所述第一有源层还包括：

第六有源部，连接于所述第二有源部远离所述第十一有源部的一侧，用于形成所述第六晶体管的沟道区，所述第七有源部连接于所述第六有源部远离所述第二有源部的一侧；

第十二有源部，连接于所述第七有源部远离所述第六有源部的一侧；

所述使能信号线在所述衬底基板上的正投影覆盖所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极；

所述第四导电层包括所述第二初始信号线，所述第二初始信号线通过过孔连接所述第十二有源部。

4.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第三晶体管、第四晶体管，所述第三晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第二栅线，所述第四晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接第二复位信号线；

所述显示面板还包括：

第二有源层，位于所述第一导电层和所述第三导电层之间，所述第二有源层包括：

第三有源部，用于形成所述第三晶体管的沟道区；

第四有源部，用于形成所述第四晶体管的沟道区；

所述第三导电层还包括：

所述第二栅线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第三有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第三晶体管的顶栅；

所述第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第四晶体管的顶栅。

5.根据权利要求4所述的显示面板，其中，所述显示面板还包括：第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第三栅线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第三有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第三晶体管的底栅；

第三复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第四有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第四晶体管的底栅。

6.根据权利要求4所述的显示面板，其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一复位信号线在所述衬底基板上的正投影的一侧；

所述第二复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

7.根据权利要求6所述的显示面板，其中，所述像素驱动电路还包括第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第二极连接所述第六晶体管的第二极；

所述第四导电层包括所述第二初始信号线；

所述第一导电层还包括所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影远离所述第二栅线在所述衬底基板上的正投影的一侧；

所述显示面板包括在第二方向和第一方向上分布的多个所述像素驱动电路，所述第一方向为行方向，所述第二方向为列方向；

本行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影与上一行像素驱动电路中所述第二初始信号线在所述衬底基板上的正投影至少部分交叠。

8.根据权利要求4所述的显示面板，其中，所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第一栅线；

所述第一有源层还包括：

第一有源部，用于形成所述第一晶体管的沟道区；

所述第一导电层还包括：

所述第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸，且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第一晶体管的栅极；

其中，所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间。

9.根据权利要求8所述的显示面板，其中，所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括所述数据线，所述数据线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交。

10.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部；

所述第一有源层还包括：

第十三有源部，连接于所述第一像素驱动电路中的第十有源部和所述第二像素驱动电路中的第十有源部之间；

所述第一像素驱动电路中的第一桥接部复用为所述第二像素驱动电路中的所述第一桥接部。

11.根据权利要求10所述的显示面板，其中，所述第一像素驱动电路中的第八晶体管复用为所述第二像素驱动电路中的第八晶体管。

12.根据权利要求11所述的显示面板，其中，所述第二桥接部分别通过过孔连接所述第九有源部和所述第十一有源部；

所述第一像素驱动电路中的第八有源部复用为所述第二像素驱动电路中的第八有源部；

所述第一像素驱动电路中的第九有源部复用为所述第二像素驱动电路中的第九有源部；

所述第一像素驱动电路中的第十有源部复用为所述第二像素驱动电路中的第十有源部；

所述显示面板还包括：第九桥接部；

所述第一像素驱动电路中的第二桥接部还通过过孔连接所述第九桥接部，所述第二像素驱动电路中的第二桥接部通过过孔连接所述第九桥接部，以连接所述第一像素驱动电路中的第九有源部。

13.根据权利要求12所述的显示面板，其中，所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第三导电层之间，所述第二导电层包括所述第九桥接部。

14.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，第二电极连接所述电源线；

所述第一有源层还包括：

第十四有源部，连接于所述第一像素驱动电路中所述第五有源部和所述第二像素驱动电路中第五有源部之间；

所述显示面板还包括：

第二导电层，所述第二导电层位于所述第一导电层和所述第三导电层之间，所述第二导电层包括：

第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第一导电部还用于形成所述电容的第一电极，所述第二导电部用于形成所述电容的第二电极；

第一连接部，连接于所述第一像素驱动电路中的第二导电部和所述第二像素驱动电路中的第二导电部之间；

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括：

所述电源线，在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；

所述第四导电层包括：

第三桥接部，分别通过过孔连接所述第十四有源部和所述第一连接部；

所述第一像素驱动电路中的电源线和所述第二像素驱动电路中的电源线分别通过过孔连接所述第三桥接部。

15.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

遮光层，位于所述第一有源层和所述衬底基板之间，所述遮光层在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影。

16.根据权利要求1所述的显示面板，其中，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三初始信号线和所述第十有源部；

所述第一像素驱动电路中的第一桥接部和所述第二像素驱动电路中的第一桥接部相互共用部分结构，且通过同一过孔连接所述第三初始信号线。

17.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：第一晶体管、第三晶体管、第四晶体管、第六晶体管、电容C；

所述第一晶体管的第一极连接数据线，第二极连接驱动晶体管的第一极，栅极连接第一栅线；

所述第三晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接第二栅线；

第四晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接第二复位信号线；

第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接所述使能信号线；

所述电容连接于所述电源线和所述驱动晶体管的栅极之间；

其中，所述驱动晶体管、第一晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为P型晶体管，第三晶体管、第四晶体管为N型晶体管。

18.一种显示装置，其中，包括权利要求1-17任一项所述的显示面板。