CN116134506B - 显示面板、显示装置 - Google Patents

Abstract

一种显示面板、显示装置，其中，显示面板包括像素驱动电路，像素驱动电路包括驱动晶体管(T3)、第一晶体管(T1)、第二晶体管(T2)，显示面板还包括：衬底基板、第一导电层、第三导电层、第一连接部(41)，第一导电层包括第一导电部(11)，第一导电部(11)用于形成驱动晶体管(T3)的栅极；第三导电层包括第一栅线(3Re1)和第二栅线(3G1)，第一栅线(3Re1)在衬底基板上的正投影、第二栅线(3G1)在衬底基板上的正投影均沿第一方向(X)延伸，且第一导电部(11)在衬底基板上的正投影位于第一栅线(3Re1)在衬底基板上的正投影和第二栅线(3G1)在衬底基板上的正投影之间；第一连接部(41)通过过孔(H1)连接第一导电部(11)，且连接第一晶体管(T1)的第一极和第二晶体管(T2)的第一极；其中，第一连接部(41)在衬底基板上的正投影位于第一栅线(3Re1)在衬底基板上的正投影和第二栅线(3G1)在衬底基板上的正投影之间。

Description

显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

相关技术中，像素驱动电路可以采用低温多晶氧化物(Low temperaturepolycrystalline oxide，LTPO)技术形成，低温多晶氧化物技术是通过将N型的金属氧化物晶体管和P型的低温多晶体硅晶体管相结合的方式形成像素驱动电路。然而，在低温多晶氧化物技术形成的像素驱动电路中，N型的金属氧化物晶体管关断时，会对驱动晶体管的栅极产生下拉作用，从而影响驱动晶体管栅极的充电。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

公开内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的栅极连接第一栅线，第一极连接所述驱动晶体管的栅极，所述第二晶体管的栅极连接第二栅线，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，所述驱动晶体管为P型晶体管，所述第一晶体管、第二晶体管为N型晶体管，所述显示面板还包括：衬底基板、第一导电层、第三导电层、第一连接部，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；第三导电层位于所述衬底基板的一侧，所述第三导电层包括所述第一栅线和所述第二栅线，所述第一栅线在所述衬底基板上的正投影、所述第二栅线在所述衬底基板上的正投影均沿第一方向延伸，且所述第一导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间；所述第一连接部通过过孔连接所述第一导电部，且连接所述第一晶体管的第一极和所述第二晶体管的第一极；其中，所述第一连接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述显示面板还包括：第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述第一连接部。

本公开一种示例性实施例中，所述显示面板还包括：第二有源层，第二有源层位于位于所述第三导电层和所述第一导电层之间，所述第二有源层包括第一有源部，所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成所述第二晶体管的沟道区；所述第一连接部通过过孔连接所述第三子有源部。

本公开一种示例性实施例中，所述第三子有源部包括：第一延伸部，所述第一延伸部在所述衬底基板上的正投影沿第二方向延伸，且所述第一延伸部至少部分在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影在所述第一方向上相对设置，所述第二方向与所述第一方向相交；所述第一连接部至少部分在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一连接部通过过孔连接所述第一延伸部。

本公开一种示例性实施例中，所述第二子有源部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影的同一侧。

本公开一种示例性实施例中，所述第二子有源部在所述衬底基板上的正投影位于所述第一延伸部在所述衬底基板上的正投影在所述第一方向上的一侧，且所述第二子有源部在所述衬底基板上的正投影位于所述第一延伸部在所述衬底基板上的正投影面向所述第一导电部在所述衬底基板上的正投影的一侧；所述第三导电层还包括：第一凸起部，第一凸起部连接于所述第二栅线，所述第一凸起部在所述衬底基板上的正投影覆盖所述第二子有源部，所述第一凸起部的至少部分结构用于形成所述第二晶体管的第一栅极；其中，所述第一凸起部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第一连接部在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第一有源部还包括：第四子有源部，所述第四子有源部连接于所述第二子有源部远离所述第三子有源部的一端；在第二方向上，所述第四子有源部在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第二方向与所述第一方向相交。

本公开一种示例性实施例中，所述显示面板还包括：第一有源层，第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；其中，所述第三有源部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交。

本公开一种示例性实施例中，所述第一导电部在所述衬底基板上的正投影在所述第一方向上的尺寸小于其在所述第二方向上的尺寸。

本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的栅极连接第三栅线，第二极连接所述驱动晶体管的第一极；所述第一导电层还包括所述第三栅线，所述第三栅线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述显示面板还包括：第五导电层，第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括电源线，所述电源线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述电源线包括：第一电源线、第二电源线，所述第一电源线在所述衬底基板上的正投影沿所述第一方向延伸；第二电源线与所述第一电源线连接，所述第二电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交。

本公开一种示例性实施例中，所述第一电源线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述显示面板还包括：第二有源层，第二有源层位于位于所述第三导电层和第一导电层之间，所述第二有源层包括第一有源部，所述第一有源部包括依次连接的第四子有源部、第二子有源部、第一延伸部、第一子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成所述第二晶体管的沟道区；所述第四子有源部在衬底基板上的正投影、第二子有源部在衬底基板上的正投影在所述第一方向上依次分布，所述第一延伸部在衬底基板上的正投影、第一子有源部在衬底基板上的正投影在第二方向上分布；所述第一电源线在所述衬底基板上的正投影覆盖所述第四子有源部在所述衬底基板上的正投影、第二子有源部在所述衬底基板上的正投影；所述第二电源线在所述衬底基板上的正投影覆盖所述第一延伸部在所述衬底基板上的正投影、所述第一子有源部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述第一晶体管的第二极连接第一初始信号线，所述显示面板还包括发光单元，所述像素驱动电路还包括第四晶体管、第七晶体管，所述第四晶体管的栅极连接第三栅线，第二极连接所述驱动晶体管的第一极，所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线；所述第一导电层还包括：第四栅线，所述第四栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第四栅线的部分结构用于形成所述第七晶体管的栅极；所述显示面板还包括：第二导电层、第三导电层，第二导电层位于所述第三导电层和所述第一导电层之间，所述第二导电层包括所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一初始信号线在所述衬底基板上的正投影位于所述第三栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第三导电层位于所述第二导电层和所述第四导电层之间，所述第三导电层包括所述第二初始信号线，所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第二初始信号线在所述衬底基板上的正投影位于所述第四栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路包括在第二方向上相邻的第一像素驱动电路和第二像素驱动电路，所述第二方向与所述第一方向相交；所述第一像素驱动电路中的第一初始信号线在所述衬底基板上的正投影与所述第二像素驱动电路中的第二初始信号线在所述衬底基板上的正投影至少部分重合。

本公开一种示例性实施例中，所述第一像素驱动电路中的第一初始信号线包括第二导电部；所述第四导电层还包括：第二连接部，所述第二连接部通过过孔连接所述第二导电部，且连接所述第一晶体管的第二极；所述第一像素驱动电路中的第二导电部在所述衬底基板上的正投影与所述第二像素驱动电路中的第二初始信号线在所述衬底基板上的正投影不交叠。

本公开一种示例性实施例中，所述第一像素驱动电路中的第一初始信号线包括：第四延伸部、第五延伸部、第七延伸部，第四延伸部在所述衬底基板上的正投影沿所述第一方向延伸；在同一行像素驱动电路中，所述第五延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离小于所述第四延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离，所述第五延伸部包括第一子延伸部和第二子延伸部；第七延伸部连接于所述第一子延伸部和所述第四延伸部之间。所述第二像素驱动电路中的第二初始信号线包括：第九延伸部、第十延伸部、第十二延伸部，第九延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第九延伸部在所述衬底基板上的正投影与所述第四延伸部在所述衬底基板上的正投影至少部分重合；第十延伸部连接于所述第九延伸部，所述第十延伸部在所述衬底基板上的正投影沿所述第一方向延伸，在同一行像素驱动电路中，所述第十延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离大于所述第九延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离，所述第十延伸部在所述衬底基板上的正投影与所述第二子延伸部在所述衬底基板上的正投影至少部分重合，且所述第十延伸部在所述衬底基板上的正投影与所述第一子延伸部在所述衬底基板上的正投影不交叠；第十二延伸部连接于所述第十延伸部和所述第九延伸部之间，所述第十二延伸部在所述衬底基板上的正投影与所述第十延伸部在所述衬底基板上的正投影之间的夹角大于所述第七延伸部在所述衬底基板上的正投影与所述第五延伸部在所述衬底基板上的正投影之间的夹角；所述第七延伸部形成所述第二导电部。

本公开一种示例性实施例中，所述第二像素驱动电路中的第二初始信号线还包括：第八延伸部、第十一延伸部，第八延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第十延伸部连接于所述第八延伸部和所述第九延伸部之间，在同一行像素驱动电路中，所述第十延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离大于所述第八延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离；第十一延伸部连接于所述第十延伸部和所述第八延伸部之间；所述第一像素驱动电路中的第一初始信号线还包括：第三延伸部、第六延伸部，第三延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第五延伸部连接于所述第三延伸部和所述第四延伸部之间，所述第五延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离小于所述第三延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离，且所述第八延伸部在所述衬底基板上的正投影与所述第三延伸部在所述衬底基板上的正投影至少部分重合；第六延伸部连接于所述第五延伸部和所述第三延伸部之间，所述第十一延伸部在所述衬底基板上的正投影与所述第六延伸部在所述衬底基板上的正投影至少部分重合；所述显示面板还包括第一有源层，所述第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第七有源部、第八有源部，第七有源部用于形成所述第七晶体管的沟道区；第八有源部连接于所述第七有源部的一侧，所述第八有源部在所述衬底基板上的正投影位于所述第十一延伸部在所述衬底基板上的正投影和所述第十二延伸部在所述衬底基板上的正投影之间，在所述第一方向上，所述第八有源部在所述衬底基板上的正投影位于所述第六延伸部在所述衬底基板上的正投影和所述第七延伸部在所述衬底基板上的正投影之间，且所述第八有源部在所述衬底基板上的正投影与所述第十一延伸部在所述衬底基板上的正投影在所述第一方向上相对设置；所述第四导电层还包括：第三连接部，所述第三连接部分别通过过孔连接所述第八有源部和所述第十一延伸部。

本公开一种示例性实施例中，所述第十一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第十延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸。

本公开一种示例性实施例中，所述第一栅线的部分结构用于形成所述第一晶体管的第一栅极，所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第五栅线、第六栅线、第二凸起部，所述第五栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第五栅线在所述衬底基板上的正投影与所述第一栅线在所述衬底基板上的正投影至少部分重合，且所述第五栅线通过过孔连接所述第一栅线，所述第五栅线的部分结构用于形成所述第一晶体管的第二栅极；所述第六栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第六栅线在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影至少部分重合，且所述第六栅线通过过孔连接所述第二栅线；第二凸起部连接于所述第六栅线，所述第二凸起部在所述衬底基板上的正投影与所述第一凸起部在所述衬底基板上的正投影至少部分重合，所述第二凸起部的至少部分结构用于形成所述第二晶体管的第二栅极。其中，所述第一连接部在所述衬底基板上的正投影位于所述第五栅线在所述衬底基板上的正投影和所述第六栅线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第一连接部在所述衬底基板上的正投影沿所述第一方向延伸。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中像素驱动电路的电路结构示意图；

图2为图1像素驱动电路一种驱动方法中各节点的时序图；

图3为相关技术中显示面板的结构版图；

图4为本公开显示面板一种示例性实施例中的结构版图；

图5为图4中第一导电层的结构版图；

图6为图4中第三导电层的结构版图；

图7为图4中第四导电层的结构版图；

图8为图4中第二有源层的结构版图；

图9为图4中第一有源层的结构版图；

图10为本公开显示面板另一种示例性实施例中的结构版图；

图11为图10中第一有源层的结构版图；

图12为图10中第一导电层的结构版图；

图13为图10中第二导电层的结构版图；

图14为图10中第二有源层的结构版图；

图15为图10中第三导电层的结构版图；

图16为图10中第四导电层的结构版图；

图17为图10中第五导电层的结构版图；

图18为图10中第一有源层和第一导电层的结构版图；

图19为图10中第一有源层、第一导电层、第二导电层的结构版图；

图20为图10中第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图21为图10中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图22为图10中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图23为图10中沿虚线A的部分剖视图；

图24为本公开显示面板和相关技术中显示面板中各节点的仿真时序图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da、第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第七晶体管T7的第一极，栅极连接使能信号端EM，第七晶体管T7的第二极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第一极连接节点N，第二极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1，电容C连接于第一电源端VDD和节点N之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型金属氧化物晶体管具有较小的漏电流，从而可以避免发光阶段，节点N通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型低温多晶体硅晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。

如图2所示，为图1像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括第一复位阶段t1、补偿阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入初始信号。在补偿阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，在第二复位阶段t3，第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第六晶体管T6的第二极输入初始信号。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。应该理解的是，图1所示像素驱动电路还可以有其他驱动方式，例如，第一晶体管T1和第七晶体管T7均可在第一复位阶段复位，从而该驱动方法可以不设置第二复位阶段。

如图3所示，为相关技术中显示面板的结构版图，该显示面板可以包括图1所示的像素驱动电路。如图3所示，该显示面板包括栅线01、连接部02、栅极03，其中，栅线01的部分结构用于形成图1中第二晶体管T2的栅极，栅线01可以用于提供图1中的第一栅极驱动信号端G1，栅极03用于形成图1中驱动晶体管T3的栅极，连接部02连接于栅极03和第二晶体管T2的第一极之间。如图2所示，在补偿阶段t2的末尾，第一栅极驱动信号端G1的电位从高电平变为低电平，即栅线01的电位从高电平变为低电平。如图3所示，栅线01与连接部02存在交叠，栅线01与连接部02可以形成平行板电容结构，当栅线01的电位从高电平变为低电平时，在该平行板电容结构耦合作用下，连接部02的电位相应发生下降，栅极03的电位同样发生下降，从而导致驱动晶体管栅极的数据信号写入不足。

基于此，本示例性实施例提供一种显示面板，如图4、5、6、7所示，图4为本公开显示面板一种示例性实施例中的结构版图，图5为图4中第一导电层的结构版图，图6为图4中第三导电层的结构版图，图7为图4中第四导电层的结构版图。所述显示面板可以包括像素驱动电路，所述像素驱动电路可以包括驱动晶体管T3、第一晶体管T1、第二晶体管T2，所述第一晶体管T1的栅极连接第一栅线3Re1，第一极连接所述驱动晶体管T3的栅极，所述第二晶体管T2的栅极连接第二栅线3G1，第一极连接所述驱动晶体管T3的栅极，第二极连接所述驱动晶体管的第二极，所述驱动晶体管T3为P型晶体管，所述第一晶体管T1、第二晶体管T2为N型晶体管，所述显示面板还包括：衬底基板、第一导电层、第三导电层、第四导电层，第一导电层可以位于所述衬底基板的一侧，所述第一导电层可以包括第一导电部11，所述第一导电部11可以用于形成所述驱动晶体管T3的栅极；第三导电层可以位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括所述第一栅线3Re1和所述第二栅线3G1，所述第一栅线3Re1在所述衬底基板上的正投影、所述第二栅线3G1在所述衬底基板上的正投影均可以沿第一方向X延伸，且所述第一导电部11在所述衬底基板上的正投影位于所述第一栅线3Re1在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间；第四导电层可以位于所述衬底基板的一侧，所述第四导电层可以包括第一连接部41，所述第一连接部41可以通过过孔H1连接所述第一导电部11，且连接所述第一晶体管的第一极和所述第二晶体管的第一极；其中，所述第一连接部41在所述衬底基板上的正投影可以位于所述第一栅线3Re1在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间。

本示例性实施例通过将第一导电部11在衬底基板上的正投影设置于一栅线3Re1在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间，从而可以将所述第一连接部41在所述衬底基板上的正投影设置于所述第一栅线3Re1在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间。即避免了第一连接部41在衬底基板上正投影和第二栅线3G1在衬底基板上正投影交叠，从而降低了第二栅线3G1对驱动晶体管栅极的耦合作用，即改善了上述数据信号写入不足的问题。

本示例性实施例中，像素驱动电路可以如图1所示，应该理解的是，在其他示例性实施例中，本示例性实施例中显示面板的像素驱动电路还可以有其他结构。在其他示例性实施例中，衬底基板、第一导电层、第三导电层、第四导电层还可以有其他的相对设置关系，第一连接部41还可以位于其他导电层，例如，第一连接部41还可以位于第三导电层等。

本示例性实施例中，所述显示面板还可以包括第二有源层，如图4、8所示，图8为图4中第二有源层的结构版图，第二有源层可以位于位于所述第三导电层和所述第一导电层之间，所述第二有源层可以包括第一有源部71，所述第一有源部71可以包括第一子有源部711、第二子有源部712，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部713，所述第一子有源部711可以用于形成所述第一晶体管T1的沟道区，所述第二子有源部712可以用于形成所述第二晶体管T2的沟道区；所述第一连接部41可以通过过孔H2连接所述第三子有源部713。

本示例性实施例中，如图4、8所示，所述第三子有源部713可以包括：第一延伸部7131，所述第一延伸部7131在所述衬底基板上的正投影沿可以第二方向Y延伸，且所述第一延伸部7131的至少部分在所述衬底基板上的正投影可以与所述第一导电部在所述衬底基板上的正投影在所述第一方向X上相对设置，所述第二方向Y可以与所述第一方向X相交，例如，所述第二方向Y可以与所述第一方向X垂直。所述第一连接部41在所述衬底基板上的正投影可以沿所述第一方向X延伸，且所述第一连接部41可以通过过孔H2连接所述第一延伸部7131。其中，所述第一延伸部7131的至少部分在所述衬底基板上的正投影可以与所述第一导电部在所述衬底基板上的正投影在所述第一方向X上相对设置，可以理解为：第一延伸部7131的至少部分在所述衬底基板上的正投影在第一方向X无限移动所覆盖的区域与第一导电部11在所述衬底基板上的正投影在第一方向X无限移动所覆盖的区域重合。应该理解的是，在其他示例性实施例中，第一连接部41和第三子有源部713还可以有其他的相对位置关系，例如，第三子有源部713的至少部分结构在衬底基板上的正投影可以位于第一导电部在衬底基板上的正投影在第二方向Y的一侧，相应的，第一连接部41在衬底基板上的正投影可以沿第二方向Y延伸。

本示例性实施例中，如图4、8所示，所述第二子有源部712在所述衬底基板上的正投影和所述第一导电部11在所述衬底基板上的正投影可以位于所述第二栅线3G1在所述衬底基板上的正投影的同一侧，该设置可以便于第二子有源部712与位于第一导电部11下方的驱动晶体管的沟道区连接，以连接第二晶体管T2的第二极和驱动晶体管T3的第二极。

本示例性实施例中，所述第二子有源部712在所述衬底基板上的正投影可以位于所述第一延伸部7131在所述衬底基板上的正投影在所述第一方向X上的一侧，且所述第二子有源部712在所述衬底基板上的正投影可以位于所述第一延伸部7131在所述衬底基板上的正投影面向所述第一导电部11在所述衬底基板上的正投影的一侧。第一栅线3Re1的部分结构可以用于形成第一晶体管的顶栅(第一栅极)。所述第三导电层还可以包括：第一凸起部31，第一凸起部31可以连接于所述第二栅线3G1，所述第一凸起部31在所述衬底基板上的正投影可以覆盖所述第二子有源部712，所述第一凸起部31的至少部分结构可以用于形成所述第二晶体管T2的顶栅(第一栅极)。其中，所述第一凸起部31在所述衬底基板上的正投影可以位于所述第二栅线3G1在所述衬底基板上的正投影和所述第一连接部41在所述衬底基板上的正投影之间。该设置可以实现第二子有源部712和所述第一导电部11位于所述第二栅线3G1同一侧。

本示例性实施例中，所述显示面板还包括第一有源层，如图4、9所示，图9为图4中第一有源层的结构版图，第一有源层可以位于所述衬底基板和所述第一导电层之间，所述第一有源层可以包括第三有源部63，所述第三有源部63可以用于形成所述驱动晶体管T3的沟道区；其中，如图9所示，所述第三有源部63在所述衬底基板上的正投影可以沿第二方向Y延伸。需要说明的是，A在所述衬底基板上的正投影沿方向B延伸，可以理解为：A在所述衬底基板上的正投影整体沿方向B延伸，即A在所述衬底基板上的正投影可以沿方向B直线延伸或弯折延伸。如图9所述，第一有源层还可以包括连接于第三有源部63的有源部61，上述设置可以使得有源部61在衬底基板上的正投影位于第一导电部11在衬底基板上的正投影在第二方向上的一侧。本示例性实施例中，如图4、8所示，所述第一有源部71还可以包括：第四子有源部714，所述第四子有源部714可以连接于所述第二子有源部712远离所述第三子有源部713的一端。且在第二方向Y上，所述第四子有源部714在所述衬底基板上的正投影可以位于所述第一导电部11在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间。第三有源部63可以通过有源部61连接第四子有源部714，以连接第二晶体管T2的第二极和驱动晶体管T3的第二极，该设置可以提高像素驱动电路的集成度。本示例性实施例中，所述第一导电部11在所述衬底基板上的正投影在所述第一方向上的尺寸小于其在所述第二方向上的尺寸。

本示例性实施例中，如图4所示，第四子有源部714在衬底基板上的正投影与第一导电部部分结构在衬底基板上的正投影在第二方向Y上相对设置，即第四子有源部714在衬底基板上的正投影在第二方向上无限移动所覆盖的区域与第一导电部部分结构在衬底基板上的正投影在第二方向Y上无限移动所覆盖的区域重合。应该理解的是，在其他示例性实施例中，第四子有源部714在衬底基板上的正投影还可以与第一导电部在衬底基板上的正投影在第二方向Y上非相对设置。

本示例性实施例中，该显示面板还可以包括第二导电层和第五导电层，其中，第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层可以依次层叠设置。如图10-22所示，图10为本公开显示面板另一种示例性实施例中的结构版图，图11为图10中第一有源层的结构版图，图12为图10中第一导电层的结构版图，图13为图10中第二导电层的结构版图，图14为图10中第二有源层的结构版图，图15为图10中第三导电层的结构版图，图16为图10中第四导电层的结构版图，图17为图10中第五导电层的结构版图，图18为图10中第一有源层和第一导电层的结构版图，图19为图10中第一有源层、第一导电层、第二导电层的结构版图，图20为图10中第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图21为图10中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图22为图10中第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。图10所示显示面板可以具有图4所示显示面板的所有结构。

如图10、11、18所示，第一有源层还可以包括：第四有源部64、第五有源部65、第六有源部66、第七有源部67。第四有源部64可以用于形成第四晶体管T4的沟道区，第五有源部65可以用于形成第五晶体管T5的沟道区，第六有源部可以用于形成第六晶体管T6的沟道区，第七有源部67可以用于形成第七晶体管T7的沟道区。其中，第一有源层可以由多晶体硅形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅晶体管。

如图10、12、18所示，第一导电层还可以包括第三栅线G2、第四栅线Re2、使能信号线EM。其中，第三栅线G2在衬底基板上的正投影、第四栅线Re2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影均可以沿第一方向X延伸。第三栅线G2在衬底基板上的正投影可以覆盖第四有源部64在衬底基板上的正投影，第三栅线G2的部分结构可以用于形成第四晶体管T4的栅极，第三栅线G2可以提供图1中的第二栅极驱动信号端G2。第四栅线Re2在衬底基板上的正投影可以覆盖第七有源部67在衬底基板上的正投影，第四栅线Re2的部分结构可以用于形成第七晶体管的栅极，第四栅线Re2可以用于提供图1中的第二复位信号端Re2。使能信号线EM在衬底基板上的正投影可以覆盖第五有源部65在衬底基板上的正投影和第六有源部66在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极，使能信号线EM可以用于提供图1中的使能信号端EM。第三栅线G2在衬底基板上的正投影、第一导电部11在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第四栅线Re2在衬底基板上的正投影可以在第二方向Y上依次分布。第一导电部11还可以用于形成图1中电容C的一电极。其中，该显示面板可以以第一导电层为掩膜对第一有源层进行导体化处理，即被第一导电层覆盖的区域可以形成晶体管的沟道区，未被第一导电层覆盖的区域可以形成导体结构。

如图10、13、19所示，第二导电层可以包括第一初始信号线Vinit1、第五栅线2Re1、第六栅线2G1、导电部22、第二凸起部21。所述第五栅线2Re1在所述衬底基板上的正投影、所述第六栅线2G1在所述衬底基板上的正投影、第一初始信号线Vinit1在所述衬底基板上的正投影均可以沿所述第一方向X延伸。其中，第二凸起部21可以连接于第六栅线2G1，第五栅线2Re1的部分结构可以用于形成第一晶体管T1的底栅(第二栅极)；第二凸起部21的部分结构可以用于形成第二晶体管的底栅(第二栅极)；第一初始信号线Vinit1可以用于提供图1中的第一初始信号端。如图13所示，位于第五栅线2Re1远离导电部22一侧的第一初始信号线Vinit1用于向本行像素驱动电路提供第一初始信号端，位于第六栅线2G1远离导电部22一侧的第一初始信号线Vinit1用于向下一行像素驱动电路提供第一初始信号端。如图19所示，在同一行像素驱动电路中，第一初始信号线Vinit1在衬底基板上的正投影位于第三栅线G2在衬底基板上正投影远离第一导电部11的一侧。第一初始信号线Vinit1可以包括：依次连接的第三延伸部V3、第六延伸部V6、第五延伸部V5、第七延伸部V7、第四延伸部V4。第三延伸部V3在衬底基板上的正投影、第四延伸部V4在所述衬底基板上的正投影、第五延伸部V5在衬底基板上的正投影均可以沿所述第一方向X延伸。所述第五延伸部V5可以包括第一子延伸部V51和第二子延伸部V52，第一子延伸部V51连接于第二子延伸部V52和第七延伸部V7之间。如图19所示，在同一行像素驱动电路中，第一初始信号线Vinit1在衬底基板上的正投影位于第三栅线G2在衬底基板上正投影远离第一导电部11的一侧。在同一行像素驱动电路中，所述第五延伸部V5在所述衬底基板上的正投影与所述第三栅线G2在所述衬底基板上的正投影在第二方向Y上的距离可以小于所述第四延伸部V4在所述衬底基板上的正投影与所述第三栅线G2在所述衬底基板上的正投影在第二方向Y上的距离；且所述第五延伸部V5在所述衬底基板上的正投影与所述第三栅线G2在所述衬底基板上的正投影在第二方向Y上的距离可以小于所述第三延伸部V3在所述衬底基板上的正投影与所述第三栅线G2在所述衬底基板上的正投影在第二方向Y上的距离。其中，结构C在所述衬底基板上的正投影与结构D在所述衬底基板上的正投影在第二方向Y上的距离，可以指结构C在所述衬底基板上的正投影与结构D在所述衬底基板上的正投影在第二方向Y上相邻两边的距离，即第六延伸部V6在衬底基板上正投影、第五延伸部V5在衬底基板上正投影、第七延伸部V7在衬底基板上正投影形成面向第三栅线G2在衬底基板上正投影一侧的下凹结构。导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影至少部分重合，导电部22可以用于形成图1中电容C的另一电极。此外，导电部22上可以开设有开口221。

如图10、14、20所示，第二有源层与图8所示第二有源层结构相同。第二有源层的材料可以由铟镓锌氧化物形成，相应的，第一晶体管T1和第二晶体管T2可以为N型的氧化物晶体管。

如图10、15、21所示，在第三导电层中，第一栅线3Re1在衬底基板上的正投影可以与第五栅线2Re1在衬底基板上的正投影至少部分重合；第二栅线3G1在衬底基板上的正投影可以与第六栅线2G1在衬底基板上的正投影至少部分重合。例如，第一栅线3Re1在衬底基板上的正投影在其延伸方式上的任意分段可以与第五栅线2Re1在衬底基板上的正投影至少部分重合；第二栅线3G1在衬底基板上的正投影在其延伸方式上的任意分段可以与第六栅线2G1在衬底基板上的正投影至少部分重合。第一栅线3Re1可以与第五栅线2Re1通过过孔连接，该过孔可以位于显示面板的边框区域；第二栅线3G1可以与第六栅线2G1通过过孔连接，该过孔可以位于显示面板的边框区域。第二凸起部21在衬底基板上的正投影可以与第一凸起部31在衬底基板上的正投影至少部分重合。此外，第三导电层还可以包括第二初始信号线Vinit2，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端，第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸。图15中位于第二栅线3G1远离第一栅线3Re1一侧的第二初始信号线Vinit2用于向本行像素驱动电路提供第二初始信号端。图20中位于第一栅线3Re1远离第二栅线3G1一侧的第二初始信号线Vinit2用于向上一行像素驱动电路提供第二初始信号端。如图21所示，在同一行像素驱动电路中，第二初始信号线Vinit2在衬底基板上的正投影位于第四栅线Re2在衬底基板上的正投影远离第一导电部11在衬底基板上正投影的一侧。

如图21所示，第一栅线3Re1在衬底基板上的正投影可以位于第三栅线G2在衬底基板正投影和第一导电部11在衬底基板上的正投影之间，第一栅线3Re1可以屏蔽第三栅线G2对第一导电部的噪音影响，从而降低阈值补偿阶段t2的末尾，第三栅线G2对第一导电部11的上拉影响。如图21所示，第二初始信号线Vinit2可以包括依次连接的第八延伸部V8、第十一延伸部V11、第十延伸部V10、第十二延伸部V12、第九延伸部V9，第八延伸部V8在所述衬底基板上的正投影、第九延伸部V9在所述衬底基板上的正投影、第十延伸部V10在所述衬底基板上的正投影均可以沿所述第一方向X延伸。在同一行像素驱动电路中，所述第十延伸部V10在所述衬底基板上的正投影与所述第四栅线Re2在所述衬底基板上的正投影在第二方向Y上的距离可以大于所述第九延伸部在所述衬底基板上的正投影与所述第四栅线Re2在所述衬底基板上的正投影在第二方向Y上的距离，且所述第十延伸部V10在所述衬底基板上的正投影与所述第四栅线Re2在所述衬底基板上的正投影之间的距离可以大于所述第八延伸部在所述衬底基板上的正投影与所述第四栅线Re2在所述衬底基板上的正投影在第二方向Y上的距离。即第十一延伸部V11在衬底基板上正投影、第十延伸部V10在衬底基板上正投影、第十二延伸部V12在衬底基板上正投影形成背离第四栅线Re2在衬底基板上正投影一侧的下凹结构。该显示面板可以以第三导电层为掩膜版对第二有源层进行导体化处理，即被第三导电层覆盖的区域形成晶体管的沟道区，未被第三导电层覆盖的区域形成导体结构。

如图21所示，上一行像素驱动电路中的第九延伸部V9在所述衬底基板上的正投影可以与本行像素驱动电路中第四延伸部V4在所述衬底基板上的正投影至少部分重合，例如，上一行像素驱动电路中的第九延伸部V9在所述衬底基板上的正投影在其延伸方向上的任意分段可以与本行像素驱动电路中第四延伸部V4在所述衬底基板上的正投影至少部分重合。上一行像素驱动电路中第十延伸部V10在所述衬底基板上的正投影可以与本行像素驱动电路中第二子延伸部V52在所述衬底基板上的正投影至少部分重合，例如，上一行像素驱动电路中第十延伸部V10在所述衬底基板上的正投影在其延伸方向上的任意分段可以与本行像素驱动电路中第二子延伸部V52在所述衬底基板上的正投影至少部分重合，且上一行像素驱动电路中第十延伸部V10在所述衬底基板上的正投影与本行像素驱动电路中第一子延伸部V51在所述衬底基板上的正投影不交叠。上一行像素驱动电路中的第八延伸部V8在所述衬底基板上的正投影可以与本行像素驱动电路中第三延伸部V3在所述衬底基板上的正投影至少部分重合，例如，上一行像素驱动电路中的第八延伸部V8在所述衬底基板上的正投影在其延伸方向上的任意分段可以与本行像素驱动电路中第三延伸部V3在所述衬底基板上的正投影至少部分重合。上一行像素驱动电路中第十一延伸部V11在所述衬底基板上的正投影可以与本行像素驱动电路中第六延伸部V6在所述衬底基板上的正投影至少部分重合，例如，上一行像素驱动电路中第十一延伸部V11在所述衬底基板上的正投影在其延伸方向上的任意分段可以与本行像素驱动电路中第六延伸部V6在所述衬底基板上的正投影至少部分重合。本示例性实施例将上一行像素驱动电路中的第二初始信号线与本行像素驱动电路中第一初始信号线至少部分重叠设置，从而可以降低第一初始信号线和第二初始信号线对像素面板的遮光影响，同时可以提高像素驱动电路在第二方向上的集成度，降低像素驱动电路在第二方向上的尺寸。

如图13、15所示，所述第十二延伸部V12在所述衬底基板上的正投影与所述第十延伸部V10在所述衬底基板上的正投影之间的夹角β可以大于所述第七延伸部V7在所述衬底基板上的正投影与所述第五延伸部V5在所述衬底基板上的正投影之间的夹角α。从而第七延伸部V7可以不被第二初始信号线Vinit2覆盖，第七延伸部V7可以通过位于第四导电层的连接部连接第一晶体管的第二极。

如图11、15、21所示，第一有源层还可以包括第八有源部68，第八有源部68连接于第七有源部67远离第六有源部66的一侧。在第一方向X上，所述第八有源部68在所述衬底基板上的正投影可以位于所述第十一延伸部V11在所述衬底基板上的正投影和所述第十二延伸部V12在所述衬底基板上的正投影之间，所述第八有源部68在所述衬底基板上的正投影可以位于所述第六延伸部V6在所述衬底基板上的正投影和所述第七延伸部V7在所述衬底基板上的正投影之间。且所述第八有源部68的至少部分在所述衬底基板上的正投影可以与所述第十一延伸部V11的至少部分在所述衬底基板上的正投影在所述第一方向X上相对设置。即第八有源部68在衬底基板上的正投影至少部分可以位于第十一延伸部V11在衬底基板上正投影、第十延伸部V10在衬底基板上正投影、第十二延伸部V12在衬底基板上正投影形成的下凹结构内，同时，第八有源部68在衬底基板上的正投影至少部分可以位于第六延伸部V6在衬底基板上正投影、第五延伸部V5在衬底基板上正投影、第七延伸部V7在衬底基板上正投影形成的下凹结构内。该设置可以便于第八有源部68通过位于第四导电层的连接部连接第十一延伸部V11，同时可以提高像素驱动电路的集成度。

如图10、16、22所示，第四导电层还可以包括：第三连接部43、第二连接部42、连接部44、连接部45、连接部46、连接部47、数据线Da，其中，数据线Da可以用于提供图1中的数据信号端，数据线Da在衬底基板上的正投影可以沿第二方向Y延伸。第三连接部43可以通过过孔H3连接第十一延伸部V11，通过过孔H4连接第八有源部68，以连接第七晶体管的第二极和第二初始信号端。如图15所示，所述第十一延伸部V11在所述衬底基板上的正投影在所述第一方向X上的尺寸可以大于所述第十延伸部V10在所述衬底基板上的正投影在所述第二方向Y上的尺寸。将第十一延伸部V11在第一方向X上的尺寸设置有较大可以便于第十一延伸部V11与过孔H3连接。此外，在其他示例性实施例中，第三连接部43也可以与第十延伸部V10连接，如果将第三连接部43与第十延伸部V10连接，相应的，第十延伸部V10需要在第二方向上具有较大尺寸，该连接方式会增加像素驱动电路在第二方向上的尺寸，由于本示例性实施例将第三有源部63沿第二方向延伸，驱动晶体管T3在第二方向Y上具有较大的尺寸，因此，将第三连接部43连接于第十一延伸部V11可以一定程度上降低像素驱动电路在第二方向上的尺寸，以为设置驱动晶体管T3预留充足的空间。第二连接部42可以通过过孔H5连接第一子有源部711远离第二子有源部712一端的第二有源层，通过过孔H6连接第七延伸部V7，以连接第一初始信号端和第一晶体管的第二极。连接部44可以通过过孔H7连接导电部22。连接部45可以通过过孔H8连接有源部61，通过过孔H9连接第四子有源部714，以连接第二晶体管的第二极和驱动晶体管的第二极。连接部46可以通过过孔H10连接第五有源部65一侧的第一有源层，以连接第五晶体管的第一极。连接部47可以通过过孔H12连接第六有源部66和第七有源部67之间的第一有源层，以连接第六晶体管的第二极和第七晶体管的第一极。数据线Da可以通过过孔H13连接第四有源部64远离第三有源部63一侧的第一有源层，以连接第四晶体管的第一极和数据信号端。过孔H1在衬底基板上的正投影可以位于开口221在衬底基板上的正投影以内，以避免过孔H1内的导电结构与导电部22电连接。

如图10、17所示，第五导电层可以包括电源线VDD和导电部51，所述电源线VDD可以包括：第一电源线VDD1和第二电源线VDD2，所述第一电源线VDD1在所述衬底基板上的正投影可以沿所述第一方向X延伸；第二电源线VDD2可以与所述第一电源线VDD1连接，所述第二电源线VDD2在所述衬底基板上的正投影可以沿第二方向Y延伸。如图14所示，所述第四子有源部714在衬底基板上的正投影、第二子有源部712在衬底基板上的正投影可以在所述第一方向X上依次分布，所述第一延伸部7131在衬底基板上的正投影、第一子有源部411在衬底基板上的正投影可以在第二方向Y上分布。如图10所示，第一电源线VDD1在所述衬底基板上的正投影可以覆盖所述第四子有源部714在所述衬底基板上的正投影、第二子有源部712在所述衬底基板上的正投影；所述第二电源线VDD2在所述衬底基板上的正投影可以覆盖所述第一延伸部7131在所述衬底基板上的正投影、所述第一子有源部711在所述衬底基板上的正投影。电源线VDD覆盖第一有源部71可以避免第一晶体管T1、第二晶体管T2在光照作用下发生特性变化。电源线VDD可以通过过孔H11连接连接部44，以连接电容C的一电极。本示例性实施例中的第一电源线VDD1和第二电源线VDD2可以形成网格结构，以降低电源线上自身的压降。导电部51可以连接位于其左侧的电源线(未画出)，且通过过孔H14连接连接部46，以连接第五晶体管的第一极。

如图10、17所示，所述第一电源线VDD1在所述衬底基板上的正投影可以位于所述第一导电部11在所述衬底基板上的正投影和所述第二栅线3G1在所述衬底基板上的正投影之间；同时，所述第一电源线VDD1在所述衬底基板上的正投影可以位于所述第一导电部11在所述衬底基板上的正投影和所述第六栅线2G1在所述衬底基板上的正投影之间。第一电源线VDD1可以屏蔽第六栅线2G1、第二栅线3G1对第一导电部11的噪音影响。

如图23所示，为图10中沿虚线A的部分剖视图。该显示面板还可以包括：第一缓冲层82、第一绝缘层83、第二绝缘层84、第三绝缘层85、第二缓冲层86、第四绝缘层87、第一介电层88、第二介电层89、第一平坦层90。衬底基板81、第一缓冲层82、第一有源层、第一绝缘层83、第一导电层、第二绝缘层84、第二导电层、第三绝缘层85、第二缓冲层86、第二有源层、第四绝缘层87、第三导电层、第一介电层88、第二介电层89、第四导电层、第一平坦层90、第五导电层依次层叠设置。缓冲层82可以包括氧化硅层、氮化硅层中的至少一层。第一绝缘层83、第二绝缘层84、第三绝缘层85、第二缓冲层86、第四绝缘层87、第一介电层88、第二介电层89可以为氧化硅层。第一平坦层的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板81可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第一导电层、第二导电层、第三导电层的材料可以是钼，铝，铜，钛，铌，其中之一或者合金，或者钼/钛合金或者叠层等。该显示面板还可以包括：第二平坦层、阳极层、像素界定层、支撑层等。

如图24所示，为本公开显示面板和相关技术中显示面板中各节点的仿真时序图。其中，Re1表示第一复位信号端的时序图，G1表示第一栅极驱动信号端的时序图，G2表示第二栅极驱动信号端的时序图，EM表示使能信号端的时序图，01表示相关技术中节点N的时序图，02表示本示例性实施例中节点N的时序图。如图24所示，本示例性实施例和相关技术中的显示面板采用相同的驱动方法，该驱动方法包括：复位阶段t1、补偿阶段t2、缓冲阶段t3、发光阶段t4。在复位阶段t1：第一复位信号端、使能信号端、第二栅极驱动信号端输出高电平、第二复位信号端、第一栅极驱动信号端输出低电平，T1、T7导通，第一初始信号端Vinit1对节点N进行复位，第二初始信号端Vinit2对发光单元的一电极进行复位。在补偿阶段t2：第一栅极驱动信号端G1、使能信号端、第二复位信号端输出高电平，第一复位信号端输出低电平，且在补偿阶段的至少部分时段第二栅极驱动信号端G2输出低电平，第二晶体管T2、第四晶体管T4导通，数据信号端Da向节点N写入补偿电压。在缓冲阶段：第一栅极驱动信号端、第一复位信号端输出低电平，第二栅极驱动信号端、第二复位信号端、使能信号端输出高电平，第一栅极驱动信号端的电压从高电平变为低电平，从而第一栅极驱动信号端会下拉节点N的电压，从图24可以看出，本示例性实施例提供的显示面板节点N的下拉浮动小于相关技术中节点N的下拉浮动，从而可以在一定程度上改善显示面板的显示效果。在发光阶段t4：使能信号端、第一栅极驱动信号端、第一复位信号端输出低电平信号，第二栅极驱动信号端、第二复位信号端输出高电平，第五晶体管、第六晶体管导通，发光单元发光。需要说明的是，在补偿阶段t2，G1的有效电平时长(高电平时长)可以大于G2的有效电平时长(低电平时长)，第二栅极驱动信号端G2的一个有效脉冲可以驱动一行像素驱动电路，第一栅极驱动信号端G1的一个有效脉冲可以驱动多行像素驱动电路。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (21)

1.一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的栅极连接第一栅线，第一极连接所述驱动晶体管的栅极，所述第二晶体管的栅极连接第二栅线，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，所述驱动晶体管为P型晶体管，所述第一晶体管、第二晶体管为N型晶体管，所述显示面板还包括：

衬底基板；

第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；

第三导电层，位于所述衬底基板的一侧，所述第三导电层包括所述第一栅线和所述第二栅线，所述第一栅线在所述衬底基板上的正投影、所述第二栅线在所述衬底基板上的正投影均沿第一方向延伸，且所述第一导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间；

第一连接部，所述第一连接部通过过孔连接所述第一导电部，且连接所述第一晶体管的第一极和所述第二晶体管的第一极；

其中，所述第一连接部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间；

所述第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述显示面板还包括：

第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述第一连接部；

所述显示面板还包括：

第二有源层，位于所述第三导电层和所述第一导电层之间，所述第二有源层包括第一有源部，所述第一有源部包括第一子有源部、第二子有源部，以及连接于所述第一子有源部和第二子有源部之间的第三子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成所述第二晶体管的沟道区；

所述第一连接部通过过孔连接所述第三子有源部。

2.根据权利要求1所述的显示面板，其中，所述第三子有源部包括：

第一延伸部，所述第一延伸部在所述衬底基板上的正投影沿第二方向延伸，且所述第一延伸部至少部分在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影在所述第一方向上相对设置，所述第二方向与所述第一方向相交；

所述第一连接部至少部分在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一连接部通过过孔连接所述第一延伸部。

3.根据权利要求2所述的显示面板，其中，所述第二子有源部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影的同一侧。

4.根据权利要求3所述的显示面板，其中，所述第二子有源部在所述衬底基板上的正投影位于所述第一延伸部在所述衬底基板上的正投影在所述第一方向上的一侧，且所述第二子有源部在所述衬底基板上的正投影位于所述第一延伸部在所述衬底基板上的正投影面向所述第一导电部在所述衬底基板上的正投影的一侧；

所述第三导电层还包括：

第一凸起部，连接于所述第二栅线，所述第一凸起部在所述衬底基板上的正投影覆盖所述第二子有源部，所述第一凸起部的至少部分结构用于形成所述第二晶体管的第一栅极；

其中，所述第一凸起部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第一连接部在所述衬底基板上的正投影之间。

5.根据权利要求3所述的显示面板，其中，所述第一有源部还包括：

第四子有源部，所述第四子有源部连接于所述第二子有源部远离所述第三子有源部的一端；

在第二方向上，所述第四子有源部在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第二方向与所述第一方向相交。

6.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；

其中，所述第三有源部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交。

7.根据权利要求6所述的显示面板，其中，所述第一导电部在所述衬底基板上的正投影在所述第一方向上的尺寸小于其在所述第二方向上的尺寸。

8.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的栅极连接第三栅线，第二极连接所述驱动晶体管的第一极；

所述第一导电层还包括所述第三栅线，所述第三栅线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

9.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括电源线，所述电源线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影。

10.根据权利要求9所述的显示面板，其中，所述电源线包括：

第一电源线，所述第一电源线在所述衬底基板上的正投影沿所述第一方向延伸；

第二电源线，与所述第一电源线连接，所述第二电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交。

11.根据权利要求10所述的显示面板，其中，所述第一电源线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间。

12.根据权利要求10所述的显示面板，其中，所述显示面板还包括：

第二有源层，位于所述第三导电层和第一导电层之间，所述第二有源层包括第一有源部，所述第一有源部包括依次连接的第四子有源部、第二子有源部、第一延伸部、第一子有源部，所述第一子有源部用于形成所述第一晶体管的沟道区，所述第二子有源部用于形成所述第二晶体管的沟道区；

所述第四子有源部在衬底基板上的正投影、第二子有源部在衬底基板上的正投影在所述第一方向上依次分布，所述第一延伸部在衬底基板上的正投影、第一子有源部在衬底基板上的正投影在第二方向上依次分布；

所述第一电源线在所述衬底基板上的正投影覆盖所述第四子有源部在所述衬底基板上的正投影、所述第二子有源部在所述衬底基板上的正投影；

所述第二电源线在所述衬底基板上的正投影覆盖所述第一延伸部在所述衬底基板上的正投影、所述第一子有源部在所述衬底基板上的正投影。

13.根据权利要求1所述的显示面板，其中，所述第一晶体管的第二极连接第一初始信号线，所述显示面板还包括发光单元，所述像素驱动电路还包括第四晶体管、第七晶体管，所述第四晶体管的栅极连接第三栅线，第二极连接所述驱动晶体管的第一极，所述第七晶体管的第一极连接所述发光单元的第一电极，第二极连接第二初始信号线；

所述第一导电层还包括：

第四栅线，所述第四栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第四栅线的部分结构用于形成所述第七晶体管的栅极；

所述显示面板还包括：

第二导电层，位于所述第三导电层和所述第一导电层之间，所述第二导电层包括所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，在同一行像素驱动电路中，所述第一初始信号线在所述衬底基板上的正投影位于所述第三栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；

所述第三导电层包括所述第二初始信号线，所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，在同一行像素驱动电路中，所述第二初始信号线在所述衬底基板上的正投影位于所述第四栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

14.根据权利要求13所述的显示面板，其中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动电路包括在第二方向上相邻的第一像素驱动电路和第二像素驱动电路，所述第二方向与所述第一方向相交；

所述第一像素驱动电路中的第一初始信号线在所述衬底基板上的正投影与所述第二像素驱动电路中的第二初始信号线在所述衬底基板上的正投影至少部分重合。

15.根据权利要求14所述的显示面板，其中，所述第一像素驱动电路中的第一初始信号线包括第二导电部；

所述第四导电层还包括：

第二连接部，所述第二连接部通过过孔连接所述第二导电部，且连接所述第一晶体管的第二极；

所述第一像素驱动电路中的第二导电部在所述衬底基板上的正投影与所述第二像素驱动电路中的第二初始信号线在所述衬底基板上的正投影不交叠。

16.根据权利要求15所述的显示面板，其中，所述第一像素驱动电路中的第一初始信号线包括：

第四延伸部，在所述衬底基板上的正投影沿所述第一方向延伸；

第五延伸部，连接于所述第四延伸部，所述第五延伸部在所述衬底基板上的正投影沿所述第一方向延伸，在同一行像素驱动电路中，所述第五延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离小于所述第四延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离，所述第五延伸部包括第一子延伸部和第二子延伸部；

第七延伸部，连接于所述第一子延伸部和所述第四延伸部之间；

所述第二像素驱动电路中的第二初始信号线包括：

第九延伸部，在所述衬底基板上的正投影沿所述第一方向延伸，所述第九延伸部在所述衬底基板上的正投影与所述第四延伸部在所述衬底基板上的正投影至少部分重合；

第十延伸部，连接于所述第九延伸部，所述第十延伸部在所述衬底基板上的正投影沿所述第一方向延伸，在同一行像素驱动电路中，所述第十延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离大于所述第九延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离，所述第十延伸部在所述衬底基板上的正投影与所述第二子延伸部在所述衬底基板上的正投影至少部分重合，且所述第十延伸部在所述衬底基板上的正投影与所述第一子延伸部在所述衬底基板上的正投影不交叠；

第十二延伸部，连接于所述第十延伸部和所述第九延伸部之间，所述第十二延伸部在所述衬底基板上的正投影与所述第十延伸部在所述衬底基板上的正投影之间的夹角大于所述第七延伸部在所述衬底基板上的正投影与所述第五延伸部在所述衬底基板上的正投影之间的夹角；

所述第七延伸部形成所述第二导电部。

17.根据权利要求16所述的显示面板，其中，所述第二像素驱动电路中的第二初始信号线还包括：

第八延伸部，在所述衬底基板上的正投影沿所述第一方向延伸，所述第十延伸部连接于所述第八延伸部和所述第九延伸部之间，在同一行像素驱动电路中，所述第十延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离大于所述第八延伸部在所述衬底基板上的正投影与所述第四栅线在所述衬底基板上的正投影在所述第二方向上的距离；

第十一延伸部，连接于所述第十延伸部和所述第八延伸部之间；

所述第一像素驱动电路中的第一初始信号线还包括：

第三延伸部，在所述衬底基板上的正投影沿所述第一方向延伸，所述第五延伸部连接于所述第三延伸部和所述第四延伸部之间，所述第五延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离小于所述第三延伸部在所述衬底基板上的正投影与所述第三栅线在所述衬底基板上的正投影在所述第二方向上的距离，且所述第八延伸部在所述衬底基板上的正投影与所述第三延伸部在所述衬底基板上的正投影至少部分重合；

第六延伸部，连接于所述第五延伸部和所述第三延伸部之间，所述第十一延伸部在所述衬底基板上的正投影与所述第六延伸部在所述衬底基板上的正投影至少部分重合；

所述显示面板还包括第一有源层，所述第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：

第七有源部，用于形成所述第七晶体管的沟道区；

第八有源部，连接于所述第七有源部的一侧，在所述第一方向上，所述第八有源部在所述衬底基板上的正投影位于所述第十一延伸部在所述衬底基板上的正投影和所述第十二延伸部在所述衬底基板上的正投影之间，所述第八有源部在所述衬底基板上的正投影位于所述第六延伸部在所述衬底基板上的正投影和所述第七延伸部在所述衬底基板上的正投影之间，且所述第八有源部在所述衬底基板上的正投影与所述第十一延伸部在所述衬底基板上的正投影在所述第一方向上相对设置；

所述第四导电层还包括：

第三连接部，所述第三连接部分别通过过孔连接所述第八有源部和所述第十一延伸部。

18.根据权利要求17所述的显示面板，其中，所述第十一延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第十延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸。

19.根据权利要求4所述的显示面板，其中，所述第一栅线的部分结构用于形成所述第一晶体管的第一栅极，所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：

第五栅线，所述第五栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第五栅线在所述衬底基板上的正投影与所述第一栅线在所述衬底基板上的正投影至少部分重合，且所述第五栅线通过过孔连接所述第一栅线，所述第五栅线的部分结构用于形成所述第一晶体管的第二栅极；

第六栅线，所述第六栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第六栅线在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影至少部分重合，且所述第六栅线通过过孔连接所述第二栅线；

第二凸起部，连接于所述第六栅线，所述第二凸起部在所述衬底基板上的正投影与所述第一凸起部在所述衬底基板上的正投影至少部分重合，所述第二凸起部的至少部分结构用于形成所述第二晶体管的第二栅极；

其中，所述第一连接部在所述衬底基板上的正投影位于所述第五栅线在所述衬底基板上的正投影和所述第六栅线在所述衬底基板上的正投影之间。

20.根据权利要求1所述的显示面板，其中，所述第一连接部在所述衬底基板上的正投影沿所述第一方向延伸。

21.一种显示装置，其中，包括权利要求1-20任一项所述的显示面板。