CN116111816B - 高效率栅驱动电路 - Google Patents

Abstract

本发明公开了一种高效率栅驱动电路，用于功率开关SiC MOSFET的驱动。该电路包括：输入接收电路、高压带隙基准、内部电源产生电路、高效率输出驱动电路、过流保护电路、过温保护电路、欠压保护电路、振荡器OSC、波形调制电路、控制逻辑和误差放大器。还包括5个对外引脚，分别是：芯片电源引脚VDD，外部输入脉冲引脚INX，电流检测引脚CS，输出驱动开关引脚VO，地引脚GND。本发明所提供的高效率栅驱动通过采用多种芯片异常状态监测保护电路，提高整体芯片功能可靠性；本发明还采用了高输出效率的输出驱动电路，通过自适应识别负载大小和输入控制脉冲的频率，实时自适应调整提供最优的输出驱动电流，实现提高效率的目标。

Description

高效率栅驱动电路

技术领域

本发明涉及一种用于开关电源中功率器件的高效率栅驱动电路，属于集成电路技术领域。

背景技术

近年来各种便携式电子产品层出不穷，对应的电源功耗也越来越大，因此对电源的转换效率，功耗都提出了新的要求。早期的电源多是使用线性电源来供电，线性电源结构简单，稳定性好，抗噪音性能较佳，但是线性稳压电源工作时候调整管会产生大量的热，因此效率不高且损耗严重，为了消除产生的热量需要对调整管周围配合使用较大的散热片，而且线性稳压电源一般需要使用工频变压器，再加上调整管的散热片，造成线性稳压电源体积庞大，电源效率低，一般最大只能到达50％。对于体积小且便携的电子产品，线性电源已无法满足其电源需求，因此人们逐渐开始转而研究开关电源以满足新的电源需求。开关电源最大的优势就是转换效率较高，同时体积较小重量较轻，从而降低了成本，为小型设备的充电提供了方便，而且开关电源有各种开路/短路/过温过压保护功能，这样就保证了我们使用电子产品的安全性。相比与工作在线性状态的线性电源，开关电源则是通过功率开关管的导通和关断对输出电压进行控制的。

常见的功率器件包括双极结型晶体管(BJT)、绝缘栅双极型晶体管(IGBT)、金属-氧化物半导体场效应晶体管(MOSFET)和结型场效应晶体管(JFET)。Si IGBT作为开关电源变换器中的主要功率器件，技术趋于成熟，但其性能逐渐接近Si材料的理论极限，寻求性能更佳的功率器件乃大势所趋。随着宽禁带半导体器件的兴起，SiC MOSFET凭借其高频、耐高压、耐高温、散热能力强等优势，在电力电子领域崭露头角，大有取代Si IGBT之势。为提高开关电源的效率，功率开关器件的损耗不可忽视，因此需要优化其栅驱动电路。

在实际应用中，SiC MOSFET开关管需要的脉冲控制信号为15V-25V大电流信号，为防止栅极输出驱动电流对外部待驱动功率开关SiC MOSFET的栅端造成损坏，通常在栅驱动电路输出端串接一个电阻，以抑制栅端电压过冲影响。当栅端等效电容较大时，串接保护电阻需要比较小，反之需要较大串接保护电阻。而比较大的串接保护电阻会带来2个问题：一是电阻上的开关损耗变大，降低驱动电路的效率；二是增加了驱动延时，最终降低系统开关频率。此外，使用串接保护电阻还会增加设计工程师的设计工作量，并且降低整机系统的可靠性。

发明内容

本发明为提高效率提出了一种驱动能力可自适应调整的高效率栅驱动电路，该电路能够通过自适应识别负载大小和输入控制脉冲的频率，自适应调整输出驱动电流大小。

本发明提供的高效率栅驱动电路，其结构包括：输入接收电路、高压带隙基准、内部电源产生电路、高效率输出驱动电路、过流保护电路、过温保护电路、欠压保护电路、振荡器、波形调制电路、控制逻辑和误差放大器；还包括5个对外引脚，分别是：芯片电源引脚VDD，外部输入脉冲引脚INX，电流检测引脚CS，输出驱动开关引脚VO，地引脚GND；

所述输入接收电路的输入端连接外部输入脉冲引脚INX，输入接收电路的输出端连接到波形调制电路的输入端，波形调制电路的输入端还连接振荡器，波形调制电路的输出端输出调制脉冲信号DX；误差放大器的输入端连接电流检测引脚CS，误差放大器对外部采样电流进行放大得到电流输入信号CSIN，连接到过流保护电路；所述高压带隙基准用于提供参考电压Vref；内部电源产生电路用于根据参考电压Vref产生内部电源电压VCC、各类偏置信号，供芯片内其他电路使用；过流保护电路、过温保护电路、欠压保护电路分别依据参考电压Vref产生过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO；所述过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO和调制脉冲信号DX均连接到控制逻辑，经处理得到输出控制脉冲Din；输出控制脉冲Din连接到高效率输出驱动电路，经高效率输出驱动电路缓冲驱动得到输出驱动信号连接输出驱动开关引脚VO；

芯片电源引脚VDD满足上电要求之后，所述高压带隙基准首先正常工作，并提供一个1.2V参考电压Vref；输入接收电路接收外部输入脉冲并转换成高电平为VCC的逻辑电平VIN，然后逻辑电平VIN与振荡器产生的振荡时钟进行调制得到调制脉冲信号DX；误差放大器对外部采样电流进行放大得到电流输入信号CSIN，电流输入信号CSIN进入过流保护电路经比较得到过流保护信号OCP；控制逻辑对过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO和调制脉冲信号DX进行逻辑处理，输出用于输出驱动的输出控制脉冲Din；输出控制脉冲Din再经高效率输出驱动电路缓冲驱动得到输出驱动信号，经输出驱动开关引脚VO输出。

具体的，所述过温保护电路包括：NPN三极管Q61、NPN三极管Q60、电阻R61、电阻R62、PMOS管P60、反相器Inv60、电容C60和施密特触发器Schmitt；NPN三极管Q61的集电极连接到内部电源电压VCC，NPN三极管Q61的发射极连接电阻R61上端，NPN三极管Q61的基极连接参考电压Vref；电阻R61下端连接电阻R61上端以及NPN三极管Q60的基极，NPN三极管Q60的集电极连接电容C60上端、反相器Inv60的输出端、PMOS管P60漏极以及施密特触发器Schmitt的输入端；PMOS管P60源极连接到内部电源电压VCC，PMOS管P60栅极连接偏置电压Vb6；反相器Inv60的输入端连接的信号Ctrl为芯片全局控制信号；施密特触发器Schmitt的输出端输出的是过温保护信号OTP；电阻R62下端、电容C60下端和NPN三极管Q60的发射极均连接到地电压GND。

具体的，所述高效率输出驱动电路包括：P端输出可调缓冲驱动电路、N端输出可调缓冲驱动电路、采样开关SW、工作时序产生电路、负载比较量化电路和驱动电流选择电路；

输出控制脉冲Din同时连接到P端输出可调缓冲驱动电路、N端输出可调缓冲驱动电路和工作时序产生电路的数据输入端；P端输出可调缓冲驱动电路和N端输出可调缓冲驱动电路的驱动信号输出端相连，作为输出驱动信号的输出端，并经过采样开关SW连接到负载比较量化电路的输入端；工作时序产生电路对输出控制脉冲Din的频率进行跟踪判别，得到频率判别码Dfin，并产生高电平不交叠的控制时钟Ck1和控制时钟Ck2；其中频率判别码Dfin连接到负载比较量化电路，控制时钟Ck1连接到负载比较量化电路和驱动电流选择电路，控制时钟Ck2连接到驱动电流选择电路；输出驱动信号经采样开关SW采样后进入负载比较量化电路，在参考电压Vr、控制时钟Ck1和频率判别码Dfin的控制下得到负载量化码Dlot，连接到驱动电流选择电路；负载量化码Dlot、控制时钟Ck1和控制时钟Ck2同时进入驱动电流选择电路，得到n个开关控制信号Kp1～Kpn和n个开关控制信号Kn1～Knn；其中开关控制信号Kp1～Kpn分别连接到P端输出可调缓冲驱动电路的n个开关信号输入端，开关控制信号Kn1～Knn分别连接到P端输出可调缓冲驱动电路的n个开关信号输入端；n为任意正整数；

电源电压上电之后，工作时序产生电路对输出控制脉冲Din的频率进行跟踪判别得到频率判别码Dfin，并产生控制时钟Ck1和控制时钟Ck2；当Ck1时钟有效时，负载比较量化电路将根据经采样开关SW采样的输出驱动信号VO、参考电压Vr和频率判别码Dfin的状态，先产生一组默认的负载量化码Dlot_pre并进入驱动电流选择电路，驱动电流选择电路将会输出一组默认的开关控制信号Kp1_pre～Kpn_pre和开关控制信号Kn1_pre～Knn_pre，输出驱动信号将会在默认的驱动电流作用下对外部负载进行驱动并使得输出驱动信号的电压逐步提高；当Ck1时钟结束时，负载量化码Dlot_pre将会根据此时输出驱动信号的大小进行调整，得到调整后的负载量化码Dlot_lock并保持不变；当Ck2时钟有效时，驱动电流选择电路将会根据负载量化码Dlot_lock输出一组新的开关控制信号Kp1_lock～Kpn_lock和开关控制信号Kn1_lock～Knn_lock，输出驱动信号将会在新的驱动电流作用下对外部负载进行驱动并使得输出驱动信号的电压快速上升，提高到电压VCC；当Ck2时钟结束时，负载量化码Dlot将会被清零，驱动电流选择电路输出的开关控制信号Kp1～Kpn将会同步清零，关断P端输出可调缓冲驱动电路中的n个P端输出反相器控制开关，同时驱动电流选择电路输出的开关控制信号Kn1～Knn为有效，开启N端输出可调缓冲驱动电路中的n个N端输出反相器控制开关，输出驱动信号将会从电压VCC快速拉到地电压GND，从而关断外部负载功率器件。

具体的，所述P端输出可调缓冲驱动电路包括：一个反相器链，反相器链的输入端连接输出控制脉冲Din，反相器链的输出端分别经过n个P端输出反相器控制开关连接n个P端输出反相器的输入端，所示n个P端输出反相器的输出端分别连接n个P端输出PMOS管的栅端，n个P端输出PMOS管的源端同时连接到内部电源电压VCC；n个P端输出反相器控制开关分别由开关控制信号Kp1～Kpn控制；

所述N端输出可调缓冲驱动电路包括：一个反相器链，反相器链的输入端连接输出控制脉冲Din，反相器链的输出端分别经过n个N端输出反相器控制开关连接n个N端输出反相器的输入端，n个N端输出反相器的输出端分别连接n个N端输出NMOS管的栅端，n个N端输出NMOS管的源端同时连接到地电压GND；n个N端输出反相器控制开关分别由开关控制信号Kn1～Knn控制；

所述n个P端输出PMOS管的漏端与n个N端输出NMOS管的漏端连接在一起，一边经过采样开关SW连接到负载比较量化电路的输入端，同时还连接到输出驱动开关引脚VO。

具体的，所述工作时序产生电路包括：振荡器、脉冲宽度计数器、计数周期选择电路、综合计数器、第一时钟波形产生电路和第二时钟波形产生电路；所述振荡器产生的OSC信号连接到脉冲宽度计数器和综合计数器，输出控制脉冲Din同时连接到脉冲宽度计数器和综合计数器；所述脉冲宽度计数器根据OSC信号对输出控制脉冲Din的脉冲时间宽度进行计数，并对计数得到的脉冲时间宽度大小进行跟踪判别和比较量化输出频率判别码Dfin；频率判别码Dfin连接到计数周期选择电路产生综合计数器模式选择信号sel0；所述综合计数器根据模式选择信号sel0、OSC信号和输出控制脉冲Din产生时钟控制信号ct1和时钟控制信号ct2；最后时钟控制信号ct1和时钟控制信号ct2分别连接到第一时钟波形产生电路和第二时钟波形产生电路，第一时钟波形产生电路和第二时钟波形产生电路分别输出最终的控制时钟Ck1和控制时钟Ck2。

具体的，所述负载比较量化电路包括：量化电压产生电路、高低速模式选择电路、N个比较器、误差过滤电路、通路选择电路、串行移位寄存器、串并转换电路和M位缓冲输出电路；所述量化电压产生电路的输入端连接参考电压Vr、控制时钟Ck1以及高低速模式选择电路输出的模式控制信号mod，量化电压产生电路在控制时钟Ck1的控制下将参考电压Vr转换为N个量化参考电压Vr1～VrN，并分别连接到N个比较器的参考电压输入端；N个比较器的检测电压输入端全部连接输出驱动开关引脚VO，N个比较器分别将输出驱动信号与N个量化参考电压Vr1～VrN进行比较，输出N位量化值D1～DN；然后N位量化值D1～DN进入误差过滤电路输出N位量化码Dlo；所述高低速模式选择电路根据频率判别码Dfin的大小，输出模式控制信号mod，从而改变负载比较量化电路的模式，以改变负载比较量化电路的速度和功耗，模式控制信号mod分别连接到量化电压产生电路、N个比较器、误差过滤电路、通路选择电路；所述通路选择电路在模式控制信号mod的控制下，对N位量化码Dlo的信号通路进行选择；所述通路选择电路的高速通路输出端口为N位并行数据，直接输出到M位缓冲输出电路的第一数据输入端口，通路选择电路的低速通路输出端口为1位串行数据，先连接到串行移位寄存器，串行移位寄存器输出再进入串并转换电路，得到M位并行的量化码Dlp，连接到M位缓冲输出电路的第二数据输入端口；M位缓冲输出电路在控制时钟Ck1的控制下输出最终的M位负载量化码Dlot；其中，M和N均为大于1的整数。

具体的，所述负载比较量化电路包括高速模式和低速模式；

高速模式的工作方式为：量化电压产生电路在控制时钟Ck1的控制下同时输出N个量化参考电压，N个比较器分别将输出驱动信号与N个量化参考电压同时比较，输出N位并行输出的量化值D1～DN，然后经过误差过滤电路得到一个N位量化码Dlo；此时N位量化码Dlo为N位并行数据，将经过通路选择电路的高速通路输出端口直接输出到M位缓冲输出电路的第一数据输入端口，M位缓冲输出电路在控制时钟Ck1的控制下输出最终的M位负载量化码Dlot；

低速模式的工作方式为：N个比较器中仅第一比较器工作，其余N-1个比较器休眠，所述量化电压产生电路在控制时钟Ck1的控制下由一个输出端口按照时间先后顺序依次输出N个量化参考电压，第一比较器将输出驱动信号按照时间先后顺序依次分别与N个量化参考电压进行比较，在第一比较器的输出端口按照时间先后次序依次输出N位串行输出的量化值D1～DN，然后经过误差过滤电路得到N位量化码Dlo；此时N位量化码Dlo为1位串行数据，将经过通路选择电路的低速通路输出端口依次进入串行移位寄存器，串行移位寄存器的输出再进入串并转换电路，得到M位并行的量化码Dlp输出到M位缓冲输出电路的第二数据输入端口，M位缓冲输出电路在控制时钟Ck1的控制下得到最终的M位负载量化码Dlot。

本发明的优点是：所提供的高效率栅驱动通过采用多种芯片异常状态监测保护电路，提高整体芯片功能可靠性；另外一方面本发明的输出驱动部分采用了特制的高输出效率的输出驱动电路，可以通过自适应识别负载大小和输入控制脉冲的频率，实时自适应调整提供最优的输出驱动电流，实现提高效率的目标。

附图说明

图1为本发明的总体电路结构框图。

图2为本发明实施例中高压带隙基准电路原理图。

图3为本发明实施例中内部电源产生电路原理图。

图4为本发明实施例中误差放大器电路原理图。

图5为本发明实施例中过温保护电路原理图。

图6为本发明实施例中欠压保护电路原理图。

图7为本发明实施例中过流保护电路原理图。

图8为本发明实施例中高效率输出驱动电路结构框图。

图9为本发明高效率输出驱动电路工作波形示意图。

图10为本发明实施例中P端输出可调缓冲驱动电路原理图。

图11为本发明实施例中N端输出可调缓冲驱动电路原理图。

图12为本发明实施例中工作时序产生电路框图。

图13为本发明实施例中负载比较量化电路框图。

具体实施方式

下面结合附图和实例对本发明进行进一步详细的说明。

如图1所示，本发明所述的高效率栅驱动电路包括：输入接收电路1、高压带隙基准2、内部电源产生电路3、高效率输出驱动电路4、过流保护电路5、过温保护电路6、欠压保护电路7、振荡器(OSC)8、波形调制电路9、控制逻辑10和误差放大器11。所述高效率栅驱动电路有5个对外引脚：图中VDD是芯片电源引脚，INX是外部输入脉冲引脚，CS是电流检测引脚，VO是输出驱动开关引脚，GND是地引脚。以下描述中有时也用引脚名称表示该引脚输入或输出的信号名称。

芯片电源引脚VDD满足上电要求之后，高压带隙基准2首先正常工作，并提供一个1.2V参考电压Vref。内部电源产生电路3依据参考电压Vref产生内部电源电压VCC、各类偏置信号。过流保护电路5、过温保护电路6、欠压保护电路7分别依据参考电压Vref产生过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO。所述内部电源电压VCC和各类偏置信号供芯片内其他电路模块使用。

输入接收电路1接收外部输入脉冲INX并转换成高电平为VCC的逻辑电平VIN，然后VIN与振荡器8产生的振荡时钟进行调制得到调制脉冲信号DX。误差放大器11对外部采样电流CS进行放大得到电流输入信号CSIN，电流输入信号CSIN进入过流保护电路5经比较得到过流保护信号OCP。所述过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO和调制脉冲信号DX均连接到控制逻辑10，经处理得到用于输出驱动的输出控制脉冲Din。输出控制脉冲Din经高效率输出驱动电路4缓冲驱动得到输出驱动信号VO。

上述逻辑电平VIN与振荡时钟进行调制得到调制脉冲信号DX的方法，可以采用现有常规的数字调制技术实现。

图2为本发明高压带隙基准2实施例电路图。在芯片电路中的电路基准的特性会很大程度上影响整个芯片的性能，一个准确又可靠的基准是使芯片正常工作的有力保障。该电路的核心结构是电阻R31、电阻R32、三极管Q31、三极管Q32、PMOS管P31和PMOS管P32。MOS管P34～P36是源漏之间能耐高压的高压MOS管，在加入了MOS管P34～P36之后，由于电源到输出的参考电压Vref之间有了一个隔离，整个电路的电源抑制能力会有显著提高。MOS管P33的加入是为了抑制偏置电流的变化导致Vref的变化。

图2中电路有两个反馈回路，MOS管N31下面到三极管Q32的反馈回路一和MOS管N31上面到PMOS管P31和PMOS管P32的反馈回路二。反馈回路一的作用是给三极管Q31和三极管Q32提供基极电流，同时形成负反馈保证Vref的稳定。反馈回路二是由于MOS管P34～P36而存在的，MOS管N31基极电压的变化会直接通过MOS管N31同向影响到PMOS管P31的源极电压。因此，这里加入了MOS管P33来抵消MOS管N31基极电压的变化对于PMOS管P31源极电压的影响。假设MOS管N31基极电压增加，由于MOS管N31的作用，MOS管N31漏极电压会变小，同样PMOS管P31源极电压也会变小；同时，由于P33管的作用，PMOS管P31源极电压会变大，适当的选择MOS管N31和MOS管P33的尺寸，两者的共同作用使得PMOS管P31源极电压将不会受到MOS管N31基极电压的影响。此外，电容C31的作用是补偿电容，为反馈环路二提供一个较好的相位裕度。R33表示一个电阻分压网络，它的作用是产生一些小于带隙基准电压的基准电压。

如图3所示是本发明内部电源产生电路3的一种实施例电路图。从高压带隙基准2得到的基准电压仅为1.2V，而在芯片内的其他工作模块所需工作电压VCC为5V，只靠带隙基准电路不能满足芯片内部其他模块的供电需求，因此需要一个电压调整器来调整电压使之能满足其他模块的需求。图3中电路可产生多个有微小差别的芯片内部电源电压，由于MOS管N41、N42、N43、N44的栅极和漏极电压一样，我们可以得出一个结论：如果MOS管N41～N44下面都带着相同的负载，那么VCC1、VCC2、VCC3和VCC4四个值的大小都相等；如果带的负载不相等，那么这些值之间的电压差值的大小是由负载的大小所决定的，谁带的负载越大，谁的电压就越大。

在本实施例中，VCC1是给一些比较静态的模块使用，而VCC2～VCC4是给一些动态的模块使用。一般来说，VCC1带的负载最大。但是，这样可能会产生一个问题，我们对于每个电压下所带负载不确定，如果VCC2～VCC4所带的负载比VCC1大很多，就会产生一个很大的压差，这个压差会导致一些逻辑电路不能正常工作。为了解决这个问题，可以在VCC1与VCC2～VCC4之间加入3个PMOS管，形成电压限幅电路，当VCC2～VCC4大于VCC1超过一个阈值电压时，相应的MOS管P42～P44就会导通，使得VCC2～VCC4的电压下降到VCC1以下。这样做不仅简单方便，而且不必另加一个电平转换电路，节省了芯片的面积。

图4为本发明误差放大器11实施例电路图，该电路采用两级运算放大器结构。第一级放大器采用折叠式的共源共栅结构，MOS管N53、N54为第一级的输入对管，使误差放大器11具有较高的带宽和开环增益，相比套筒式共源共栅运放，有更大的输入共模电平，输出摆幅更大且输入输出容易短接形成比例运算电路。第二级放大器接采用普通的单端共源电路，由MOS管N57、P58组成用来提高输出摆幅；同时为了提高放大器相位裕度，在第二级输出级和第一级的输出级串联电阻R53和电容C51形成米勒补偿增加环路的相位裕度，将第一级放大器的输出级点推向低频成为主极点。如果反馈信号和基准电压相差过大，那么误差放大器11就会工作在比较器的状态，即当采样到的CS比参考电压Vref高很多时，误差放大器11就会输出高电平，否则输出低电平。如果反馈信号和基准电压相差不大，那么误差放大器11就会工作在线性放大状态。

图5为本发明过温保护电路6实施例电路图。芯片在工作的时候尤其是频率升高时会发热，因此芯片内部必须有热保护电路，否则芯片可能会因为温度过高而烧坏。热保护电路必须对温度极为敏感，一般的热保护电路都是利用双极型晶体管的基极发射极电压随温度敏感的变化而产生过温保护信号，因此在本芯片热保护电路设计中也是基于三极管的这一特性。当芯片工作温度超过设定的温度阈值的时候，过温保护电路6输出保护信号使芯片停止工作，而当温度下降到某一定值时，芯片又重新启动进入正常工作状态。

如图5，本实施例采用的过温保护电路6包括：NPN三极管Q61、NPN三极管Q60、电阻R61、电阻R62、PMOS管P60、反相器Inv60、电容C60和施密特触发器Schmitt。NPN三极管Q61的集电极连接到内部电源电压VCC，NPN三极管Q61的发射极连接电阻R61上端，NPN三极管Q61基极连接参考电压Vref。电阻R61下端连接电阻R61上端，还连接到NPN三极管Q60基极。NPN三极管Q60集电极连接电容C60上端、反相器Inv60的输出端、PMOS管P60漏极和施密特触发器Schmitt输入端。PMOS管P60源极连接内部电源电压VCC，PMOS管P60栅极连接偏置电压Vb6。反相器Inv60的输入端Ctrl信号为芯片全局控制信号，可以是上电复位信号或者其他控制信号；施密特触发器Schmitt的输出端即为过温保护信号OTP。电阻R61下端、电容C60下端和NPN三极管Q60的发射极均连接到地电压GND。

三极管Q61的Vbe(基极-发射极电压)具有负温度系数。当芯片正常工作时候，Vref电压小于三极管Q61的Vbe开启电压，因此三极管Q61不会导通。当温度升高时候三极管Q61的Vbe降低，电阻R61和R62上的电压同时随温度变化，当Vbe下降到Vref电压的时候三极管Q61会导通，此时A点电压升高，直到上升到三极管Q60的导通电压时候，三极管Q60就会打开，三极管Q60集电极电压(B点电压)变为低电平。之后低电平通过施密特触发器Schmitt延时触发从低电平翻转到高电平OTP，此时的OTP就是过热保护信号。这里用施密特触发器Schmidt迟滞回路设计，可以有效防止热震荡导致芯片不能正常工作的问题。

图6为本发明欠压保护电路7实施例。假如输出电压低于额定值将损坏负载，必须对输出电压进行限制，因此设计了欠压保护电路7。根据芯片设计指标在VDD低于6.5V的时候触发欠压保护。首先通过一个两级运放比较器的负输入端检测VDD引脚的分压，当放大器检测到VDD分压大于设定的参考电压时候，比较器输出电平通过一个反相器将SR锁存器锁存置“1”产生UVLO信号。

图7为本发明过流保护电路5实施例。假如电流检测引脚CS外部的反馈电阻短路或者开路，CSIN信号将会出现异常，无法正常采样输出，因此芯片内部设计有开路短路保护电路。它的工作原理如下：当Ctrl信号升高之后表示原边导通，变压器输送能量给副边绕组，此时内部电源电压VCC通过PCH1对电容C充电，达到施密特触发器的正向阈值电压，此时的保护信号OCP没有被触发。当开通Ctrl信号消失之后，此时电容C通过PCH2对地进行放电，经过一小段延迟之后电容电压下降到施密特触发器的反相阈值电压，此时OCP将被触发。

对于输出驱动电路的实现，现有技术通常采用级联的逐级放大反相器链实现。传统的输出驱动电路在芯片被设计定型之后，输出驱动电路的输出驱动能力将被固化。在实际应用中，为防止VO输出电流对外部待驱动功率开关MOSFET的栅端造成损坏，通常在VO输出端串接一个电阻，以抑制栅端电压过冲影响。当MOSFET栅端等效电容较大时，串接保护电阻需要比较小，反之需要较大串接保护电阻。而比较大的串接保护电阻会带来2个问题，一是电阻上的开关损耗变大，降低驱动电路的效率；二是增加了驱动延时，最终降低系统开关频率。此外，使用串接保护电阻还会增加设计工程师的设计工作量，并且降低整机系统的可靠性。本发明针对上述问题设计了一种驱动能力可自适应调整的高效率输出驱动电路。该电路能够通过自适应识别负载大小和输入控制脉冲的频率，自适应调整驱动电流大小。

如图8所示，本发明的高效率输出驱动电路4包括：P端输出可调缓冲驱动电路41、N端输出可调缓冲驱动电路42、采样开关SW、工作时序产生电路43、负载比较量化电路44和驱动电流选择电路45。

输出控制脉冲Din同时连接到P端输出可调缓冲驱动电路41、N端输出可调缓冲驱动电路42和工作时序产生电路43的数据输入端。P端输出可调缓冲驱动电路41和N端输出可调缓冲驱动电路42的驱动信号输出端相连，作为输出驱动信号的输出端，连接输出驱动开关引脚VO，并连接到采样开关SW的左侧；输出驱动信号经采样开关SW采样后进入负载比较量化电路44，并在参考电压Vr、控制时钟Ck1和频率判别码Dfin的控制下得到负载量化码Dlot并进入驱动电流选择电路45。工作时序产生电路43对输出控制脉冲Din的频率进行跟踪判别，得到Din频率判别码Dfin，并产生高电平不交叠的控制时钟Ck1和Ck2。负载量化码Dlot、控制时钟Ck1和Ck2同时进入驱动电流选择电路45，得到n个控制信号Kp1～Kpn(控制P端输出可调缓冲驱动电路41中的开关)和n个开关控制信号Kn1～Knn(控制N端输出可调缓冲驱动电路42中的开关)；开关控制信号Kp1～Kpn分别连接到P端输出可调缓冲驱动电路41的n个开关信号输入端，开关控制信号Kn1～Knn分别连接到P端输出可调缓冲驱动电路41的n个开关信号输入端。其中n为任意正整数。

图9为上述高效率输出驱动电路4在三种不同负载下的VO输出波形示意图。波形从上到下分别对应负载0.5nF、1nF、1.5nF。当电源电压上电之后，工作时序产生电路43对输出控制脉冲Din的频率进行跟踪判别，得到频率判别码Dfin，并产生控制时钟Ck1和Ck2。当Ck1时钟有效时，负载比较量化电路44将根据经采样开关SW采样的输出驱动信号VO、参考电压Vr和频率判别码Dfin的状态，先产生一组默认的负载量化码Dlot_pre并进入驱动电流选择电路45，驱动电流选择电路45将会输出一组默认的开关控制信号Kp1_pre～Kpn_pre(控制P端输出可调缓冲驱动电路41中的开关)和Kn1_pre～Knn_pre(控制N端输出可调缓冲驱动电路42中的开关)，输出驱动信号VO将会在默认的驱动电流Iout_pre作用下对外部负载进行驱动并使得输出驱动信号VO的电压逐步提高；当Ck1时钟结束时，负载量化码Dlot_pre将会根据此时输出驱动信号VO的大小进行调整，得到调整后的负载量化码Dlot_lock，并保持不变；当Ck2时钟有效时，驱动电流选择电路45将会根据负载量化码Dlot_lock输出一组新的开关控制信号Kp1_lock～Kpn_lock(控制P端输出可调缓冲驱动电路41中的开关)和Kn1_lock～Knn_lock(控制N端输出可调缓冲驱动电路42中的开关)，输出驱动信号VO将会在新的驱动电流Iout_lock作用下对外部负载进行驱动并使得输出驱动信号VO的电压快速上升提高到电源电压VCC；当Ck2时钟结束时，负载量化码Dlot将会被清零，驱动电流选择电路45的输出开关控制信号Kp1～Kpn将会同步清零(关断P端输出可调缓冲驱动电路41中的开关)，并同时打开开关控制信号Kn1～Knn(开启N端输出可调缓冲驱动电路42中的开关)，输出驱动信号VO将会从电源电压VCC快速拉到地电压GND，从而关断外部负载功率器件。

上述工作过程中，Ck1时钟有效期间，输出驱动信号VO将会在默认的驱动电流Iout_pre作用下对外部负载进行驱动并使得输出驱动信号VO的电压逐步提高。对于不同的外部负载，输出驱动信号VO将会产生不同的dv/dt变化。对于固定的输出驱动电流Iout_pre，显然驱动的负载电容越大，输出驱动信号VO的上升斜率越低，Ck1时钟结束时输出驱动信号VO电压大小和负载电容成反比关系，即负载为0.5nF时的输出驱动信号VO电压应该是负载为1.5nF时的输出驱动信号VO电压的3倍。因此，在固定的驱动电流条件下，根据Ck1时钟结束时输出驱动信号VO电压的大小，即可确定输出驱动负载的大小，并通过负载比较量化电路44对输出驱动负载的大小进行量化，得到负载量化码Dlot_lock。当Ck2时钟有效时，驱动电流选择电路45将会根据负载量化码Dlot_lock输出一组新的开关控制信号，输出驱动信号VO将会在新的驱动电流Iout_lock作用下对外部负载进行驱动并使得输出驱动信号VO的电压快速上升提高到电源电压VCC。当负载量化码Dlot_lock显示外部负载较大时，驱动电流选择电路45将会输出一组较大的开关控制信号，使得输出驱动信号VO输出一个较大的输出驱动电流Iout_lock；当负载量化码Dlot_lock显示外部负载较小时，驱动电流选择电路45将会输出一组较小的开关控制信号，使得输出驱动信号VO输出一个较小的输出驱动电流Iout_lock。

图10为本发明P端输出可调缓冲驱动电路41实施例电路图。所述P端输出可调缓冲驱动电路41包括：一个反相器链、n个P端输出反相器控制开关Sp1～Spn、n个P端输出反相器Invpk_1～Invpk_n和n个P端输出PMOS管Mp1～Mpn。反相器链的输入端连接输出控制脉冲Din，反相器链的输出端分别经过n个P端输出反相器控制开关Sp1～Spn连接n个P端输出反相器Invpk_1～Invpk_n的输入端，即：控制开关Sp1连接反相器Invpk_1的输入端，控制开关Sp2连接反相器Invpk_2的输入端，控制开关Spn连接反相器Invpk_n的输入端；所述n个P端输出反相器Invpk_1～Invpk_n的输出端分别连接n个P端输出PMOS管Mp1～Mpn的栅端，即：反相器Invpk_1的输出连接到PMOS管Mp1的栅端，反相器Invpk_2的输出连接到PMOS管Mp2的栅端，反相器Invpk_n的输出连接到PMOS管Mpn的栅端；上述n个P端输出PMOS管Mp1～Mpn的源端同时连接到电源电压VCC。n个P端输出反相器控制开关Sp1～Spn分别由开关控制信号Kp1～Kpn控制。

图11为本发明N端输出可调缓冲驱动电路42实施例电路图。所述N端输出可调缓冲驱动电路42包括：一个反相器链、n个N端输出反相器控制开关Sn1～Snn、n个N端输出反相器Invnk_1～Invnk_n和n个N端输出NMOS管Mn1～Mnn。其电路结构与P端输出可调缓冲驱动电路41类似，此处不再详细描述。其反相器链的输入端也连接到输出控制脉冲Din，n个N端输出NMOS管Mn1～Mnn的源端同时连接到地电压GND，n个N端输出反相器控制开关Sn1～Snn分别由开关控制信号Kn1～Knn控制。

图10和图11中n个P端输出PMOS管Mp1～Mpn的漏端和n个N端输出NMOS管Mn1～Mnn的漏端连接在一起，产生输出驱动信号VO。

图12为本发明图8中工作时序产生电路43结构框图。所述工作时序产生电路43包括：振荡器121、脉冲宽度计数器122、计数周期选择电路123、综合计数器124、第一时钟波形产生电路125和第二时钟波形产生电路126。

所述振荡器121产生OSC信号并连接到脉冲宽度计数器122和综合计数器124，输出控制脉冲Din同时连接到脉冲宽度计数器122和综合计数器124。脉冲宽度计数器122根据OSC信号对输出控制脉冲Din的脉冲时间宽度进行计数，对计数得到的脉冲时间宽度大小进行跟踪判别，并进行比较量化得到频率判别码Dfin；频率判别码Dfin随后进入计数周期选择电路123产生综合计数器模式选择信号sel0。所述综合计数器124根据综合计数器模式选择信号sel0、OSC信号和输出控制脉冲Din，分别产生时钟控制信号ct1和时钟控制信号ct2。时钟控制信号ct1进入第一时钟波形产生电路125，输出控制时钟Ck1。时钟控制信号ct2进入第二时钟波形产生电路126，输出控制时钟Ck2。

上述工作时序产生电路43可以根据输出控制脉冲Din的脉冲宽度大小产生不同的Dfin码，来调整控制时钟Ck1和控制时钟Ck2的输出时钟频率，从而调整控制时钟Ck1有效期间的负载检测时间，提高检测精度。例如，对于2位Dfin码，Dfin码＝“11”时，则表示输入脉冲宽度很宽，输出控制脉冲Din的开关频率很低，控制时钟Ck1和控制时钟Ck2的输出时钟可以以长的时钟周期输出控制时序。Dfin码＝“00”时，则表示输入脉冲宽度很窄，输出控制脉冲Din的开关频率很高，控制时钟Ck1和控制时钟Ck2的输出时钟需要以最短的时钟周期输出控制时序。

图13为图8中负载比较量化电路44的结构框图，该电路包括：量化电压产生电路131、高低速模式选择电路132、N个比较器、误差过滤电路133、通路选择电路134、串行移位寄存器135、串/并转换电路136和M位缓冲输出电路137。所述量化电压产生电路131在控制时钟Ck1的控制下将参考电压Vr转换为N个量化参考电压Vr1～VrN，N个量化参考电压Vr1～VrN分别连接到N个比较器的参考电压输入端；N个比较器的检测电压输入端均连接输出驱动信号VO，N个比较器将输出驱动信号VO分别与N个量化参考电压Vr1～VrN比较，得到N位量化值D1～DN；N位量化值进入误差过滤电路133输出一个N位量化码Dlo给通路选择电路134。所述高低速模式选择电路132根据频率判别码Dfin的大小改变模式控制信号mod。模式控制信号mod分别连接到量化电压产生电路131、N个比较器、误差过滤电路133以及通路选择电路134。模式控制信号mod能够改变负载比较量化电路44的模式，最终改变负载比较量化电路44速度和功耗。

所述通路选择电路134在模式控制信号mod的控制下对N位量化码Dlo的信号通路进行选择。所述通路选择电路134的高速通路输出端口为N位并行数据，直接输出到M位缓冲输出电路137的第一数据输入端口。所述通路选择电路134的低速通路输出端口为1位串行数据，首先进入串行移位寄存器135，然后通过串/并转换电路136，输出M位并行的量化码Dlp，连接到M位缓冲输出电路137的第二数据输入端口。

所述负载比较量化电路44的工作模式包括高速模式和低速模式两种。当处于高速模式时，所述量化电压产生电路131在控制时钟Ck1的控制下同时输出N个量化参考电压Vr1～VrN，N个比较器将输出驱动信号VO与N个量化参考电压Vr1～VrN同时比较得到N位并行输出的量化值D1～DN，然后经过误差过滤电路133得到N位量化码Dlo；此时N位量化码Dlo为N位并行数据，从通路选择电路134的高速通路输出端口输出后，直接输出到M位缓冲输出电路137的第一数据输入端口，M位缓冲输出电路137在控制时钟Ck1的控制下输出最终的M位负载量化码Dlot。当处于低速模式时，N个比较器中仅第一比较器工作，其余N-1个比较器休眠。所述量化电压产生电路131在控制时钟Ck1的控制下由Vr1输出端口按照时间先后顺序依次输出N个量化参考电压Vr1～VrN，第一比较器将输出驱动信号VO按照时间先后顺序依次与Vr1输出的N个量化参考电压Vr1～VrN比较，在输出端口按照时间先后次序依次输出N位串行输出的量化值D1～DN，然后经过误差过滤电路133得到N位量化码Dlo。此时N位量化码Dlo为1位串行数据，从通路选择电路134的低速通路输出端口输出后，先进入串行移位寄存器135，然后通过串/并转换电路136，得到M位并行的量化码Dlp，再输出到M位缓冲输出电路137的第二数据输入端口，M位缓冲输出电路137在控制时钟Ck1的控制下得到最终的M位负载量化码Dlot。

所述负载比较量化电路44采用高速和低速两种模式来节省电路的功耗。上述N个参考电压Vr1～VrN的设置，可以采用温度计码均匀间隔设置，或者二进制不同权重设置。因此，实际实施时可根据驱动芯片应用系统需求，选择合适的比较器类型和组合策略。由于比较器存在一定的失调，并且比较器工作速度越高，失调越严重，为此需要对N位量化值D1～DN进行误差过滤，误差过滤电路133的实现策略有很大差异性。如果N个比较器并行工作，则需要采用Flash ADC比较器失调校准的数字算法进行误差滤除；如果采用一个比较器复用工作，则需要采用SARADC失调校准的数字算法进行误差滤除。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种高效率栅驱动电路，其特征是，包括：输入接收电路、高压带隙基准、内部电源产生电路、高效率输出驱动电路、过流保护电路、过温保护电路、欠压保护电路、振荡器、波形调制电路、控制逻辑和误差放大器；还包括5个对外引脚，分别是：芯片电源引脚VDD、外部输入脉冲引脚INX、电流检测引脚CS、输出驱动开关引脚VO、地引脚GND；

所述输入接收电路的输入端连接外部输入脉冲引脚INX，输入接收电路的输出端连接到波形调制电路的输入端，波形调制电路的输入端还连接振荡器，波形调制电路的输出端输出调制脉冲信号DX；误差放大器的输入端连接电流检测引脚CS，误差放大器对外部采样电流进行放大得到电流输入信号CSIN，连接到过流保护电路；所述高压带隙基准用于提供参考电压Vref；内部电源产生电路用于根据参考电压Vref产生内部电源电压VCC、各类偏置信号，供芯片内其他电路使用；过流保护电路、过温保护电路、欠压保护电路分别依据参考电压Vref产生过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO；所述过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO和调制脉冲信号DX均连接到控制逻辑，经处理得到输出控制脉冲Din；输出控制脉冲Din连接到高效率输出驱动电路，经高效率输出驱动电路缓冲驱动得到输出驱动信号连接输出驱动开关引脚VO；

所述高效率输出驱动电路包括：P端输出可调缓冲驱动电路、N端输出可调缓冲驱动电路、采样开关SW、工作时序产生电路、负载比较量化电路和驱动电流选择电路；

输出控制脉冲Din同时连接到P端输出可调缓冲驱动电路、N端输出可调缓冲驱动电路和工作时序产生电路的数据输入端；P端输出可调缓冲驱动电路和N端输出可调缓冲驱动电路的驱动信号输出端相连，作为输出驱动信号的输出端，并经过采样开关SW连接到负载比较量化电路的输入端；工作时序产生电路对输出控制脉冲Din的频率进行跟踪判别，得到频率判别码Dfin，并产生高电平不交叠的控制时钟Ck1和控制时钟Ck2；其中频率判别码Dfin连接到负载比较量化电路，控制时钟Ck1连接到负载比较量化电路和驱动电流选择电路，控制时钟Ck2连接到驱动电流选择电路；输出驱动信号经采样开关SW采样后进入负载比较量化电路，在参考电压Vr、控制时钟Ck1和频率判别码Dfin的控制下得到负载量化码Dlot，连接到驱动电流选择电路；负载量化码Dlot、控制时钟Ck1和控制时钟Ck2同时进入驱动电流选择电路，得到n个开关控制信号Kp1~Kpn和n个开关控制信号Kn1~Knn；其中开关控制信号Kp1~Kpn分别连接到P端输出可调缓冲驱动电路的n个开关信号输入端，开关控制信号Kn1~Knn分别连接到P端输出可调缓冲驱动电路的n个开关信号输入端；n为任意正整数。

2.根据权利要求1所述的高效率栅驱动电路，其特征是，所述过温保护电路包括：NPN三极管Q61、NPN三极管Q60、电阻R61、电阻R62、PMOS管P60、反相器Inv60、电容C60和施密特触发器Schmitt；NPN三极管Q61的集电极连接到内部电源电压VCC，NPN三极管Q61的发射极连接电阻R61上端，NPN三极管Q61的基极连接参考电压Vref；电阻R61下端连接电阻R61上端以及NPN三极管Q60的基极，NPN三极管Q60的集电极连接电容C60上端、反相器Inv60的输出端、PMOS管P60漏极以及施密特触发器Schmitt的输入端；PMOS管P60源极连接到内部电源电压VCC，PMOS管P60栅极连接偏置电压Vb6；反相器Inv60的输入端连接的信号Ctrl为芯片全局控制信号；施密特触发器Schmitt的输出端输出的是过温保护信号OTP；电阻R62下端、电容C60下端和NPN三极管Q60的发射极均连接到地电压GND。

3. 根据权利要求1所述的高效率栅驱动电路，其特征是，电源电压上电之后，工作时序产生电路对输出控制脉冲Din的频率进行跟踪判别得到频率判别码Dfin，并产生控制时钟Ck1和控制时钟Ck2；当Ck1时钟有效时，负载比较量化电路将根据经采样开关SW采样的输出驱动信号VO、参考电压Vr和频率判别码Dfin的状态，先产生一组默认的负载量化码Dlot_pre并进入驱动电流选择电路，驱动电流选择电路将会输出一组默认的开关控制信号Kp1_pre~Kpn_pre和开关控制信号Kn1_pre ~Knn_pre，输出驱动信号将会在默认的驱动电流作用下对外部负载进行驱动并使得输出驱动信号的电压逐步提高；当Ck1时钟结束时，负载量化码Dlot_pre将会根据此时输出驱动信号的大小进行调整，得到调整后的负载量化码Dlot_lock并保持不变；当Ck2时钟有效时，驱动电流选择电路将会根据负载量化码Dlot_lock输出一组新的开关控制信号Kp1_lock ~Kpn_lock和开关控制信号Kn1_lock ~Knn_lock，输出驱动信号将会在新的驱动电流作用下对外部负载进行驱动并使得输出驱动信号的电压快速上升，提高到电压VCC；当Ck2时钟结束时，负载量化码Dlot将会被清零，驱动电流选择电路输出的开关控制信号Kp1~Kpn将会同步清零，关断P端输出可调缓冲驱动电路中的n个P端输出反相器控制开关，同时驱动电流选择电路输出的开关控制信号Kn1~Knn为有效，开启N端输出可调缓冲驱动电路中的n个N端输出反相器控制开关，输出驱动信号将会从电压VCC快速拉到地电压GND，从而关断外部负载功率器件。

4.根据权利要求3所述的高效率栅驱动电路，其特征是，所述P端输出可调缓冲驱动电路包括：一个反相器链，反相器链的输入端连接输出控制脉冲Din，反相器链的输出端分别经过n个P端输出反相器控制开关连接n个P端输出反相器的输入端，所示n个P端输出反相器的输出端分别连接n个P端输出PMOS管的栅端，n个P端输出PMOS管的源端同时连接到内部电源电压VCC；n个P端输出反相器控制开关分别由开关控制信号Kp1~Kpn控制；

所述N端输出可调缓冲驱动电路包括：一个反相器链，反相器链的输入端连接输出控制脉冲Din，反相器链的输出端分别经过n个N端输出反相器控制开关连接n个N端输出反相器的输入端，n个N端输出反相器的输出端分别连接n个N端输出NMOS管的栅端，n个N端输出NMOS管的源端同时连接到地电压GND；n个N端输出反相器控制开关分别由开关控制信号Kn1~Knn控制；

所述n个P端输出PMOS管的漏端与n个N端输出NMOS管的漏端连接在一起，一边经过采样开关SW连接到负载比较量化电路的输入端，同时还连接到输出驱动开关引脚VO。

5.根据权利要求3所述的高效率栅驱动电路，其特征是，所述工作时序产生电路包括：振荡器、脉冲宽度计数器、计数周期选择电路、综合计数器、第一时钟波形产生电路和第二时钟波形产生电路；所述振荡器产生的OSC信号连接到脉冲宽度计数器和综合计数器，输出控制脉冲Din同时连接到脉冲宽度计数器和综合计数器；所述脉冲宽度计数器根据OSC信号对输出控制脉冲Din的脉冲时间宽度进行计数，并对计数得到的脉冲时间宽度大小进行跟踪判别和比较量化输出频率判别码Dfin；频率判别码Dfin连接到计数周期选择电路产生综合计数器模式选择信号sel0；所述综合计数器根据模式选择信号sel0、OSC信号和输出控制脉冲Din产生时钟控制信号ct1和时钟控制信号ct2；最后时钟控制信号ct1和时钟控制信号ct2分别连接到第一时钟波形产生电路和第二时钟波形产生电路，第一时钟波形产生电路和第二时钟波形产生电路分别输出最终的控制时钟Ck1和控制时钟Ck2。

6.根据权利要求3所述的高效率栅驱动电路，其特征是，所述负载比较量化电路包括：量化电压产生电路、高低速模式选择电路、N个比较器、误差过滤电路、通路选择电路、串行移位寄存器、串并转换电路和M位缓冲输出电路；所述量化电压产生电路的输入端连接参考电压Vr、控制时钟Ck1以及高低速模式选择电路输出的模式控制信号mod，量化电压产生电路在控制时钟Ck1的控制下将参考电压Vr转换为N个量化参考电压Vr1~VrN，并分别连接到N个比较器的参考电压输入端；N个比较器的检测电压输入端全部连接输出驱动开关引脚VO，N个比较器分别将输出驱动信号与N个量化参考电压Vr1~VrN进行比较，输出N位量化值D1~DN；然后N位量化值D1~DN进入误差过滤电路输出N位量化码Dlo；所述高低速模式选择电路根据频率判别码Dfin的大小，输出模式控制信号mod，从而改变负载比较量化电路的模式，以改变负载比较量化电路的速度和功耗，模式控制信号mod分别连接到量化电压产生电路、N个比较器、误差过滤电路、通路选择电路；所述通路选择电路在模式控制信号mod的控制下，对N位量化码Dlo的信号通路进行选择；所述通路选择电路的高速通路输出端口为N位并行数据，直接输出到M位缓冲输出电路的第一数据输入端口，通路选择电路的低速通路输出端口为1位串行数据，先连接到串行移位寄存器，串行移位寄存器输出再进入串并转换电路，得到M位并行的量化码Dlp，连接到M位缓冲输出电路的第二数据输入端口；M位缓冲输出电路在控制时钟Ck1的控制下输出最终的M位负载量化码Dlot；其中，M和N均为大于1的整数。

7.根据权利要求6所述的高效率栅驱动电路，其特征是，所述负载比较量化电路包括高速模式和低速模式；

高速模式的工作方式为：量化电压产生电路在控制时钟Ck1的控制下同时输出N个量化参考电压，N个比较器分别将输出驱动信号与N个量化参考电压同时比较，输出N位并行输出的量化值D1~DN，然后经过误差过滤电路得到一个N位量化码Dlo；此时N位量化码Dlo为N位并行数据，将经过通路选择电路的高速通路输出端口直接输出到M位缓冲输出电路的第一数据输入端口，M位缓冲输出电路在控制时钟Ck1的控制下输出最终的M位负载量化码Dlot；

低速模式的工作方式为：N个比较器中仅第一比较器工作，其余N-1个比较器休眠，所述量化电压产生电路在控制时钟Ck1的控制下由一个输出端口按照时间先后顺序依次输出N个量化参考电压，第一比较器将输出驱动信号按照时间先后顺序依次分别与N个量化参考电压进行比较，在第一比较器的输出端口按照时间先后次序依次输出N位串行输出的量化值D1~DN，然后经过误差过滤电路得到N位量化码Dlo；此时N位量化码Dlo为1位串行数据，将经过通路选择电路的低速通路输出端口依次进入串行移位寄存器，串行移位寄存器的输出再进入串并转换电路，得到M位并行的量化码Dlp输出到M位缓冲输出电路的第二数据输入端口，M位缓冲输出电路在控制时钟Ck1的控制下得到最终的M位负载量化码Dlot。

8.根据权利要求1所述的高效率栅驱动电路，其特征是，芯片电源引脚VDD满足上电要求之后，所述高压带隙基准首先正常工作，并提供一个1.2V参考电压Vref；输入接收电路接收外部输入脉冲并转换成高电平为VCC的逻辑电平VIN，然后逻辑电平VIN与振荡器产生的振荡时钟进行调制得到调制脉冲信号DX；误差放大器对外部采样电流进行放大得到电流输入信号CSIN，电流输入信号CSIN进入过流保护电路经比较得到过流保护信号OCP；控制逻辑对过流保护信号OCP、过温保护信号OTP、欠压保护信号UVLO和调制脉冲信号DX进行逻辑处理，输出用于输出驱动的输出控制脉冲Din；输出控制脉冲Din再经高效率输出驱动电路缓冲驱动得到输出驱动信号，经输出驱动开关引脚VO输出。