[go: up one dir, main page]

CN115989567A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN115989567A
CN115989567A CN202180052016.5A CN202180052016A CN115989567A CN 115989567 A CN115989567 A CN 115989567A CN 202180052016 A CN202180052016 A CN 202180052016A CN 115989567 A CN115989567 A CN 115989567A
Authority
CN
China
Prior art keywords
electrode
electrodes
area
penetration
penetrating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180052016.5A
Other languages
English (en)
Inventor
山田隆善
佐藤好弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN115989567A publication Critical patent/CN115989567A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H10P14/40—
    • H10W20/01—
    • H10W20/40—

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

摄像装置具备：像素区域，包括第1基板部且设置有多个像素；以及周边区域，包括第2基板部而未设置像素。所述第1基板部及所述第2基板部被包含在1个半导体基板中。所述多个像素各自包括：第1电极；第2电极；光电转换层，位于所述第1电极与所述第2电极之间；以及电荷积蓄区域，被设置于所述第1基板部。所述像素区域包括：多个第1通孔，贯通所述第1基板部；以及多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接。所述周边区域包括：多个第2通孔，贯通所述第2基板部；以及多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔。作为所述多个第1贯通电极的面积相对于所述像素区域的面积之比的所述多个第1贯通电极的面积密度，与作为所述多个第2贯通电极的面积相对于所述周边区域的面积之比的所述多个第2贯通电极的面积密度不同。

Description

摄像装置
技术领域
本公开涉及摄像装置。
背景技术
在数字相机等中，广泛使用CCD(电荷耦合器件(Charge Coupled Device))图像传感器及CMOS(互补金属氧化物半导体(Complementary Metal Oxide Semiconductor))图像传感器。这些图像传感器具有被形成在半导体基板上的光电二极管。
提出了在半导体基板的上方配置具有光电转换层的光电转换部的构造。具有这样的构造的摄像装置有时被称为层叠型的摄像装置。在层叠型的摄像装置中，通过光电转换而产生的电荷被积蓄于电荷积蓄区域。与电荷积蓄区域中积蓄的电荷量相应的信号经由被形成于半导体基板的CCD电路或者CMOS电路读出。
在专利文献1中，提出了背面照射型的摄像装置。在该摄像装置中，在半导体基板的背面侧设置有具有光电转换层的光电转换部。在半导体基板的正面侧设置有布线层。
在专利文献1的摄像装置中，在像素区域中，在半导体基板设置有通孔。在通孔中设置有贯通电极。贯通电极将半导体基板的第1面侧的要素与第2面侧的要素电连接。具体而言，该贯通电极将位于半导体基板的背面侧的光电转换部与位于半导体基板的正面侧的布线层电连接。
在先技术文献
专利文献
专利文献1：国际公布第2015/025723号
发明内容
本发明所要解决的课题
本公开提供适于量产满足像素区域的要求规格及周边区域的要求规格的摄像装置的技术。
用于解决课题的手段
本公开的一个方式所涉及的摄像装置具备：
像素区域，包括第1基板部且设置有多个像素；以及
周边区域，包括第2基板部而未设置像素。所述第1基板部及所述第2基板部被包含在1个半导体基板中。所述多个像素各自包括：
第1电极；
第2电极；
光电转换层，位于所述第1电极与所述第2电极之间；以及
电荷积蓄区域，被设置于所述第1基板部。
所述像素区域包括：
多个第1通孔，贯通所述第1基板部；以及
多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接。
所述周边区域包括：
多个第2通孔，贯通所述第2基板部；以及
多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔。作为所述多个第1贯通电极的面积相对于所述像素区域的面积之比的所述多个第1贯通电极的面积密度，与作为所述多个第2贯通电极的面积相对于所述周边区域的面积之比的所述多个第2贯通电极的面积密度不同。
发明效果
本公开所涉及的技术适于量产满足像素区域的要求规格及周边区域的要求规格的摄像装置。
附图说明
图1是摄像装置的构成图。
图2是表示设备构造的示意性的截面图。
图3是表示屏蔽电极的平面图。
图4A是表示第4贯通电极与对置电极的电连接的截面图。
图4B是表示第4贯通电极与对置电极的电连接的平面图。
图4C是表示第4贯通电极与对置电极的电连接的截面图。
图4D是表示第4贯通电极与对置电极的电连接的平面图。
图5A是表示像素区域及周边区域的平面图。
图5B是表示像素区域及周边区域的平面图。
图5C是表示像素区域及周边区域的分解斜视图。
图6是表示第1贯通电极和第2贯通电极的截面形状的表格形式的说明图。
图7A是图形接近于圆这一表现的说明图。
图7B是图形接近于长方形这一表现的说明图。
图8A是在多个布线间的间隙中设置有第2贯通电极的周边区域的说明图。
图8B是贯通电极的形状的说明图。
图9是第1贯通电极的数量密度及第2贯通电极的数量密度的说明图。
图10A是第2贯通电极的配置间隔的说明图。
图10B是第2贯通电极的配置间隔的说明图。
图11A是第3贯通电极的数量密度的说明图。
图11B是第4贯通电极的数量密度的说明图。
图12A是第3贯通电极的配置间隔的说明图。
图12B是第4贯通电极的配置间隔的说明图。
图13A是表示贯通电极的配置的具体例的说明图。
图13B是表示贯通电极的配置的具体例的说明图。
图13C是表示贯通电极的配置的具体例的说明图。
图13D是表示贯通电极的配置的具体例的说明图。
图13E是表示贯通电极的配置的具体例的说明图。
具体实施方式
(本公开所涉及的一个方式的概要)
本公开的第1方式所涉及的摄像装置具备：
像素区域，包括第1基板部且设置有多个像素；以及
周边区域，包括第2基板部而未设置像素。所述第1基板部及所述第2基板部被包含在1个半导体基板中。所述多个像素各自包括：
第1电极；
第2电极；
光电转换层，位于所述第1电极与所述第2电极之间；以及
电荷积蓄区域，被设置于所述第1基板部。
所述像素区域包括：
多个第1通孔，贯通所述第1基板部；以及
多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接。
所述周边区域包括：
多个第2通孔，贯通所述第2基板部；以及
多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔。作为所述多个第1贯通电极的面积相对于所述像素区域的面积之比的所述多个第1贯通电极的面积密度，与作为所述多个第2贯通电极的面积相对于所述周边区域的面积之比的所述多个第2贯通电极的面积密度不同。
本公开所涉及的技术适于量产满足像素区域的要求规格及周边区域的要求规格的摄像装置。
在本公开的第2方式中，例如，第1方式所涉及的摄像装置还具备：
电气路径，与所述多个第1贯通电极电分离，包括所述多个第2贯通电极，
所述电气路径也可以不经过所述第1基板部内，而与所述像素区域中的特定部位电连接。
根据第2方式，与构成经由第1基板部到达上述特定部位的电气路径的情况相比，易于抑制电气路径与第1贯通电极之间的串扰。
在本公开的第3方式中，例如，第2方式所涉及的摄像装置还具备：屏蔽电极，与所述第1电极电分离，
所述光电转换层也可以位于所述屏蔽电极与所述第2电极之间，
所述特定部位也可以被包含在所述屏蔽电极或者所述第2电极中。
第3方式的屏蔽电极或者第2电极是可以包含上述特定部位的要素的一例。
在本公开的第4方式中，例如，在第1至第3方式中任1个所涉及的摄像装置中，
所述多个第1贯通电极各自的截面形状也可以与所述多个第2贯通电极各自的截面形状不同。
通过如第4方式那样对贯通电极的截面形状赋予差异，能够有助于实现像素区域及周边区域的要求规格。
在本公开的第5方式中，例如，在第4方式所涉及的摄像装置中，
所述多个第1贯通电极各自的所述截面形状与所述多个第2贯通电极各自的所述截面形状相比也可以更接近于圆，
所述多个第2贯通电极各自的所述截面形状与所述多个第1贯通电极各自的所述截面形状相比也可以更接近于长方形。
第5方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第6方式中，例如，在第4方式或者第5方式所涉及的摄像装置中，
所述周边区域也可以还包括位于所述第2基板部内的多个布线，
所述多个第2贯通电极也可以经过所述多个布线之间，
所述多个第1贯通电极各自的所述截面形状包围的面积最小的长方形具有第1边、以及长度为所述第1边的长度以上的第2边，
将所述多个第2贯通电极各自的所述截面形状包围的面积最小的长方形具有第3边、以及长度为所述第3边的长度以上的第4边，
在将所述第2边的长度相对于所述第1边的长度的比率定义为第1比率，
并将所述第4边的长度相对于所述第3边的长度的比率定义为第2比率时，
所述第1比率也可以比所述第2比率小。
第6方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第7方式中，例如，在第1至第6方式中任1个所涉及的摄像装置中，
所述多个第1贯通电极各自的截面积也可以与所述多个第2贯通电极各自的截面积不同。
通过如第7方式那样对贯通电极的截面积赋予差异，能够有助于实现像素区域及周边区域的要求规格。
在本公开的第8方式中，例如，在第7方式所涉及的摄像装置中，
所述多个第1贯通电极各自的截面积也可以比所述多个第2贯通电极各自的截面积小。
第8方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第9方式中，例如，在第1至第8方式中任1个所涉及的摄像装置中，
所述多个第1贯通电极各自的截面的周长也可以与所述多个第2贯通电极各自的截面的周长不同。
通过如第9方式那样对贯通电极的截面的周长赋予差异，能够有助于实现像素区域及周边区域的要求规格。
在本公开的第10方式中，例如，在第9方式所涉及的摄像装置中，
所述多个第1贯通电极各自的所述截面的所述周长也可以比所述多个第2贯通电极各自的所述截面的所述周长短。
第10方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第11方式中，例如，在第1至第10方式中任1个所涉及的摄像装置中，
所述像素区域中的所述多个第1贯通电极的数量密度也可以与所述周边区域中的所述多个第2贯通电极的数量密度不同。
通过如第11方式那样对贯通电极的数量密度赋予差异，能够有助于实现像素区域及周边区域的要求规格。
在本公开的第12方式中，例如，在第11方式所涉及的摄像装置中，
所述像素区域中的所述多个第1贯通电极的所述数量密度也可以比所述周边区域中的所述多个第2贯通电极的所述数量密度小。
第12方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第13方式中，例如，在第1至第12方式中任1个所涉及的摄像装置中，
所述多个第1贯通电极的所述面积密度也可以比所述多个第2贯通电极的所述面积密度小。
第13方式在像素区域中抑制噪声重叠在第1贯通电极中流动的电荷上，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第14方式中，例如，在第1至第13方式中任1个所涉及的摄像装置中，
所述多个第1贯通电极的材料也可以与所述多个第2贯通电极的材料不同。
通过如第14方式那样对贯通电极的材料赋予差异，能够有助于实现像素区域及周边区域的要求规格。
在本公开的第15方式中，例如，在第14方式所涉及的摄像装置中，
所述多个第1贯通电极也可以在实质上不包含铜，
所述多个第2贯通电极也可以包含铜作为主成分。
第15方式在像素区域中避免铜的扩散，并且在周边区域中在第2基板部的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
在本公开的第16方式中，例如，在第1至第15方式中任1个所涉及的摄像装置中，
所述周边区域也可以包括：在平面图中与所述像素区域在第1方向上相邻的第1相邻区域、以及在平面图中与所述像素区域在第2方向上相邻的第2相邻区域，
所述第1相邻区域中的所述多个第2贯通电极的配置间隔的平均值相对于所述第2相邻区域中的所述多个第2贯通电极的配置间隔的平均值的比率也可以是0.8以上且1.2以下。
根据第16方式，易于使第1相邻区域在第2方向上的每单位长度的电流供给能力与第2相邻区域在第1方向上的每单位长度的电流供给能力同等。
在本公开的第17方式中，例如，第1至第16方式中任1个所涉及的摄像装置也可以还具备：
屏蔽电极，与所述第1电极电分离，
所述多个第2贯通电极也可以包括相互电分离的至少1个第3贯通电极及至少1个第4贯通电极，
所述光电转换层也可以位于所述屏蔽电极与所述第2电极之间，
所述至少1个第3贯通电极也可以与所述屏蔽电极电连接。
根据第17方式，能够将第3贯通电极的连接对象与第4贯通电极的连接对象电分离。
另外，根据第17方式的第3贯通电极，能够将屏蔽电极与从第2基板部观察时存在于屏蔽电极的相反侧的要素电连接。
在本公开的第18方式中，例如，在第17方式所涉及的摄像装置中，
所述至少1个第4贯通电极也可以与所述第2电极电连接。
根据第18方式的第4贯通电极，能够将第2电极与从第2基板部观察时存在于第2电极的相反侧的要素电连接。
在本公开的第19方式中，例如，在第17或者第18方式所涉及的摄像装置中，
所述至少1个第3贯通电极包括多个第3贯通电极，
所述至少1个第4贯通电极包括多个第4贯通电极，
所述周边区域中的所述多个第3贯通电极的数量密度也可以与所述周边区域中的所述多个第4贯通电极的数量密度不同。
通过如第19方式那样对贯通电极的数量密度赋予差异，能够有助于实现第3贯通电极的连接对象和第4贯通电极的连接对象的要求规格。
本公开的第20方式所涉及的摄像装置具备：
像素区域，包括第1基板部且设置有多个像素；以及
周边区域，包括第2基板部而未设置像素。所述第1基板部及所述第2基板部被包含在1个半导体基板中。所述多个像素各自包括：
第1电极；
第2电极；
光电转换层，位于所述第1电极与所述第2电极之间；以及
电荷积蓄区域，被设置于所述第1基板部。
所述像素区域包括：
多个第1通孔，贯通所述第1基板部；以及
多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接。
所述周边区域包括：
多个第2通孔，贯通所述第2基板部；以及
多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔。所述多个第1贯通电极各自的截面积比所述多个第2贯通电极各自的截面积小。
在本公开的第21方式中，例如，在第1至第20方式中任1个所涉及的摄像装置中，
所述周边区域也可以包括：在平面图中与所述像素区域沿着第1轴相邻的第1相邻区域、以及在平面图中与所述像素区域沿着第2轴相邻的第2相邻区域，
所述第1相邻区域的沿着所述第2轴的尺寸也可以比所述第2相邻区域的沿着所述第1轴的尺寸小，
所述第1相邻区域中的所述多个第2贯通电极的配置间隔的平均值也可以比所述第2相邻区域中的所述多个第2贯通电极的配置间隔的平均值短。
根据第21方式，易于使作为第1相邻区域整体的电流供给能力与作为第2相邻区域整体的电流供给能力同等。
在本公开的第22方式中，例如，在第17至第19方式中任1个所涉及的摄像装置中，
所述至少1个第3贯通电极的截面形状也可以与所述至少1个第4贯通电极的截面形状不同。
通过如第22方式那样对贯通电极的截面形状赋予差异，能够有助于实现第3贯通电极的连接对象和第4贯通电极的连接对象的要求规格。
在本公开的第23方式中，例如，在第17至第19方式中任1个所涉及的摄像装置中，
在所述周边区域中，所述至少1个第3贯通电极也可以包括多个第3贯通电极，
在所述周边区域中，所述至少1个第4贯通电极也可以包括多个第4贯通电极，
所述周边区域中的所述多个第3贯通电极的面积密度也可以与所述周边区域中的所述多个第4贯通电极的面积密度不同。
通过如第23方式那样对贯通电极的面积密度赋予差异，能够有助于实现第3贯通电极的连接对象和第4贯通电极的连接对象的要求规格。
在本公开的第24方式中，例如，在第17至第19方式中任1个所涉及的摄像装置中，
所述周边区域也可以具有在平面图中与所述像素区域在第1方向上相邻的第1相邻区域，
在所述第1相邻区域中，所述至少1个第3贯通电极也可以包括多个第3贯通电极，
在所述第1相邻区域中，所述至少1个第4贯通电极也可以包括多个第4贯通电极，
所述第1相邻区域中的所述多个第3贯通电极的配置间隔的平均值也可以与所述第1相邻区域中的所述多个第4贯通电极的配置间隔的平均值不同。
通过如第24方式那样对贯通电极的平均配置间隔赋予差异，能够有助于实现第3贯通电极的连接对象和第4贯通电极的连接对象的要求规格。
以下，关于本公开的实施方式参照附图进行说明。此外，本公开不被这些实施方式限定。
在本说明书中，“上”、“下”等用语不过是用于指定部件间的相互的配置，其意图不在于限定摄像装置使用时的姿态。
在本说明书中，“平面图”是指从第1基板部的厚度方向或者第2基板部的厚度方向观察时的视图。第1基板部的厚度方向或者第2基板部的厚度方向可以相同。
在本说明书中，长方形是包括正方形的概念。
在本说明书中，“电阻”是指电的阻碍。
在以下的说明中，主成分意味着以质量为基准而最多包含的成分。主成分作为一例，是超过50质量％的成分。在一个具体例中，主成分是超过80质量％的成分。
在以下的说明中，在实质上不包含，意味着以质量为基准的含有量低于1质量％。在一个具体例中，在实质上不包含，意味着以质量为基准的含有量低于0.1质量％。
在以下的实施方式中，可以适宜地进行杂质区域的导电型的变更等、伴随着信号电荷的正负变化的各要素的调整。另外，可以适宜地替换伴随着信号电荷的正负变化的用语。
[实施方式]
(摄像装置的构成)
图1是实施方式所涉及的摄像装置的构成图。图1所示的摄像装置100具备像素区域101和周边区域102。
像素区域101具有第1基板部。周边区域102具有第2基板部。具体而言，第1基板部是第1半导体基板部。第2基板部是第2半导体基板部。在本实施方式中，第1基板部及第2基板部是1个基板中的在平面图中相互不同的部分。其中，也可以采用第1基板部是某基板而第2基板部是其他基板的构成。
在像素区域101中设置有像素10。像素10具有光电转换部。光电转换部将入射光转换为电荷。
在本实施方式的像素区域101中设置有多个像素10。多个像素10构成像素阵列PA。在本实施方式中，多个像素10以2维排列。但是，多个像素10也可以以1维排列。在该情况下，摄像装置100可以是线传感器。
具体而言，在本实施方式中，像素10以m行n列的矩阵状配置。各像素10的中心位于正方格子的格点上。但是，像素10的配置不限定于图示的例子。例如，各像素10的中心也可以位于三角格子、六角格子等的格点上。
在周边区域102中设置有周边电路90。周边电路90对像素10进行控制。在图1的例中，周边电路90包括行扫描电路91、信号处理电路92、输出电路93和控制电路94。
行扫描电路91也被称为垂直扫描电路。行扫描电路91与行控制线R0、R1、……、Ri、……、Rm-1连接。行控制线R0、R1、……、Ri、……、Rm-1分别与多个像素10的各行建立了对应。
在属于第i行的多个像素10上连接有行控制线Ri。行扫描电路91经由行控制线Ri与属于第i行的多个像素10连接。在此，i是0以上且m-1以下的任意的整数。
行扫描电路91以行为单位对像素10进行选择，执行信号电压的读出及像素内的光电转换部的复位等。
此外，图1不过是示意性地表示各像素10与行扫描电路91之间的连接。对多个像素10的每行配置的控制线的数量不限定于1个。摄像装置100可以在各行具有2个以上的控制线。例如也可以是，行扫描电路91与多个复位控制线连接，对于多个像素10的各行连接有与该行建立了对应的复位控制线。
信号处理电路92与输出信号线S0、S1、……、Sj、……、Sn-1连接。输出信号线S0、S1、……、Sj、……、Sn-1分别与多个像素10的各列建立了对应。
在属于第j列的多个像素10上连接有输出信号线Sj。信号处理电路92经由输出信号线Sj与属于第j列的多个像素10连接。在此，j是0以上且n-1以下的任意的整数。
通过由行扫描电路91以行为单位进行选择，将像素10的输出经由输出信号线S0至输出信号线Sn-1向信号处理电路92读出。信号处理电路92对于从像素10读出的输出信号，进行噪音抑制信号处理、模拟-数字转换等。噪音抑制信号处理的例子是相关双采样。信号处理电路92的输出经由输出电路93向摄像装置100的外部读出。
在本实施方式中，从摄像装置100的外部向控制电路94赋予指令数据、时钟等。控制电路94基于它们对摄像装置100整体进行控制。
在典型例中，控制电路94具有定时发生器。另外，控制电路94向行扫描电路91、信号处理电路92等供给驱动信号。
(设备构造)
图2是表示像素区域101及周边区域102的设备构造的示意性的截面图。以下，参照图2说明上述的设备构造。以下，有时使用第1导电型这样的用语。在本实施方式中，第1导电型是n型。第2导电型是p型。其中，第1导电型也可以是p型。第2导电型也可以是n型。
首先，说明像素区域101的设备构造。
像素10具备绝缘层71、绝缘层70、第1基板部1、绝缘层32、光电转换部12、绝缘层31、滤色器35和微透镜30。绝缘层71、绝缘层70、第1基板部1、绝缘层32、光电转换部12、绝缘层31、滤色器35和微透镜30依次层叠。具体而言，它们在第1基板部1的厚度方向上层叠。另外，像素10具备第1贯通电极81、绝缘层33和屏蔽电极16。
第1基板部1例如是硅基板的一部分。第1基板部1具有第1主面1A和第2主面1B。
在本实施方式中，第1主面1A是背面。第1主面1A是光入射一侧的面。第2主面1B是正面。第2主面1B是与光入射一侧相反侧的面。在本实施方式中，第1主面1A及第2主面1B与第1基板部1的厚度方向垂直地扩展。
在图2所示的例中，第1基板部1具备第2导电型的杂质区域1i。杂质区域1i例如可以是p+区域或者n+区域。“+”表现p型或者n型的杂质浓度高。杂质区域1i具有第1主面1A。杂质区域1i具有第1主面1B的一部分。
在第1基板部1设置有复位晶体管26、信号检测晶体管22和转送晶体管28。具体而言，上述复位晶体管26、信号检测晶体管22及转送晶体管28被设置于第2主面1B。
在本实施方式中，复位晶体管26、信号检测晶体管22及转送晶体管28是MOSFET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field EffectTransistor))。具体而言，上述复位晶体管26、信号检测晶体管22及转送晶体管28是N沟道MOSFET。
复位晶体管26包括第1扩散区域67n作为源极及漏极中的一方。复位晶体管26包括第2扩散区域68an作为源极及漏极中的另一方。另外，复位晶体管26包括栅极电极26e和绝缘层70。绝缘层70介于栅极电极26e与第1基板部1之间。
信号检测晶体管22包括第3扩散区域68bn作为源极及漏极中的一方。信号检测晶体管22包括第4扩散区域68cn作为源极及漏极中的另一方。另外，信号检测晶体管22包括栅极电极22e和绝缘层70。绝缘层70介于栅极电极22e与第1基板部1之间。此外，也能够将信号检测晶体管22称为放大晶体管。
转送晶体管28包括第5扩散区域68dn作为源极及漏极中的一方。转送晶体管28的源极及漏极中的另一方与光电二极管27连接。另外，转送晶体管28包括栅极电极28e和绝缘层70。绝缘层70介于栅极电极28e与第1基板部1之间。
第1扩散区域67n、第2扩散区域68an、第3扩散区域68bn、第4扩散区域68cn及第5扩散区域68dn位于第1基板部1中。第1扩散区域67n、第2扩散区域68an、第3扩散区域68bn、第4扩散区域68cn及第5扩散区域68dn包含第1导电型的杂质。
第1扩散区域67n对应于电荷积蓄区域FD。第1扩散区域67n积蓄通过光电转换部12中的光电转换而生成的电荷。电荷积蓄区域FD可以被称为第1电荷积蓄区域FD。
第5扩散区域68dn对应于第2电荷积蓄区域FD2。第5扩散区域68dn积蓄通过光电二极管27中的光电转换而生成的电荷。
光电转换部12具有像素电极13、光电转换层14和对置电极15。对置电极15与像素电极13对置。光电转换层14被配置在像素电极13与对置电极15之间。
光电转换层14具有膜形状。光电转换层14包含从由有机材料及无机材料构成的组中选择的至少1个。作为无机材料，例示出非晶硅。光电转换层14接受经由对置电极15入射的光，通过光电转换生成正及负的电荷。光电转换层14典型地跨多个像素10形成。光电转换层14也可以包含由有机材料构成的层以及由无机材料构成的层。
对置电极15是透明电极。具体而言，对置电极15是由ITO(氧化铟锡(Indium TinOxide))等透明的导电性材料制造的电极。对置电极15被配置在光电转换层14的受光面侧。对置电极15典型地与光电转换层14同样跨多个像素10形成。
在摄像装置100动作时，通过控制对置电极15的电位来使对置电极15的电位与像素电极13的电位不同，能够由像素电极13收集通过光电转换而生成的信号电荷。
在本实施方式中，信号电荷是负电荷，具体而言是电子。典型地，控制对置电极15的电位以使对置电极15的电位比像素电极13的电位低。由此，能够由像素电极13收集光电转换层14所产生的空穴-电子对之中的电子。由像素电极13收集的信号电荷经由第1贯通电极81及布线构造80被积蓄于第1扩散区域67n。
在另一例中，信号电荷是正电荷，具体而言是空穴。在该例中，典型地，控制对置电极15的电位以使对置电极15的电位比像素电极13的电位高。由此，能够由像素电极13收集光电转换层14所产生的空穴-电子对之中的空穴。在该例中，由像素电极13收集的信号电荷也经由第1贯通电极81及布线构造80被积蓄于第1扩散区域67n。
像素电极13是透明电极。具体而言，像素电极13是由ITO等透明的导电性材料制造的电极。像素电极13通过与相邻的其他像素10的像素电极13在空间上分离，从而与其他像素10的像素电极13电分离。
在从光电转换层14观察时，屏蔽电极16位于与像素电极13相同一侧。其中，屏蔽电极16与像素电极13相离。屏蔽电极16与像素电极13电分离。
在平面图中，屏蔽电极16包括位于某像素10中的像素电极13与相邻于该像素10的像素10中的像素电极13之间的部分。另外，屏蔽电极16的该部分收集通过光电转换层14中的光电转换而生成的电荷。这样，屏蔽电极16能够抑制噪声向电荷积蓄区域FD混入。
作为屏蔽电极16的材料，能够采用作为像素电极13的材料可以采用的材料。屏蔽电极16的材料既可以与像素电极13的材料相同，也可以与像素电极13的材料不同。
图3是表示屏蔽电极16的平面图。在平面图中，屏蔽电极16具有格子形状。在该格子形状所划分的各空间中配置有像素电极13。格子形状跨多个像素10而扩展。此外，在图3中，省略对摄像装置100的要素的一部分图示。
返回图2，微透镜30具有聚光作用。入射至微透镜30的光经由滤色器35供给至光电转换部12。光电转换部12将像这样供给的光转换为电荷。
绝缘层31被设置在滤色器35与光电转换部12之间。绝缘层31作为保护光电转换部12的保护层发挥功能。
绝缘层32被设置在像素电极13与第1基板部1之间。另外，绝缘层32被设置在屏蔽电极16与第1基板部1之间。
在第1基板部1中设置有光电二极管27和阱29。光电二极管27为第1导电型。阱29为第2导电型。如图2所示，在与第1基板部1的厚度方向平行的截面中，杂质区域1i通过弯曲而构成凹陷，光电二极管27进入该凹陷中。在阱29中设置有通孔，在该通孔中设置有第1贯通电极81。
光电二极管27对光呈现灵敏度。光电二极管27被设置在第1基板部1内。光电二极管27对未由光电转换部12吸收的颜色的波段的光进行光电转换。
如果光电二极管27被照射光，则在光电二极管27中产生电荷。产生的电荷作为信号电荷积蓄在光电二极管27中。在本实施方式中，信号电荷是负的电荷。具体而言，信号电荷是电子。光电二极管27是第1导电型的杂质层。此外，也可以采用使用正的电荷、具体而言使用空穴作为来自光电二极管27的信号电荷的构成。
转送晶体管28将光电二极管27中积蓄的信号电荷向第2电荷积蓄区域FD2转送。
虽然在图2中省略了图示，在转送晶体管28的栅极电极28e上连接有转送信号线。通过经由转送信号线向栅极电极28e施加对转送晶体管28的导通及关断进行控制的转送信号，能够使转送晶体管28导通。通过使转送晶体管28导通，光电二极管27中积蓄的信号电荷向第2电荷积蓄区域FD2转送。
在绝缘层71内设置有布线构造80。在图2所示的例中，布线构造80包括第1布线80a和第2布线80b。
布线构造80典型地包含从由金属及金属化合物构成的组中选择的至少1个。作为金属，例示出铜、钨等。作为金属化合物，例示出金属氮化物、金属氧化物等。关于第1布线80a及第1布线80b也可以说是同样的。
在绝缘层71内，设置有第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6和第7接触插塞cp7。另外，在绝缘层71内，设置有栅极电极26e、栅极电极22e和栅极电极28e。
典型地，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6及第7接触插塞cp7包含半导体材料。在本实施方式中，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6及第7接触插塞cp7是掺杂有第1导电型的杂质的多晶硅层。但是，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6及第7接触插塞cp7所包含的半导体材料也可以是多晶硅、锗等。另外，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6及第7接触插塞cp7也可以包含半导体材料以及金属，或者替代半导体材料而包含金属。
在第1基板部1中设置有第1通孔82。具体而言，在第1基板部1的第1主面1A及第2主面1B设置有开口，第1通孔82将这些开口连接。另外，具体而言，第1通孔82沿着第1基板部1的厚度方向延伸。
在第1通孔82中设置有第1贯通电极81。第1贯通电极81可以将被第1基板部1在该第1基板部1的厚度方向上分离的要素彼此电连接。
第1贯通电极81典型地包含从由金属及金属化合物构成的组中选择的至少1个。作为金属，例示出铜、钨等。作为金属化合物，例示出金属氮化物、金属氧化物等。其中，第1贯通电极81也可以包含与第1基板部1所包含的材料相同的半导体材料，且被注入了第1导电型或者第2导电型的杂质。作为第1基板部1及第1贯通电极81可以包含的半导体材料，例示出硅、多晶硅、锗等。
绝缘层33沿着第1贯通电极81所延伸的方向设置。在平面图中，绝缘层33包围第1贯通电极81。具体而言，在平面图中，绝缘层33无间隙地包围第1贯通电极81。
像素电极13、第1贯通电极81、第1接触插塞cp1、第2布线80b、第2接触插塞cp2、电荷积蓄区域FD被依次电连接。因此，信号电荷可以从像素电极13依次经过第1贯通电极81、第1接触插塞cp1、第2布线80b和第2接触插塞cp2而被送往电荷积蓄区域FD。具体而言，作为信号电荷的空穴或者电子可以从像素电极13依次经过第1贯通电极81、第1接触插塞cp1、第2布线80b和第2接触插塞cp2而被送往电荷积蓄区域FD。
电荷积蓄区域FD、第2接触插塞cp2、第2布线80b、第5接触插塞cp5、信号检测晶体管22的栅极电极22e依次被电连接。因此，信号电荷可以从电荷积蓄区域FD依次经过第2接触插塞cp2、第2布线80b和第5接触插塞cp5而被送往栅极电极22e。
第3接触插塞cp3将第2扩散区域68an与第1布线80a电连接。因此，电荷可以从第2扩散区域68an经过第3接触插塞cp3被送往第1布线80a。
第3扩散区域68bn与第4接触插塞cp4电连接。因此，电荷能够在第3扩散区域68bn与第4接触插塞cp4之间流动。此外，省略了与第4接触插塞cp4相连的布线的图示。
第4扩散区域68cn与第6接触插塞cp6电连接。因此，电荷能够在第4扩散区域68cn与第6接触插塞cp6之间流动。此外，省略了与第6接触插塞cp6相连的布线的图示。
第5扩散区域68dn即第2电荷积蓄区域FD2与第7接触插塞cp7电连接。因此，电荷能够在第5扩散区域68dn与第7接触插塞cp7之间流动。此外，省略了与第7接触插塞cp7相连的布线的图示。
在图2的例中，第1贯通电极81经由第1接触插塞cp1与第2布线80b连接。但是，第1贯通电极81也可以与第2布线80b直接连接。
在图2的例中，第1贯通电极81与像素电极13直接连接。但是，第1贯通电极81也可以经由插塞等与像素电极13连接。
接下来，说明周边区域102的设备构造。
周边区域102具备绝缘层73、绝缘层72和第2基板部2。绝缘层73、绝缘层72、第2基板部2依次层叠。具体而言，它们在第2基板部2的厚度方向上层叠。另外，周边区域102具备第2贯通电极83和连接电极17。
第2基板部2例如是硅基板的一部分。第2基板部2具有第1主面2A和第2主面2B。第1主面2A是背面。第2主面2B是正面。在本实施方式中，第1主面2A及第2主面2B与第2基板部2的厚度方向垂直地扩展。
在绝缘层73内，设置有第3布线80c、第4布线80d、第8接触插塞cp8和第9接触插塞cp9。
作为第3布线80c及第4布线80d的材料，能够采用作为第1布线80a及第2布线80b的材料而可以采用的材料。
作为第8接触插塞cp8及第9接触插塞cp9的材料，能够采用作为第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3、第4接触插塞cp4、第5接触插塞cp5、第6接触插塞cp6及第7接触插塞cp7的材料而可以采用的材料。
在第2基板部2中设置有第2通孔87。具体而言，在第2基板部2的第1主面2A及第2主面2B设置有开口，第2通孔87将这些开口连接。另外，具体而言，第2通孔87沿着第2基板部2的厚度方向延伸。
在第2通孔87中设置有第2贯通电极83。第2贯通电极83可以将被第2基板部2在该第2基板部2的厚度方向上分离的要素彼此电连接。
作为第2贯通电极83的材料，能够采用作为第1贯通电极81的材料而可以采用的材料。
作为连接电极17的材料，能够采用作为屏蔽电极16或者对置电极15而可以采用的材料。
虽然省略了图示，也可以由与绝缘层33同样的绝缘层包围第2贯通电极83。
第1贯通电极81及第2贯通电极83被电分离。
在本实施方式中，在第2基板部2中设置有多个第2通孔87。第2贯通电极83存在多个。连接电极17存在多个。
多个第2通孔87包括至少1个第3通孔88以及至少1个第4通孔89。多个第2贯通电极83包括至少1个第3贯通电极84以及至少1个第4贯通电极85。多个连接电极17包括至少1个第1连接电极18以及至少1个第2连接电极19。
第3布线80c、第8接触插塞cp8、第3贯通电极84、第1连接电极18、屏蔽电极16依次被电连接。可以依次经由第3布线80c、第8接触插塞cp8、第3贯通电极84及第1连接电极18向屏蔽电极16供给电压。向屏蔽电极16供给的电压可以被称为屏蔽电压。
通过图3表示第3贯通电极84与屏蔽电极16经由第1连接电极18电连接的一个具体例。在图3的例中，以在平面图中包围屏蔽电极16的方式设置有第1连接电极18，在第1连接电极18上连接有多个第3贯通电极84。图3的“×”标记示意性地表示平面图中的第3贯通电极84。在图3的例中，屏蔽电极16与第1连接电极18电连接，但在它们之间存在接缝。但是，屏蔽电极16与第1连接电极18也可以是其间没有接缝的一体的电极。
返回图2，第4布线80d、第9接触插塞cp9、第4贯通电极85、第2连接电极19、对置电极15依次被电连接。可以依次经由第4布线80d、第9接触插塞cp9、第4贯通电极85及第2连接电极19向对置电极15供给电压。向对置电极15供给的电压可以被称为对置电压。
图4A是表示第4贯通电极85与对置电极15的电连接的一个具体例的截面图。图4B是表示上述具体例的平面图。图4C是表示第4贯通电极85与对置电极15的电连接的别的具体例的截面图。图4D是表示上述别的具体例的平面图。
在图4A至图4D的例中，第1基板部1及第2基板部2是1个共通基板中的在平面图中相互不同的部分。在图4A至图4D中，省略对摄像装置100的要素的一部分图示。例如，在图4B及图4D中，省略了屏蔽电极16的图示。图4B及图4D的“×”标记示意性地表示平面图中的第4贯通电极85。
在图4A及图4B的例中，对置电极15以跨像素区域101与周边区域102的边界的方式设置。对置电极15之中的跨像素区域101与周边区域102的边界的部分，随着从像素区域101侧向周边区域102侧行进而接近于共通基板。另外，对置电极15之中的属于周边区域102的部分，经由第2连接电极19与第4贯通电极85连接。
在图4C及图4D的例中，以跨像素区域101与周边区域102的边界的方式设置有布线层96。经由布线层96及第2连接电极19将对置电极15与第4贯通电极85电连接。
具体而言，在图4C及图4D的例中，在像素区域101中，在对置电极15上配置有绝缘层97。在绝缘层97中设置有通孔97a。布线层96通过进入通孔97a从而与对置电极15的上表面相接。另外，布线层96与对置电极15的侧面相接。像这样，布线层96与对置电极15电连接。
在本实施方式中，第1基板部1及第2基板部2是1个基板中的在平面图中相互不同的部分。第1主面1A与第1主面2A连续。第2主面1B与第2主面2B连续。绝缘层70及绝缘层72可以是相同材料的一体的层。绝缘层71及绝缘层73可以是相同材料的一体的层。
在本实施方式中，布线构造80不仅包括第1布线80a及第2布线80b，而且包括第3布线80c及第4布线80d。第1布线80a、第2布线80b、第3布线80c及第4布线80c构成布线层。布线构造80可以具有多个布线层。
以下，进一步说明摄像装置100。以下使用第1电极及第2电极这样的用语。在本实施方式中，第1电极对应于像素电极13。第2电极对应于对置电极15。能够将上述的像素电极13的特征适用于第1电极。能够将上述的对置电极15的特征适用于第2电极。
在本实施方式中，摄像装置100具备像素区域101和周边区域102。在像素区域101中设置有像素10。在周边区域102中设置有周边电路90。周边电路90对像素10进行控制。
像素区域101具有第1基板部1。像素10具有第1电极、第2电极、光电转换层14、电荷积蓄区域FD、第1通孔82和第1贯通电极81。光电转换层14位于第1电极与第2电极之间。电荷积蓄区域FD被设置于第1基板部1。第1通孔82贯通第1基板部1。第1贯通电极81被设置于第1通孔82。第1贯通电极81将第1电极与电荷积蓄区域FD电连接。
周边区域102具有第2基板部2、第2通孔87和第2贯通电极83。第2通孔87贯通第2基板部2。第2贯通电极83被设置于第2通孔87。
通过第1贯通电极81，能够在像素区域101中将第1基板部1的第1面侧的要素与第2面侧的要素电连接。通过第2贯通电极83，能够在周边区域102中将第2基板部2的第1面侧的要素与第2面侧的要素电连接。
第1贯通电极81及第2贯通电极83在作为贯通电极这点上基本构成是共通的。另一方面，贯通电极的设计有自由度。因此，能够与像素区域101的要求规格相应地调整第1贯通电极81的设计，并与周边区域102的要求规格相应地调整第2贯通电极83的设计。由此，在像素区域101设置有第1贯通电极81而在周边区域102设置有第2贯通电极83的构成，在量产满足像素区域101的要求规格及周边区域102的要求规格的摄像装置100的观点上是有利的。
具体而言，在像素区域101中通过光电转换而得到的电荷作为信号在第1贯通电极81中流动，可以考虑这一点来设计第1贯通电极81。另外，周边区域102具有周边电路90，可以考虑这一点来设计第2贯通电极83。
说明像素区域101。在摄像装置100中的第1电极的数量是1个的情况下，像素区域101是指平面图中与该1个第1电极重复的区域。在摄像装置100中的第1电极的数量是多个的情况下，像素区域101是指在平面图中与包围该多个第1电极的最小的长方形重复的区域。
此外，虽然也取决于制造方法等，在摄像装置100中，有时设置有未与电荷积蓄区域电连接的伪电极。未分布第1电极而分布有伪电极的区域不相当于像素区域101。
在本实施方式中，第1基板部1及第2基板部2分别是硅基板的一部分。根据本实施方式，通过第1贯通电极81及第2贯通电极83，能够在像素区域101及周边区域102双方中享受基于TSV(硅通孔(Through Silicon Via))的优点。
说明周边区域102。
在本实施方式中，在平面图中，周边区域102与像素区域101相邻。第1基板部1及第2基板部2分别是单一的半导体基板的一部分。图5A及图5B是表示像素区域101及周边区域102的一例的平面图。在图5A的例中，在平面图中，在从像素区域101观察时，周边区域102在第1轴131的一方的方向及第2轴132的一方的方向上扩展。在图5B的例中，在平面图中，在从像素区域101观察时，周边区域102沿着第1轴131向两侧扩展以及沿着第2轴132向两侧扩展。
其中，周边区域102也可以是在平面图中与像素区域101至少部分重复的区域。图5C是表示这种方式所涉及的像素区域101及周边区域102的分解斜视图。在图5C的方式中，第1基板部1及第2基板部2是相互层叠的个别的半导体基板。图5C的摄像装置100可以是芯片堆叠的摄像装置。
第1轴131及第2轴132是相互不同的轴。第1轴131及第2轴132也可以相互正交。
在本实施方式中，多个像素10构成像素阵列PA。第1轴131与像素阵列PA的行及列中的一方平行。第2轴132与像素阵列PA的行及列中的另一方平行。具体而言，第1轴131与像素阵列PA的行平行。第2轴132与像素阵列PA的列平行。也可以是第1轴131与像素阵列PA的列平行，而第2轴132与像素阵列PA的行平行。
说明“第1贯通电极81被设置于第1通孔82”这一表现。该表现包含第1贯通电极81不超出第1通孔82地在第1通孔82中延伸的方式。该表现包含第1贯通电极81超出第1通孔82延伸的方式。这些方面对于“第2贯通电极83被设置于第2通孔87”这一表现也是同样的。
在本实施方式中，电荷积蓄区域FD是第1扩散区域67n。电荷积蓄区域FD是复位晶体管26的源极及漏极中的一方。复位晶体管26可以使电荷积蓄区域FD的电位复位。
在本实施方式中，摄像装置100具备屏蔽电极16。屏蔽电极16与第1电极电分离。光电转换层14位于屏蔽电极16与第2电极之间。
在本实施方式中，构成有如下电气路径：该电气路径包括与第1贯通电极81电分离的第2贯通电极83，且将第1基板部1迂回而到达像素区域101中的特定部位。该电气路径不经过所述第1基板部内。
上述特定部位属于像素区域101。因此，也考虑经由第1基板部1到达上述特定部位的电气路径。但是，如果这样，则担心在该电气路径与第1贯通电极81之间发生串扰，噪声重叠在第1贯通电极81中流动的电荷上。但是，如果构成将第1基板部1迂回而到达上述特定部位的电气路径，则与构成经由第1基板部1到达上述特定部位的电气路径的情况相比，易于抑制电气路径与第1贯通电极81之间的串扰。
特定部位可以是像素区域101中的任意的部位。在一例中，屏蔽电极16包含特定部位。在另一例中，第2电极包含上述特定部位。在图3、图4A及图4C中，由标记SP表示特定部位的例子。
第1贯通电极81及第2贯通电极83的形状不特别限定。第1贯通电极81及第2贯通电极83的截面形状例如是圆形、椭圆形、多边形、圆角多边形等。多边形是三角形、四边形、五边形、六边形等。图6是表示第1贯通电极81和第2贯通电极83的截面形状的例子的表格形式的说明图。
在本实施方式中，第1贯通电极81的截面形状与第2贯通电极83的截面形状不同。通过像这样对第1贯通电极81及第2贯通电极83的截面形状赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
此外，在本实施方式中，第1贯通电极81的截面形状是指与第1基板部1的厚度方向垂直而且经过第1贯通电极81的截面中的第1贯通电极81的形状。第2贯通电极83的截面形状是指与第2基板部2的厚度方向垂直而且经过第2贯通电极83的截面中的第2贯通电极83的形状。“形状不同”意味着言及的图形既不是全等的关系也不是相似的关系。
在一个具体例中，第1贯通电极81的截面形状与第2贯通电极83的截面形状相比更接近于圆。第2贯通电极83的截面形状与第1贯通电极81的截面形状相比更接近于长方形。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。以下，具体地说明该点。
在像素区域101中，通过光电转换层14中的光电转换而得到的电荷作为信号在第1贯通电极81中流动。在上述具体例中，该第1贯通电极81的截面形状比较接近于圆。因此，易于实现截面积小因而在与其他贯通电极、布线等电气路径之间不容易发生串扰的第1贯通电极81。这在抑制噪声重叠在第1贯通电极81中流动的电荷上的观点上是有利的。
另外，能够实现截面积小的第1贯通电极81，在实现微细化的像素区域101的观点上是有利的。另外，这在第1基板部1中确保配置光电二极管等元件的空间的观点上是有利的。
另一方面，第2贯通电极83的截面形状比较接近于长方形。这在实现截面积大而电阻小的第2贯通电极83上可能是有利的。通过电阻小的第2贯通电极83，易于在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流。能够流通大电流，在使元件高速且稳定地动作的观点上可能是有利的。
此外，在基板部中形成通孔的工序中，有时使用激光束。在此，考虑将设计上截面形状为长方形的通孔形成为较小的大小的情况和形成为较大的大小的情况。在形成大小较小的通孔的情况下，实际上形成的通孔的截面形状倾向于成为比设计更接近于圆的形状。另一方面，在形成大小较大的通孔的情况下，实际上形成的通孔的截面形状倾向于很好地反映设计而成为接近于长方形的形状。考虑到该倾向，也可以通过使第1贯通电极81与第2贯通电极83在设计上的截面形状相同，而对实际上制作的第1贯通电极81与第2贯通电极83赋予截面形状的差异。
说明图形接近于圆这一表现。图7A是该表现的说明图。某图形301接近于圆，意味着该图形301的面积S301相对于包围该图形301的最小的圆302的面积S302的比率S301/S302大。
说明图形接近于长方形这一表现。图7B是该表现的说明图。某图形303接近于长方形，意味着该图形303的面积S303相对于包围该图形303的最小的长方形304的面积S304的比率S303/S304大。
在典型例中，在周边区域102中设置有多个布线。图8A是在多个布线间的间隙中设置有第2贯通电极83的周边区域102的说明图。图8B是贯通电极的形状的说明图。
在图8A及图8B的例中，周边区域102具备位于第2基板部2内的多个布线111及112。在平面图中，第2贯通电极83经过多个布线111及112之间的间隙115。在图8B中表示包围第1贯通电极81的截面形状的面积最小的长方形121。另外，在图8B中，表示包围第2贯通电极83的截面形状的面积最小的长方形123。在此，将长度为第1边的长度以上的边定义为第2边。将长方形121中的第2边的长度相对于第1边的长度的比率定义为第1比率。将长方形123中的第2边的长度相对于第1边的长度的比率定义为第2比率。此时，第1比率比第2比率小。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。以下，具体地说明该点。
在像素区域101中，通过光电转换层14中的光电转换而得到的电荷可以作为信号在第1贯通电极81中流动。在图8A及图8B的例中，与该第1贯通电极81相关的第1比率较小。因此，易于实现截面积小的第1贯通电极81。这如上所述，在抑制噪声重叠在第1贯通电极81中流动的电荷上的观点上是有利的。
另一方面，在周边区域102中，如图8A及图8B的例子那样，设置有多个布线111及112，在配置第2贯通电极83时，有时受到使其经过这些布线111及112之间的间隙115的制约。关于这一点，在图8A及图8B的例中，与该第2贯通电极83相关的第2比率较大。这在满足上述的制约并且实现截面积大因而电阻小的第2贯通电极83上可能是有利的。通过电阻小的第2贯通电极83，在第2基板部2的第1面侧的要素与第2面侧的要素之间容易流通大电流。
在上述的上下文中，第1边可以是长方形的短边。第1边可以是正方形的1个边。第2边可以是长方形的长边。第2边可以是正方形的1个边。布线111及112例如是信号线。
第1贯通电极81的截面形状也可以与第2贯通电极83的截面形状相同。“形状相同”意味着言及的图形为全等的关系或者相似的关系。第2贯通电极83的截面形状与第1贯通电极81的截面形状相比也可以更接近于长方形。第1贯通电极81的截面形状与第2贯通电极83的截面形状相比也可以更接近于圆。包围第1贯通电极81的截面形状的最小的长方形与包围第2贯通电极83的截面形状的最小的长方形相比，第2边的长度相对于第1边的长度的比率也可以较小。
在本实施方式中，第1贯通电极81的截面积与第2贯通电极83的截面积不同。通过像这样对贯通电极81及83的截面积赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
在本实施方式中，第1贯通电极81的截面积是指与第1基板部1的厚度方向垂直而且经过第1贯通电极81的截面中的第1贯通电极81的截面积。第2贯通电极83的截面积是指与第2基板部2的厚度方向垂直而且经过第2贯通电极83的截面中的第2贯通电极83的截面积。
在本实施方式中，第1贯通电极81的截面积比第2贯通电极83的截面积小。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
第1贯通电极81的截面积也可以比第2贯通电极83的截面积大。第1贯通电极81的截面积也可以与第2贯通电极83的截面积相同。
此外，在基板部中形成通孔的工序中，有时使用激光束。在此，考虑将设计上截面积相同的多个通孔密集地形成的情况以及稀疏地形成的情况。与将通孔密集地形成的情况相比，在将通孔稀疏地形成的情况下，激光束易于集中在应该形成1个通孔的区域中。因此，即使在设计上截面积相同，与密集地形成的多个通孔相比，在稀疏地形成的通孔中，截面积容易更大。因此，与密集地形成的贯通电极相比，在稀疏地形成的贯通电极中，存在截面积更大的倾向。考虑该倾向，也可以通过将第1贯通电极81与第2贯通电极83在设计上的截面积设为相同，而对实际上制作的第1贯通电极81与第2贯通电极83赋予截面积的差异。
在本实施方式中，第1贯通电极81的截面的周长与第2贯通电极83的截面的周长不同。通过像这样对贯通电极81及83的截面的周长赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
在本实施方式中，第1贯通电极81的截面的周长是指与第1基板部1的厚度方向垂直而且经过第1贯通电极81的截面中的第1贯通电极81的周长。第2贯通电极83的截面的周长是指与第2基板部2的厚度方向垂直而且经过第2贯通电极83的截面中的第2贯通电极83的周长。周长是外轮廓的长度。
在本实施方式中，第1贯通电极81的截面的周长也可以比第2贯通电极83的截面的周长小。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。以下，具体地说明该点。
如果第1贯通电极81的截面的周长小，则易于实现截面积小的第1贯通电极81。这如上所述，在抑制噪声重叠在第1贯通电极81中流动的电荷上的观点上是有利的。
如果第2贯通电极83的截面的周长大，则易于实现截面积大的第2贯通电极83。这如上所述，在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
第1贯通电极81的截面的周长也可以比第2贯通电极83的截面的周长大。第1贯通电极81的截面的周长也可以与第2贯通电极83的截面的周长相同。
此外，根据贯通电极的制造方法，基板部的厚度方向上的贯通电极的一端处的截面积和另一端处的截面积有时并不严密地一致。第1基板部1的厚度方向上的第1贯通电极81的另一端处的截面积相对于一端处的截面积的比率例如为0.8以上且1.2以下，也可以为0.9以上且1.1以下。第2基板部2的厚度方向上的第2贯通电极83的另一端处的截面积相对于一端处的截面积的比率例如为0.8以上且1.2以下，也可以为0.9以上且1.1以下。
第1基板部1的厚度方向上的第1贯通电极81的长度也可以比第1基板部1的厚度方向上的第1通孔82的长度长。它们的长度也可以相同。
第2基板部2的厚度方向上的第2贯通电极83的长度也可以比第2基板部2的厚度方向上的第2通孔87的长度长。它们的长度也可以相同。
在本实施方式中，在像素区域101中，存在多个第1电极。在像素区域101中，存在多个第1贯通电极81。在周边区域102中，存在多个第2贯通电极83。
其中，在像素区域101中，第1电极的数量也可以是1个。第1贯通电极81的数量也可以是1个。在周边区域102中，第2贯通电极83的数量也可以是1个。
在本实施方式中，第1贯通电极81的数量密度与第2贯通电极83的数量密度不同。通过像这样对第1贯通电极81及第2贯通电极83的数量密度赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
说明第1贯通电极81的数量密度这一表现及第2贯通电极83的数量密度这一表现。图9是这些表现的说明图。如上所述，第1电极可以对应于像素电极13。在此，对第1电极附加标记13。这点在使用图11A及图11B进行的说明中也是同样的。考虑在平面图中包围像素区域101中存在的全部第1电极13的最小的第1长方形401。第1长方形401对应于像素区域101。另外，考虑在平面图中包围像素区域101中存在的全部第1电极13及周边区域102中存在的全部第2贯通电极83的最小的第2长方形402。将第1长方形401的面积定义为第1面积S401。将第2长方形402的面积减去第1面积S401而得到的值定义为第2面积S402。此时，第1贯通电极81的数量密度是用第1贯通电极81的数量除以第1面积S401而得到的值。第2贯通电极83的数量密度是用第2贯通电极83的数量除以第2面积S402而得到的值。此外，在图9中，“×”标记示意性地表示第1贯通电极81或者第2贯通电极83。
在本实施方式中，第1贯通电极81的数量密度比第2贯通电极83的数量密度小。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。以下，具体地说明该点。
如果第1贯通电极81的数量密度小，则不容易发生第1贯通电极81彼此的串扰。这在抑制噪声重叠在第1贯通电极81中流动的电荷上的观点上是有利的。
另外，第1贯通电极81的数量密度小，在实现微细化的像素区域101的观点上是有利的。另外，第1贯通电极81的数量密度小，在第1基板部1中确保配置光电二极管等元件的空间的观点上是有利的。
另一方面，如果第2贯通电极83的数量密度大，则易于减小多个第2贯通电极83的整体的电阻。这在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
第1贯通电极81的数量密度也可以比第2贯通电极83的数量密度大。第1贯通电极81的数量密度也可以与第2贯通电极83的数量密度相同。
在本实施方式中，第1贯通电极81的面积密度与第2贯通电极83的面积密度不同。通过像这样对第1贯通电极81及第2贯通电极83的面积密度赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
利用参照图9说明了的第1面积S401及第2面积S402，说明第1贯通电极81的面积密度及第2贯通电极83的面积密度。第1贯通电极81的面积密度是用与第1基板部1的厚度方向垂直的截面中的各第1贯通电极81的截面积的合计除以第1面积S401而得到的值。第2贯通电极83的面积密度是用与第2基板部2的厚度方向垂直的截面中的各第2贯通电极83的截面积的合计除以第2面积S402而得到的值。
在本实施方式中，第1贯通电极81的面积密度比第2贯通电极83的面积密度小。这在像素区域101中抑制噪声重叠在第1贯通电极81中流动的电荷上，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。以下，具体地说明该点。
如果第1贯通电极81的面积密度小，则易于实现在与其他贯通电极、布线等的电气路径之间不容易发生串扰的第1贯通电极81。这在抑制噪声重叠在第1贯通电极81中流动的电荷上的观点上是有利的。
另外，第1贯通电极81的面积密度小，在实现微细化的像素区域101的观点上是有利的。另外，这在第1基板部1中确保配置光电二极管等元件的空间的观点上是有利的。
另一方面，如果第2贯通电极83的面积密度大，则易于减小多个第2贯通电极83的整体的电阻。这在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。
第1贯通电极81的面积密度也可以比第2贯通电极83的面积密度大。第1贯通电极81的面积密度也可以与第2贯通电极83的面积密度相同。
在本实施方式中，第1贯通电极81的材料与第2贯通电极83的材料不同。通过像这样对第1贯通电极81及第2贯通电极83的材料赋予差异，能够有助于实现像素区域101及周边区域102的要求规格。
此外，材料不同这一表现意在也包含成分的种类并非不同但成分的含有率不同。
在本实施方式中，第1贯通电极81的主成分与第2贯通电极83的主成分不同。
在本实施方式中，第1贯通电极81在实质上不包含铜。第2贯通电极82包含铜作为主成分。这在像素区域101中避免铜的扩散，并且在周边区域102中在第2基板部2的第1面侧的要素与第2面侧的要素之间流通大电流的观点上是有利的。具体而言，在像素区域101中，能够避免铜向光电转换层14扩散而在光电转换层14中产生漏电流的事态。另外，在周边区域102中，由于铜的优异的导电性，能够实现电阻小的第2贯通电极83。因此，在第2基板部2的第1面侧的要素与第2面侧的要素之间易于流通大电流。
第1贯通电极81也可以包含铜作为主成分。第2贯通电极82也可以在实质上不包含铜。第1贯通电极81的主成分也可以与第2贯通电极83的主成分相同。第1贯通电极81的材料也可以与第2贯通电极83的材料相同。
说明第2贯通电极83的配置间隔。图10A是一例所涉及的第2贯通电极83的配置间隔的说明图。图10B是另一例所涉及的第2贯通电极83的配置间隔的说明图。
在图10A及图10B的例中，周边区域102具有第1相邻区域102A和第2相邻区域102B。第1相邻区域102A在平面图中与像素区域101在第1方向231上相邻。第2相邻区域102B在平面图中与像素区域101在第2方向232上相邻。在第1相邻区域102A及第2相邻区域102B各自中，存在多个第2贯通电极83。
在图10A及图10B的例中，将第1相邻区域102A中的第2贯通电极83的配置间隔的平均值标记为平均配置间隔P21。将第2相邻区域102B中的第2贯通电极83的配置间隔的平均值标记为平均配置间隔P22。将第2方向132上的第1相邻区域102A的尺寸标记为尺寸L1。将第1方向131上的第2相邻区域102B的尺寸标记为尺寸L2。
在图10A的例中，平均配置间隔P21相对于平均配置间隔P22的比率P21/P22为0.8以上且1.2以下。如果两个平均配置间隔以该程度相互同等，则易于使第1相邻区域102A在第2方向232上的每单位长度的电流供给能力与第2相邻区域102B在第1方向231上的每单位长度电流供给能力同等。上述的比率P21/P22也可以是0.9以上且1.1以下。
在图10B的例中，尺寸L1比尺寸L2小。平均配置间隔P21比平均配置间隔P22短。如果在第1相邻区域102A及第2相邻区域102B的上述尺寸存在这样的大小关系的情况下，平均配置间隔满足如上所述的大小关系，则易于使作为第1相邻区域102A整体的电流供给能力与作为第2相邻区域102B整体的电流供给能力同等。
在此，将尺寸L1相对于尺寸L2的比率L1/L2定义为基准比率L1/L2。将平均配置间隔P21相对于平均配置间隔P22的比率定义为配置比率P21/P22。配置比率P21/P22相对于基准比率L1/L2的比率例如是0.8以上且1.2以下，也可以是0.9以上且1.1以下。配置比率P21/P22也可以与基准比率L1/L2相同。
第2贯通电极83的平均配置间隔如下确定。在平面图中用线段将多个第2贯通电极83之中的相邻的第2贯通电极83彼此的几何中心之间连结。由此，得到多个线段452。第2贯通电极83的平均配置间隔是这些线段452的长度的平均值。
在本实施方式中，多个第2贯通电极83包括相互电分离的第3贯通电极84及第4贯通电极85。根据这样的构成，能够将第3贯通电极84的连接对象与第4贯通电极85的连接对象电分离。
在本实施方式中，在周边区域102中存在多个第3贯通电极84。在周边区域102中存在多个第4贯通电极85。
在本实施方式中，多个第3贯通电极84相互电连接。多个第4贯通电极85相互电连接。
其中，多个第3贯通电极84也可以相互电分离。多个第4贯通电极85也可以相互电分离。
在本实施方式中，第3贯通电极84与屏蔽电极16电连接。通过该构成中的第3贯通电极84，能够将屏蔽电极16与从第2基板部2观察时存在于屏蔽电极16的相反侧的要素电连接。
在本实施方式中，第4贯通电极85与第2电极电连接。通过该构成中的第4贯通电极85，能够将第2电极与从第2基板部2观察时存在于第2电极的相反侧的要素电连接。此外，如上所述，第2电极可以对应于对置电极15。
在本实施方式中，第3贯通电极84及第4贯通电极85中的一方被施加的控制电压的最大值与最小值之差，比第3贯通电极84及第4贯通电极85中的另一方被施加的控制电压的最大值与最小值之差大。第3贯通电极84及第4贯通电极85中的一方的电阻比第3贯通电极84及第4贯通电极85中的另一方的电阻低。在该构成中，控制电压的波动幅度较大的贯通电极的电阻相对较低。这在抑制电阻损耗的观点上是有利的。
在本实施方式中，第4贯通电极85被施加的控制电压的最大值与最小值之差，比第3贯通电极84被施加的控制电压的最大值与最小值之差大。第4贯通电极85的电阻比第3贯通电极84的电阻低。该构成例如在摄像装置100具有全局快门功能的情况下可能是有用的。
其中，第3贯通电极84被施加的控制电压的最大值与最小值之差也可以比第4贯通电极85被施加的控制电压的最大值与最小值之差大。第3贯通电极84的电阻也可以比第4贯通电极85的电阻低。
另外，第3贯通电极84被施加的控制电压的最大值与最小值之差与第4贯通电极85被施加的控制电压的最大值与最小值之差也可以相同。第3贯通电极84的电阻与第4贯通电极85的电阻也可以相同。
第3贯通电极84的截面形状也可以与第4贯通电极85的截面形状不同。通过像这样对贯通电极84及85的截面形状赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
第3贯通电极84及第4贯通电极85中的一方与另一方相比也可以更接近于圆。第3贯通电极84及第4贯通电极85中的另一方与一方相比也可以更接近于长方形。第3贯通电极84的截面形状也可以与第4贯通电极85的截面形状相同。
第3贯通电极84的截面积也可以与第4贯通电极85的截面积不同。通过像这样对贯通电极84及85的截面积赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
第3贯通电极84的截面积也可以比第4贯通电极85的截面积小。第3贯通电极84的截面积也可以比第4贯通电极85的截面积大。第3贯通电极84的截面积也可以与第4贯通电极85的截面积相同。
第3贯通电极84的截面的周长也可以与第4贯通电极85的截面的周长不同。通过像这样对贯通电极84及85的截面的周长赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
第3贯通电极84的截面的周长也可以比第4贯通电极85的截面的周长小。第3贯通电极84的截面的周长也可以比第4贯通电极85的截面的周长大。第3贯通电极84的截面的周长也可以与第4贯通电极85的截面的周长相同。
在一例中，第3贯通电极84及第4贯通电极85的截面形状是圆形。第3贯通电极84的截面形状中的直径也可以比第4贯通电极85的截面形状中的直径小。第3贯通电极84的截面形状中的直径也可以比第4贯通电极85的截面形状中的直径大。第3贯通电极84的截面形状中的直径也可以与第4贯通电极85的截面形状中的直径相同。
在本实施方式中，在周边区域102中存在多个第3贯通电极84。在周边区域102中存在多个第4贯通电极85。
其中，在周边区域102中，第3贯通电极84的数量也可以是1个。在周边区域102中，第4贯通电极85的数量也可以是1个。
在本实施方式中，第3贯通电极84的数量密度与第4贯通电极85的数量密度不同。通过像这样对第3贯通电极84及第4贯通电极85的数量密度赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
说明第3贯通电极84的数量密度这一表现。图11A是该表现的说明图。另外，说明第4贯通电极85的数量密度这一表现。图11B是该表现的说明图。
在图11A及图11B的例中，考虑在平面图中包围像素区域101中存在的全部第1电极13的最小的第1长方形501。第1长方形501对应于像素区域101。将第1长方形501的面积定义为第1面积S501。
在图11A中，考虑在平面图中包围像素区域101中存在的全部第1电极13及周边区域102中存在的全部第3贯通电极84的最小的第3长方形503。将第3长方形503的面积减去第1面积S501而得到的值定义为第3面积S503。此时，第3贯通电极84的数量密度是用第3贯通电极84的数量除以第3面积S503而得到的值。
在图11B中，考虑在平面图中包围像素区域101中存在的全部第1电极13及周边区域102中存在的全部第4贯通电极85的最小的第4长方形504。将第4长方形504的面积减去第1面积S501而得到的值定义为第4面积S504。此时，第4贯通电极85的数量密度是用第4贯通电极85的数量除以第4面积S504而得到的值。
第3贯通电极84的数量密度也可以比第4贯通电极85的数量密度小。第3贯通电极84的数量密度也可以比第4贯通电极85的数量密度大。第3贯通电极84的数量密度也可以与第4贯通电极85的数量密度相同。
在本实施方式中，第3贯通电极84的面积密度与第4贯通电极85的面积密度不同。通过像这样对贯通电极84及85的面积密度赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
利用参照图11A及图11B说明了的第3面积S503及第4面积S504，说明第3贯通电极84的面积密度及第4贯通电极85的面积密度。第3贯通电极84的面积密度是用与第2基板部2的厚度方向垂直的截面中的各第3贯通电极84的截面积的合计除以第3面积S503而得到的值。第4贯通电极85的面积密度是用与第2基板部2的厚度方向垂直的截面中的各第4贯通电极85的截面积的合计除以第4面积S504而得到的值。
第3贯通电极84的面积密度也可以比第4贯通电极85的面积密度小。第3贯通电极84的面积密度也可以比第4贯通电极85的面积密度大。第3贯通电极84的面积密度也可以与第4贯通电极85的面积密度相同。
此外，在图11A的例中，第3贯通电极84沿着第1轴131在像素区域101的两侧都存在，沿着第2轴132在像素区域101的两侧都存在。在图11B的例中，第4贯通电极85沿着第1轴131在像素区域101的两侧存在，另一方面，沿着第2轴132在像素区域101的哪一侧都不存在。
其中，第3贯通电极84也可以沿着第1轴131在像素区域101的两侧存在，也可以沿着第1轴131在像素区域101的单侧存在，也可以沿着第1轴131在像素区域101的哪一侧都不存在。第3贯通电极84也可以沿着第2轴132在像素区域101的两侧存在，也可以沿着第2轴132在像素区域101的单侧存在，也可以沿着第2轴132在像素区域101的哪一侧都不存在。
另外，第4贯通电极85也可以沿着第1轴131在像素区域101的两侧存在，也可以沿着第1轴131在像素区域101的单侧存在，也可以沿着第1轴131在像素区域101的哪一侧都不存在。第4贯通电极85也可以沿着第2轴132在像素区域101的两侧存在，也可以沿着第2轴132在像素区域101的单侧存在，也可以沿着第2轴132在像素区域101的哪一侧都不存在。
说明第3贯通电极84的配置间隔及第4贯通电极85的配置间隔。图12A是第3贯通电极84的配置间隔的说明图。在图12A中，省略了第4贯通电极85的图示。图12B是第4贯通电极85的配置间隔的说明图。在图12B中，省略了第3贯通电极84的图示。
在本实施方式中，如图12A所示，在第1相邻区域102A中存在多个第3贯通电极84。如图12B所示，在第1相邻区域102A中存在多个第4贯通电极85。将第1相邻区域102A中的第3贯通电极84的配置间隔的平均值标记为平均配置间隔P31。将第1相邻区域102A中的第4贯通电极85的配置间隔的平均值标记为平均配置间隔P41。平均配置间隔P31与平均配置间隔P41不同。通过像这样对第3贯通电极84及第4贯通电极85的平均配置间隔赋予差异，能够有助于实现第3贯通电极84的连接对象和第4贯通电极85的连接对象的要求规格。
平均配置间隔P31也可以与平均配置间隔P41相同。
在此，将第1相邻区域102A中的第3贯通电极84的平均配置间隔P31定义为第3平均配置间隔P31。将第1相邻区域102A中的第4贯通电极85的平均配置间隔定义为第4平均配置间隔P41。第3平均配置间隔P31相对于第4平均配置间隔P41的比率也可以比0.8小，也可以为0.8以上且1.2以下，也可以比1.2大。
在第1相邻区域102A及第2相邻区域102B各自中，可以存在多个第3贯通电极84。在第1相邻区域102A及第2相邻区域102B各自中，可以存在多个第4贯通电极85。
将第1相邻区域102A中的第3贯通电极84的配置间隔的平均值标记为平均配置间隔P31。将第2相邻区域102B中的第3贯通电极84的配置间隔的平均值标记为平均配置间隔P32。将第1相邻区域102A中的第4贯通电极85的配置间隔的平均值标记为平均配置间隔P41。将第2相邻区域102B中的第4贯通电极85的配置间隔的平均值标记为平均配置间隔P42。
平均配置间隔P31相对于平均配置间隔P32的比率P31/P32也可以是0.8以上且1.2以下。比率P31/P32也可以是0.9以上且1.1以下。
第1相邻区域102A的沿着第2轴132的尺寸L1也可以比第2相邻区域102B的沿着第1轴131的尺寸L2小。平均配置间隔P31也可以比平均配置间隔P32短。
在此，将平均配置间隔P31相对于平均配置间隔P32的比率定义为配置比率P31/P32。配置比率P31/P32相对于基准比率L1/L2的比率例如是0.8以上且1.2以下，也可以是0.9以上且1.1以下。配置比率P31/P32也可以与基准比率L1/L2相同。
平均配置间隔P41相对于平均配置间隔P42的比率P41/P42也可以是0.8以上且1.2以下。比率P41/P42也可以是0.9以上且1.1以下。
第1相邻区域102A的沿着第2轴132的尺寸L1也可以比第2相邻区域102B的沿着第1轴131的尺寸L2小。平均配置间隔P41也可以比平均配置间隔P42短。
在此，将平均配置间隔P41相对于平均配置间隔P42的比率定义为配置比率P41/P42。配置比率P41/P42相对于基准比率L1/L2的比率例如是0.8以上且1.2以下，也可以是0.9以上且1.1以下。配置比率P41/P42也可以与基准比率L1/L2相同。
图13A至图13E是表示贯通电极的配置的具体例的说明图。在图13A至图13E中，处于像素区域101内的涂黑的图形示意性地表示第1贯通电极81。在图13A至图13E中，仅在像素区域101内的一部分描绘第1贯通电极81。但是，在实际上，在平面图中第1贯通电极81可以在像素区域101的整体中均等地分布。处于像素区域101之外的涂黑的图形示意性地表示周边区域102中的第2贯通电极83。
在图13A及图13B的例中，在周边区域102之中，不仅在平面图中处于周边电路90以外的部分，而且在平面图中处于周边电路90内的部分也设置有第2贯通电极83。具体而言，在周边区域102之中，在平面图中处于行扫描电路91内的部分设置有第2贯通电极83。另外，在周边区域102之中，在平面图中处于信号处理电路92内的部分设置有第2贯通电极83。
在周边区域102之中，也可以仅在平面图中处于周边电路90内的部分设置有第2贯通电极83。在周边区域102之中，也可以仅在平面图中处于周边电路90外的部分设置有第2贯通电极83。
在图13C及图13D的例中，在平面图中，沿着第1轴131排列的第2贯通电极83各自具有与第1轴131平行的长度方向。在平面图中，沿着第2轴132排列的第2贯通电极83各自具有与第2轴132平行的长度方向。
其中，第2贯通电极83的长度方向也可以与第2贯通电极83的排列方向不一致。在图13E的例中，在平面图中，沿着第1轴131排列的第2贯通电极83各自具有与不同于第1轴131的轴平行的长度方向。在平面图中，沿着第2轴132排列的第2贯通电极83各自具有与不同于第2轴132的轴平行的长度方向。具体而言，在平面图中，沿着第1轴131排列的第2贯通电极83各自具有与第2轴132平行的长度方向。在平面图中，沿着第2轴132排列的第2贯通电极83各自具有与第1轴131平行的长度方向。
典型地，在周边区域102中延伸有未图示的布线。由于布线的布局的制约，有时对第2贯通电极83的配置造成制约。在现实中，可以考虑该制约等来决定第2贯通电极83的位置、形状、尺寸等。
在上述实施方式中，以背面照射型的摄像装置为例进行了说明。但是，本公开也能够适用于正面照射型的摄像装置。
工业实用性
本公开所涉及的摄像装置及摄像模组能够利用于数字照相机、医疗用相机、监视用相机、车载用相机、数字单反相机、数字无反射镜单镜头相机等各种相机系统及传感器系统。
附图标记说明：
1 第1基板部
2 第2基板部
1A、1B、2A、2B 主面
1i 杂质区域
10 像素
12 光电转换部
13 像素电极
14 光电转换层
15 对置电极
16 屏蔽电极
17、18、19 连接电极
22 信号检测晶体管
22e、26e、28e 栅极电极
26 复位晶体管
27 光电二极管
28 转送晶体管
29 阱
30 微透镜
31、32、33、70、71、72、73、97 绝缘层
35 滤色器
67n、68an、68bn、68cn、68dn 扩散区域
80 布线构造
80a、80b、80c、80d、111、112 布线
81、83、84、85 贯通电极
82、87、88、89、97a 通孔
90 周边电路
91 行扫描电路
92 信号处理电路
93 输出电路
94 控制电路
96 布线层
100 摄像装置
101 像素区域
102 周边区域
102A、102B 相邻区域
115 间隙
121、123、304、401、402、501、503、504 长方形
131、132 轴
231、232 方向
301、303 图形
302 圆
452 线段
cp1、cp2、cp3、cp4、cp5、cp6、cp7、cp8、cp9 接触插塞
FD、FD2 电荷积蓄区域
PA 像素阵列
SP 特定部位

Claims (20)

1.一种摄像装置，具备：
像素区域，包括第1基板部且设置有多个像素；以及
周边区域，包括第2基板部而未设置像素，
所述第1基板部及所述第2基板部被包含在1个半导体基板中，
所述多个像素各自包括：
第1电极；
第2电极；
光电转换层，位于所述第1电极与所述第2电极之间；以及
电荷积蓄区域，被设置于所述第1基板部，
所述像素区域包括：
多个第1通孔，贯通所述第1基板部；以及
多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接，
所述周边区域包括：
多个第2通孔，贯通所述第2基板部；以及
多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔，
作为所述多个第1贯通电极的面积相对于所述像素区域的面积之比的所述多个第1贯通电极的面积密度，与作为所述多个第2贯通电极的面积相对于所述周边区域的面积之比的所述多个第2贯通电极的面积密度不同。
2.如权利要求1所述的摄像装置，还具备：
电气路径，与所述多个第1贯通电极电分离，包括所述多个第2贯通电极，
所述电气路径不经过所述第1基板部内，而与所述像素区域中的特定部位电连接。
3.如权利要求2所述的摄像装置，还具备：
屏蔽电极，与所述第1电极电分离，
所述光电转换层位于所述屏蔽电极与所述第2电极之间，
所述特定部位被包含在所述屏蔽电极或者所述第2电极中。
4.如权利要求1至3中任一项所述的摄像装置，
所述多个第1贯通电极各自的截面形状与所述多个第2贯通电极各自的截面形状不同。
5.如权利要求4所述的摄像装置，
所述多个第1贯通电极各自的所述截面形状与所述多个第2贯通电极各自的所述截面形状相比更接近于圆，
所述多个第2贯通电极各自的所述截面形状与所述多个第1贯通电极各自的所述截面形状相比更接近于长方形。
6.如权利要求4或者5所述的摄像装置，
所述周边区域还包括位于所述第2基板部内的多个布线，
所述多个第2贯通电极经过所述多个布线之间，
将所述多个第1贯通电极各自的所述截面形状包围的面积最小的长方形具有第1边、以及长度为所述第1边的长度以上的第2边，
将所述多个第2贯通电极各自的所述截面形状包围的面积最小的长方形具有第3边、以及长度为所述第3边的长度以上的第4边，
在将所述第2边的长度相对于所述第1边的长度的比率定义为第1比率，
并将所述第4边的长度相对于所述第3边的长度的比率定义为第2比率时，
所述第1比率比所述第2比率小。
7.如权利要求1至6中任一项所述的摄像装置，
所述多个第1贯通电极各自的截面积与所述多个第2贯通电极各自的截面积不同。
8.如权利要求7所述的摄像装置，
所述多个第1贯通电极各自的截面积比所述多个第2贯通电极各自的截面积小。
9.如权利要求1至8中任一项所述的摄像装置，
所述多个第1贯通电极各自的截面的周长与所述多个第2贯通电极各自的截面的周长不同。
10.如权利要求9所述的摄像装置，
所述多个第1贯通电极各自的所述截面的所述周长比所述多个第2贯通电极各自的所述截面的所述周长短。
11.如权利要求1至10中任一项所述的摄像装置，
所述像素区域中的所述多个第1贯通电极的数量密度与所述周边区域中的所述多个第2贯通电极的数量密度不同。
12.如权利要求11所述的摄像装置，
所述像素区域中的所述多个第1贯通电极的所述数量密度比所述周边区域中的所述多个第2贯通电极的所述数量密度小。
13.如权利要求1至12中任一项所述的摄像装置，
所述多个第1贯通电极的所述面积密度比所述多个第2贯通电极的所述面积密度小。
14.如权利要求1至13中任一项所述的摄像装置，
所述多个第1贯通电极的材料与所述多个第2贯通电极的材料不同。
15.如权利要求14所述的摄像装置，
所述多个第1贯通电极在实质上不包含铜，
所述多个第2贯通电极包含铜作为主成分。
16.如权利要求1至15中任一项所述的摄像装置，
所述周边区域包括：在平面图中与所述像素区域在第1方向上相邻的第1相邻区域、以及在平面图中与所述像素区域在第2方向上相邻的第2相邻区域，
所述第1相邻区域中的所述多个第2贯通电极的配置间隔的平均值相对于所述第2相邻区域中的所述多个第2贯通电极的配置间隔的平均值的比率为0.8以上且1.2以下。
17.如权利要求1至16中任一项所述的摄像装置，还具备：
屏蔽电极，与所述第1电极电分离，
所述多个第2贯通电极包括相互电分离的至少1个第3贯通电极及至少1个第4贯通电极，
所述光电转换层位于所述屏蔽电极与所述第2电极之间，
所述至少1个第3贯通电极与所述屏蔽电极电连接。
18.如权利要求17所述的摄像装置，
所述至少1个第4贯通电极与所述第2电极电连接。
19.如权利要求17或者18所述的摄像装置，
所述至少1个第3贯通电极包括多个第3贯通电极，
所述至少1个第4贯通电极包括多个第4贯通电极，
所述周边区域中的所述多个第3贯通电极的数量密度与所述周边区域中的所述多个第4贯通电极的数量密度不同。
20.一种摄像装置，具备：
像素区域，包括第1基板部且设置有多个像素；以及
周边区域，包括第2基板部且未设置像素，
所述第1基板部及所述第2基板部被包含在1个半导体基板中，
所述多个像素各自包括：
第1电极；
第2电极；
光电转换层，位于所述第1电极与所述第2电极之间；以及
电荷积蓄区域，被设置于所述第1基板部，
所述像素区域包括：
多个第1通孔，贯通所述第1基板部；以及
多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接，
所述周边区域包括：
多个第2通孔，贯通所述第2基板部；以及
多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔，
所述多个第1贯通电极各自的截面积比所述多个第2贯通电极各自的截面积小。
CN202180052016.5A 2020-09-17 2021-09-13 摄像装置 Pending CN115989567A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020156104 2020-09-17
JP2020-156104 2020-09-17
PCT/JP2021/033481 WO2022059635A1 (ja) 2020-09-17 2021-09-13 撮像装置

Publications (1)

Publication Number Publication Date
CN115989567A true CN115989567A (zh) 2023-04-18

Family

ID=80776987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180052016.5A Pending CN115989567A (zh) 2020-09-17 2021-09-13 摄像装置

Country Status (4)

Country Link
US (1) US12453198B2 (zh)
JP (1) JP7689313B2 (zh)
CN (1) CN115989567A (zh)
WO (1) WO2022059635A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250032469A (ko) * 2023-08-31 2025-03-07 엘지디스플레이 주식회사 터치 표시 장치
WO2025182236A1 (ja) * 2024-03-01 2025-09-04 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム
WO2025197634A1 (ja) * 2024-03-22 2025-09-25 パナソニックＩｐマネジメント株式会社 基板および撮像装置ならびにこれらの製造方法
WO2025204245A1 (ja) * 2024-03-28 2025-10-02 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233717B2 (ja) * 2012-12-28 2017-11-22 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
JP6079502B2 (ja) 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
CN109923670A (zh) 2016-09-29 2019-06-21 株式会社尼康 摄像元件、焦点检测装置及电子相机
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2018193747A1 (en) * 2017-04-19 2018-10-25 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing the same, and electronic apparatus
TWI840387B (zh) 2018-07-26 2024-05-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之讀出方法
WO2020026851A1 (ja) 2018-07-31 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US12094897B2 (en) * 2019-02-15 2024-09-17 Sony Semiconductor Solutions Corporation Imaging element and imaging device

Also Published As

Publication number Publication date
US12453198B2 (en) 2025-10-21
WO2022059635A1 (ja) 2022-03-24
JPWO2022059635A1 (zh) 2022-03-24
JP7689313B2 (ja) 2025-06-06
US20230223411A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
CN115989567A (zh) 摄像装置
CN102956660B (zh) 固态成像器件和电子设备
JP5369505B2 (ja) 固体撮像装置、及び電子機器
KR102217149B1 (ko) 고체 촬상장치 및 전자기기
JP5130946B2 (ja) 固体撮像装置、カメラ及び電子機器
CN103137640B (zh) 固态成像设备、照相机和固态成像设备的设计方法
CN104009049B (zh) 包含具有镜像晶体管布局的像素单元的图像传感器
KR102653538B1 (ko) 반도체 장치 및 전자 기기
CN101826537B (zh) 固态成像装置及其制造方法以及电子设备
KR102558301B1 (ko) 유기 픽셀 어레이 및 무기 픽셀 어레이를 갖는 이미지 센싱 디바이스
JP2015130533A (ja) 固体撮像装置及びカメラ
JP5531081B2 (ja) 固体撮像装置及びカメラ
JP2012529158A (ja) 複数のオーバーフロードレインを有するｃｃｄイメージセンサ及び該イメージセンサを有する画像取得装置
US20140110771A1 (en) Solid-state imaging device and semiconductor device
JP4407257B2 (ja) 固体撮像装置
JP5231179B2 (ja) 撮像素子
CN101194363B (zh) Cmos有源像素传感器共享的放大器像素
JP2007243094A (ja) 固体撮像装置
JP7616522B2 (ja) 半導体装置
JP5725232B2 (ja) 固体撮像装置及びカメラ
WO2025182236A1 (ja) 撮像装置およびカメラシステム
JP2008060481A (ja) 固体撮像装置
JP2001111028A (ja) 固体撮像素子
JP2019195183A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination