CN115810675A - 一种平面型InP基SPAD及其应用 - Google Patents

Abstract

本发明提供一种平面型InP基SPAD及其应用，该平面型InP基SPAD中隔离环的设计能够有效防止隧穿效应，降低暗计数率，从而提高所述InP基SPAD的器件性能，达到更短的雪崩时间以及更低的暗电流，同时有效提高量子效率、获取更高的响应频率。InP材料体系相较于传统的Si基CMOS器件具有抗辐照的特点，更加适用于航空航天通信、核电等领域。此外平面电极结构更利于接触层的形成和后续封装，以及与其他器件或微电路的集成。本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

Description

一种平面型InP基SPAD及其应用

技术领域

本发明涉及探测器领域，特别是涉及一种平面型InP基SPAD。

背景技术

单光子雪崩二极管(Single Photon Avalanche Diode，即SPAD)是一种可以广泛应用于各种弱光探测场景的单光子探测器，在激光雷达探测、大气观测等领域具有广泛的应用。一般的光电二极管灵敏度不高，当光强低到一定程度，信号就会被噪声淹没。雪崩二极管则通过在PN结中加很高的反向偏置电压，使得光子激发出的电荷载流子被加速并获得足够的能量，与晶格产生碰撞产生更多的二次电荷载流子。这些新产生的载流子再次被加速，再次撞击产生更多的载流子，使得一个非常小的光信号能够产生非常大的电流脉冲。这个过程就像是雪崩，因此被称为雪崩二极管。除了光生载流子可以引发雪崩外，由热效应、隧道效应和势阱捕获效应产生暗载流子也可能引发雪崩，这类雪崩信号计数称为暗计数，单位时间内暗计数发生的次数就是暗计数率，暗计数会影响正常的光子计数，导致得到的光子数目和分布情况失真，应设法抑制。

InP基SPAD是一种工作在近红外波段的光电探测器，主要应用于光通信领域，近年来在量子保密通信领域和3D激光雷法成像中也有广泛应用。1988年，Campbell设计了一种吸收层、过渡层、倍增层相互分离的异质结构的InP基SPAD。其中，吸收层材料为InGaAs，倍增层材料为InP，这种结构保证了InP倍增层的高电压，同时吸收层的电场保持在一个相对低的电场，优化了以往InP同异质结SPAD中出现的带隙小而导致的隧穿电流过大的问题。但该结构仍然存在一定问题，比如在应用于量子通信中时，InP基SPAD因吸收层产生的暗计数率大，工艺不成熟，进而导致雪崩过程中的一些载流子被俘获，弛豫距离加长，弛豫时间增多，最终使器件出现后脉冲，进而限制了整个系统的工作速率。此外，目前普遍使用的电极结构为垂直型，影响接触层的形成及后续封装，以及与其他器件或微电路的集成。

因此，如何改进InP基SPAD的结构以消除上述缺陷，是亟需解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种平面型InP基SPAD及其应用，用于解决现有技术中SPAD暗计数率大、量子效率低、与其他器件集成困难等问题。

为实现上述目的及其他相关目的，本发明提供一种平面型InP基SPAD，所述InP基SPAD包括n型InP衬底，所述n型InP衬底上表面设有主体区，所述主体区包括依次叠置的InP缓冲层、InGaAs吸收层、InGaAsP过渡层、InP电荷层、InP倍增层及p型InP扩散层，所述主体区的外围设置有隔离环。

可选地，所述n型InP衬底为L形，包括垂直区衬底和水平区衬底，所述主体区及所述隔离环位于所述水平区衬底上表面，所述垂直区衬底设置于所述隔离环的外侧。

可选地，所述垂直区衬底及所述p型InP扩散层的表面分别对应设置有n电极及p电极，从而形成同侧电极。

可选地，所述p型InP扩散层与所述p电极之间还设置有接触层，以形成欧姆接触。

可选地，所述InP倍增层及p型InP扩散层的接触面为阶梯型。

可选地，所述n型InP衬底厚度为30-70μm，掺杂浓度为1e17-1e19cm^-3；所述InP缓冲层厚度0.2-0.9μm，掺杂浓度为1e16-1e18cm^-3；所述InGaAs吸收层厚度为0.6-1.8μm，掺杂浓度为1e14-1e16cm^-3；所述InGaAsP过渡层厚度为0.05-0.16μm，掺杂浓度为1e14-1e16cm^-3；所述InP电荷层厚度为0.1-0.3μm，掺杂浓度为1e16-1e18cm^-3；所述InP倍增层厚度为0.3-0.7μm，掺杂浓度为1e14-1e16cm^-3；所述p型InP扩散层厚度为0.7-2μm，掺杂浓度为1e17-1e20cm^-3。

可选地，所述InGaAs吸收层中的In组分为0.53，Ga组分为0.47。

可选地，所述InGaAsP过渡层中的In组分为0.82，As组分为0.4。

可选地，所述隔离环为STI结构，且与所述主体区具有相同深度，所述隔离环的宽度为0.5-2μm，深度为2-5μm。

本发明还提供一种所述InP基SPAD的应用，所述InP基SPAD包括应用于航空航天通信及核电领域的SPAD。

如上所述，本发明的平面型InP基SPAD及其应用，具有以下有益效果：该平面型InP基SPAD中隔离环的设计能够有效防止隧穿效应，降低暗计数率，从而提高所述InP基SPAD的器件性能，达到更短的雪崩时间以及更低的暗电流，同时有效提高量子效率、获取更高的响应频率。InP材料体系相较于传统的Si基CMOS器件具有抗辐照的特点，更加适用于航空航天通信、核电等领域。此外平面电极结构更利于接触层的形成和后续封装，以及与其他器件或微电路的集成。本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。

附图说明

图1显示为本发明中平面型InP基SPAD的结构示意图。

图2显示为本发明中设置隔离环对能带影响的示意图。

元件标号说明

21 InP缓冲层

31 InGaAs吸收层

41 InGaAsP过渡层

51 InP电荷层

61 InP倍增层

71 p型InP扩散层

81 隔离环

11 垂直区衬底

12 水平区衬底

13 n电极

72 接触层

73 p电极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

本实施例提供一种平面型InP基SPAD，如图1所示，所述InP基SPAD包括n型InP衬底，所述n型InP衬底上表面设有主体区，所述主体区包括依次叠置的InP缓冲层21、InGaAs吸收层31、InGaAsP过渡层41、InP电荷层51、InP倍增层61及p型InP扩散层71。

具体地，所述InP基SPAD基于深亚微米工艺制造，相比硅基SPAD可有效提高量子效率，同时，所述InP基SPAD整体采用InP材料体系，相较于传统的Si基CMOS器件具有抗辐照的特点，更加适用于航空航天通信、核电等领域。

进一步地，所述主体区的外围设置有隔离环81，优选地，所述隔离环81与所述主体区具有相同深度，即所述隔离环81将所述主体区整体围覆。

进一步地，所述隔离环81的宽度为0.5-2μm，优选为1μm；深度为2-5μm，优选为3.6μm，。

具体地，所述隔离环81采用绝缘材料，如氧化硅、氮化硅等，可以是STI结构，即浅沟槽隔离结构(Shallow Trench Isolation)。STI大致制作过程为先通过刻蚀工艺形成沟槽，再在所述沟槽中填充氧化物，从而实现电隔离。所述隔离环81能够防止隧穿效应，降低暗计数率，从而提高所述InP基SPAD的器件性能，达到更短的雪崩时间以及更低的暗电流。所述暗计数率反映了杂散光等非信号光和电噪声对有效光信号的干扰情况，因此实际应用中要尽可能的降低暗计数率。

进一步地，所述n型InP衬底为L形，包括垂直区衬底11和水平区衬底12，所述主体区及所述隔离环81位于所述水平区衬底12上表面，所述垂直区衬底11设置于所述隔离环81的外侧。

进一步地，所述垂直区衬底11及所述p型InP扩散层71的表面分别对应设置有n电极13及p电极73，从而形成同侧电极，即平面电极结构。

进一步地，所述p型InP扩散层71与所述p电极73之间还设置有接触层72，以形成欧姆接触。

具体地，所述平面电极结构更利于接触层的形成和后续封装，以及与其他器件或微电路的集成。

进一步地，所述InP倍增层61及p型InP扩散层71的接触面为阶梯型，从而增大接触面积，提高倍增效应。

具体地，所述InP基SPAD的制作流程大致为：先在L形的所述n型InP衬底上依次沉积各功能层形成所述主体区，然后将所述主体区的外围刻蚀出环状沟槽，然后在所述环状沟槽中填充绝缘材料(如氧化硅、氮化硅等)即形成所述隔离环81。

进一步地，所述n型InP衬底厚度为30-70μm，优选为50μm；掺杂浓度为1e17-1e19cm^-3，优选为1e18cm^-3；

所述InP缓冲层21厚度为0.2-0.9μm，优选为0.6μm；掺杂浓度为1e16-1e18cm^-3，优选为1e17cm^-3；

所述InGaAs吸收层31厚度为0.6-1.8μm，优选为1μm；掺杂浓度为1e14-1e16cm^-3，优选为1e15cm^-3；

所述InGaAsP过渡层41厚度为0.05-0.16μm，优选为0.1μm；掺杂浓度为1e14-1e16cm^-3，优选为1e15cm^-3；

所述InP电荷层51厚度为0.1-0.3μm，优选为0.2μm；掺杂浓度为1e16-1e18cm^-3，优选为1.8e17cm^-3；

所述InP倍增层61厚度为0.3-0.7μm，优选为0.5μm；掺杂浓度为1e14-1e16cm^-3，优选为1e15cm^-3；

所述p型InP扩散层71厚度为0.7-2μm，优选为1.2μm；掺杂浓度为1e17-1e20cm^-3，优选为1e19cm^-3；

具体优选方案可参照下表1：

表1各外延层厚度及掺杂浓度

外延层	厚度(μm)	掺杂浓度(cm<sup>-3</sup>)
			p型InP扩散层	1.2	1×10<sup>19</sup>
InP倍增层	0.5	1×10<sup>15</sup>
			InP电荷层	0.2	1.8×10<sup>17</sup>
InGaAsP过渡层	0.1	1×10<sup>15</sup>
			InGaAs吸收层	1	1×10<sup>15</sup>
InP缓冲层	0.6	1×10<sup>17</sup>
			n型InP衬底	50	1×10<sup>18</sup>

进一步地，所述InGaAs吸收层31中的In组分为0.53，Ga组分为0.47，即所述InGaAs吸收层31的材料为In_0.53Ga_0.47As。

具体地，所述In_0.53Ga_0.47As是带隙为0.75eV的直接带隙材料，工作波长范围为0.9μm～1.7μm。

进一步地，所述InGaAsP过渡层41中的In组分为0.82，As组分为0.4，即所述InGaAsP过渡层41的材料为In_0.82GaAs_0.4P。

具体地，所述InP基SPAD采用平面结构的设计，重掺杂的所述n型InP衬底作为基底，在其上生长一层所述InP缓冲层21，用于缓冲晶格失配导致的内部应力；弱n型掺杂的所述InGaAs吸收层31(In0.53Ga0.47As)作为吸收层，用于吸收光子并产生电子空穴对；所述InGaAsP过渡层41作为渐变层，用于缓解所述InGaAs吸收层31与所述InP倍增层61之间的带隙差；高掺杂的所述InP电荷层51用于调节所述InGaAs吸收层31与所述InP倍增层61之间的电场分布，以保证所述InP倍增层61具有高电场强度；最后则是用InP作为所述InP倍增层61及所述p型InP扩散层71的材料。所述InP电荷层51与所述InGaAsP过渡层41确保了所述InP倍增层61发生倍增效应。

此外，如图2所示，所述隔离环81对每层外延层产生的压应力使得所述n型InP衬底的导带和价带的形状发生改变，造成能带弯曲，能级分裂增强，各能级上的载流子数量也发生改变，进而电子和空穴的有效质量增大。沿耗尽层方向(即垂直向上)的压应力使得电子的有效质量增大，空穴的有效质量减少。由于迁移率与有效质量成反比，所以使得电子的迁移率降低，空穴的迁移率增加，使引起暗电流的电子载流子扩散减少，进而暗计数率降低。

综上所述，本发明提供了一种平面型InP基SPAD及其应用，该平面型InP基SPAD中隔离环的设计能够有效防止隧穿效应，降低暗计数率，从而提高所述InP基SPAD的器件性能，达到更短的雪崩时间以及更低的暗电流，同时有效提高量子效率、获取更高的响应频率。InP材料体系相较于传统的Si基CMOS器件具有抗辐照的特点，更加适用于航空航天通信、核电等领域。此外平面电极结构更利于接触层的形成和后续封装，以及与其他器件或微电路的集成。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种平面型InP基SPAD，其特征在于，所述InP基SPAD包括n型InP衬底，所述n型InP衬底上表面设有主体区，所述主体区包括依次叠置的InP缓冲层、InGaAs吸收层、InGaAsP过渡层、InP电荷层、InP倍增层及p型InP扩散层，所述主体区的外围设置有隔离环。

2.根据权利要求1所述的InP基SPAD，其特征在于，所述n型InP衬底为L形，包括垂直区衬底和水平区衬底，所述主体区及所述隔离环位于所述水平区衬底上表面，所述垂直区衬底设置于所述隔离环的外侧。

3.根据权利要求2所述的InP基SPAD，其特征在于，所述垂直区衬底及所述p型InP扩散层的表面分别对应设置有n电极及p电极，从而形成同侧电极。

4.根据权利要求3所述的InP基SPAD，其特征在于，所述p型InP扩散层与所述p电极之间还设置有接触层，以形成欧姆接触。

5.根据权利要求1所述的InP基SPAD，其特征在于，所述InP倍增层及p型InP扩散层的接触面为阶梯型。

6.根据权利要求1所述的InP基SPAD，其特征在于，所述n型InP衬底厚度为30-70μm，掺杂浓度为1e17-1e19cm^-3；所述InP缓冲层厚度0.2-0.9μm，掺杂浓度为1e16-1e18cm^-3，；所述InGaAs吸收层厚度为0.6-1.8μm，掺杂浓度为1e14-1e16cm^-3；所述InGaAsP过渡层厚度为0.05-0.16μm，掺杂浓度为1e14-1e16cm^-3；所述InP电荷层厚度为0.1-0.3μm，掺杂浓度为1e16-1e18cm^-3；所述InP倍增层厚度为0.3-0.7μm，掺杂浓度为1e14-1e16cm^-3；所述p型InP扩散层厚度为0.7-2μm，掺杂浓度为1e17-1e20cm^-3。

7.根据权利要求1所述的InP基SPAD，其特征在于，所述InGaAs吸收层中的In组分为0.53，Ga组分为0.47。

8.根据权利要求1所述的InP基SPAD，其特征在于，所述InGaAsP过渡层中的In组分为0.82，As组分为0.4。

9.根据权利要求1所述的InP基SPAD，其特征在于，所述隔离环为STI结构，且与所述主体区具有相同深度，所述隔离环的宽度为0.5-2μm，深度为2-5μm。

10.一种如权利要求1-9任一所述InP基SPAD的应用，其特征在于，所述InP基SPAD包括应用于航空航天通信及核电领域的SPAD。

Images