[go: up one dir, main page]

TWI860608B - 基於波導之單光子崩潰二極體 - Google Patents

基於波導之單光子崩潰二極體 Download PDF

Info

Publication number
TWI860608B
TWI860608B TW112100883A TW112100883A TWI860608B TW I860608 B TWI860608 B TW I860608B TW 112100883 A TW112100883 A TW 112100883A TW 112100883 A TW112100883 A TW 112100883A TW I860608 B TWI860608 B TW I860608B
Authority
TW
Taiwan
Prior art keywords
field plate
field
cathode
single photon
anode
Prior art date
Application number
TW112100883A
Other languages
English (en)
Other versions
TW202404110A (zh
Inventor
亞尼古努爾 薩利赫
羅賢樹
Original Assignee
新加坡商先進微晶圓私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商先進微晶圓私人有限公司 filed Critical 新加坡商先進微晶圓私人有限公司
Publication of TW202404110A publication Critical patent/TW202404110A/zh
Application granted granted Critical
Publication of TWI860608B publication Critical patent/TWI860608B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H10F30/2255—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers form heterostructures, e.g. SAM structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本揭露大致上係關於一種單光子崩潰二極體(SPAD)，其具有包括倍增接面的摻雜分布的肋形波導、設置在該肋形波導的頂部表面上的頂部包層、設置在該肋形波導的底部表面上的底部包層。單光子崩潰二極體具有一個陽極、一個陰極和兩個場板。該陽極、該陰極和該兩個場板被配置成相對於沒有至少兩個場板的單光子崩潰二極體抑制倍增接面上方的電場，並且兩個場板和/或陰極係鄰近該倍增接面和該頂部包層的交叉點定位。

Description

基於波導之單光子崩潰二極體
本發明係關於矽光子和單光子崩潰二極體(single-photon avalanche diode；SPAD)領域，且尤其關於基於波導的單光子崩潰二極體。
圖1說明傳統的基於波導的單光子崩潰二極體。這種基於波導的單光子崩潰二極體包括一個在矽肋波導(silicon rib waveguide)中定義的p-n+接面二極體。如圖所示，提供具有不對稱蝕刻深度的肋形波導以通過減少側壁碰撞來提高電荷載流子收集效率。肋形波導的寬度和長度考慮了在可見帶操作的趨近於一的吸收。這種基於波導的單光子崩潰二極體從頂部和底部包覆有SiO2。陽極和陰極相對於肋形波導的中心對稱放置。此外，可見光子從氮化矽(SiN)通道波導端射(end-fired)或漸逝耦合(evanescently coupled)到基於Si波導的單光子崩潰二極體。此外，光生電荷載流子橫向掃過高場耗盡區。通常，電子的碰撞電離係數高於矽中的電洞。因此，電子需要經歷碰撞電離過程而不是電洞來實現高倍增增益(multiplication gain)。通過重摻雜p-n+接面的n側，耗盡區主要形成在p區，其中電子是少數載流子。耗盡區主要形成在波導核心處，使得光生電子電洞對可以有效地分離並掃過高場耗盡區。
單光子崩潰二極體SPAD是在略微超過它們的崩潰擊穿電壓(breakdown voltage)(Vbr)的反向偏壓電壓(VB)下操作的光電探測器。在單光子崩潰二極體操作中，入射的單個光子可以通過碰撞電離過程觸發二次電荷載流子產生的崩潰，最終該裝置提供可測量的電信號。最近關於使用波導積體崩潰光電二極體(avalanche photodiode；APD)實現蓋革模式(Geiger-mode)操作的研究報告了過早的表面擊穿和隨後的擊穿電壓失控(breakdown voltage walk-out)，這是由於Si/SiO2界面處的電荷載流子注入和捕獲所造成的。事實證明，隨著越來越多的熱載流子被注入並隨後被捕獲在Si/SiO2界面中發現的陷阱狀態(trap state)，擊穿電壓Vbr在連續的崩潰擊穿後會達到更高的值。
崩潰光電二極體倍增增益很大程度上取決於耗盡區內的電場強度，其在蓋革模式操作(Geiger mode operation)中可以達到高達1MV/cm。然而，由於被困在耗盡區附近的電荷載流子的屏蔽(screening)，這種強電場可能會變弱；這最終會降低與場相關的倍增增益。
在耗盡區周圍形成保護環(guard ring；GR)可以防止過早的邊緣擊穿和隨後的電荷捕獲效應；因此，它被廣泛應用於以各種CMOS技術製造的正常入射崩潰光電二極體。然而，形成保護環結構的傳統離子注入和離子擴散步驟對亞微米尺寸的基於波導的單光子崩潰二極體施加了嚴格的製程控制，因為由於摻雜劑擴散問題，在如此小的幾何形狀中保留明確定義的摻雜區具有挑戰性。此外，一些保護環結構(如淺溝槽隔離)如果沒有適當的表面鈍化，會進一步引入界面陷阱中心。因此，這會降低蓋革模式崩潰光電二極體的各種性能指標，例如暗計數率(dark count rate)和後脈衝機率(afterpulsing probability)。
用於在半導體裝置內部設計電場的另一種方法是利用與裝置相鄰的電場板。例如，這種場板已被證明可以提高電力電子設備中使用的高電子遷移率電晶體(high-electron mobility transistor；HEMT)的閘極/汲極接面的擊穿復原能力(resilience)。然而，這種電場強度的原位控制(in-situ control)尚未用於基於波導的崩潰光電二極體裝置，其操作依賴於非常高的電場，但容易出現過早的表面擊穿。
因此，仍然需要一種系統來消除過早的表面擊穿及其相關的次級效應(secondary effect)，以實現用於單光子檢測的基於矽波導的崩潰光電二極體的蓋革模式操作。
提供以下發明內容是為了便於理解所揭露的實施例所特有的一些創新特徵，並不旨在作為完整的描述。通過將整個說明書、申請專利範圍、附圖和摘要作為一個整體來考慮，可以獲得對本文揭露的實施例的各個態樣的完整理解。
在本街露的第一態樣中，提供一種單光子崩潰二極體(SPAD)，其具有包括具有倍增接面的摻雜分布的肋形波導、設置在該肋形波導的頂部表面上的頂部包層、設置在該肋形波導的底部表面上的底部包層。此外，單光子崩潰二極體包括一個陽極、一個陰極和兩個場板。該陽極、該陰極和該兩個場板被配置成相對於沒有至少兩個場板的單光子崩潰二極體抑制倍增接面上的電場，並且該兩個場板係鄰近該倍增接面和該頂部包層的交叉點定位。
在一個實施例中，根據請求項1所述的單光子崩潰二極體，其中所述摻雜分佈係選自p+/i/p/n+、p++/p/i/n+/n++和p++/p/n+/n++。
在一個實施例中，所述單光子崩潰二極體的倍增接面為i/n+或p/n+。
在一個實施例中，當在陽極和陰極之間施加適當的偏壓電壓時，倍增接面形成倍增區。
在一個實施例中，二極體反向偏壓略微超過二極體的崩潰擊穿電壓以實現蓋革模式操作，其中陽極保持在比陰極低的電位，其中陰極電性接地。
在另一個實施例中，至少兩個場板包括第一場板和第二場板，它們將與倍增接面相鄰的肋形波導夾在中間，並且它們被電壓偏壓。
在一個實施例中，陽極設置在肋形波導的第一端並垂直延伸以形成陽極柱，陰極設置在肋形波導的第二端並垂直延伸以形成陰極柱。至少兩個場板包括鄰近倍增接面定位的第一場板和第二場板。第一場板形成在頂部包層中，第二場板形成在底部包層中。
在一個實施例中，第一場板不對稱地定位在陽極柱和陰極柱之間，並且它被電壓偏壓。
在一個實施例中，肋形波導的摻雜分佈為p++/p/n+/n++，倍增接面為p/n+，其中第一場板在n+摻雜區上方從p-n接面水平位移一距離△x並且從n+摻雜區垂直位移一距離d1。第二場板與第一場板垂直對準，並在n+摻雜區下方與p-n接面水平位移一距離△x，並與n+摻雜區垂直位移一距離d2。
在另一個實施例中，將相對於電性接地的電位差VB施加到第一場板和第二場板，以沿著倍增接面和頂部包層之間的界面抑制y軸(即Ey)中的靜電位梯度，以提高二極體對過早表面擊穿的復原能力。
在一個實施例中，至少兩個場板包括第一場板和第二場板，第一場板與陽極形成L形延伸陽極，第二場板與陰極形成L形延伸陰極，二者均向倍增接面延伸通過頂部包層。L形延伸陽極和L形延伸陰極抑制沿著倍增接面和頂部包層之間的界面沿y軸(即Ey)的靜電位梯度，以提高二極體對過早表面擊穿的復原能力。
在另一實施例中，第一場板橫向延伸朝向頂部包層的第二金屬層中的倍增接面。第二場板橫向延伸朝向頂部包層的第一金屬層中的倍增接面，
在一個實施例中，第一場板和第二場板以間隙g水平分開。
在一個實施例中，第二場板向第一金屬層中的倍增接面橫向延伸，其間的距離為△x。
在另一個實施例中，肋形波導的摻雜分佈為p++/p/n+/n++並且倍增接面為p/n+。第二場板從n++摻雜區延伸到n+摻雜區並且從n+摻雜區垂直位移一距離d4。第一場板與第二場板水平位移一間隙g並且與p摻雜區垂直位移一距離d3。
在一個實施例中，第一場板在第二金屬層中延伸而不是像在第二場板中那樣在第一金屬層中延伸，以防止第二場板干擾n+摻雜區上的場抑制，以及避免場板之間的介電質擊穿，同時沿p摻雜區和頂部包層的交叉點保持足夠的電場抑制。
100:單光子崩潰二極體
102:肋形波導、波導
104:頂部包層
106:底部包層
108:基板層
110:陽極
112:陰極
114:p摻雜矽板形區
116:n+摻雜區、n+摻雜矽板形區
118:p-n+接面、p-n+倍增接面、倍增接面
124:n+摻雜矽板形區
126:第一場板
128:第二場板
130:第二金屬層
132:第一金屬層
200:單光子崩潰二極體
226:L形延伸陽極、第一場板、陽極
226a:L形延伸陽極、水平部分、第一場板
228:L形延伸陰極、第二場板、陰極
228a:L形延伸陰極、水平部分、第二場板
400:圖
500:圖
600:模擬電場分佈
700:圖
d1:距離
d2:距離
d3:距離
d4:距離
d5:距離
g:間隙
△x:距離
當參考附圖閱讀以下描述時，實施例的其他目的、特徵和優點將變得明顯。在附圖中，其中相同的元件符號表示貫穿數個視圖的相應部件：
附圖僅用於說明，因此並非對本揭露的限制，並且其中：
圖1示出了根據先前技術的基於波導的單光子崩潰二極體(SPAD)；
圖2示出了根據本揭露的一個態樣的基於波導的單光子崩潰二極體的橫截面圖；
圖3示出了根據本揭露的另一態樣的基於波導的單光子崩潰二極體的橫截面圖；
圖4根據本揭露的一個態樣示出了說明在先前技術的波導(Ref)、圖2的基於波導的單光子崩潰二極體(SFP，△x=0nm)和圖3的基於波導的單光子崩潰二極體(EFP，△x=0nm)之間的頂部包層中的電場抑制的圖；
圖5根據本揭露的一個態樣示出了說明在先前技術的波導(Ref)、圖2的基於波導的單光子崩潰二極體(SFP，△x=0nm)和圖3的基於波導的單光子崩潰二極體(EFP，△x=0nm)之間的底部包層(又稱掩埋氧化物層)中的電場抑制的圖；
圖6根據本揭露的一個態樣示出了說明先前技術的波導(Ref)、圖2的基於波導的單光子崩潰二極體(SFP，△x=0nm)和圖3的基於波導的單光子崩潰二極體(EFP，△x=0nm)的模擬電場分佈的圖；
圖7根據本揭露的一個態樣示出了針對先前技術的基於波導的單光子崩潰二極體(參考)、圖2的基於波導的單光子崩潰二極體(SFP，△x=0nm) 和圖3的基於波導的單光子崩潰二極體(EFP，△x=0nm)的模擬暗電流與反向偏壓電壓的圖。
本文的實施例及其各種特徵和有利細節參考在附圖中示出和在以下描述中詳述的非限制性實施例來更全面地解釋。省略了眾所周知的組件和處理技術的描述，以免不必要地混淆本文的實施例。此處使用的示例僅旨在促進理解可以實踐此處的實施例的方式並且進一步使本技術領域中具有通常知識者能夠實踐此處的實施例。因此，示例不應被解釋為限制本文實施例的範圍。
在整個先前技術中，仍然需要一種系統來消除過早的表面擊穿及其相關的次級效應，以實現用於單光子檢測的基於矽波導的崩潰光電二極體的蓋革模式操作。
因此，提供了本文揭露的單光子崩潰二極體(SPAD)，其通過包括場調變板(field-modulating plate)(本文也稱為場板(field plate；FP))提供了對過早表面擊穿的解決方案。具體來說，場板可能位於波導和包層的倍增區的交叉點附近，這可能是非常有缺陷的。這些場板可以用以沿著氧化物界面降低電場，因此它們可以顯著降低氧化物注入電流。因此，減輕了氧化物界面處的熱載流子注入和捕獲，並且減輕其擊穿電壓失控。
場板的幾何形狀和定位可以以與沒有任何場板的單光子崩潰二極體相比沿氧化物界面的電場強度降低的任何方式配置。特別是，場板的幾何形狀和定位與陽極和陰極配合可以抑制波導之倍增接面上的電場。
本文揭露的單光子崩潰二極體(SPAD)可以不需要額外的摻雜並且提供沿氧化物界面的電場強度的精確和原位控制，因此該方法可以適用於在高電場中操作的其他裝置。
在一個實施例中，場板可以形成在單光子崩潰二極體主動區和光吸收區之外，這不影響二極體的量子效率。本文揭露的示例性場板設計和單光子崩潰二極體可以與傳統的CMOS製造步驟相容，並且僅需要可選的背面金屬化步驟。
因此，在一個實施例中，提供了一種單光子崩潰二極體，其可以包括具有包括倍增接面的摻雜分佈的肋形波導；沉積在肋形波導的頂部表面上的頂部包層；位於肋形波導的底部表面上的底部包層；陽極；陰極；以及至少兩個場板，其中，陽極、陰極和至少兩個場板可以被配置成相對於沒有至少兩個場板的單光子崩潰二極體抑制倍增接面上的電場，其中，至少兩個場板和/或陰極可以鄰近倍增接面和頂部包層的交叉點定位。
在一個實施例中，肋形波導可以是矽肋形波導。肋形波導可具有約340nm的厚度，包括約90nm的不對稱蝕刻深度和約900nm的寬度。蝕刻深度可以產生肋形波導結構，其具有在波導的肋形部分和板形部分中限定的p-和n-摻雜區，如圖1、2和3所示。
在一個實施例中，肋形波導的長度可以考慮用於在可見帶中操作的接近一的吸收(例如，約640nm處約16μm)。在一個實施例中，崩潰光電二極體/單光子崩潰二極體裝置的長度可以根據操作波長更短或更長。矽崩潰光電二極體/單光子崩潰二極體裝置可用於檢測波長短於約1.1μm的光。考慮到常用的近紅外光波長850和905nm(分別用於短距離資料通信和LIDAR應用)， 裝置長度可達200μm，以吸收高達90%的光。對於藍光的吸收，一個5μm長的裝置可以提供接近一的吸收。因此，肋形波導長度可以根據操作波長在5μm到200μm之間變化。
在一個實施例中，裝置厚度可以由製造裝置的鑄造廠限制。具有不對稱蝕刻深度的較厚Si裝置層可能有利於減少熱載流子的側壁碰撞和沿氧化物界面的相關電荷捕獲效應。因此，肋形波導可以具有340nm至500nm的厚度。
在一個實施例中，裝置寬度可以變化到它不會顯著激發矽波導內部的高階模式的程度。特別是，裝置寬度可達1μm。
在一個實施例中，肋形波導的摻雜分佈可以包括一個或多個摻雜的P區、一個或多個摻雜的N區和可選的本質區。在一個實施例中，摻雜分佈可以包括選自重度摻雜P區(p++)、中度摻雜P區(p+)、輕度摻雜P區(p)、本質區、輕度摻雜N區(n)、中度摻雜N區(n+)和重度摻雜N區(n++)。術語“輕度摻雜”、“中度摻雜”、“重度摻雜”等主要以相對術語使用，但應在商業CMOS製造過程的標準特徵的上下文中進行其他解釋。
肋形波導可以使用合適的摻雜物摻雜以形成期望的摻雜分佈。具體地，肋形波導可以採用諸如但不限於硼、鎵等摻雜物進行摻雜，以形成P摻雜區。此外，肋形波導可以使用諸如但不限於砷、磷等摻雜物進行摻雜，以形成N摻雜區。
肋形波導的摻雜分佈可以被設計成使得當在觸點之間施加適當的偏壓電壓時，倍增接面形成單光子崩潰二極體倍增區。在一個實施例中，當在陽極和陰極之間施加適當的偏壓電壓時，倍增接面形成倍增區。
在一個實施例中，摻雜分佈可以是p+/i/p/n+或p++/p/i/n+/n++，倍增接面可以分別是p/n+或i/n+。在一個實施例中，摻雜分佈可以是p++/p/n+/n++並且倍增接面可以是p/n+。
本文揭露的單光子崩潰二極體可以包括矽肋形波導，其具有限定在波導芯內部的p/n+接面，並且它可以耦合到氮化矽(SiN)通道波導，以將可見光/近紅外光耦合到單光子崩潰二極體中。
在一個實施例中，單光子崩潰二極體可以反向偏壓超過單光子崩潰二極體的崩潰擊穿電壓以實現蓋革模式操作，其中陽極可以保持在比電性接地的陰極低的電位。
在一個實施例中，陽極是常規電流通過其進入極化電氣裝置的電極。陰極是常規電流通過其離開電氣裝置的電極。陽極可位於肋形波導的第一端並在p摻雜區之上接觸。陽極可以偏壓到比基於波導的單光子崩潰二極體的負擊穿電壓(即，-VB<-Vbr)稍微負一些的電壓-VB。
在一個實施例中，陰極可以位於肋形波導的第二端並在n摻雜區之上接觸。陰極可以連接到電性接地。
在一個實施例中，陽極可位於肋形波導的第一端並垂直延伸以形成陽極柱，並且陰極可位於肋形波導的第二端並垂直延伸以形成陰極柱。
在一個實施例中，肋形波導的摻雜分佈可以是p++/p/n+/n++，其中，陽極與p++摻雜區接觸，陰極與n++摻雜區接觸。
在一個實施例中，陽極可以保持在比陰極低的電位，並且陰極電性接地(即，-VB<0V)。
在一個實施例中，陽極和陰極可以對稱放置，它們之間的距離為約3μm。如本技術領域中具有通常知識者所理解的，陽極和陰極之間的距離可以變化並且受制於鑄造製造規則。在一個實施例中，陽極和陰極可以對稱放置，它們之間的距離為約2μm至5μm。
在一個實施例中，陽極和陰極可以由CMOS製程中使用的普通金屬製成，例如鋁和銅。
在一個實施例中，頂部和底部包層分別指的是肋形波導之上和之下的包層。頂部和底部包層可以由二氧化矽(SiO2)材料製成。SiO2材料是良好的介電材料，因此SiO2材料可以在基於波導的單光子崩潰二極體中提供更好的絕緣。
在一個實施例中，頂部包層的厚度可以為約1至3μm。在一個實施例中，底部包層的厚度可以為約1至3μm。
氧化矽可沉積在肋形波導的頂部表面上作為頂部包層，並提供以絕緣陽極、陰極和基於波導的單光子崩潰二極體的導電通道。
在一個實施例中，基板層可以設置在底部包層下面。基板層可以由諸如但不限於矽(Si)的材料製成。基板層可以被部分蝕刻和金屬化，以允許沿著單光子崩潰二極體倍增區的底部氧化物界面抑制電場。在一個實施例中，基板層可以是通過背面金屬化製程的導電基板層。
在一個實施例中，基板層和底部包層之間的距離(d2)可以在從大約500nm到大約1μm的範圍內。
在一個實施例中，至少兩個場板可以包括第一場板和第二場板配置成使得與沒有場板的情況相比，沿氧化物界面的電場強度降低(例如，圖1)。 特別地，至少兩個場板的幾何形狀和定位可以與陽極和陰極配合以抑制波導的倍增接面上的電場。
在一個實施例中，至少兩個場板中的一個可以與倍增接面的垂直軸或平面水平分離或位移一距離△x。在一實施例中，距離△x可為約0nm。在一實施例中，距離△x可在±100nm內。
在一個實施例中，至少兩個場板可以不對稱地定位以隨著倍增接面的場強度更高而更位於倍增接面的一側。在一個實施例中，至少兩個場板可以被定位成抑制沿著倍增區上方的氧化物界面的電場強度。例如，至少兩個場板可以鄰近p/n+接面定位，其倍增區和吸收區部分重疊，並且更具體地被定位在n+摻雜側。
至少兩個場板可以由諸如但不限於鋁或銅等的材料製成。
三明治場板(Sandwich Field Plates；SFP)配置
在一個實施例中，至少兩個場板可以是將肋形波導單光子崩潰二極體夾在中間的凹陷和偏壓場板。因此，場板的這種配置可以稱為三明治場板(SFP)。
在三明治場板的一個實施例中，至少兩個場板可以包括第一場板和第二場板，第一場板和第二場板將鄰近倍增接面的肋形波導夾在中間，並且可以由電壓源電性偏壓。
在三明治場板的一個實施例中，第一場板可以形成在頂部包層內，第二場板可以形成在底部包層內。
在三明治場板的一個實施例中，第一場板可以不對稱地定位在陽極和陰極之間。
在三明治場板的一個實施例中，肋形波導的摻雜分佈可以是p++/p/n+/n++和倍增接面p/n+，其中第一場板可以在n+摻雜區上方從倍增接面水平位移一距離△x並且從n+摻雜板形區垂直位移一距離d1，第二場板可以與第一場板垂直對準並且在n+摻雜區下方從倍增接面水平位移一距離△x並且從n+摻雜板形區垂直位移一距離d2。特別地，△x指的是p-n接面與位於裝置右側(right-hand side；RHS)的場板左邊緣之間的距離。
在三明治場板的一個實施例中，距離d1的範圍可以從大約500nm到1μm。在一個實施例中，距離d1可以是大約500nm。
在三明治場板的一個實施例中，距離d2的範圍可以從大約500nm到1μm。在一實施例中，距離d2可為約500nm。
在三明治場板的一個實施例中，相對於電性接地的電位差VB可以施加到第一場板和第二場板以沿著倍增接面和包層之間的界面抑制沿y軸(即Ey)的靜電位梯度，從而提高二極體對過早表面擊穿的復原能力。
三明治場板的偏壓場板配置可以通過用於使用者控制的氧化物場抑制的附加背面金屬化製程來製造。在一個實施例中，第二場板可以通過背面金屬化製程形成。
在一個實施例中，可以從SOI晶圓開始製造三明治場板，然後進行Si裝置層的蝕刻和離子注入步驟。此後，可以形成包括摻雜的Si肋形波導的Si單光子崩潰二極體，並在頂部包覆有氧化矽作為第一層間介電質。在金屬化步驟之前，可以在p-n接面附近選擇性地蝕刻處理晶圓(handling wafer)。此後，在重度摻雜p++和n++摻雜區域附近蝕刻頂部氧化物包層之後，可以沉積金屬層以形成陽極和陰極。可以用遮罩組選擇性地蝕刻頂部氧化物層以形成頂部場板。同樣， 底部場板通過背面金屬化製程形成，最後對氧化物包覆的電極執行接合墊開口步驟以形成電性觸點。
特別地，第一和第二場板可以被製造成靠近p-n+接面的中度摻雜區(即，n+摻雜區)，其中氧化物界面處的電場強度較高。
圖2示出配置有三明治場板的單光子崩潰二極體(SPAD)100的示例性實施例，其中波導具有p++/p/n+/n++的摻雜分佈和p/n+的倍增接面。
基於波導的單光子崩潰二極體100包括第一場板126，第一場板126形成在n+摻雜區116上方並與n+摻雜區116相鄰並且從p-n+接面118水平位移一距離△x。具體地，第一場板126不對稱地定位在陽極110和陰極112之間，使得第一場板126與n+摻雜區116相鄰。
第一場板126形成在頂部包層104的第二金屬層130中，這與僅包含陽極和陰極的一部分的第一金屬層132不同。此外，第一場板126形成在距離n+摻雜矽板形區124的一距離(d1)處。具體地，第一場板126和n+摻雜矽板形區124之間的距離(d1)可以在從大約0.5μm到大約1μm的範圍內。
第二場板128形成在底部包層106中，並且與第一場板126在同一垂直平面內並對齊。第二場板128跨越基板層108的整個高度並延伸到底部包層106中。第二場板128形成在距離n+摻雜矽板形區124的一距離(d2)處。具體地，第一場板126和n+摻雜矽板形區124之間的距離(d2)可以在從大約0.5μm到大約1μm的範圍內。
第一場板126和第二場板128通過兩步驟金屬化製程形成。第一場板126和第二場板128將肋形波導夾在中間，有助於沿著矽/氧化物界面(即，肋 形波導102與頂部包層104的界面，以及肋形波導102與底部包層106的界面)降低電場強度。
通過第一場板126和第二場板128將肋形波導夾在中間可以增加p/n+接面的擊穿電壓，因為高電場從肋形波導邊緣被推向單光子崩潰二極體核心。進一步地，通過第一場板126和第二場板128的夾持可以使耗盡區內的電場線分佈更均勻，從而在波導芯內形成更集中的衝擊產生區。
第一場板126和第二場板128可以偏壓到與相對於地施加到陽極的電壓(即，-VB)具有相同大小但具有相反極性(即，VB)的電壓。具體地，第一場板126和第二場板128可以由正電壓VB進行電壓偏壓，以減小在p/n+接面和包層(例如，頂部包層104和底部包層106)界面的交點處沿y軸(即，電場沿y軸的向量分量，Ey)的靜電位梯度。
延伸場板(Extended Field Plates；EFP)配置
在一個實施例中，至少兩個場板可以通過最佳化陽極和陰極足跡(footprint)來配置。至少兩個場板可以使陰極/陽極朝向倍增接面延伸以抑制沿著矽/氧化物界面的電場強度。因此，場板的這種配置以及陽極和陰極的修改可以稱為延伸場板(EFP)。
因此，本文揭露的單光子崩潰二極體可以採用通過最佳化雙層金屬化製程中的陽極/陰極足跡形成的場板，以提高單光子崩潰二極體對過早表面擊穿的復原能力。
在延伸場板的一個實施例中，至少兩個場板可以包括第一場板和第二場板。
第一場板通過最佳化陽極足跡以使其朝向第二金屬層中的倍增接面延伸的方式形成。同樣，第二場板通過設計陰極足跡形成，使其向第一金屬層中的倍增接面延伸。在這方面，延伸的陽極和延伸的陰極可以抑制沿著倍增接面和頂部包層之間的界面沿y軸(即Ey)的靜電位梯度，以提高二極體對過早表面擊穿的復原能力。
在延伸場板的一個實施例中，延伸的陽極和延伸的陰極可以以間隙g分開，間隙g可以在大約300nm到500nm的範圍內，並且較佳地大約300nm。應當理解，較小的間隙g會增加延伸的場板之間的電場強度，並可能導致頂部包層的介電擊穿以用於高偏壓電壓，而較大的間隙g會降低在p摻雜區上的延伸陽極對延伸陰極的固定位置的影響。
在延伸場板的一個實施例中，延伸的陽極和延伸的陰極可以形成為L形。L形延伸陽極和L形延伸陰極可以分別作為第一場板和第二場板。在這點上，第一場板和陽極可以形成相同的結構。同樣，第二場板和陰極可以形成相同的結構。
在延伸場板的一個實施例中，L形陰極可以朝向第一金屬層中的倍增接面水平延伸，其間的距離為△x，並且L形陽極可以朝向第二金屬層中的倍增接面橫向延伸，與所述倍增接面的距離為g-△x。
在延伸場板的一個實施例中，肋形波導的摻雜分佈可以是p++/p/n+/n++並且倍增接面是p/n+。相應地，L形陰極可以從n++摻雜區延伸到n+摻雜區並且可以從n+摻雜矽板形區垂直位移一距離d4。進一步地，L形第一場板可以從p++摻雜區延伸到p摻雜區並且與L形陰極間隔一距離g並且與p摻雜區垂直位移一距離d3。
在延伸場板的一個實施例中，距離d3可以在大約1μm到1.5μm的範圍內，並且較佳地大約1μm。應當理解，對於給定的偏壓電壓VB，距離d3越大將減小p摻雜肋形波導區段之頂部上的感應電場。
在延伸場板的一個實施例中，距離d4可以在大約0.5μm到0.75μm的範圍內，並且較佳地大約0.5μm。應當理解，對於給定的偏壓電壓VB，較長的距離d4將減小n摻雜肋形波導區段上的電場抑制效果。
在延伸場板的一個實施例中，底部包層可以具有厚度d5。該距離d5也是將波導的底部表面與基板層分開的距離。在延伸場板的一實施例中，距離d5可為約0.7μm至3μm。
在延伸場板的一個實施例中，第一場板可以在第二金屬層中延伸，以防止n+摻雜區上的電場增強以及延伸的陽極和延伸的陰極之間的任何介電質擊穿，同時沿p摻雜區和頂部包層的交叉點保持足夠的電場抑制。
圖3示出配置有延伸場板的單光子崩潰二極體(SPAD)200的示例性實施例，藉此波導102具有p++/p/n+/n++的摻雜分佈和p/n+的倍增接面118。
基於波導的單光子崩潰二極體200包括L形延伸陽極226、226a和L形延伸陰極228、228a，它們也分別用作第一場板和第二場板。延伸的場板通過形成L形的陽極和陰極足跡而形成。L形延伸場板都被包含在頂部包層104的第一金屬層132和第二金屬層130內。
基於波導的單光子崩潰二極體200被設計和配置成最佳化陽極和陰極在不同金屬層中的足跡以降低沿氧化物界面的電場強度。應當注意，陽極和第一場板226、226a組合形成延伸陽極，陰極和第二場板228、228a組合形成延伸陰極。
第一場板226通過在摻雜的p++區的頂部上延伸陽極而形成。具體地，第一場板226形成L形延伸陽極，其水平部分2268朝向p/n+倍增接面118延伸通過頂部包層104。此外，水平部分226a形成在距離p摻雜矽板形區114的一距離(d3)處。
第二場板228通過在摻雜的n++區的頂部上延伸陰極而形成。具體地，第二場板228形成L形延伸陰極，其水平部分228a朝向p/n+的倍增接面118延伸通過頂部包層104，使得倍增接面118與水平部分228a之間的距離等於△x。由於沿著p/n+接面和頂部包層104之間的界面的電場強度在n摻雜區116中最高，因此與第一場板的水平部分226a相比，第二場板的水平部分228a更靠近該區以具有更好的場抑制。水平部分228a形成在距離n+摻雜矽板形區116的一距離(d4)處。
根據圖3的實施例，△x指的是第二場板的水平部分228a的左邊緣與p-n接面118之間的距離。
第一場板的水平部分226a和第二場板的水平部分228a在它們之間限定一水平間隙(g)。水平間隙(g)可以被配置為使得沿著n+摻雜區116和頂部包層104之間的界面實現的電場抑制不被干擾，同時沿著p摻雜矽板形區114和頂部包層104界面之間的界面保持足夠高的電場抑制。
工作實例
進行了一系列電腦輔助設計(Technology Computer-Aided Design；TCAD)模擬，以便對本文揭露的單光子崩潰二極體的實施例進行模型化，其中單光子崩潰二極體的裝置幾何形狀和摻雜配置有所變化。特別是，進行了一項最佳化研究，通過改變p-n接面與位於裝置之右側中的場板左邊緣之間的距離△x來抑制沿氧化物界面的電場強度。在以下模擬結果中，距離△x為0nm。
圖4圖示了根據本揭露的一個態樣的在肋形波導之上5nm處的X座標以及與先前技術的基於波導的單光子崩潰二極體(Ref)、基於波導的單光子崩潰二極體100(SFP)和基於波導的單光子崩潰二極體200(EFP)相關聯的電場之間的圖400。如圖所示，帶有延伸場板的設計在不延伸高場氧化物界面的情況下抑制了頂部包層處的峰值場，而帶有三明治場板的設計在稍微加寬高場氧化物界面的情況下提供了更好的場抑制。
特別地，圖4顯示了沿矽肋波導的頂部之上5nm處截取的橫向切割線的電場分佈，使得它說明了沿Si單光子崩潰二極體/頂部氧化物界面的電場強度。圖的x軸表示沿該切割線的位置；x=0μm對應肋形波導的中心。y軸表示以每公分百萬伏(MV)為單位的電場強度。圖4清楚地表明，與參考裝置相比，三明治場板和延伸場板設計抑制了沿頂部氧化物界面的電場強度。
圖5圖示了根據本揭露的一個態樣的在肋形波導之下5nm處的X座標以及與先前技術的基於波導的單光子崩潰二極體(Ref)、基於波導的單光子崩潰二極體100(SFP)和基於波導的單光子崩潰二極體200(EFP)相關聯的電場之間的圖500。如圖所示，具有接地基板的延伸場板設計降低了沿底部氧化物表面的電場，藉此，最大電場不再位於氧化物界面，而是位於耗盡區內。此外，三明治場板在抑制峰值場強度方面表現較好，但代價是會有額外的電極形成和偏壓條件。
特別地，圖5示出了沿著在矽肋波導底部之下5nm處截取的切割線的電場分佈，使得它說明了沿著Si單光子崩潰二極體/底部氧化物界面的電場強度。圖的x軸表示沿該切割線的位置；x=0μm對應肋形波導的中心。y軸表示 以每公分MV為單位的電場強度。圖5清楚地表明，與參考裝置相比，三明治場板和延伸場板設計抑制了沿底部氧化物界面的峰值電場強度。
圖6圖示了根據本揭露的實施例和配置的模擬電場分佈600。圖中顯示三明治場板和延伸場板設計抑制了沿氧化物界面的局部電場，因此可以防止裝置過早發生表面擊穿。
特別地，圖6顯示了倍增區附近電場強度的橫截面分佈的電腦輔助設計模擬。在這裡，裝置使用其裝置結構和摻雜分佈進行模型化。在電極上施加接近相應裝置之擊穿電壓的偏壓電壓，並將產生的電場分佈繪製為二維等高線圖。在這裡，包括電極和整個肋形波導在內的裝置的整個橫截面已經被模擬；然而，為了更佳地說明效果，只顯示了倍增區。圖6清楚地表明，在參考裝置中，頂部和底部氧化物界面處的電場強度最高。然而，三明治場板和延伸場板設計抑制了朝向肋形波導芯的電場，並導致波導芯內的電場線分佈更均勻；因此，實現了更均勻的倍增區。
圖7根據本揭露的一個態樣示出了針對先前技術的基於波導的單光子崩潰二極體(參考)、圖2的基於波導的單光子崩潰二極體(SFP)和圖3的基於波導的單光子崩潰二極體(EFP)的模擬暗電流與反向偏壓電壓的圖700。如圖7所示，與參考裝置相比，使用場板會導致裝置在較高偏壓電壓下由於沿氧化物界面的電場受到抑制而發生崩潰擊穿。
應當理解，上面揭露的變體和其他特徵和功能或其替代物可以合乎需要地組合到許多其他不同的系統或應用中。此外，本技術領域中具有通常知識者隨後可能做出其中的各種目前無法預見或未預料到的替代、修改、變化或改進，這些替代、修改、變化或改進也意在包含在所附申請專利範圍中。
儘管已經相當詳細地全面描述了當前揭露的實施例以涵蓋可能的態樣，但是本技術領域中具有通常知識者將認識到本揭露的其他版本也是可能的。
100:單光子崩潰二極體
102:肋形波導
104:頂部包層
106:底部包層
108:基板層
110:陽極
112:陰極
114:p摻雜矽板形區
116:n+摻雜區、n+摻雜矽板形區
118:p-n+接面、p-n+倍增接面、倍增接面
124:n+摻雜矽板形區
126:第一場板
128:第二場板
130:第二金屬層
132:第一金屬層
d1、d2、△x:距離

Claims (16)

  1. 一種單光子崩潰二極體(single photon avalanche diode，SPAD)，包括：肋形波導，係具有包括倍增接面的摻雜分佈；頂部包層，係設置在該肋形波導的頂部表面上；底部包層，係設置在該肋形波導的底部表面上；陽極；陰極；以及至少兩個場板，其中，該陽極、該陰極和該至少兩個場板係配置成相對於沒有該至少兩個場板的單光子崩潰二極體抑制該倍增接面上方的電場，其中，該至少兩個場板係鄰近該倍增接面的交叉點定位。
  2. 如請求項1所述的單光子崩潰二極體，其中，該摻雜分佈係選自：p+/i/p/n+；p++/p/i/n+/n++；以及p++/p/n+/n++。
  3. 如請求項2所述的單光子崩潰二極體，其中，該倍增接面為i/n+或p/n+。
  4. 如請求項1至3中任一項所述的單光子崩潰二極體，其中，當在該陽極和該陰極之間施加適當的偏壓電壓時，該倍增接面形成倍增區。
  5. 如請求項1所述的單光子崩潰二極體，其中，該二極體反向偏壓略微超過該二極體的崩潰擊穿電壓以實現蓋革模式操作，其中，該陽極保持在比該陰極低的電位，其中，該陰極係電性接地。
  6. 如請求項1所述的單光子崩潰二極體，其中，該至少兩個場板包括第一場板和第二場板，該第一場板和該第二場板將相鄰於該倍增接面的該肋形波導夾在中間，並且該第一場板和該第二場板被電壓偏壓。
  7. 如請求項6所述的單光子崩潰二極體，其中，該陽極係設置在該肋形波導的第一端並垂直延伸以形成陽極柱，其中，該陰極係設置在該肋形波導的第二端並垂直延伸以形成陰極柱，其中，該至少兩個場板包括鄰近該倍增接面定位的第一場板和第二場板，其中，該第一場板係形成在該頂部包層中，以及其中，該第二場板係形成在該底部包層中。
  8. 如請求項7所述的單光子崩潰二極體，其中，該第一場板不對稱地位於該陽極柱和該陰極柱之間，並且被電壓偏壓。
  9. 如請求項6所述的單光子崩潰二極體，其中，該肋形波導的該摻雜分佈為p++/p/n+/n++，且該倍增接面為p/n+，其中，該第一場板在n+摻雜區上方從p-n接面水平位移一距離△x，並從該n+摻雜區垂直位移一距離d1，其中，該第二場板與該第一場板垂直對準並且在該n+摻雜區下方從該p-n接面水平位移一距離△x並且從該n+摻雜區垂直位移一距離d2。
  10. 如請求項6所述的單光子崩潰二極體，其中，相對於電性接地的電位差VB被施加到該第一場板和該第二場板，以沿著該倍增接面和該頂部包層之間的界面抑制y軸(即Ey)中的靜電位梯度，以提高該二極體對過早表面擊穿的復原能力。
  11. 如請求項1所述的單光子崩潰二極體，其中，該至少兩個場板包括第一場板和第二場板，其中，該第一場板與該陽極形成L形延伸陽極，且該第二場板與該陰極形成L形延伸陰極，二者均朝向該倍增接面延伸通過該頂部包層，其中，該L形延伸陽極和該L形延伸陰極抑制沿著該倍增接面和該頂部包層之間的界面沿該y軸(即Ey)的靜電位梯度，以提高該二極體對過早表面擊穿的復原能力。
  12. 如請求項11所述的單光子崩潰二極體，其中，該第一場板橫向延伸朝向該頂部包層的第二金屬層中的該倍增接面，其中，該第二場板橫向延伸朝向該頂部包層的第一金屬層中的該倍增接面。
  13. 如請求項11所述的單光子崩潰二極體，其中，該第一場板和該第二場板水平隔開一間隙g。
  14. 如請求項11所述的單光子崩潰二極體，其中，該第二場板朝向該頂部包層之第一金屬層中的該倍增接面橫向延伸，該第二場板與該倍增接面之間的距離為△x。
  15. 如請求項14所述的單光子崩潰二極體，其中，該肋形波導的該摻雜分佈為p++/p/n+/n++，並且該倍增接面為p/n+，其中，該第二場板從n++摻雜區延伸到n+摻雜區並且從該n+摻雜區垂直位移一距離d4，其中，該第一場板與該第二場板水平位移一間隙g，並且與p摻雜區垂直位移一距離d3。
  16. 如請求項15所述的單光子崩潰二極體，其中，該第一場板在該頂部包層之第二金屬層中延伸，以防止該第二場板干擾該n+摻雜區上方的場抑制，並且避免該些場板之間的介電質擊穿，同時沿著該p摻雜區和該頂部包層的交叉點保持足夠的電場抑制。
TW112100883A 2022-03-01 2023-01-09 基於波導之單光子崩潰二極體 TWI860608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/SG2022/050101 2022-03-01
PCT/SG2022/050101 WO2023167630A1 (en) 2022-03-01 2022-03-01 Waveguide-based single-photon avalanche diode (spad)

Publications (2)

Publication Number Publication Date
TW202404110A TW202404110A (zh) 2024-01-16
TWI860608B true TWI860608B (zh) 2024-11-01

Family

ID=87884115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100883A TWI860608B (zh) 2022-03-01 2023-01-09 基於波導之單光子崩潰二極體

Country Status (7)

Country Link
US (1) US20250113650A1 (zh)
EP (1) EP4487384A4 (zh)
JP (1) JP7806273B2 (zh)
CN (1) CN118613924A (zh)
CA (1) CA3248191A1 (zh)
TW (1) TWI860608B (zh)
WO (1) WO2023167630A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127314A1 (en) * 2007-04-24 2010-05-27 Koninklijke Philips Electronics N.V. Photodiodes and fabrication thereof
US20180122848A1 (en) * 2011-10-31 2018-05-03 The Trustees Of Columbia University In The City Of New York Systems and methods for imaging using single photon avalanche diodes
US20190074397A1 (en) * 2017-08-25 2019-03-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Avalanche photodiode
WO2020011201A1 (zh) * 2018-07-10 2020-01-16 南京集芯光电技术研究院有限公司 基于场板结构的AlGaN或GaN紫外雪崩光电探测器及其制备方法
CN112038441A (zh) * 2020-09-11 2020-12-04 中国科学院半导体研究所 一种波导耦合的硅基光电探测器及其制备方法
CN113169243A (zh) * 2018-10-30 2021-07-23 感觉光子公司 包括高灵敏度光子混合结构的高量子效率盖革模式雪崩二极管及其阵列
WO2021156444A1 (en) * 2020-02-06 2021-08-12 Osram Opto Semiconductors Gmbh Improvements in spad-based photodetectors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346348B2 (ja) 2003-05-19 2009-10-21 株式会社神戸製鋼所 半導体放射線検出器
JP5818238B2 (ja) 2010-10-06 2015-11-18 ラピスセミコンダクタ株式会社 半導体装置
EP2713409B1 (en) 2012-09-27 2020-08-26 ams AG Photodiode with a field electrode for reducing the space charge region
US9946135B2 (en) 2015-05-29 2018-04-17 Palo Alto Research Center Incorporated High voltage thin film optical switch
JP7090479B2 (ja) 2018-06-06 2022-06-24 富士通株式会社 光半導体素子及び光伝送装置
JP6793786B1 (ja) 2019-06-28 2020-12-02 沖電気工業株式会社 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127314A1 (en) * 2007-04-24 2010-05-27 Koninklijke Philips Electronics N.V. Photodiodes and fabrication thereof
US20180122848A1 (en) * 2011-10-31 2018-05-03 The Trustees Of Columbia University In The City Of New York Systems and methods for imaging using single photon avalanche diodes
US20190074397A1 (en) * 2017-08-25 2019-03-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Avalanche photodiode
WO2020011201A1 (zh) * 2018-07-10 2020-01-16 南京集芯光电技术研究院有限公司 基于场板结构的AlGaN或GaN紫外雪崩光电探测器及其制备方法
CN113169243A (zh) * 2018-10-30 2021-07-23 感觉光子公司 包括高灵敏度光子混合结构的高量子效率盖革模式雪崩二极管及其阵列
WO2021156444A1 (en) * 2020-02-06 2021-08-12 Osram Opto Semiconductors Gmbh Improvements in spad-based photodetectors
CN112038441A (zh) * 2020-09-11 2020-12-04 中国科学院半导体研究所 一种波导耦合的硅基光电探测器及其制备方法

Also Published As

Publication number Publication date
JP2025507522A (ja) 2025-03-21
US20250113650A1 (en) 2025-04-03
EP4487384A4 (en) 2025-12-31
CN118613924A (zh) 2024-09-06
WO2023167630A1 (en) 2023-09-07
JP7806273B2 (ja) 2026-01-26
EP4487384A1 (en) 2025-01-08
TW202404110A (zh) 2024-01-16
CA3248191A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US9748429B1 (en) Avalanche diode having reduced dark current and method for its manufacture
US6359293B1 (en) Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes
US12324250B2 (en) Single-photon avalanche photodiode
US20160104812A1 (en) Integrated photodiode for semiconductor substrates
US10978606B2 (en) Avalanche diode and method of manufacturing an avalanche diode
TW202327117A (zh) 包括設置於半導體基底中的鍺區的半導體裝置及其形成方法
US20200185560A1 (en) Spad-type photodiode
KR101947088B1 (ko) 애벌란시 광검출기
US6943390B2 (en) High-gain photodetector with separated PN junction and rare earth doped region and a method of forming the same
EP3680941B1 (en) Avalanche photodiode and method for manufacturing same
KR102887458B1 (ko) 평면형 InP 기반 SPAD 및 그 응용
US9406830B1 (en) Semiconductor light-receiving device
CN111509074A (zh) 半导体器件及其制造方法
TWI860608B (zh) 基於波導之單光子崩潰二極體
US12302649B2 (en) Inversion layer avalanche photodiode with vertical electric field
US9190550B2 (en) Photodiode
US11967664B2 (en) Photodiodes with serpentine shaped electrical junction
HK40114984A (zh) 基於波导的单光子雪崩二极管(spad)
CN120018599A (zh) 光电转换器件、装置及其制造方法
US12224368B1 (en) Optoelectronic device including photodiode having buried layer with different thicknesses
TWI905429B (zh) 光感測裝置
JP7435786B2 (ja) 受光器
Xuanqi et al. Novel Field-Plate Integrated Mesa-Type InGaAs/InP Avalanche Photodiode
CN118448482A (zh) 单光子雪崩探测器结构及其制作方法
CN120051014A (zh) 包括电容效应钝化结构的单光子雪崩二极管