CN115701228A - 显示面板及其制备方法 - Google Patents

Abstract

本申请实施例公开了一种显示面板及其制备方法，其中，显示面板包括：衬底；第一电极，设置在所述衬底上；第一绝缘层，设置在所述第一电极上；辅助电极层，设置在所述第一绝缘层上；第二绝缘层，设置在所述辅助电极层上，所述第二绝缘层上开设有容纳孔，所述容纳孔贯穿所述第二绝缘层、所述辅助电极层和所述第一绝缘层；发光单元，设置在所述容纳孔内，所述发光单元与所述辅助电极层连接；以及第二电极，设置在所述第二绝缘层上，所述第二电极覆盖所述发光单元。本申请提供的显示面板及其制备方法，有效延长发光单元的寿命。

Description

显示面板及其制备方法

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及其制备方法。

背景技术

量子点胶体材料具有效率高、稳定性强以及所发出的光色度纯正等优点，已在显示技术领域得到了较为广泛的应用。但由于现有电致发光器件中，电子传输层的电子注入速率普遍高于空穴传输层的空穴注入速率，使得富余的电子会在量子点层的界面处与空穴复合，产生界面激子猝灭而损伤量子点层的界面，降低量子点层的发光寿命，尤其是使得蓝色量子点的寿命至今仍然未能到达量产的最低标准。因此，量子点材料中不平衡的电荷注入以及界面激子猝灭，已经制约了量子点材料在显示技术领域的进一步发展，成为亟待解决的技术问题。

发明内容

本申请实施例提供一种显示面板及其制备方法，以解决现有电致发光器件的量子点材料中不平衡的电荷注入的技术问题。

本申请实施例提供一种显示面板，包括：衬底；第一电极，设置在所述衬底上；第一绝缘层，设置在所述第一电极上；辅助电极层，设置在所述第一绝缘层上；第二绝缘层，设置在所述辅助电极层上，所述第二绝缘层上开设有容纳孔，所述容纳孔贯穿所述第二绝缘层、所述辅助电极层和所述第一绝缘层；发光单元，设置在所述容纳孔内，所述发光单元与所述辅助电极层连接；以及第二电极，设置在所述第二绝缘层上，所述第二电极覆盖所述发光单元。

可选的，在本申请的一些实施例中，显示面板还包括设置在所述衬底上的像素定义结构，所述像素定义结构上设置有像素定义开口，所述第一绝缘层、所述辅助电极层和所述第二绝缘层设置在所述像素定义开口内。

可选的，在本申请的一些实施例中，所述第二绝缘层上开设有多个所述容纳孔，每一所述容纳孔内设置有所述发光单元，相邻容纳孔之间的最小间距大于5nm；和/或，所述第二绝缘层上开设有多个所述容纳孔，所述容纳孔的孔径范围为20nm至200nm。

可选的，在本申请的一些实施例中，显示面板还包括：空穴注入层，设置在所述第一电极上；空穴传输层，设置在所述空穴注入层和所述第一绝缘层之间；电子传输层，设置在所述第二绝缘层上，所述电子传输层覆盖并连接所述发光单元；以及电子注入层，设置在所述电子传输层和所述第二电极之间；所述像素定义开口内设置有所述空穴注入层、所述空穴传输层、所述电子传输层和所述电子注入层；所述空穴注入层、所述空穴传输层、所述电子传输层和所述电子注入层与所述像素定义结构直接连接。

可选的，在本申请的一些实施例中，所述第一绝缘层、所述辅助电极层和所述第二绝缘层的叠加结构限定出多个子像素区域，相邻所述子像素区域之间设置有所述第一绝缘层、所述辅助电极层和所述第二绝缘层的叠加结构，所述容纳孔位于所述子像素区域内。

可选的，在本申请的一些实施例中，显示面板还包括：空穴注入层，设置在所述第一电极上；空穴传输层，设置在所述空穴注入层与所述第一绝缘层之间；电子传输层，设置在所述第二绝缘层上，所述电子传输层覆盖并连接所述发光单元和所述第二绝缘层；以及电子注入层，设置在所述电子传输层和所述第二电极之间。

可选的，在本申请的一些实施例中，所述第一绝缘层、所述辅助电极层和所述第二绝缘层的厚度总和与所述发光单元的厚度相等；

和/或，所述第一绝缘层的材料包括二氧化硅、氮化硅、氮氧化硅中的至少一种，所述第一绝缘层的厚度范围为5nm至20nm；

和/或，所述第二绝缘层的材料包括二氧化硅、氮化硅、氮氧化硅中的至少一种，所述第二绝缘层的厚度范围为5nm至20nm。

可选的，在本申请的一些实施例中，所述辅助电极层的电势低于所述发光单元的电势。

可选的，在本申请的一些实施例中，所述发光单元包括量子点材料；和/或，所述辅助电极层由金、银、铜或铝元素中的至少一种组成。

可选的，在本申请的一些实施例中，还包括空穴注入层、空穴传输层、电子注入层以及电子传输层；所述第一电极为阴极，所述第二电极为阳极，所述电子注入层设置在所述第一电极上，所述电子传输层设置在所述电子注入层上，所述第一绝缘层设置在所述电子传输层和所述辅助电极层之间，所述空穴传输层设置在所述第二绝缘层上，所述空穴注入层设置在所述空穴传输层上，所述第二电极设置在所述空穴传输层上。

本申请还提供一种显示面板的制备方法，包括：

提供一衬底；

在所述衬底上形成第一电极；

在所述第一电极上形成第一绝缘层；

在所述第一绝缘层上形成辅助电极层；

在所述辅助电极层上形成第二绝缘层；

在所述第二绝缘层上开设贯穿所述第二绝缘层、所述辅助电极层和所述第一绝缘层的容纳孔；

将所述发光单元设置在所述容纳孔内，使所述发光单元与所述辅助电极层连接；

在所述第二绝缘层上设置第二电极，使所述第二电极覆盖所述发光单元。

可选的，在本申请的一些实施例中，所述在所述第一电极上形成第一绝缘层的步骤之后，所述第一绝缘层上形成辅助电极层的步骤之前，还包括：清洗所述第一绝缘层的表面，对清洗后的所述第一绝缘层的表面进行等离子处理；所述在所述第一绝缘层上形成辅助电极层的步骤之后，所述在所述辅助电极层上形成第二绝缘层的步骤之前，还包括：清洗所述辅助电极层的表面，对清洗后的所述辅助电极层的表面进行等离子处理；所述在所述辅助电极层上形成第二绝缘层的步骤之后，所述在所述第二绝缘层上开设容纳孔的步骤之前，还包括：清洗所述第二绝缘层的表面，对清洗后的所述第二绝缘层的表面进行等离子处理。

可选的，在本申请的一些实施例中，所述将所述发光单元设置在所述容纳孔内的步骤包括：

将量子点溶液置于所述容纳孔内；

在50℃至100℃的温度下将所述显示面板加热3至10分钟，使所述量子点溶液干燥成膜。

本申请提供的显示面板包括依次设置在第一电极上的第一绝缘层、辅助电极层、第二绝缘层以及第二电极，第二绝缘层上设置填充有发光单元的容纳孔，容纳孔贯穿第二绝缘层、辅助电极层和第一绝缘层，使发光单元与第二绝缘层、辅助电极层和第一绝缘层连接。当发光单元存在富余电子时，富余电子流向辅助电极层。辅助电极层与第一电极和第二电极之间均形成电场，该电场方向抑制电子传输层中过多的电子朝向空穴传输层运动，并促进空穴传输层中的空穴朝向电子传输层运动，使电子与空穴的复合区域被限制在金属层所在平面附近，从而避免电子与空穴在发光单元界面处复合而出现的界面激子猝灭现象，有效避免对发光单元界面的损坏，延长发光单元的寿命。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的显示面板的第一实施例的截面图；

图2示出了图1中的显示面板工作时的电荷分布示意图；

图3是本申请提供的显示面板的第二实施例的截面图；

图4是本申请提供的显示面板的第三实施例的截面图；

图5示出了图4中的多个容纳孔在第二绝缘层上的第一分布示意图；

图6示出了图4中的多个容纳孔在第二绝缘层上的第二分布示意图；

图7是本申请提供的显示面板的第四实施例的截面图；

图8是本申请提供的显示面板的第五实施例的截面图；

图9是本申请提供的显示面板的制备方法的流程图；

图10是本申请提供的显示面板的又一制备方法的流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请提供一种显示面板，包括衬底、第一电极、第一绝缘层、辅助电极层、第二绝缘层、发光单元和第二电极。第一电极设置在衬底上。第一绝缘层设置在第一电极上。辅助电极层设置在第一绝缘层上。第二绝缘层设置在辅助电极层上。第二绝缘层上开设有容纳孔。容纳孔贯穿第二绝缘层、辅助电极层和第一绝缘层。发光单元设置在容纳孔内。发光单元与第一绝缘层、辅助电极层和第二绝缘层连接。第二电极设置在第二绝缘层上。第二电极覆盖发光单元。

通过上述结构设计，当发光单元存在富余电子时，富余电子朝向辅助电极层移动。辅助电极层与第一电极和第二电极之间均形成电场，该电场方向抑制电子传输层中过多的电子朝向空穴传输层运动，并促进空穴传输层中的空穴朝向电子传输层运动，使电子与空穴的复合区域被限制在金属层所在的平面附近，从而避免电子与空穴在发光单元界面处复合而出现的界面激子猝灭现象，有效避免对发光单元界面的损坏，延长发光单元的寿命。尤其当发光单元为量子点层时，能显著延长量子点层的实用寿命。

如图1所示，本申请提供一种显示面板的第一实施例，包括衬底1、像素定义结构2、第一电极3、空穴注入层4、空穴传输层5、第一绝缘层6、辅助电极层7、第二绝缘层8、发光单元9、电子传输层10、电子注入层11和第二电极12。

衬底1包括基板(图中未示出)和设置在基板上的半导体阵列层(图中未示出)。

基板可以是柔性基板。柔性基板的材料可以为聚醚砜、聚丙烯酸酯、聚酰亚胺、聚萘二甲酸乙二醇酯和聚对苯二甲酸乙二醇酯中的一种或多种。在本申请的一些具体实施例中，基板也可以是刚性基板。刚性基板的材料可以为玻璃，本申请对此不作具体限定。

半导体阵列层包括栅极线、数据线以及薄膜晶体管等。半导体阵列层的具体结构在现有技术中已经有相关说明，这里不作具体限定。

像素定义结构2设置在衬底1上。具体的，像素定义结构2设置在半导体阵列层上。像素定义结构2上开设有多个像素定义开口21。每一像素定义开口21沿厚度方向贯穿像素定义结构2。像素定义开口21裸露出位于像素定义结构2下方的衬底1。像素定义结构2可采用具有疏水性的有机光阻材料制得。有机光阻材料可以为聚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚酰亚胺、聚醚砜或苯并环丁烯中的一种或多种。

第一电极3设置在衬底1上。在本实施例中，第一电极3设置在像素定义开口21内。像素定义开口21裸露出第一电极3。在本实施例中，第一电极3为阳极。第一电极3可以为ITO/Ag/ITO的三层导电结构，也可以为Ag/ITO、Al/WOx或Ag/IZO的双层导电结构。在一些具体实施例中，第一电极3还可以为单层导电结构。具体的，第一电极3的材料可以包括Mo、Al、Ti、Nd或Cu等导电金属或导电金属组成的合金中的一种或多种，也可以包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)等导电氧化物中的一种或多种。

空穴注入层4设置在第一电极3上。空穴注入层4的材料可以为导电高分子材料及其衍生物。所述导电高分子材料可以包括聚噻吩或聚苯胺。其中，空穴注入层4的厚度可以介于10纳米至60纳米之间。

空穴传输层5设置在空穴注入层4上。空穴传输层5的材料可以为有机材料，如可以包括聚三苯胺、9,9-二辛基芴/N-(4-仲丁基苯基)-二苯胺交替共聚物(TFB)或N,N′-二(1-萘基)-N,N′-二苯基-(1,1′-联苯)-4,4′-二胺(NPB)中的一种或多种，也可以为无机材料，如可以包括氧化铜(Cu₂O)或氧化铜镓纳米颗粒(CuxGa1-xO)。

第一绝缘层6设置在第一电极3上。第一绝缘层6的材料包括二氧化硅、氮化硅、氮氧化硅等常见无机绝缘层中的至少一种。可以理解的是，第一绝缘层6的材料还可以包括二氧化硅、氮化硅或氮氧化硅的掺杂改性材料，这里不作具体限定。

辅助电极层7设置在第一绝缘层6上。辅助电极层7为导电层。辅助电极层7的电势低于发光单元9的电势，以吸纳注入发光单元9中的富余的电子，平衡注入发光单元9中的电子和空穴的注入数量和注入速率。

辅助电极层7包括金、银、铜或铝元素中的至少一种。辅助电极层7由金、银、铜或铝元素中的至少一种组成。辅助电极层7可以为单一金属或合金导电层，也可以是多种金属或合金叠加形成的复合导电层，这里不作具体限定。辅助电极层7的选材主要考虑金属材料的导电性能、稳定性和成本等。在本申请一些具体实施例中，辅助电极层选用铝或铝合金，以确保同时具有较好的导电性能和稳定性能以及较低的制备成本。

第二绝缘层8设置在辅助电极层7上。第二绝缘层8上开设有容纳孔81。容纳孔81延伸至空穴传输层5的表面。具体的，容纳孔81沿显示面板的厚度方向贯穿第二绝缘层8、辅助电极层7和第一绝缘层6以裸露出空穴传输层5的表面。

第二绝缘层8的材料包括二氧化硅、氮化硅、氮氧化硅等常见无机绝缘层中的至少一种。可以理解的是，第二绝缘层8的材料还可以包括二氧化硅、氮化硅或氮氧化硅的掺杂改性材料，这里不作具体限定。还可以理解的是，第二绝缘层8可以选择与第一绝缘层6相同的材料，也可以选择与第一绝缘层6不同的材料，这里不作具体限定。

发光单元9设置在容纳孔81内。发光单元9的端面与第一绝缘层6、辅助电极层7和第二绝缘层8的端面连接。发光单元9包括常见的量子点材料和常见的有机发光材料。

发光单元9的厚度与第一绝缘层6、辅助电极层7和第二绝缘层8的厚度总和大致相等。即，发光单元9大致填满容纳孔81，以提升显示面板的表面平整度，进而提升显示面板的显示效果和良率。

电子传输层10设置在第二绝缘层8上。电子传输层10覆盖发光单元9和第二绝缘层8。电子传输层10连接发光单元9。电子传输层10具有较高的电子迁移率，使电子能够有效注入发光单元9。电子传输层10的材料可以为有机材料，也可以为无机材料，如可以包括ZnO、TiO2和SnO2等。可以理解的是，电子传输层10的具体材料根据发光单元9的材料进行选择，这里不作具体限定。

电子注入层11设置在电子传输层10上。电子注入层11的材料可以为金属氧化物或金属卤化物。电子注入层11包括Alq₃、LiF、CaO、CsO或CsF等，这里不作具体限定。

第二电极12设置在第二绝缘层8上。在本实施例中，第二电极12为阴极。第二电极12设置在电子注入层11上。第二电极12覆盖发光单元9和电子注入层11。第二电极12为透明导电材料。第二电极12与电子注入层11直接连接。

在本实施例中，第一电极3、空穴注入层4、空穴传输层5、第一绝缘层6、辅助电极层7、第二绝缘层8、发光单元9、电子传输层10以及电子注入层11均位于像素定义开口21内。

现有技术中，发光单元设置在像素定义开口中。发光单元与像素定义结构直接连接。由于现有材料的限制，电子传输层的电子传输速率通常明显高于空穴传输层的空穴传输速率，使得显示面板工作时，发光单元中存在大量的富余电子。发光单元中的富余电子缺乏与之复合的空穴，将在第一电极和第二电极之间的电场作用下朝向空穴传输层移动。因此，大量富余电子在发光单元靠近空穴传输层的界面与空穴传输层界面的空穴复合，使电子与空穴的复合区域移动至发光单元靠近空穴传输层的界面处。频繁出现的界面激子猝灭现象，会损坏发光单元靠近空穴传输层的界面，缩短发光单元的使用寿命。尤其是蓝色量子点材料作为发光单元材料时，其寿命至今仍然未能到达量产的最低标准。

本实施例提出在发光单元9周围增设如前所述包括第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构，使得显示面板中形成第一电容和第二电容。第一电容包括第一电极3、第一绝缘层6和辅助电极层7。第二电容包括辅助电极层7、第二绝缘层8和第二电极12。第一电容和第二电容均环绕发光单元9。

显示面板开启初期，第一电极3和第二电极12上开始加载电压，电子注入层11内的电子开始通过电子传输层10进入发光单元9，空穴注入层4内的空穴开始通过空穴传输层5进入发光单元9，进入发光单元9内的电子和空穴相对运动至发光单元9中心位置复合。复合区域91位于发光单元9的中心位置。在这一阶段，位于第一电极3和第二电极12之间的第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构被同样位于第一电极3和第二电极12之间的发光单元9短路。本申请增设的第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构可视为无效组成部分，不影响显示面板的发光显示。

由于电子传输层10的电子传输速率通常明显高于空穴传输层5的空穴传输速率，随着电子持续的注入发光单元9，发光单元9内产生越来越多的富余电子。由于辅助电极层7的电势通常小于发光单元9的电势，从电子传输层10注入发光单元9中的富余电子朝向电势更低的辅助电极层7运动，富余电子开始在辅助电极层7上汇集。通过本申请中增设的辅助电极层7可以吸纳发光单元9中多余的电子，维持发光单元9中的电子数量和空穴数量保持平衡，使复合区域91在这个阶段中被限制在辅助电极层7所在的水平面附近。

结合图2，由于第一绝缘层6、辅助电极层7和第二绝缘层8叠加设置在第一电极3和第二电极12之间，显示面板中形成了所述第一电容和所述第二电容。随着辅助电极层7上汇聚的电子数量不断增加，辅助电极层7与第一电极3之间的电场强度不断增大，辅助电极层7与第一电极3之间的电场方向指向辅助电极层7。同时，辅助电极层7与第二电极12之间的电场强度也不断增大，辅助电极层7与第二电极12之间的电场方向同样指向辅助电极层7。因此，辅助电极层7与第一电极3之间不断增强的电场使空穴传输层5内的空穴注入发光单元9的速率不断加快，辅助电极层7与第二电极12之间不断增强的电场反而使电子传输层10中的电子注入发光单元9的速率不断减慢，从而确保发光单元9中的电子数量和空穴数量维持平衡状态，进而确保复合区域91被稳定且可靠的限制在辅助电极层7所在的水平面附近。

因此，本实施例中的显示面板可以避免电子与空穴在发光单元界面处复合而出现的界面激子猝灭现象，从而避免对发光单元界面的损坏。本实施例中的显示面板的发光单元寿命能得到显著延长。

可选的，第一绝缘层6的厚度范围为5nm至20nm。值得说明的是，第一绝缘层6的厚度值与显示面板工作时空穴注入层4中产生的空穴数量以及空穴传输层5中空穴的传输速度正相关。具体的，若空穴注入层4中产生的空穴数量较多和/或空穴传输层5中空穴的传输速度较高，第一绝缘层6的厚度可以相对增大以减弱对空穴运动的促进作用，从而适当平衡空穴注入发光单元9的速率，确保电子和空穴运动至发光单元9的中心区域复合，避免电子和空穴在发光单元9靠近电子传输层10的表面复合以损伤发光单元9的界面。

可选的，第二绝缘层8的厚度范围为5nm至20nm。值得说明的是，第二绝缘层8的厚度值与显示面板工作时电子注入层11中产生的电子数量以及电子传输层10中电子的传输速度负相关。具体的，若电子注入层11中产生的电子数量较多和/或电子传输层10中电子的传输速度较高，第二绝缘层8的厚度可以相对减小以增大对电子运动的抑制作用，从而适当平衡电子注入发光单元9的速率，确保电子和空穴运动至发光单元9的中心区域复合，避免电子和空穴在发光单元9靠近空穴传输层5的表面复合以损伤发光单元9的界面。

可以理解的是，在本申请的另一具体实施例中，第一电极为阴极，第二电极为阳极。相应的，电子注入层设置在第一电极上。电子传输层设置在电子注入层上。第一绝缘层设置在电子传输层上。辅助电极层设置在第一绝缘层上。第二绝缘层设置在辅助电极层上。空穴传输层设置在第二绝缘层上。空穴注入层设置在空穴传输层上。第二电极设置在空穴注入层上。因此，空穴注入层和空穴传输层可以设置在第一电极与第一绝缘层之间，也可以设置在第二电极与第二绝缘层之间。相应的，电子传输层和电子注入层可以设置在第二电极与第二绝缘层之间，也可以设置在第一电极与第一绝缘层之间。这里不作具体限定。

图3示出了本申请提供的显示面板的第二实施例。本实施例与第一实施例的区别在于，像素定义结构2设置在第一电极3上。第一电极3位于像素定义开口21的外部，即第一电极3有部分与像素定义结构2底部接触。

需要说明的是，本实施例中显示面板的其他结构均与第一实施例相同，这里不再赘述。

图4示出了本申请提供的显示面板的第三实施例。本实施例与第一实施例的区别在于第二绝缘层8上开设有多个容纳孔81。每一容纳孔81沿显示面板的厚度方向贯穿第二绝缘层8、辅助电极层7和第一绝缘层6以裸露出空穴传输层5的表面。每一容纳孔81内均设置有发光单元9。发光单元9与辅助电极层7连接。

结合图5和图6，相邻两个容纳孔81之间的间距大于5nm，以确保第一电容和第二电容对富余电子的存储能力足以平衡电子注入发光单元9的速率以及空穴注入发光单元9的速率，并能将复合区域91限制在辅助电极层7所在平面附近。在一些具体实施例中，相邻两个容纳孔81之间的间距大于10nm。

在本实施例中，多个容纳孔81阵列排布。多个容纳孔81均匀分布在第二绝缘层8上。如图5所示，多个容纳孔81均为圆形。多个容纳孔81的孔径大小相同。容纳孔81的孔径范围为20nm至200nm。相邻容纳孔81之间的距离相同。通过上述设计，能确保显示面板各处的亮度均匀。

此外，容纳孔81还可以是如图6所示的矩形。容纳孔81的宽度范围和长度范围均为20nm至200nm。

可以理解的是，在本申请的其他具体实施例中，容纳孔81还可以是椭圆形、菱形、多边形、三角形或其他形状，在此不作具体限定。

需要说明的是，本实施例中显示面板的其他相关结构均与第一实施例相同，这里不再赘述。

图7示出了本申请提供的显示面板的第四实施例。本实施例与第一实施例的区别在于采用第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构替代了像素定义结构2，以简化制程和面板结构。

具体的，第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构限定出多个子像素区域14。第一绝缘层6、辅助电极层7和第二绝缘层8分隔相邻的子像素区域14，起到像素定义结构2的作用。容纳孔81位于子像素区域14内。

在本实施例中，子像素区域14内仅有一个容纳孔81。容纳孔81替代了像素定义开口21。为简化制程工艺，容纳孔81仅位于容纳孔81内。空穴注入层4、空穴传输层5、电子传输层10和电子注入层11均在面板上整面铺设。空穴注入层4、空穴传输层5位于容纳孔81的第一侧。电子传输层10和电子注入层11位于容纳孔81的第二侧。

第一绝缘层6设置在空穴传输层5上。电子传输层10覆盖并连接发光单元9和第二绝缘层8。

需要说明的是，本实施例中显示面板的其他相关结构均与第一实施例相同，这里不再赘述。

图8示出了本申请提供的显示面板的第五实施例。本实施例与第四实施例的区别在于第二绝缘层8上开设有多个容纳孔81。每一容纳孔81沿显示面板的厚度方向贯穿第二绝缘层8、辅助电极层7和第一绝缘层6以裸露出空穴传输层5的表面。每一容纳孔81内均设置有发光单元9。

结合图5和图6，相邻两个容纳孔81之间的最小间距大于5nm，以确保第一电容和第二电容对富余电容的存储能力足以平衡电子注入发光单元9的速率以及空穴注入发光单元9的速率，并能将复合区域91限制在辅助电极层7所在平面附近。在一些具体实施例中，相邻两个容纳孔81之间的最小间距大于10nm。

在本实施例中，多个容纳孔81阵列排布。多个容纳孔81均匀分布在第二绝缘层8上。如图5所示，多个容纳孔81均为圆形。多个容纳孔81的孔径大小相同。容纳孔81的孔径范围为20nm至200nm。相邻容纳孔81之间的距离相同。通过上述设计，能确保显示面板各处的亮度均匀。

此外，容纳孔81还可以是如图6所示的矩形。容纳孔81的宽度范围和长度范围均为20nm至200nm。可以理解的是，在本申请的其他具体实施例中，容纳孔81还可以是椭圆形、菱形、多边形、三角形或其他形状，在此不作具体限定。

可以理解的是，每一子像素区域14内也可以设置多个容纳孔81。每一子像素区域14内的多个容纳孔81内的发光单元9发出的颜色的光。每一子像素区域14内的多个容纳孔81内的发光单元9同时发光以点亮子像素区域14。

需要说明的是，本实施例中显示面板的其他相关结构均与第一实施例相同，这里不再赘述。

本申请提供的显示面板的制备方法，如图9所示，包括：

B1、提供一衬底1。

B2、在衬底1上形成第一电极3。

B3、在第一电极3上形成第一绝缘层6。

B4、在第一绝缘层6上形成辅助电极层7。

B5、在辅助电极层7上形成第二绝缘层8。

B6、在第二绝缘层8上开设容纳孔81，使容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

B7、将发光单元9设置在容纳孔81内，使发光单元9与辅助电极层7连接。

B8、在第二绝缘层8上设置第二电极12，使第二电极。

本申请提供的显示面板的又一制备方法，如图10所示，包括：

B1、提供一衬底1。

B2、在衬底1上形成第一电极3。

B3、在第一电极3上形成第一绝缘层6。

B41、清洗第一绝缘层6的表面，对清洗后的第一绝缘层6的表面进行等离子处理。

B4、在第一绝缘层6上形成辅助电极层7。

B51、清洗辅助电极层7的表面，对清洗后的辅助电极层7的表面进行等离子处理。

B5、在辅助电极层7上形成第二绝缘层8。

B61、清洗第二绝缘层8的表面，对清洗后的第二绝缘层8的表面进行等离子处理。

B6、在第二绝缘层8上开设容纳孔81，使容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

B7|、将所述发光单元9设置在所述容纳孔81内，使发光单元9与辅助电极层7连接。

其中，步骤B7包括：

B71、将量子点溶液置于所述容纳孔81内，使发光单元9与辅助电极层7连接，可选地，可以采用溶液法将量子点溶液置于容纳孔内。

B72、在50℃至100℃的温度下将所述显示面板加热3至10分钟，使所述量子点溶液干燥成膜。

具体的，本申请提供的如前所述的显示面板的制备方法的第一具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至10nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用银材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积二氧化硅层作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为8nm至18nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为40nm至55nm。相邻容纳孔81之间的间距大于等于10nm。

本申请提供的如前所述的显示面板的制备方法的第二具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至10nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用银材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积氮化硅作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为8nm至18nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为40nm至55nm。相邻容纳孔81之间的间距大于等于10nm。

本申请提供的如前所述的显示面板的制备方法的第三具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至10nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用银材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积氮氧化硅作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为6nm至20nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为40nm至55nm。相邻容纳孔81之间的间距大于等于10nm。

本申请提供的如前所述的显示面板的制备方法的第四具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至15nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用铝材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积二氧化硅作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为10nm至20nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为40nm至55nm。相邻容纳孔81之间的间距大于等于10nm。

本申请提供的如前所述的显示面板的制备方法的第五具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至10nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用银材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积二氧化硅作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为8nm至18nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为25nm至35nm。相邻容纳孔81之间的间距等于10nm。

本申请提供的如前所述的显示面板的制备方法的第六具体实施例如下，包括：

提供一衬底1。衬底1包括基板和设置在基板上的半导体阵列层。

在衬底1上形成第一电极层。对第一电极层图案化以获得第一电极3。

采用CVD制程，在第一电极3上沉积二氧化硅层作为第一绝缘层6。第一绝缘层6的厚度范围为5nm至10nm。

清洗第一绝缘层6的表面，采用氩等离子体对清洗后的第一绝缘层6的表面进行等离子处理。

采用PVD制程，在第一绝缘层6上形成辅助电极层7。辅助电极层7选用银材料。辅助电极层7的厚度范围为3nm至6nm。

清洗辅助电极层7的表面，采用氩等离子体对清洗后的辅助电极层7的表面进行等离子处理。

采用CVD制程，在辅助电极层7上沉积二氧化硅作为第二绝缘层8，以获得第一绝缘层6、辅助电极层7和第二绝缘层8的叠加结构。第二绝缘层8的厚度范围为8nm至18nm。

采用光刻工艺在第二绝缘层8上开设多个容纳孔81，通过进一步蚀刻使每一容纳孔81贯穿第二绝缘层8、辅助电极层7和第一绝缘层6。

采用旋涂的方式将量子点溶液置于容纳孔81内。旋涂速度范围为1500r/min至2500r/min。旋涂时间范围为10s至20s。

在50℃至100℃的温度下将显示面板烘烤3至10分钟，使量子点溶液干燥成膜。

如图5所示，多个容纳孔81在第二绝缘层8上阵列排布。容纳孔81为圆形开孔。容纳孔81的孔径范围为45nm至55nm。相邻容纳孔81之间的间距大于等于10nm。

本申请提供的显示面板包括依次设置在第一电极上的第一绝缘层、辅助电极层、第二绝缘层以及第二电极，第二绝缘层上设置填充有发光单元的容纳孔，容纳孔贯穿第二绝缘层、辅助电极层和第一绝缘层，使发光单元与第二绝缘层、辅助电极层和第一绝缘层连接。当发光单元存在富余电子时，富余电子流向辅助电极层。辅助电极层与第一电极和第二电极之间均形成电场，该电场方向抑制电子传输层中过多的电子朝向空穴传输层运动，并促进空穴传输层中的空穴朝向电子传输层运动，使电子与空穴的复合区域被限制在金属层所在平面附近，从而避免电子与空穴在发光单元界面处复合而出现的界面激子猝灭现象，有效避免对发光单元界面的损坏，延长发光单元的寿命。

以上对本申请实施例所提供的一种显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：

衬底；

第一电极，设置在所述衬底上；

第一绝缘层，设置在所述第一电极上；

辅助电极层，设置在所述第一绝缘层上；

第二绝缘层，设置在所述辅助电极层上，所述第二绝缘层上开设有容纳孔，所述容纳孔贯穿所述第二绝缘层、所述辅助电极层和所述第一绝缘层；

发光单元，设置在所述容纳孔内，所述发光单元与所述辅助电极层连接；以及

第二电极，设置在所述第二绝缘层上，所述第二电极覆盖所述发光单元。

2.根据权利要求1所述的显示面板，其特征在于，还包括设置在所述衬底上的像素定义结构，所述像素定义结构上设置有像素定义开口，所述第一绝缘层、所述辅助电极层和所述第二绝缘层设置在所述像素定义开口内。

3.根据权利要求2所述显示面板，其特征在于，所述第二绝缘层上开设有多个所述容纳孔，每一所述容纳孔内设置有所述发光单元，相邻容纳孔之间的最小间距大于5nm；

和/或，

所述第二绝缘层上开设有多个所述容纳孔，所述容纳孔的孔径范围为20nm至200nm。

4.根据权利要求2所述显示面板，其特征在于，还包括：

空穴注入层，设置在所述第一电极上；

空穴传输层，设置在所述空穴注入层和所述第一绝缘层之间；

电子传输层，设置在所述第二绝缘层上，所述电子传输层覆盖并连接所述发光单元；以及

电子注入层，设置在所述电子传输层和所述第二电极之间；

所述像素定义开口内设置有所述空穴注入层、所述空穴传输层、所述电子传输层和所述电子注入层；所述空穴注入层、所述空穴传输层、所述电子传输层和所述电子注入层与所述像素定义结构直接连接。

5.根据权利要求1所述显示面板，其特征在于，所述第一绝缘层、所述辅助电极层和所述第二绝缘层的叠加结构限定出多个子像素区域，相邻所述子像素区域之间设置有所述第一绝缘层、所述辅助电极层和所述第二绝缘层的叠加结构，所述容纳孔位于所述子像素区域内。

6.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层、所述辅助电极层和所述第二绝缘层的厚度总和与所述发光单元的厚度相等；

和/或

所述第一绝缘层的材料包括二氧化硅、氮化硅、氮氧化硅中的至少一种，所述第一绝缘层的厚度范围为5nm至20nm；

和/或

所述第二绝缘层的材料包括二氧化硅、氮化硅、氮氧化硅中的至少一种，所述第二绝缘层的厚度范围为5nm至20nm。

7.根据权利要求1所述的显示面板，其特征在于，所述辅助电极层的电势低于所述发光单元的电势。

8.根据权利要求1所述的显示面板，其特征在于，所述发光单元包括量子点材料；和/或

所述辅助电极层由金、银、铜或铝元素中的至少一种组成。

9.根据权利要求1所述的显示面板，其特征在于，还包括空穴注入层、空穴传输层、电子注入层以及电子传输层；

所述第一电极为阴极，所述第二电极为阳极，所述电子注入层设置在所述第一电极上，所述电子传输层设置在所述电子注入层上，所述第一绝缘层设置在所述电子传输层和所述辅助电极层之间，所述空穴传输层设置在所述第二绝缘层上，所述空穴注入层设置在所述空穴传输层上，所述第二电极设置在所述空穴传输层上。

10.一种显示面板的制备方法，其特征在于，包括：

提供一衬底；

在所述衬底上形成第一电极；

在所述第一电极上形成第一绝缘层；

在所述第一绝缘层上形成辅助电极层；

在所述辅助电极层上形成第二绝缘层；

在所述第二绝缘层上开设贯穿所述第二绝缘层、所述辅助电极层和所述第一绝缘层的容纳孔；

将所述发光单元设置在所述容纳孔内，使所述发光单元与所述辅助电极层连接；

在所述第二绝缘层上设置第二电极，使所述第二电极覆盖所述发光单元。

Images