[go: up one dir, main page]

CN1155995C - 叠层体、叠层体的制备方法及半导体元件 - Google Patents

叠层体、叠层体的制备方法及半导体元件 Download PDF

Info

Publication number
CN1155995C
CN1155995C CNB008087997A CN00808799A CN1155995C CN 1155995 C CN1155995 C CN 1155995C CN B008087997 A CNB008087997 A CN B008087997A CN 00808799 A CN00808799 A CN 00808799A CN 1155995 C CN1155995 C CN 1155995C
Authority
CN
China
Prior art keywords
layer
mentioned
aln
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008087997A
Other languages
English (en)
Other versions
CN1355931A (zh
Inventor
�˱�Т
西川孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1355931A publication Critical patent/CN1355931A/zh
Application granted granted Critical
Publication of CN1155995C publication Critical patent/CN1155995C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10D64/01344—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D64/0134—
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/2905—
    • H10P14/2908—
    • H10P14/2926—
    • H10P14/3216—
    • H10P14/3258—
    • H10P14/3416—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种叠层体、叠层体的制备方法及半导体元件。通过酸处理等清洗Si衬底1并加热它而将它表面的附着物除去。其次，将已等离子化的N供向Si衬底1的表面，而利用该游离基N的表面活性剂效果在Si衬底1的表面上形成和Si结晶晶格不匹配的AlN结晶层80。因AlN结晶层80的晶格间距离大致和AlN结晶层本来的晶格常数一样，故AlN结晶层80内不存在由于它和Si衬底1的晶格常数的不同而引起的应变，而这种情况在它和Si衬底1晶格匹配时是存在的。

Description

叠层体、叠层体的制备方法及半导体元件
技术领域
本发明涉及在结晶层之上叠层III族元素的氮化物膜而形成的叠层体、其制备方法及利用该叠层体的半导体元件。
背景技术
近年来，在形成在Si衬底上的CMOS器件中，构成该器件的MOS晶体管等元件在微细化与高集成度上有着显著的进展。随着这样的微细化与高集成度的深入，对提高栅极绝缘膜(MOS晶体管等的构成要素)的单位面积电容值的要求也就越来越强烈了。这是因为：为了省电，驱动MOS器件中各元件的电源电压已被低电压化，而为确保元件操作和已往一样所必须具备的电荷，就只有提高栅极绝缘膜的单位面积上的电容值了。
大致有两种方法可使该栅极绝缘膜的电容值升高。其一为：将栅极绝缘膜薄膜化；其二为：用介电常数更高的材料构成栅极绝缘膜。换句话说，薄膜化和高介电常数化是两个使栅极绝缘膜高性能化的有效途径。
人们在以更高的精度热氧化Si衬底以实现栅极绝缘膜的薄膜化上做了很多尝试。通过热氧化Si衬底以形成二氧化硅(SiO2)绝缘膜之法，具有以下优点：易形成氧化膜；当该氧化膜作栅极绝缘膜时，能发挥出极其优良的特性，如低界面状态密度、高耐压特性、小漏电流等；氧化膜的形成工艺足以跟上元件的微细化与高集成化等的发展。因此，即使说除了热氧化法以外，别无他法制备形成在Si衬底上的CMOS晶体管中的栅极绝缘膜，也是一点都不过分的。现在很多人从事如何使SiO2膜薄膜化的研究工作，旨在使今后的栅极绝缘膜高性能化。例如，估计了Si系晶体管开发的未来前景的“The National Technology Roadmap for Semiconductors(TheSemiconductor Industry Association in the U.S.A)的第74页Table22”(第1份文献)做出了这样的预测：即1997年厚度为4～5nm的栅极绝缘膜，到2001年后会成为2～3nm。还有，“信学技报(Technical Report of IEICE.)ED98-9，SDM98-9(1998-04)15页”(第2份文献)所述的是，使SiO2膜薄膜化的热氧化法为速热速冷的短时氧化法。按该文献中所述的方法形成的SiO2膜的膜厚为1.5nm。
还有，“Applied Physics Letters 72，2835(1998)”(第3份文献)中所述的方法，为一使形成栅极绝缘膜的材料高介电常数化的方法。该文献中所述的方法，并非利用SiO2单层膜作栅极绝缘膜，而是利用SiO2/Ta2O5/SiO2叠层膜(3层膜)作栅极绝缘膜。在这样的叠层状态下，利用Ta2O5的相对介电常数大到20～25的优点来提高单位面积上的电荷储存量，另一方面，把直接热氧化Si而形成的极薄SiO2层夹在Si衬底与Ta2O5层之间，可避免由于由高介电常数材料形成的绝缘膜接触Si衬底时，而将界面状态高密度地导入Si衬底和绝缘膜之间。
还有，应不同于上述各要求的其他要求，做了利用SiO2以外的材料形成栅极绝缘膜的尝试。如“日本专利公开公报特开平1-64789”(第4份文献)中所述的那样，其方法为：提高栅极绝缘膜在X射线等高能量放射线照来时的耐性，用氧化钇稳定立方氧锆(以下，缩写为YSZ)代替SiO2形成栅极绝缘膜。SiO2、Ta2O5等一般为非晶态，而这里所用的YSZ具有结晶性。
还应其他要求，做了利用SiO2层以外的材料形成栅极绝缘膜的尝试。例如，“Japan Joumal ofApplied Physics 35，4987，(1996)”(第5份文献)中叙述了：对为实现具有储存效果的晶体管，利用铁电性薄膜作场效应晶体管的栅极绝缘膜之法的研究结果。这时，使用铁电性PbZr1-xTixO3(PZT)薄膜做栅极绝缘膜。然而，因很难直接在Si衬底上形成该PZT膜，故在PZT膜与Si衬底之间夹有一层由CeO2等其他材料形成的绝缘膜。
然而，上述各文献中所述的在使SiO2膜薄膜化及开发新的栅极绝缘膜材料等的过程中，存在着以下几个问题。
第1份文献预测说：到2006年，栅极膜厚会达到1.5～2nm。但我们认为这以后就不可能再使SiO2膜的膜厚比1.5nm更薄了，而且也没有其他办法可以解决。也就是说，我们认为：若使SiO2膜的厚度薄到1.5nm以下，那么就不可能用它来作器件的栅极绝缘膜了。其原因是：直接隧道电流会在膜厚比1.5nm还薄的SiO2膜中流。若在DRAM的储存单元中的晶体管里发生这样的直接隧道电流，问题就很严重了。因此，为能在不发生直接隧道电流的那一膜厚下确保我们所希望的电荷量，就特别需要开发出一介电常数更大、诸特性(界面状态密度小等)与SiO2膜一样的新的栅极绝缘膜材料。
第2份文献中说：形成了1.5nm的极薄SiO2膜，且其击穿电、漏电流特性及高频特性等都很好。然而，可靠性方面却有重大缺陷。换句话说，在用极薄的SiO2膜作栅极绝缘膜时，来自栅极电极的杂质(硼等)明显地穿过Si衬底。例如，第2份文献中叙述说：当将PMOSFET中由多晶硅形成的栅极电极形成在栅极绝缘膜上时，作杂质用的硼(B)是怎样从栅极电极通过SiO2膜而穿向Si衬底中的。第3份文献中说：通过采用3层膜构造来提高耐压，SiO2的换算厚度就会达到2.3nm。然而，此时的界面状态密度为厚度为2.3nm的SiO2膜的3倍。
第4份文献这样说：虽然形成了由YSZ形成的栅极绝缘膜，但YSZ具有可被应用到汽车发动机的氧探测仪上那种程度的分子、离子等极易通过的性质，故容易在栅极电极和沟道之间发生由于离子传导等而引起的漏电流。也就是说，难以得到高耐压、高可靠性的栅极绝缘膜。
第5份文献这样说：有必要在形成铁电薄膜即PZT膜之前，先形成由CeO2膜构成的缓冲层。因PZT以外的铁电材料中，有很多含有Bi、Pb、Ta、Sr、Ba等重金属，故有若这些重金属扩散到Si衬底中而对沟道的电气特性造成不良影响的危险。该文献中的SIMS(Secondary Ion MassSpectrometry)测量结果也表明：已有Pb扩散到了Si衬底中。另外，因这些铁电材料为复合材料的氧化物，故在铁电薄膜和Si衬底间的界面处形成SiO2区的可能性很大。若在二者间的界面处形成SiO2区，则施加在MOS晶体管结构中的栅极上的大部分电压，常常会被施加到介电常数低的SiO2区，而使施加到铁电薄膜本身的实效电压变小，最后导致不能有效地进行切换。
本发明的目的，在于：用与上述所报告的栅极绝缘膜材料不同且通过使用它元件的特性会很优良的材料作栅极绝缘膜的材料，来提供一种足以跟上元件的微细化与高集成化之进展的膜的制备方法以及利用该膜的半导体元件。
本发明的叠层体由含有结晶层的衬底和结晶性化合物膜组成，该膜为在上述结晶层的主面上外延生长、其结晶晶格和上述结晶层的结晶晶格在沿上述结晶层的方位的方位上不匹配、且其原子间的结合力比上述结晶层的大。
这样，结晶晶格在结晶性化合物膜和底结晶层间的位置不必很一致，故结晶性化合物膜中不会产生因它和底结晶层的晶格匹配而引起的应变。结果，在所得到的氮化物膜等结晶性化合物膜中，由于应变而引起的界面状态等就很小。结果，叠层体可被应用到以下各器件中，例如：以氮化物膜作栅极绝缘膜的特性优良的MIS型晶体管；在氮化物膜上再形成结晶性铁电薄膜的MFIS型晶体管；及以氮化物膜作电容绝缘膜的电容器等。
当上述结晶性化合物膜为III族元素的氮化物膜时，因III族元素的氮化物膜特别容易结晶且原子间的结合力很大，故易得到晶格失配的结晶膜。
在上述结晶层为Si结晶层，上述Si结晶层的主面为(111)面的情
况下，特别容易在晶格失配的状态下，在结晶层上形成氮化物膜等结晶性化合物膜。
若此时上述结晶性化合物膜为AlN膜，则能在该结晶性化合物膜保持着底结晶层的方位的信息的同时，实现晶格失配的状态。
本发明提供了一种叠层体的制备方法，其特征在于：
通过交替地进行工序(a)和工序(b)，而让结晶性III族元素的氮化物膜外延生长在上述结晶层上，其中，工序(a)为：在衬底中的结晶层的主面上形成III族元素的原子层和N原子层二者中之一种原子层；工序(b)为：在上述一种原子层上形成III族元素的原子层和N原子层二者中之另一种原子层。
本发明还提供了一种叠层体的制备方法，其特征在于：
包括：将衬底中的Si结晶层的主面暴露在含有氮气、氢气、硫以及镁中之一的气氛中，而让半导体衬底主面上的悬空键终止的工序(a)；和在上述Si结晶层上形成结晶性AlN层的工序(b)。
本发明还提供了一种半导体元件，其特征在于：具备：具有半导体层的衬底，在上述半导体层上设置的具有AlN层的绝缘膜，由在上述栅极绝缘膜上设置的导体组成的电极；上述AlN层是在上述半导体层上用外延方式生长的单晶层，上述半导体层为Si结晶层，上述半导体层的主面为(111)面，上述AlN层为密排六方晶，且其主面为(0001)面。
本发明还提供了一种半导体元件，其特征在于：具备：具有半导体层的衬底，在上述半导体层上设置的具有AlN层的绝缘膜，由在上述栅极绝缘膜上设置的导体组成的电极；上述AlN层是在上述半导体层上用外延方式生长的单晶层，上述半导体层为Si结晶层，上述半导体层的主面为(100)面，上述AlN层为立方晶，且其主面为(100)面。
本发明还提供了一种半导体元件，具备：具有半导体层的衬底，在上述半导体层上设置的具有AlN层的绝缘膜，由在上述栅极绝缘膜上设置的导体组成的电极；其特征在于：上述半导体层表面的悬空键由铝、氮、氢、硫以及镁中之一来终止。
本发明还提供了一种半导体元件，具备：具有半导体层的衬底，在上述半导体层上设置的具有AlN层的绝缘膜，由在上述栅极绝缘膜上设置的导体组成的电极；其特征在于：上述AlN层中至少含有氧、氢、硫中之一，上述AlN层内起因于和上述半导体层间的晶格失配的应变被驰豫。
本发明还提供了一种半导体元件，具备：具有半导体层的衬底，在上述半导体层上设置的具有AlN层的绝缘膜，由在上述栅极绝缘膜上设置的导体组成的电极；其特征在于：上述AlN层与上述半导体层的晶格失配扩大，而使上述AlN层的介电常数提高。
下面结合本发明的内容对本发明的有益效果进行解释：
本发明的第1种叠层体的制备方法，为：交替着进行工序(a)和工序(b)，以在上述结晶层上外延生长出结晶性III族元素的氮化物膜。其中，工序(a)，为：在衬底中的结晶层的主面上形成III族元素的原子层和N原子层二者中之一种原子层；工序(b)，为：在上述一种原子层上形成III族元素的原子层和N原子层二者中之另一种原子层。
通过此法，可形成继承底结晶层的信息的结晶性氮化物膜，且能发挥出由高结晶性而带来的高相对介电常数等优良的特性，还可在该结晶性氮化物膜上形成其他结晶性膜，故可将此法加到各种特性优良的器件的制备工艺中。
在上述工序(a)下，形成N原子层；在上述工序(b)下，通过形成III族元素的原子层，而让结晶性的III族元素氮化物膜在其结晶晶格和上述衬底的主面不匹配的状态下，外延生长在上述结晶层上。换句话说，此时利用N原子附着在结晶层主面上时的表面活性剂效果，既继承了底结晶层的方位信息，又形成了其晶格与底结晶层的晶格失配的结晶性氮化物膜。
在上述结晶层为Si结晶层，上述Si结晶层的主面为(111)面的情况下，表面活性剂效果最大。
在上述工序(b)中，利用形成Al原子层以形成AlN膜作上述氮化物膜。于是，可利用AlN膜易形成为晶体且具有高相对介电常数的优点，而更好地发挥出上述作用与效果。
上述N原子层的沉积，是通过将氮气等离子化而形成的游离基氮供到上述结晶层的主面上的分子束外延生长法(MBE法)进行的。这样，在已被活性化的游离基氮附着到底结晶层的主面上时，可发挥出很高的表面活性剂效果。
利用等离子化管将上述氮气等离子化，便能很容易地、正确地控制被等离子化的游离基氮的供给情况。
本发明的第2种叠层体的制备方法，其包括：将衬底的Si结晶层的主面暴露在含有氮、氢、硫以及镁中之一种元素的气氛中，以让Si结晶层主面上的悬空键终止的工序(a)；和在上述Si结晶层上形成结晶性AlN层的工序(b)。
依此方法，可在底Si结晶层表面上的悬空键被终止的状态下形成AlN层，故可获得界面状态密度小的劣化特性等优良的AlN膜。
在上述工序(b)之前，还有：将上述Si结晶层的表面氮化而形成氮化硅层的工序，在上述工序(b)下，通过在上述氮化硅层之上形成结晶性AlN层，便确能让Si结晶层表面上的悬空键终止。
最好是，在上述工序(b)下，通过向上述AlN膜添加至少氧、氮及硫中之一，以驰豫上述AlN层内起因于和上述Si结晶层间的晶格失配的应变。
本发明的半导体元件，其包括：含有半导体层的衬底；形成在上述半导体层之上且含有AlN层的绝缘膜；及形成在上述绝缘膜之上且由导体形成的电极。
这样，含有其介电常数比通过热氧化法而形成的氧化硅膜的介电常数还高的AlN层的整个绝缘膜，其单位面积上的电容值就变高。再者，因具有结晶性且致密的AlN层内几乎无缺陷和界面状态，故其具有和氧化硅膜一样优良的可靠性。再者，该绝缘膜还可被用作场效应晶体管的栅极绝缘膜，MIS电容器的电容绝缘膜等。
最好是，上述AlN层为外延生长在上述半导体层上的单结晶层。
在上述半导体层为Si结晶层，上述半导体层的主面为(111)面的情况下，上述AlN层为密排六方晶，且其主面为(0001)面。
在上述半导体层为Si结晶层，上述半导体层的主面为(100)面的情况下，上述AlN层为立方晶，且其主面为(100)面。
通过以铝、氮、氢、硫以及镁中之一终止上述半导体层表面的悬空键，可降低上述AlN层与半导体层间的界面上的界面状态密度。再者，可通过氮化硅层抑制杂质通过AlN层向半导体衬底扩散。
若在上述半导体元件中，以上述绝缘膜为栅极绝缘膜，且再在上述AlN层与上述半导体层之间形成氮化硅层，则一方面可使底层Si衬底的结晶性原封不动地保留下来，另一方面又能由于氮化硅层的存在而使半导体衬底表面上的悬空键进一步地减少，而使它和半导体衬底间的界面状态密度变得极小。
若在上述半导体元件中，用上述绝缘膜为栅极绝缘膜，且进一步包括形成在上述AlN层之上、至少由其介电常数比AlN层的介电常数还大的介电材料及铁电性材料中之一构成的介电层，则在半导体元件具有场效应晶体管结构的情况下，该半导体元件便具有例如MFISFET之功能。此时，通过在高结晶性的AlN层上形成介电层，便可获得结晶性很高的正方晶介电层。结果是，可获得介电常数更高的高介电薄膜、残留分极保持特性更强的铁电薄膜。
若在上述半导体元件中，用上述绝缘膜为栅极绝缘膜，且进一步包括形成在上述AlN膜之上、至少由其介电常数比AlN的介电常数大的介电材料与铁电材料中之一构成的高介电层，且至少在上述介电层的上侧与下侧中之一侧形成结晶性的导电性膜，该半导体元件便会具有例如MFMISFET的功能。
若在上述半导体元件中，使上述AlN层内至少含有氧、氢、硫中之一，而让上述AlN层内起因于和上述半导体衬底间的晶格失配的应变驰豫，便能获得其上具有经时劣化少的绝缘膜、且可靠性高的半导体元件。
若在上述半导体元件中，使上述AlN层与上述半导体衬底的晶格失配扩大，便可提高上述AlN层的介电常数。
下面，为对附图的简单说明。
图1(a)～(d)为剖面图，示出了第1实施形态所涉及的AlN结晶层的形成工序。
图2(a)～(g)为剖面图，示出了第2实施形态所涉及的AlN结晶层的形成工序。
图3(a)～(c)为剖面图，示出了第3实施形态所涉及的用在MFISFET等中的AlN结晶、介电薄膜以及栅极用多晶硅膜的形成工序。
图4(a)～(e)为剖面图，示出了第4实施形态所涉及的用在MFMISFET等中的AlN结晶层、结晶性介电薄膜及第1、第2层导电性薄膜的形成工序。
图5(a)～(c)为剖面图，示出了第5实施形态所涉及的用在MISFET等中的氮化硅层、AlN薄膜以及多晶硅膜的形成工序。
图6为剖面图，示出了第7实施形态所涉及的MISFET的结构。
图7为能带图，示出了Si晶体、SiO2介电层以及AlN晶体的能量带。
图8为剖面图，第8实施形态中所使用的MBE装置的大致结构。
图9为一示出了等离子化管的结构的剖面图。
图10示出了在第8实施形态中让AlN结晶层外延生长时，等离子化管(plasma cell)及努森管(Knudsen cell)中的栅板的开、关时刻。
图11(a)～(c)示出了第8实施形态中AlN结晶层的外延生长过程。
图12示出了第8实施形态中Si衬底与AlN结晶层的叠层体的纵断面的TEM像。
图13示出了在第8实施形态中外延生长出的AlN结晶层的电子线衍射像。
下面，为对符号的简单的说明。1Si衬底  2悬空键  3Al原子  4N原子  5界面区域  7AlN结晶层  8介电薄膜  9多晶硅膜  10氢原子  11终止用化学种  12终止原子  21第1层导电性薄膜  22结晶性介电薄膜  23第2层导电性薄膜  25氮化硅层  26AlN薄膜  51Si衬底  52LOCOS膜  53栅极绝缘膜  54栅极电极  54a低电阻多晶硅层  54b硅化物层  55绝缘体侧壁  56低浓度源极/漏极区域  57高浓度源极/漏极区域  60MBE装置  61真空容器  62真空泵  63衬底  64等离子化管  65努森管  66，67栅板  70壳体  71 PBN坩埚  72线圈  73气体导入管  74阀  75流量测量仪
具体实施方式
—AlN的基本特性—
在说明本发明的实施形态之前，先对本发明中作栅极绝缘膜等的AlN膜(AlN为新材料)的基本特性加以说明。
图7为能带图，用以比较AlN及SiO2相对Si的能带不连续值。
如该图所示，SiO2膜的带隙(导带—价带的能级差，即禁带宽)约为9eV，SiO2的价带顶与Si的价带顶之间的能带不连续值约为-4.7eV；SiO2的导带底与Si的导带底之间的能带不连续值约为3.2eV。而AlN的带隙约为6.4eV，AlN的价带顶与Si的价带顶之间的能带不连续值约为-3.0eV；AlN的导带底与Si的导带底之间的能带不连续值约为2.1eV。换句话说.在价带一侧，AlN与Si间的能带不连续值为SiO2与Si间的能带不连续值的64％；而在导带一侧，AlN与Si间的能带不连续值为SiO2与Si间的能带不连续值的66％。
而且，因在AlN膜中生成载流子的杂质、缺陷极少，故AlN膜的绝缘性很高。再者，因在AlN与Si的界面上Si的悬空键很少，故AlN与Si的界面上的界面状态密度就极低。
以上分析表明：若在Si和与其面对面的导体部件间夹上AlN膜，则该AlN膜足以被用作栅极绝缘膜及其他障壁层等。
再者，Si晶体为金刚石结构，AlN晶体为类似于闪锌矿型晶体结构的纤锌矿型晶体结构。因用另一种原子来隔一个换一个金刚石结构中的同一种原子，就能得到闪锌矿型晶体结构(立方晶之一种)，故很容易在金刚石结构型晶体之上外延生长出闪锌矿型晶体。与此相对，一般很难在金刚石型晶体之上外延生长出纤锌矿型晶体(六方晶之一种)。然而，在纤锌矿型晶体结构与闪锌矿型晶体结构的(111)面上，原子排列位置相同。换句话说，六方晶的纤锌矿型AlN层，能在主面为(111)面的Si衬底上(以下，称其为(111)Si衬底)上外延生长。此乃早已为众人所知。
—晶格匹配型AlN层的形成—
本案发明人首先注意到了以下现象：即在AlN晶体极薄的情况下，在主面为(100)面的Si衬底上(以下，称其为(100)Si衬底)上，形成有为立方晶的闪锌矿型晶体结构的(100)AlN层。当AlN层为原来的纤锌矿型晶体时，当然具有较高的结晶性；而在它为闪锌矿型晶体的时候，也同样具有较高的结晶性。
于是，通过适当地选择AlN的生长条件及Si衬底的面方位等，便可在单晶硅层上外延生长出结晶性较高的AlN膜。AlN的相对介电常数为9，远大于通过热氧化而形成的SiO2的相对介电常数3.9。因此，若利用AlN作栅极绝缘膜等的材料，就能大大大地增大单位面积上的电容值；且要想得到相同的电容值，也不必把AlN薄膜薄膜化到使SiO2膜那样的程度。换句话说，因既可抑制载流子的直接隧道电流，又可提高所储存的电荷量，故足以跟上半导体元件的微细化与高集成化的发展。
另外，在第6份文献“T.Lei and T.D.Moustakas J.Appl.Phys.71，4934(1992)”及第7份文献“A.Watanabe，T.Takeuchi，K.Hirosawa，H.Amano，K.Hiramatsu and I.Akasaki，J.Crystal Growth，128，391，(1993)”中，对如何在Si衬底上形成III族元素的氮化物结晶薄膜问题作了阐述。
然而，上述两份文献中仅研究了AlN膜被用作形成GaN膜以前的缓冲层时的情况，而没对以AlN膜作元件上之一要素，例如栅极绝缘膜等作什么研究。
—晶格失配型AlN层的形成—
本案发明人，其次又发现了：某一条件下，Si衬底上会外延生长其晶格与Si的晶格失配的氮化物膜，如AlN单结晶膜等。虽然尚未对此时的外延生长机理做出充分的解释，但我们认为这和所谓的表面活性剂(surfactant)效果有关。如第8份文献“日本物理学会志Vol.53(1998)p.244-250”中所述，表面活性剂效果为这样一种现象：即附着在底结晶层上的表面活性剂原子的存在，使底结晶层与外延生长层间的界面能下降。如该文献所述，薄膜的生长方式一般可被归纳为以下3种：
a.在底层上进行层状生长的Frank-van der Merwe生长(F-M生长)
可以说此种方式为：外延生长的物质在底结晶层上一层接一层地生长，是一种理想的生长结晶性化合物膜的方式。
b.在底层上从第一层开始便进行岛状生长的Volmer-Weber生长(V-W生长)
此种方式为：外延生长物质自生长初期便在底层上进行3维生长，即岛状生长。
c.在底层上先层状生长，后岛状生长的Stranski-Krastanov生长(S-K生长)
此种方式为：生长初期，外延生长物质在底层上一层一层地生长，而当膜厚超过一定值后，便开始进行3维生长。
此处，假设底结晶层、外延生长物质的单位面积上的表面能分别为σs、σg，二者间的单位面积上的界面能为σin，那么，一般情况下，不是下式(1)成立，就是下式(2)成立，即总有一式会成立。
σs＜σin+σg    岛状生长    (1)
σs＞σin+σg    层状生长    (2)
这里，在能使式(1)成立的底结晶层—外延生长层的情况下，表面活性剂便能降低二者间的界面能σin而让式(2)成立，它的作用也就是使生长方式从岛状生长向层状生长变化。
还可进一步地将在生长初期进行层状生长的方式细分成以下两种方式。其中之一为：外延生长层和底结晶层间的相互作用很小，外延生长层以其自身的晶格常数(即晶格失配地)生长，而不会受底结晶层表面上的原子排列的影响，在这种情况下，层状生长与膜厚无关，在无应变的状态下继续生长下去。其中之二为：外延生长层与底结晶层间的相互作用很大，外延生长层一边保持着与底结晶层表面上的晶格的匹配，一边生长，在这种情况下，因随着外延生长层的生长，应变也渐渐地积累了起来，故当膜厚达到某一厚度以上时，便转化为岛状生长。
该文献中说得到了以下效果：当让Ge膜在Si衬底上生长的时候，若用Au作表面活性剂而附着在Si衬底上，那么，临界膜厚(此膜厚为：出现位错而使由于晶格匹配而产生的应变驰豫时的膜厚)便会增大。再者，在第9份文献“个体物理Vol.29 No.6(1994)p.559-564)”中叙述说：在Si/Ge/Si异质外延生长时，是用Sb作表面活性剂的。
本案发明人发现：在让AlN层生长在Si衬底上的情况下，AlN层的构成元素即氮原子N可作表面活性剂，并证实了：除了能利用该表面活性剂效果以外，若再另施加一定的条件，结晶性化合物膜便在它和底结晶层之间基本上为晶格失配的状态下外延生长。而且，本案发明人还发现：利用它能形成不存在晶格匹配所致应变的介电薄膜、半导体薄膜等(如后述实施形态中所述的一样)。
(第1实施形态)
在本发明的第1实施形态中，说明通过使用分子束外延生长(MBE)装置的分子束外延生长法形成AlN膜之法。图1(a)～(d)为剖面图，示出了第1实施形态中的AlN膜的形成顺序。
需提一下，如后所述，也可以利用MBE装置以外的其他装置，在Si衬底上形成AlN绝缘膜。
首先，在图1(a)所示的工序下，清洗好用以制作元件的Si衬底1后，再将Si衬底1浸到含氟化氢(HF)、氟化氨(NH4F)的溶液中，水洗、乾燥后立即将它送到用来进行结晶生长的MBE装置内。此时，Si衬底表面被氢(H)原子、极薄的非晶态SiO2层所覆盖。最好是，Si衬底1的主面为(100)面，不过，也可为(111)面、其他的高次面或者将此些面旋转几度后的面。将MBE装置内的Si衬底1的温度升到100～400℃的范围内，来除去残留在Si衬底1表面的水分、吸附气体等。
之后，再将Si衬底1的温度升到800～900℃的范围内。此时，覆盖着Si衬底1表面的H原子、很薄的非晶态SiO2层开始脱离，而剩下图1(a)所示的悬空键2。
在图1(d)所示的工序下，通过MBE生长法，交替地供给用以形成Al原子层的原料与用以形成N原子层的原料，而使Al原子层与N原子层一层一层地交替着叠层起来，最后形成几十层的AlN结晶层7。
此处，在从图1(a)过渡到图1(d)的过程中，由于在Si衬底1和AlN结晶层7相结合的界面区原子的种类不同，而有可能形成2种结构。
如上所述，在AlN结晶层7的(100)面与(111)面上，皆交替地出现仅由Al原子3构成的面与仅由N原子4构成的面。这样，就会出现以下两种情况：在AlN结晶层7内，形成有Si衬底1表面的Si原子和Al原子3相结合的界面区域5a，如图1(b)所示；和形成有Si衬底1表面的Si原子和N原子4相结合的界面区域5b，如图1(c)所示。究竟为图1(b)所示的状态还是为图1(c)所示的状态，则由在MBE生长时，先供给Al原子层形成用原料还是先供给N原子层形成用原料来定。
尽管AlN结晶层7的特性，在AlN结晶层7中含有图1(b)所示的界面区域5a的情况下和含有图1(c)所示的界面区域5b的情况下不完全相同，然而，这两种情况的共同之处为：AlN结晶层7具有结晶性优良的结构。
然而，我们并不希望起p型杂质作用的Al原子入侵到Si衬底1内，故大多数情况下还是为图1(c)所示的状态最好。换句话，可以这样说：在大多数情况下，最好是先供给用以形成N原子层的原料气体。
(第2实施形态)
在第2实施形态中，说明通过使用分子束外延生长(MBE)装置的分子束外延生长法形成AlN膜的又一例。图2(a)～图2(g)为剖面图，示出了本实施形态中的AlN膜的形成工序。
首先，和在第1实施形态中所进行的最初处理一样，清洗好用以制作元件的Si衬底1后，再将Si衬底1浸到含氟化氢(HF)、氟化氨(NH4F)的溶液中，水洗、乾燥后立即将它导入用以进行结晶生长的MBE装置内。此时，Si衬底表面被氢(H)原子、极薄的非晶态SiO2层所覆盖。最好是Si衬底1的主面为(100)面，不过，它也可为(111)面、其他的高次面，或者将这些面旋转几度后的面。将MBE装置内的Si衬底1的温度升到100～400℃的范围内，来除去残留在Si衬底1表面的水分、吸附气体等。
在第1实施形态中，这之后，再将Si衬底1的温度升到800～900℃的温度范围内，在Si衬底上留下悬空键，进而在其上形成AlN结晶层。而在本实施形态中，却是在Si衬底1的表面上残留下终端原子，再在这些终端原子上形成AlN结晶层。
如图2(a)所示，之后，在Si衬底1的表面被氢原子10覆盖着的情况下，将衬底温度升高到并保持在500℃左右。
于是，如图2(d)所示，氢原子10原样留下来，而成为终止悬空键的终端原子12。
另一方面，在Si衬底1的表面被非晶态SiO2层、其他化学种及薄膜等覆盖着的情况下，还要再将Si衬底1升高到800～900℃的范围内。此时，覆盖着表面的其他化学种、很薄的非晶态SiO2层便脱离Si衬底1的表面。于是，如图2(b)所示，悬空键2便残留在Si衬底1的表面上。这时，如图2(c)所示，将终止用化学种11供到Si衬底1上的悬空键2上去。
结果，如图2(d)所示，该化学种11便作为终端原子12留下，终止悬空键2。可从氢(H)、镁(Mg)、硫(S)、氮(N)、铝(Al)中择一来作此时的终止用化学种11。
如上所述，在以上两种情况下，都是先由终端原子12终止Si衬底1表面上的悬空键，再进行AlN的外延生长处理的。
在图2(g)所示的工序下，形成AlN结晶层7。在从图2(d)过渡到图2(g)的过程中，如在第1实施形态中所说明的那样，在进行MBE生长时，是根据一开始供来的原料气体的种类来决定AlN结晶层7的界面区域的最下端的原子为Al还是为N的。然而，最下端是容易附着Al原子3，还是容易附着N原子4，会因Si衬底1表面上的终端原子12种类的不同而发生变化。
AlN结晶层7的(100)面与(111)面上，皆交替地出现仅由Al原子3构成的面与仅由N原子4构成的面。这样，就会出现以下两种情况：在AlN结晶层7内，形成有Si衬底1表面的终端原子12和Al原子3相结合的界面区域5a，如图2(e)所示；和形成有Si衬底1表面的终端原子12和N原子4相结合的界面区域5b，如图2(f)所示。尽管AlN结晶层7的特性在AlN结晶层7中含有图2(e)所示的界面区域5a的情况下和含有图2(f)所示的界面区域5b的情况下不完全相同，然而，这两种情况下的共同之处为：AlN结晶层7具有结晶性优良的结构。
然而，我们并不希望因起p型杂质作用的Al原子入侵到Si衬底1内，故大多数情况下还是为图2(f)所示的状态最好。换句话，可以这样说：在大多数情况下，最好是先供给用以形成N原子层的原料气体。
根据本实施形态中所述的方法，在图2(d)所示的工序下，是先用终端原子12终止Si衬底1表面的悬空键，再进行AlN结晶的生长处理的，故和第1实施形态中所述的方法相比，具有确能使所形成的AlN结晶层7内的界面状态密度下降的效果。
再就是，在本实施形态中，在AlN结晶层5与Si衬底1之间夹上了由终端原子12形成的1层原子层，故具有以下优点：通过适当选择构成终端原子12的化学种，便能更有效地抑制Al原子侵向Si衬底1。
(第3实施形态)
在第3实施形态中，说明在AlN结晶层上叠层别的结晶层而形成叠层体的方法，且此时的该叠层体，为例如起MFISFET等之作用的3端子或者4端子型场效应晶体管的栅极绝缘膜。图3(a)～(c)为剖面图，示出了在第3实施形态中，形成由AlN膜及介电薄膜构成的叠层膜的工序。
首先，在图3(a)及(b)所示的工序下，利用上述第1及第2实施形态中的形成工序，在Si衬底1上形成AlN结晶层7。
之后，在图3(c)所示的工序下，在AlN结晶层7上形成结晶性介电薄膜8，最好是形成该介电薄膜8的材料，为：其相对介电常数(εr)比直接氧化而得到的SiO2膜的相对介电常数3.9还大的介电材料，且还在该介电薄膜8之上形成栅电极用多晶硅膜9。
形成介电薄膜8的材料最好结晶性较高。不过，非晶态也是可以的。在要形成高结晶性介电薄膜8的情况下，因在(111)Si衬底上，六方晶(纤锌矿型结构)的(0001)面与Si衬底的(111)面匹配，故最好是使用为六方晶结构的介电材料；因在(100)Si衬底上，立方晶(闪锌矿型结构)的(100)面与Si衬底的(100)面匹配，故最好是使用为立方晶结构的介电材料。然而，因在介电薄膜极薄的情况下，Si衬底1的晶体结构保持着原样不变，故并非一定局限于上述之组合。
而且，在介电薄膜8具有结晶性的情况下，最好是其晶格常数接近AlN结晶层7或者Si衬底1的晶格常数。具体而言，例如，可用与Si的晶格失配率为-0.37％的CeO2，或者与Si的晶格失配率为-5.4％的ZrO2，或者二者的混晶，作形成介电薄膜8的介电材料。
例如，也可用与AlN的晶格失配率为-4.5％的MgO等，作形成介电薄膜8的介电材料。
若用以上材料形成介电薄膜8，则由AlN结晶层7、介电薄膜8组合而成的整个叠层体的相对介电常数εr，便可达到SiO2膜的相对介电常数的2倍以上。换句话说，若以由AlN结晶层7和介电薄膜8组合而成的整个叠层体作栅极绝缘膜，就可获得单位面积上的电容值很高的栅极绝缘膜。
而且，该介电薄膜8不仅可为介电常数很大的结晶性薄膜，也可为又具铁电性的结晶性薄膜。在此情况下，铁电材料例如可为钛酸钡(BaTiO3)、PZT(PbZrO3-PbTiO3)、PLZT(含Pb，La，Zr，Ti的氧化物)等。此时，若通过在结晶性很高的AlN结晶层7上形成铁电材料，则与在非晶态结构的薄膜上形成介电薄膜8时相比，具有铁电性的铁电薄膜8的结晶性会提高很多。结果是，具有高结晶性和铁电性的铁电薄膜8的介电常数提高了很多，由AlN结晶层7和介电薄膜8而构成的整个叠层体的相对介电常数(εr)也大大地增大。
此时，该高结晶性AlN结晶层7，可作将介电常数比AlN还高或铁电性介电薄膜8叠到Si衬底1上时的缓冲层用。
因AlN结晶层7具有很高的结晶性且又很致密，故可抑制杂质从由含重金属等的高介电材料或者铁电材料而形成的介电薄膜扩散，同时因AlN结晶层7的介电常数很高，故和以SiO2膜作缓冲膜时相比，施加在AlN结晶层(缓冲层)7上的电压占施加在栅极上的电压的比率将降到1/2以下。
因AlN结晶层7具有很高的结晶性，故形成在AlN结晶层7上的介电薄膜8也反映出AlN结晶层7的结晶性而高度配向或者结晶化，因而可使介电常数更高，换句话说，可实现稳定的残留极化保持特性。
(第4实施形态)
在第4实施形态中，说明是如何在AlN结晶层的上、下叠层别的结晶层而形成叠层体，且该叠层体被用作起MFISFET等之作用的3端子或者4端子型场效应晶体管的栅极绝缘膜的。图4(a)～图4(e)为剖面图，示出了第4实施形态中，形成由AlN结晶、结晶性介电薄膜、导电性薄膜、铁电薄膜构成的叠层膜的工序。
首先，在图4(a)及图4(b)所示的工序下，利用上述第1或者第2实施形态中的形成工序，在Si衬底1上形成AlN结晶层7。
之后，在图4(c)所示的工序下，在AlN结晶层7上，形成具有结晶性的第1层导电性薄膜21。可用例如CoSi2等作具有结晶性的第1层导电性薄膜21的构成材料。
之后，在图4(d)所示的工序下，在第1层导电性薄膜21上形成由高介电性或者铁电性材料而形成的结晶性介电薄膜22。可用例如钛酸钡(BaTiO3)、PZT(PbZrO3-PbTiO3)、PLZT(含Pb，La，Zr，Ti的氧化物)等作具有结晶性的介电薄膜22的构成材料。
之后，在图4(e)所示的工序下，在结晶性介电薄膜22之上，形成第2层导电性薄膜23。可用例如CoSi2等作具有结晶性的第2层导电性薄膜23的构成材料。
此处，第1层导电性薄膜21和第2层导电性薄膜23，分别形成在结晶性介电薄膜22的下方和上方。不过，也可仅在上方或下方且仅形成二者中之一。
将本实施形态中的叠层膜图案化，以在源极/漏极区域形成栅极结构。这样，可使结晶性介电薄膜22作非易失性半导体储存器的浮置栅极。而且，还可通过让储存在结晶性介电薄膜22中的电荷，或在第1层导电性薄膜21，或在第2层导电性薄膜23，或在此二者间移动来将数据消去或者写入。
(第5实施形态)
在第5实施形态中，说明是如何在AlN结晶层上叠层别的非结晶层而形成叠层体，且该叠层体又被用作例如起MFISFET等之作用的3端子或者4端子型场效应晶体管的栅极绝缘膜的。图5(a)～图5(c)为剖面图，示出了在第5实施形态中，形成由AlN膜及非结晶层构成的叠层膜的工序。
首先，在图5(a)所示的工序下，清洗好用以制作元件的Si衬底1后，将Si衬底1浸到含氟化氢(HF)、氟化氨(NH4F)的溶液中，水洗、乾燥后，立即将其导入用以进行MBE结晶生长的装置内。此时，Si衬底表面被氢(H)原子、极薄的非晶态SiO2层覆盖。最好是，Si衬底1的主面为(100)面，不过，它也可为(111)面、其他的高次面或者将这些面旋转几度后的面。将装置内的Si衬底1的温度升到100～400℃的范围内，以除去残留在Si衬底1表面的水分、吸附气体等。
之后，再将Si衬底1的温度升到800～900℃的范围内。此时，覆盖着Si衬底1表面的H原子、很薄的非晶态SiO2层开始脱离。
在图5(b)所示的工序下，将已乾燥了的NH3气体、或者N2O气体、或者活性化的游离基氮供到Si衬底1上而让Si衬底1表面的Si氮化，以形成由Si3N4等氮化硅化合物而形成的非结晶性氮化硅层25。此时，或将通过高频管、螺旋等离子管而生成的氮分子/原子激活种照射到洁净、平滑的Si衬底表面上，或将由于高温而活性化的氨或其派生分子/离子照射到洁净、平滑的Si衬底表面上，这样直接氮化Si。氮化硅层25，最好是1个到几个分子层、极薄，非非晶态化，维持很高的周期性。
之后，在图5(c)所示的工序下，利用MBE生长法，形成结晶性AlN薄膜26。此时，虽然氮化硅层25，即AlN薄膜26的底层，具有非结晶性，但它的膜厚非常得薄，且新氮化膜不是用CVD等法沉积而成，而是通过氮化Si衬底1而形成的，故氮化硅层25保持着与Si衬底1的结晶结构的规则性。因此，形成在氮化硅层25上的AlN薄膜26大致是外延生长出来的，反映了Si衬底1内的结晶构造，而能够实现很高的结晶性。
由于氮化硅层25的存在，Si衬底1表面的悬空键由氮终止。于是，界面状态密度极机换句话说，若利用由AlN薄膜26和氮化硅层25形成的叠层体作场效应晶体管的栅极绝缘膜，那么该栅极绝缘膜就具有很高的介电常数和很高的耐性。
(第6实施形态)
在第6实施形态中，说明使AlN膜中由于AlN膜和Si衬底间的晶格失配而引起的应变驰豫的方法因在本实施形态中，是借助上述第1～第5实施形态中的工序加以说明的，故表示工序的图省略不示。
在该实施形态中，也和上述各实施形态一样，清洗好用以制作元件的Si衬底后，将Si衬底浸到含氟化氢(HF)、氟化氨(NH4F)的溶液中，水洗、乾燥后，立即将其导入用以进行结晶生长的MBE装置内。此时，Si衬底表面被氢(H)原子、极薄的非晶态SiO2层覆盖。最好是，Si衬底的主面为(100)面，不过，也可为(111)面、其他的高次面或者将这些面旋转几度后的面。升高MBE装置内的Si衬底的温度，来除去残留在Si衬底1表面的水分、吸附气体等。之后，再使Si衬底1的温度升高，以使覆盖着Si衬底1表面的H原子、很薄的非晶态SiO2层脱离该Si衬底1的表面。
之后，象在第1～第5实施形态中所做的说明那样，可直接在Si衬底上形成AlN膜，或者在二者间夹上一层很薄的氮化膜。此时，在上述第1～第5实施形态中所说明的MBE生长过程中，不断地向AlN结晶层7(或者AlN薄膜26)内添加氧、氢、硫等作杂质。氧或者氢是从设置在MBE装置中的气体阀或者气体管供来的。此时，可直接供给它们的分子，也可将它们活性化而供给高频处理了的游离基、离子或者原子，还可用固体粉碎管等将它们砸碎后再供来。
既可单独地添加上述一种元素，也可同时添加上述2种元素以上的混合物。且这些元素的添加量为掺杂级，即在1×1015cm-3～1×1020cm-3的范围内。
即使利用含有以上添加物的AlN层作各种晶体管的栅极绝缘膜，这些添加物也不会促进为电气特性下降之一因的漏电流的产生，因此不会使栅极绝缘膜的绝缘特性下降。
特别是在在1×1015cm-3～1×1020cm-3的范围下将上述杂质添加到AlN层内时，可驰豫由于AlN层和Si衬底间的晶格常数的不同而产生在AlN层内的应变。结果是，可抑制在AlN层内产生位错等晶体缺陷，以提高AlN层的结晶性。因应变这样被驰豫，故能抑制随着时间的推移而发生的特性的下降，及在加热过程中引起的恶化。结果是，可提高所构成的以AlN层作栅极绝缘膜或者栅极绝缘膜的一部分的半导体元件的可靠性。
再者，和驰豫上述AlN层内的应变相反，若将Si衬底的主面沿(100)面倾斜而让AlN层内的应变增大，便可提高AlN层的介电常数。
(第7实施形态)
在本实施形态中，说明半导体元件之一，即场效应晶体管的构造。其中的栅极绝缘膜为依上述第1、第2、第3及第5实施形态中所述的方法而形成的AlN层(AlN结晶层7或者AlN薄膜26)(或者AlN层和其他薄膜的叠层膜)。图6为第7实施形态中的场效应晶体管的剖面图。
如该图所示，Si衬底51上形成有LOCOS膜52，即元件分离用绝缘膜。在Si衬底51的由LOCOS膜52所包围的活性区域上，形成有仅由AlN层或者由AlN层和其他薄膜构成的栅极绝缘膜53、由低电阻多晶硅层54a及硅化物层45b构成的栅电极54、形成在栅电极54的两个侧面上且由氧化硅膜构成的绝缘体侧壁5。而且，在Si衬底1内，形成有将位于栅极绝缘膜53正下方的区域(沟道区域)夹起的低浓度源极/漏极区域(LDD区域)56、和形成在低浓度源极/漏极区域56外侧的高浓度源极/漏极区域57。当该场效应晶体管为p沟道型晶体管时，该低浓度源极/漏极区域56和高浓度源极/漏极区域57中的杂质为p型杂质(如硼等)；而当该场效应晶体管为n沟道型晶体管时，该低浓度源极/漏极区域56和高浓度源极/漏极区域57中的杂质则为n型杂质(如砷，磷等)。
如上所述，通过让结晶性很高的AlN层(或者AlN层和其他薄膜的叠层膜)构成3端子或者4端子场效应晶体管中的栅极绝缘膜，便可使栅极绝缘膜的单位面积上的电容值比由热氧化法而形成的SiO2膜的大很多。这样，在电容值相等的情况下，便可使含有AlN层的栅极绝缘膜的膜厚比SiO2膜的厚，结果，栅极绝缘膜内便几乎不会发生由于载流子的直接隧穿而引起的漏电流。再就是，因AlN的能带不连续值很大，且AlN层中只有极少的会生成载流子的杂质、缺陷等，故它的绝缘性很高。
另外，由于AlN和Si的晶体结构类、晶格常数近似，故结晶性AlN层结晶生长在结晶性Si衬底上。因此，可抑制在它和Si衬底的界面区域产生悬空键。结果是，可将界面状态密度抑制在和直接氧化而形成的SiO2膜相同的水平上或者更低。
(第1～第7实施形态的变形例)
在上述各实施形态中，是通过MBE法形成AlN层(AlN结晶层7或者AlN薄膜26)的。除此以外，还可通过化学汽化沉积(CVD：ChemicalVaporization Deposition)法、金属有机气相生长(MOVPE：MetalOrganic Vapor Phase Epitaxy)法、氢化物气相生长(HVPE：HydrideVapor Phase Epitaxy)法、溅射法等，形成结晶性AlN层。
再就是，在上述各实施形态中，是以AlN层作MOS晶体管的栅极绝缘膜的。除此以外，还可以AlN层作MIS电容器或者MIM电容器的电容绝缘膜。
而且，不仅可在Si衬底上生长出高结晶性的AlN层，也可在GaAs衬底上生长出高结晶性的AlN层。
(第8实施形态)
在本实施形态中，说明用氮原子N作表面活性剂，在晶格失配的状态下，在Si衬底上外延生长AlN结晶层之例。
图8为剖面图，概略地示出了本实施形态中所用的MBE装置60的结构。如该图所示，MBE装置60包括：真空容器61、用以将真空容器61内部维持在真空状态下的真空泵62、安在真空容器61上某一处的等离子化管64及努森管65以及用以控制外延物质自等离子化管64及K-管65中放出量的栅板66、67。所构成的上述等离子化管65，能将等离子化氮气后而生成的游离基氮放向真空容器61内；所构成的上述K-管65，能将Al原子放向真空容器61内。所构成的该MBE装置60，是通过在衬底63上即真空容器63内的被加工物上，生长一层从等离子化管64放出的游离基氮、再生长一层K-管65(努森管)中放出的Al原子，或者相反，而来外延生长出AlN结晶层的。
图9是剖面图，示出了上述等离子化管64的结构。如该图所示，等离子化管64，包括：机械地支持着管的壳体70、设在壳体70内的PBN(Pyrolytic Boron Nitride)坩埚71及绕在PBN坩埚周围的线圈72。而且，在PBN坩埚71的上端有一用以供给游离基氮的开口，在坩埚71的底部，有用以供给N2气的气体导入管73开口。气体导入管73是借助阀74而接在N2气体供给装置(N2气瓶等)上的。另外，气体导入管73上常常安装有用以控制N2气体流量的流量测量仪75。
图10示出了在让AlN结晶层进行外延生长之际，等离子化管64的栅板66及K-管65的栅板67的开、关时刻。首先，在某一时刻t1，打开等离子化管64的栅板66，放出游离基氮。接着，在时刻t2，打开K-管65的栅板67，放出Al原子。这里，时刻t1与时刻t2的时间差Δt约为3分钟，在该时间差Δt内，游离基氮覆盖住Si衬底面，且它对这之后的晶格失配状态下的外延生长起着表面活性剂的作用。之后，轮流地打开栅板66、67中之一，以连续不断地放出游离基氮与Al原子，在衬底上交替地形成一单层N层与一单层Al层，即外延生长AlN结晶层。值得一提的是，在形成一单层N层和一单层Al层的时间间隔下，交替着打开或者关闭栅板66、67，便能正确无误地一层接一层地形成N层和Al层。
图11(a)～图11(c)示出了本实施形态中AlN结晶层的外延生长过程。首先，如图11(a)所示，在超高真空气氛中加热Si衬底1而将Si衬底1的主面洗净，这样，就会在它的表面上形成悬空键2。此时，若设Si金刚石结构的(111)面的晶胞周期为单位“1”，则Si衬底1的主面便具有大小为7×7的周期结构(7×7重建结构)。
其次，如图11(b)所示，首先，打开等离子化管64的栅板66，将游离基氮(N)供向Si衬底1的主面，而在Si衬底1的主面上形成N层。接着，打开K-管65的栅板67，而在N层之上形成Al层。此时，比较一下在本实施形态和第1实施形态中AlN结晶层的生长机理，便可知：在本实施形态中，并不象第1实施形态那样，一个N原子4附着在一个形成在Si衬底1的Si单结晶面最上部的悬空键上，而是N原子4除了附着在悬空键以外，还进入Si结晶晶格内。因此，一开始的N层的N原子4和下一层的Al原子结合，形成一单层Al层。
之后，如图11(c)所示，交替着形成一单层N层和一单层Al层，最终形成AlN结晶层80。该AlN结晶层80的晶格间距离自一开始外延生长就不和底层Si衬底1的晶格间距离匹配。换句话说，是边维持着大致与AlN结晶原有的晶格常数一致的晶格间距离，边继续外延生长的。
图12为表示本实施形态中的Si衬底与AlN结晶层的叠层体的纵断面的TEM像。由该图可知：在Si衬底与AlN结晶层的交界处，AlN结晶层的5个晶格和Si衬底的4个晶格相连，结晶晶格和底层Si衬底的结晶晶格失配的AlN结晶层在进行外延生长。
图13示出了在本实施形态中外延生长出的AlN结晶层的电子线衍射像。由该图可知：所得到的是AlN结晶层的(0001)面的图案。换句话说，在以(111)面为主面的Si衬底上，得到了以(0001)面为主面的结晶性良好的AlN结晶。而且，底层Si衬底的(111)面和AlN结晶层的(0001)面皆为密排面，从结晶学上看，二者实质上为同一个面。由此可知：AlN结晶层，既继承有关底层Si衬底的结晶方位的信息而生长，又在它和底层Si衬底所形成的界面上，与Si的结晶晶格失配即大致和它自身原有的结晶构造相一致的结晶晶格位置上进行外延生长。
另一方面，虽然上述第8、第9份文献中所述的技术暗示了：从理论上讲，在晶格失配的状态下利用表面活性剂效果进行外延生长是可能的。但在利用实际得到的表面活性剂效果而进行的外延生长中，存在着晶格匹配区域，亦即存在着应变被驰豫的临界膜厚。换句话，可以这样说：单凭表面活性剂效果，不一定能实现本实施形态中这样的在晶格几乎完全不匹配的状态下的外延生长。下面，论述一下实现本实施形态中的外延生长的合理的理由。
首先，我们推测：之所以得到了这样的在晶格几乎完全不匹配的状态下外延生长的单结晶层，是因为有上述表面活性剂效果，而且，这时，Al原子与N原子间的结合力比Si和Si原子间的结合力强，也使晶格不匹配外延生长有了可能。换句话说，比较合理的解释为：有了表面活性剂效果和外延生长层的原子间的结合力比底结晶层的原子间结合力强这两个条件，就可排除底层结晶晶格的影响，边维持该晶体原有的晶格常数，边进行外延生长。在本实施形态中，AlN晶体的弹性常数分别为：C11＝345，C12＝125，C13＝120，C33＝394，C44＝118。Si晶体的弹性常数分别为：C11＝165.7，C12＝50.6，C44＝79.4。于是，可以说：AlN结晶层中原子间的结合力比Si衬底中原子间的结合力大很多。晶格失配状态下的外延生长技术得以实现，是与这样的原子间结合力的差异密切相关的。
这样，明白了生长层中原子的结合力比底结晶层中原子间的结合力大，是使晶格失配外延生长成为可能这一事实之后，便可知：本发明中的其外延生长由于晶格失配而成为可能的结晶膜，并非仅为本实施形态中的AlN结晶层。在本实施形态中，是利用AlN结晶层作在底结晶层上外延生长的氮化物膜的。除此以外，例如，GaN晶体的弹性常数为：C11＝296，C12＝130，C13＝158，C33＝267，C44＝24.1，很明显它比Si晶体的弹性常数大很多。我们知道：一般氮化物原子间的结合力很大，且其中III族元素的氮化物(AlN，GaN，AlGaN，BN，InN等)能形成为良好的晶体。因此，若在其原子间结合力比该氮化物膜小的结晶层上形成各种氮化物膜，并同时利用N原子的表面活性剂效果，便能在晶格失配的状态下进行外延生长。
还有，即使是其构成元素为N以外的具有表面活性剂效果的元素的化合物结晶层，也可采用本实施形态中的方法，让它在原子结合力比该化合物结晶层小的底结晶层上外延生长，来得到既与底结晶层保持着晶格失配的状态，又继承有关底结晶层的结晶方位的信息的外延生长层。
根据本发明的叠层体及其制备方法，在结晶层的主面上形成了其结晶晶格在沿上述结晶层的方位的方位上和结晶层的结晶晶格不匹配、且其原子间结合力比结晶层中原子间的结合力还大的结晶性化合物膜，故可获得起因于应变的界面状态等很小的氮化物膜等结晶性化合物膜。利用该化合物膜，便能提供特性优良的MIS型晶体管、MFIS型晶体管、电容器等器件。
根据本发明中的半导体元件，通过在半导体衬底上形成绝缘膜和导体电极，且让绝缘膜中至少一部分由AlN结晶层形成，就可利用几乎无缺陷和界面状态、又具有SiO2膜那样良好的可靠性、介电常数也高的结晶性AlN结晶层，以提高整个绝缘膜的单位面积电容值，结果是，能提供可跟上微细化、高集成化发展的半导体元件。

Claims (17)

1.一种叠层体的制备方法，其特征在于：
通过交替地进行工序(a)和工序(b)，而让结晶性III族元素的氮化物膜外延生长在上述结晶层上，其中，工序(a)为：在衬底中的结晶层的主面上形成III族元素的原子层和N原子层二者中之一种原子层；工序(b)为：在上述一种原子层上形成III族元素的原子层和N原子层二者中之另一种原子层。
2.根据权利要求第1项所述的叠层体的制备方法，其特征在于：
在上述工序(a)下，形成N原子层；
在上述工序(b)下，通过形成III族元素的原子层，而让其结晶晶格与上述衬底的主面的结晶晶格失配的结晶性III族元素的氮化物膜在上述结晶层上外延生长。
3.根据权利要求第2项所述的叠层体的制备方法，其特征在于：
上述结晶层为Si结晶层，上述Si结晶层的主面为(111)面。
4.根据权利要求第3项所述的叠层体的制备方法，其特征在于：
在上述工序(b)下，通过形成Al原子层而形成AlN膜作上述氮化物膜。
5.根据权利要求第2到第4项中之任一项所述的叠层体的制备方法，其特征在于：
上述N原子层的沉积，是通过将氮气等离子化而形成的游离基氮供到上述结晶层的主面上的分子束外延生长法(MBE法)进行的。
6.根据权利要求第5项所述的叠层体的制备方法，其特征在于：
上述氮气的等离子化，是利用等离子管进行的。
7.一种叠层体的制备方法，其特征在于：
包括：将衬底中的Si结晶层的主面暴露在含有氮气、氢气、硫以及镁中之一的气氛中，而让半导体衬底主面上的悬空键终止的工序(a)；和在上述Si结晶层上形成结晶性AlN层的工序(b)。
8.根据权利要求第7所述的叠层体的制备方法，其特征在于：
在上述工序(b)之前，还有：将上述Si结晶层的主面氮化而形成氮化硅层的工序；
在上述工序(b)下，在上述氮化硅层之上形成结晶性AlN层。
9.根据权利要求第7或者8项所述的叠层体的制备方法，其特征在于：
在上述工序(b)下，通过向上述AlN膜添加至少、氮及硫中之一，来驰豫上述AlN层内起因于和上述Si结晶层间的晶格失配的应变。
10.一种半导体元件，其特征在于：
具备：
具有半导体层的衬底，
在上述半导体层上设置的具有AlN层的绝缘膜，
由在上述栅极绝缘膜上设置的导体组成的电极；
上述AlN层是在上述半导体层上用外延方式生长的单晶层，
上述半导体层为Si结晶层，
上述半导体层的主面为(111)面，
上述AlN层为密排六方晶，且其主面为(0001)面。
11.一种半导体元件，其特征在于：
具备：
具有半导体层的衬底，
在上述半导体层上设置的具有AlN层的绝缘膜，
由在上述栅极绝缘膜上设置的导体组成的电极；
上述AlN层是在上述半导体层上用外延方式生长的单晶层，
上述半导体层为Si结晶层，上述半导体层的主面为(100)面，上述AlN层为立方晶，且其主面为(100)面。
12.一种半导体元件，
具备：
具有半导体层的衬底，
在上述半导体层上设置的具有AlN层的绝缘膜，
由在上述栅极绝缘膜上设置的导体组成的电极；
其特征在于：
上述半导体层表面的悬空键由铝、氮、氢、硫以及镁中之一来终止。
13.根据权利要求第10到12项中之任一项所述的半导体元件，其特征在于：
上述绝缘膜为栅极绝缘膜，且进一步包括夹在上述AlN层与上述半导体层之间的氮化硅层。
14.根据权利要求第10到12项中之任一项所述的半导体元件，其特征在于：
上述绝缘膜为栅极绝缘膜，且进一步包括：形成在上述AlN层之上、至少由其介电常数比AlN的介电常数还大的介电材料及铁电材料中之一构成的介电层。
15.根据权利要求第10到12项中之任一项所述的半导体元件，其特征在于：
上述绝缘膜为栅极绝缘膜，且进一步包括：形成在上述AlN膜之上、至少由其介电常数比AlN的介电常数大的介电材料和铁电材料中之一构成的介电层，还设有至少形成在上述介电层的上侧与下侧中之一侧且具有结晶性的导电性膜。
16.一种半导体元件，
具备：
具有半导体层的衬底，
在上述半导体层上设置的具有AlN层的绝缘膜，
由在上述栅极绝缘膜上设置的导体组成的电极；
其特征在于：
上述AlN层中至少含有氧、氢、硫中之一，上述AlN层内起因于和上述半导体层间的晶格失配的应变被驰豫。
17.一种半导体元件，
具备：
具有半导体层的衬底，
在上述半导体层上设置的具有AlN层的绝缘膜，
由在上述栅极绝缘膜上设置的导体组成的电极；
其特征在于。
上述AlN层与上述半导体层的晶格失配扩大，而使上述AlN层的介电常数提高。
CNB008087997A 1999-07-07 2000-07-06 叠层体、叠层体的制备方法及半导体元件 Expired - Fee Related CN1155995C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP192659/99 1999-07-07
JP192659/1999 1999-07-07
JP19265999 1999-07-07

Publications (2)

Publication Number Publication Date
CN1355931A CN1355931A (zh) 2002-06-26
CN1155995C true CN1155995C (zh) 2004-06-30

Family

ID=16294920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008087997A Expired - Fee Related CN1155995C (zh) 1999-07-07 2000-07-06 叠层体、叠层体的制备方法及半导体元件

Country Status (5)

Country Link
EP (1) EP1209729A1 (zh)
KR (1) KR20020031379A (zh)
CN (1) CN1155995C (zh)
TW (1) TW466771B (zh)
WO (1) WO2001004943A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP2004503920A (ja) 2000-05-31 2004-02-05 モトローラ・インコーポレイテッド 半導体デバイスおよび該半導体デバイスを製造する方法
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
CN100380690C (zh) * 2003-11-20 2008-04-09 果尚志 可减少高度晶格常数失配影响的半导体结构及形成的方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
KR100707215B1 (ko) * 2006-04-25 2007-04-13 삼성전자주식회사 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자
US7910929B2 (en) 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN102651310B (zh) * 2012-04-09 2014-07-16 中国电子科技集团公司第五十五研究所 利用多缓冲层制备宽禁带单晶薄膜及方法
JP6311879B2 (ja) * 2013-08-12 2018-04-18 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
KR102903264B1 (ko) 2019-10-22 2025-12-22 삼성전자주식회사 전자 소자 및 그 제조방법
CN114171373B (zh) * 2021-12-09 2025-06-27 苏州晶瓴半导体有限公司 一种氮化镓-金刚石异质结晶片及其制备方法
NO20230297A1 (en) * 2022-03-22 2023-09-25 Integrated Solar As A method of manufacturing group III-V based semiconductor materials comprising strain relaxed buffers providing possibility for lattice constant adjustment when growing on (111)Si substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292327A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 半導体装置及びその製造方法
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH07107936B2 (ja) * 1988-02-18 1995-11-15 日本電気株式会社 ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
JPH09309795A (ja) * 1996-05-22 1997-12-02 Fine Ceramics Center 立方晶窒化アルミニウム薄膜およびその合成方法
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP4183787B2 (ja) * 1997-11-28 2008-11-19 Ｔｄｋ株式会社 電子デバイス用基板の製造方法

Also Published As

Publication number Publication date
KR20020031379A (ko) 2002-05-01
TW466771B (en) 2001-12-01
EP1209729A1 (en) 2002-05-29
WO2001004943A1 (en) 2001-01-18
CN1355931A (zh) 2002-06-26

Similar Documents

Publication Publication Date Title
CN1155995C (zh) 叠层体、叠层体的制备方法及半导体元件
CN1555580A (zh) 半导体器件及其制造方法
CN1263133C (zh) 半导体装置
CN100347832C (zh) 电子器件材料的制造方法
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN100352016C (zh) 半导体器件及其制造方法
CN1663051A (zh) 半导体器件及其制造方法
CN1599961A (zh) 半导体装置及其制造方法
US20040224459A1 (en) Layered structure, method for manufacturing the same, and semiconductor element
CN1372327A (zh) 半导体器件及其制备方法
CN1815752A (zh) 栅极介电层以及应用该栅极介电层的晶体管与半导体装置
US20100243989A1 (en) Semiconductor device
CN1828937A (zh) 单一金属闸极互补式金氧半导体元件
CN1431716A (zh) 半导体装置及半导体装置的制造方法
CN1757120A (zh) 场效应晶体管
CN101034717A (zh) 半导体器件及其制造方法
US9768020B2 (en) Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
CN1815755A (zh) 半导体装置及其制造方法
WO2016157371A1 (ja) 半導体装置および半導体装置の製造方法
CN1591901A (zh) 半导体装置
CN101064252A (zh) 半导体装置及其制造方法
CN1967787A (zh) 基底绝缘膜的形成方法
CN1841675A (zh) 半导体器件的制造方法
CN1663045A (zh) 半导体器件及其制造方法
JP2001077112A (ja) 積層体，積層体の製造方法及び半導体素子

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee