[go: up one dir, main page]

CN1155090C - 具有至少两个半导体元件的电子开关装置 - Google Patents

具有至少两个半导体元件的电子开关装置 Download PDF

Info

Publication number
CN1155090C
CN1155090C CNB998113859A CN99811385A CN1155090C CN 1155090 C CN1155090 C CN 1155090C CN B998113859 A CNB998113859 A CN B998113859A CN 99811385 A CN99811385 A CN 99811385A CN 1155090 C CN1155090 C CN 1155090C
Authority
CN
China
Prior art keywords
switching device
semiconductor
terminal
region
electronic switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998113859A
Other languages
English (en)
Other versions
CN1320277A (zh
Inventor
����˹��-���С�����
卡尔－奥托·多恩克
ϣ��˹�ٷ���
迪特里希·斯蒂法妮
��Τ����˹
贝诺·韦斯
海因茨·米特莱纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of CN1320277A publication Critical patent/CN1320277A/zh
Application granted granted Critical
Publication of CN1155090C publication Critical patent/CN1155090C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种电子开关装置(300)至少由第一及第二半导体元件(100，200)组成，其中第一阳极端子(A1)与第二阴极端子(K2)短路电连接。可施加给第一栅极端子(G1)的控制电压(UGK1)至少也部分地施加给第二栅极端子(G2)。由此减小了电子开关装置(300)在导通状态中的导通电阻。

Description

具有至少两个半导体元件的电子开关装置
技术领域
本发明涉及一种电子开关装置，它至少包括具有第一阴极端子、第一阳极端子及第一栅极端子的第一半导体元件及具有第二阴极端子、第二阳极端子及第二栅极端子的第二半导体元件。
背景技术
在WO97/34322A1及由US5,396,085中也分别描述了一种电子开关装置，它们除了部分地施加给第二栅极端子控制电压的特征外也具有上述所有其它特征。这两个文献中各自公开的电子开关此外还包括在第一阴极端子及第二栅极端子之间的导电连接。两个半导体元件的这种联接也被称为阴地-栅地电路(Kaskode-Schaltung)。该电子开关装置用于通/断大的电流并设计用于高截止电压。第一半导体元件由硅(Si)制成并基于硅中的载流子高迁移率而提供高的开关速度。第二半导体元件由一种具有击穿场强度大于106V/cm的半导体材料、尤其是碳化硅(SiC)制成并提供高截止电压。
相反地，一个仅用硅作的电子开关、如电压控制的Si-MOSFET(金属氧化物半导体场效应晶体管Metal Oxide Semiconductor Field EffectTransistor)在正向导通状态具有一个静态损耗，该损耗随着Si-MOSFET在截止状态要克服的截止电压的提高而升高。在硅的情况下，针对截止电压大于600V来设计的功率MOSFETs的静态损耗当正向导通电流大于5A时就太大了。因此，在所述大数量级的截止电压及导通电流的应用情况下，尽管MOSFET具有高的开关速度但不使用它。
由WO 97/34322 A1得到，由Si制成的第一半导体以及整个电子开关装置在预定的工作电压极性时通过在第一栅极端子上的控制电压可在导通及截止状态之间转换。当该电子开关装置处于其截止状态时，至少一个P-N结的耗尽区(载流子耗尽区并由此高电阻的区；空间电荷区)至少夹断由SiC制成的第二半导体元件的沟道区。位于第一阴极及第二阳极之间待截止的工作电压的大部分降落在该耗尽区上。由于所使用的碳化硅的高击穿场强，该P-N结、尤其是其耗尽区比在硅中构成的具有相同载流子浓度及尺寸的P-N结承受高得多的截止电压。因为截止电压的大部分降落在第二半导体元件内，因此第一半导体元件仅用于降落截止电压的剩余部分。这样会使硅制第一半导体元件具有明显低的损耗功率。
在导通状态中，具有载流子的第二半导体元件的P-N结的耗尽区消失及沟道区打开。该电子开关装置的整个损耗功率包括第一及第二半导体元件的损耗。于是其整个损耗功率明显地小于设计用于相同截止电压的纯硅制半导体元件的情况。
此外由WO 97/34322 A1公开了两个半导体元件集成为一个混合半导体结构。设在SiC制第二半导体元件整个表面上的、用于第二阴极端子的金属化层同时用作Si制第一半导体元件的第一阳极端子的金属化层。
由US5,396,085公开了一种类似的电子开关装置，它具有由Si制第一半导体元件及SiC制第二半导体元件组成的阴地-栅地电路。但区别在于使用复合物衬底，它既包括硅制区域又包括碳化硅制区域。这两个半导体元件分别作在该复合物衬底区域的一个中。
此外由JP61-161015A1公开了由硅制自截止MOSFETs以及一个复合半导体制SITs(Stated Induction Transistor)组成的阴地-栅地电路，该复合半导体例如由砷化镓(GaAs)或磷化铟(InP)组成。该电子装置首先用于高频应用中的超快速开关。
通常，在所述的阴地-栅地电路中，第一半导体元件的导通电阻在对第二半导体元件的第二栅极端子起到负反馈的作用。随着流过电子开关装置电流的增大，第二栅极端子电子相对第二阴极端子的负偏压也增大。位于这两个端子之间的P-N结的耗尽区由此延伸到为电流通路设置的沟道区中，随着流过电子开关装置电流的增加，第二半导体元件的导通电阻也增加。
为了至少部分地消除该作用，在DE34 07 957 C2中所公开的电开关装置设有一个相应偏压的第二半导体元件的P-N结。该P-N结位于构成阻断层场效应晶体管(JFET)的第二半导体元件内的第二栅极端子与第二阴极端子之间。其中偏压这样地设定，即，该P-N结以及由此整个JFET处于一个双极性导通状态。该偏压大于P-N结的扩散电压。对于硅，该扩散电压在0.6至0.7V的量级之间。通过P-N级的双极性工作，该第二半导体元件的控制现在不再是不耗电的。电流将流过该P-N结。由于该电流必需使第二栅极端子设计得更稳定及更大，由此将会使用于原来第二半导体元件的有效区域的位置失去。因此该电开关装置的电流开关能力下降。此外，在第二栅极端子上流过电流将导致：当进入开关过程时P-N结首先必需充电或再充电。由此也降低了可达到的开关速度。
发明内容
本发明要解决的技术问题在于，提供一种本文前言所述类型的电子装置，它具有低的导通电阻并同时具有良好的电流开关能力以及高的开关速度。
上述技术问题可通过这样一种电子开关装置来解决，它至少包括：具有第一阴极端子、第一阳极端子及第一栅极端子的第一半导体元件以及具有第二阴极端子、第二阳极端子及第二栅极端子的第二半导体元件，其中，第一阳极端子与第二阴极端子短路电连接，并且可施加给第一栅极端子的控制电压也部分地施加给第二栅极端子，按照本发明：所述电子开关装置还具有用于调整第二半导体元件的栅极-阴极电压的调整装置，该栅极-阴极电压小于位于第二半导体元件内的第二栅极端子与第二阴极端子之间的一个p-n结的扩散电压。
本发明是基于这样的认识，即当第二栅极端子不与第一阴极端子短路连接时，也可实现第一及第二半导体元件的有利功能及它们相应的特殊优点。在现有技术中设有的该电连接的断开还可提供这样的优点，即，可避免第一半导体元件的导通电阻对第二半导体元件的负反馈作用以及由此引起的第二半导体元件的导通电阻增加。通过该去耦合，使第二半导体元件在额定电流范围中的导通电阻基本上与流过该电子开关装置的电流无关。第一栅极端子上的控制电压对第二栅极端子的部分耦合将起到这样的作用，即，在第二半导体元件的沟道区中由扩散电压形成的耗尽区将明显地减小，导通电阻由此也减小。随着第二半导体元件导通电阻的减小，整个电子开关装置的导通电阻也就减小了。
在栅极端子上降落的控制电压部分在第二半导体元件中起到栅极-阴极电压的作用，该电压总是小于扩散电压，该p-n结由此不处于双极性，亦即不会转换到导通状态。在第二栅极端子上将不出现任何有效的电流。这样，在保持良好的电流特性及高开关速度的同时，可得到非常低的导通电阻。所述控制可有利地始终无功率损耗地进行，由此使第二栅极端子的尺寸不变仍保持很小。此外在p-n结中也无任何有效的双极性注入。
通过将在第一栅极端子上的控制电压的一部分也施加到第二栅极端子上，不会对该电子开关装置的截止性能产生任何不利影响。因为尤其对于转换到截止状态需要在第一栅极端子上的控制电压为0V，由此第二栅极端子实际上与第一阴极端子处于相同电位。这样，在截止状态可得到与现有技术中可比拟的情况。由于转换到导通状态所需的正控制电压部分耦合到第二栅极端子上，也同时改善了第二半导体元件中载流用沟道区的载流能力。在截止状态，该沟道区与现有技术相同将通过一个耗尽区夹断，其中整个耗尽区将承受该电子开关装置上截止电压的绝大部分。
特别有利的实施形式是，其中施加在第二栅极端子上的控制电压部分将导致栅极-阴极电压最大为该p-n结的扩散电压的三分之二，该p-n结位于第二半导体元件中第二栅极端子及第二阴极端子之间。对于扩散电压的该附加安全距离又进一步减小了p-n结上本来就很小的电流。
比较有利的是，电位在两个栅极端子上的部分电耦合可通过连接在两个栅极端子之间的一个第一耦合电阻来实现。通过对该第一电阻的取值可使第一栅极端子上的控制电压施加到第二栅极端子上的分量被很好地调整。例如在另一有利的实施形式中，当施加到第二栅极端子上的控制电压分量是通过连接在第一栅极端子及第一阴极端子之间的一个分压器抽取时，该调整可更精确地实现。该分压器包括第一及第二耦合电阻。
为了改善动态性能，在一个有利构型中，第一二极管与第一耦合电阻并联以及第二二极管与第二耦合电阻并联。由此在截止与导通状态之间转换时，第二栅极端子及第二阴极端子之间电容的放电及充电过程会加速。
在一个优选实施形式中，第一耦合电阻或分压器是纯电阻。但也可以是另外的电阻，如容性或任何复合的阻抗。
比较有利的是第一半导体元件由半导体材料硅来制造。硅由于其高的载流子迁移率而可实现特别高的开关速度。
另一有利构型在于，第一半导体元件构成自截止MOSFET，在此情况下，第一半导体元件可通过施加在第一栅极端子上的电压转换到导通状态。在此实施形式中第一栅极端子相应于MOSFETs的栅极。一个自截止MOSFET优选具有n导电型沟道。由此该MOSFET可通过一正的控制电压由截止转换到导通状态。
在另一实施形式中，比较有利的是，第二半导体元件用具有击穿场强至少为106V/cm的半导体材料来制造。由此产生第二半导体元件在截止状态型所要求的高阻断能力。适合的半导体材料为金刚石，氮化铝(AIN)，氮化镓(GaN)，氮化铟(InN)及尤其是碳化硅(SiC)。在后一种情况下，尤其适合使用(同质)多型的3C-，4H-，6H-及15R-SiC。
另一有利构型包括设计成自导通场效应晶体管的一个第二半导体元件。由此，流过该电子开关装置的电流可十分简单及快速地仅通过在第一半导体元件上的转换操作受到控制。
自导通场效应晶体管优选构成阻挡层场效应晶体管(结型场效应晶体管＝JFET)。在该晶体管类型中，电流通过一个可受外部影响的阻挡层，尤其是例如一个p-n结的耗尽区受到控制。该耗尽区的空间尺寸延伸对流过的电流量起决定作用。耗尽区根据在第二栅极端子上的电压可使沟道区宽些或窄些以便自由通过电流或夹断电流。
以下的构型是该阻挡层场效应晶体管(JFET)的优选实施形式。
在第一构型中，该JFET由n导电型第一半导体区组成。在该第一半导体区的表面上及在该第一半导体区内具有一个同样为n导电型的接触区。该接触区可相对其余的第一半导体区相同地或更高地掺杂。它与第二阴极端子电接触，尤其是欧姆接触。
第一半导体区表面的一个处于接触区之外的区域电接触在第二栅极端子上。该接触既可为欧姆接触也可构成肖特基接触。还可以设置多个接触区及在这些接触区之外的多个区，它们分别通过第二阴极端子或第二栅极端子接触。在一个与表面背离的一侧上第一半导体区电接触在第二阳极端子上，尤其为欧姆电接触。因为第二阴极端子及第二阳极端子之间的电流垂直地、亦即垂直于表面地流过第二半导体元件，它也被称为垂直JFET。
在第二构型中，在第一半导体区内及表面上设有一个p导电型的第二半导体区。它被掺杂到使第二栅极端子构成欧姆接触。也可以在JFET中包括多个第二半导体区。在n导电型的第一半导体区及必要时亦为n导电型的接触区为一方面和p导电型的第二半导体区为另一方面之间构成具有一个耗尽区的p-n结。该耗尽区构成可通过第二栅极端子控制的JFETs的阻挡层。通过在第二栅极端子上施加相应的电压可使在第一沟道区内延伸的沟道通过耗尽区被夹断或干脆完全被覆盖。
尤其有利的是第三构型，它包括一个埋置在第一半导体区内的p导电型岛区。也可设置多个这样的埋置岛区。在此情况下，该埋置的p导电型岛区将这样布置，即，在垂直于表面的投影中，接触区的投影完全落在埋置岛区的投影内。由此在第一半导体区内得到一个横向的、亦即平行于表面延伸的n导电型沟道。该沟道以在第一及第二半导体区之间的p-n结的耗尽区为一侧，以第一半导体区与埋置岛区之间的另一p-n结为另一侧来限界。该埋置岛区尤其在截止状态具有其优点，因为设在埋置岛区下相对第一半导体区的p-n结部分可承受截止电压的大部分。
在另一构型中，该埋置岛区也与第二栅极端子形成导电连接。因此在两个所述p导电区与n导电型第一半导体区之间的p-n结耗尽区可通过第二栅极端子被一同受到控制。
该电子开关装置的另一有利实施形式在于，第一半导体元件及第二半导体元件被集成为一个混合半导体结构。在此情况下，第一阳极端子的电极层及第二阴极端子的电极层尤其可用作两个半导体元件之间的连接单元。由于这两个端子是短路的，所述电极层可通过唯一一个电极层来实现，该电极层在混合半导体结构中在第一及第二半导体元件之间延伸在混合半导体结构的整个基面中。由此能以简单的方式避免两个半导体之间交接处的机械应力；尤其当这两个半导体元件由不同半导体材料组成及这两个半导体材料在连接处彼此形成接触时，将出现这样的机械应力。
附图说明
以下借助附图来描述优选实施例。为了清楚起见，附图不是按比例给出的而且某些特征仅被概要地示出。附图中：
图1示出具有第一及第二半导体元件的第一电子开关装置，
图2示出具有第一及第二半导体元件的第二电子开关装置，
图3示出具有第一及第二半导体元件的第三电子开关装置，
图4示出由第一及第二半导体元件组成的混合半导体结构，
图5示出第二半导体元件的一个实施例，
图6示出图5所示第二半导体元件在正的栅极-阴极电压时的一个实施例，
图7示出图5所示第二半导体元件的输出特性曲线族。
图1至图7中相互对应的部件具有相同的附图标记。
具体实施方式
在图1中表示出一个电子开关装置300的第一实施例。它由第一半导体元件100及第二半导体元件200组成。第一半导体元件100构成自截止Si-MOSFET，第二半导体元件200构成SiC-JFET。第一半导体元件100具有第一阳极端子A1，第一阴极端子K1及第一栅极端子G1；第二半导体元件200具有第二阳极端子A2，第二阴极端子K2及第二栅极端子G2。第一阳极端子A1与第二阴极端子K2成电短路连接。
电子开关装置300用于无损耗及快速地接通在第二阳极端子A2及第一阴极端子K1之间存在的工作电压UA2K1或流过该电子开关装置300的电流I。如图1所示，如果存在一个正的工作电压UA2K1，即第二阳极端子A2相对第一阴极端子K1为正电位时，该电子开关装置300可在截止状态及导通状态之间转换。
该转换是通过可在第一栅极端子G1及第一阴极端子K1之间施加的控制电压UGK1来产生的。因为第一半导体元件100是具有n导电沟道的Si-MOSFET，一个正向的控制电压UGK1使该第一半导体元件100断开，一个0V的控制电压UGK1则接通该第一半导体元件100。
控制电压UGK1的一部分将通过第一耦合电阻5 1传导到第二栅极端子G2上。由此降低了导通状态下第二半导体元件200的导通电阻，从而也就降低了整个电子开关装置300的导通电阻。对第一耦合电阻51这样地定参数，即流过第二栅极端子G2的容性充电电流与第一耦合电阻51的乘积总是小于等于在SiC-JFETs内部的第二栅极端子G2及第二阴极端子K2之间形成的扩散电压。SiC型的扩散电压值是3V。
在截止状态下，第一及第二栅极端子G1及G2处于与第一阴极端子K1相同的电位上。整个工作电压UA2K1则降落在第二阳极端子A2及第二栅极端子G2之间，设计成SiC-JFET的第二半导体元件200由此被截止并接收大部分的工作电压UA2K1。
第一半导体元件100则仅承受工作电压UA2K1的剩余部分。在此，对于第一阳极端子A1及第一阴极端子K1之间设置的最大电压参数(击穿电压，截止电压)通常低于350V，尤其是低于100V且优选低于50V。例如西门子公司的BUZ101型号的Si-MOSFET具有50V的最大(截止)电压，60mΩ的导通电阻以及与导通状态所要求的电流相对应的额定载流能力，它是一个合适的选择。另一适合的Si-MOSFET例如是具有附加的防过高温度的及过高电压的集成化功能的一种所谓的HITFET。与此相关的适合的HITFET例如也是可从西门子公司得到的BTS149，它具有60V的最大(截止)电压、18mΩ的导通电阻及19A的额定电流。通常当击穿电压低于350V时Si-MOSFETs的沟道电阻大于迁移电阻。由此总体上得到低的导通损耗。
通过第一耦合电阻51部分地传导到第二栅极G2的控制电压UGK1在导通状态下至少在很大程度上避免了：随着增大的电流I且由于第一半导体元件100的导通电阻的负反馈作用，在第二栅极端子G2及第二阴极端子K2之间形成负的栅极-阴极电压UGK2。负的栅极-阴极电压UGK2起到使电流导通的沟道区变窄并由此增加第二半导体元件200的导通电阻的作用。通过经第一耦合电阻51部分地耦合到第二栅极端子G2上的控制电压UGK1的作用，首先在第二半导体元件200上形成一个正的栅极-阴极电压UGK2，该沟道区由此变宽，导通电阻也因此减小。
在第二阳极端子A2及第二阴极端子K2之间降落的电压将被称为第二半导体元件200的阳极-阴极电压UAK2。
在图2中表示出该电子开关装置300的另一实施例。它与图1中所示电子开关装置300的区别在于控制电压UGK1到第二栅极端子G2的耦合。在该图2的实施例中，它通过第一栅极端子G1与第一阴极端子K1之间的一个分压器50来实现。分压器50除第一耦合电阻51外还包括第二耦合电阻52。通过对分压器50的分压比适当的选择可以很精确地调节耦合到第二栅极端子G2上的控制电压的分量。
为了使控制功率保持尽可能地小，该分压器具有高电阻值，亦即在kΩ量极上。第一耦合电阻51的典型值约为10kΩ，第二耦合电阻52的典型值约为1kΩ。因此在典型控制电压UGK1为15V的情况下，耦合到第二栅极端子G2上的电压分量通常为2V。通常，控制电压UGK1可为5V至30V之间的值，被耦合到第二栅极端子G2上的分量值可小于3V。
在截止及导通状态之间转换时，一个位于第二栅极端子G2及第二阴极端子K2之间的电容将经过分压器50或至少通过其两个耦合电阻中的一个51或52放电或充电。由于该分压器50的两个耦合电阻51及52基于所希望的低控制功率设计为高电阻值，因此得到较大的RC常数及较慢的转换过程。
为了改善动态开关特性，图3中所示的电子开关装置300附加地包括第一及第二二极管D1及D2，它们与第一及第二耦合电阻51及52相并联。在由导通状态向截止状态的转换时的充电过程现在不是通过第一耦合电阻51而是通过第一二极管D1实现，而在由截止状态向导通状态转换时的放电过程不是通过第二耦合电阻52而是通过第二二极管D2实现。因此在这两种情况下可达到显著更快的开关速度。在导通或截止状态，以上结合图1及2所述的电子开关装置300的特性本身不会因为引入了两个二极管D1及D2而有任何变化。
第二二极管D2可设计为击穿电压小于3V的齐纳二极管。由此它起到附加保护，免于使控制电压UGK1的过高分量耦合到第二栅极端子G2上。
在一个未示出的实施形式中，在第二栅极端子G2前附加串接另一电阻，用于精确调节开关速度；或者在第一栅极端子G1上附加一个电阻，用于在负控制电压UGK1时限制电流。也可以同时设置这两个电阻。
图1至3中的每个电子开关装置300可承受的截止状态下降落的工作电压UA2K1的最大值达到5000V，在导通状态下流过的电流I的最大值达到1000A，尤其是500A。主要使用范围为：在截止状态下降落的最大工作电压UA2Ki在1200V至1700V之间的范围内，在导通状态下作为额定电流流过的电流I在10A至50A的范围内。
在图4所示实施例的情况下，第一半导体元件100及第二半导体元件200组合成一个混合半导体结构。
第一半导体元件100是本身已公知的，因此仅概要示出的按所谓DDMOS技术(“DD”这里表示双扩散)制造的垂直Si-MOSFET。在一个n导电型硅晶片(Wafer)40中扩散有P导电型基区41，在该基区41中又扩散了n导电型基区42。一个控制电极44通过一个绝缘区43与基区41电绝缘。通过该控制电极44控制一个n沟道46，该沟道在基区41中形成了源区42及硅晶片40之间的一个n导体型连接区。在控制电极44上无相应的控制电位时，将不存在n沟道46，Si-MOSFET被自截止。此外，源电极45使源区42及基区41电短路。在上述附图标记中，控制电极44表示第一栅极端子G1，源电极45表示第一阴极端子K1。
第二半导体元件200设计为SiC-JFET。它由一个具有表面20的SiC制n导电型第一半导体区2。在第一半导体区2内的表面20处具有多个同样为n导电型的接触区5及多个p导电型第二半导体区4。第二半导体区4总是布置在接触区5外的第一半导体区2区域中，这样，接触区5与第二半导体区4不会重叠。
接触区5欧姆地接触在构成第二阴极端子K2的电极层上。第二半导体区4欧姆地接触在彼此连接且总体代表第二栅极端子G2的电极上。第二阴极端子K2的电极层及第二栅极端子G2的电极通过绝缘层11彼此电绝缘。
在此情况下，接触区5与第一半导体区2被相同地掺杂或是高于第一半导体区2地被掺杂。在较高掺杂的情况下，在第二阴极端子K2处会有更好的欧姆接触。
绝缘层11由一种氧化物组成，最好由氧化硅(SiO2)介质、尤其是热生长的氧化硅构成。热生长的氧化物具有出色的绝缘特性并可在SiC上通过在温度超过1000℃条件下的干式或湿式氧化产生。
在p导电型的第二半导体区4和n导电型的第一半导体区2之间形成一个具有耗尽区24的p-n结。因为第二半导体区4的掺杂高于第一半导体区2，该耗尽区24在第一半导体区2的延伸大于在第二半导体区4中的延伸。在各个第二半导体区4之间具有垂直沟道区21，电流I在导通状态下流过该沟道区。垂直沟道区21既延伸在第一接触区5中也延伸在与其相邻的第一半导体区2中。垂直沟道区21通过接触区5与第二阴极端子K2电连接。在导通状态电流I流过垂直沟道区21且接着通过第一半导体区2到达位于第一半导体区2背离表面20的一侧上的第二阳极端子A2。该第二阳极端子同样设计成电极层。
在图4所示的截止状态中，第一半导体区2与第二半导体区4之间的p-n结的耗尽区24这样地扩展，即，它能夹断及完全覆盖垂直沟道区21，如图4中虚线所示。因此在截止状态下实际上无电流流过。各个耗尽区24连接成一个大的耗尽区24，其中的可运动的载流子实际已完全被消除。该大耗尽区将承受大部分的(截止)电压。剩余部分的(截止)电压实质上由第一半导体区2的迁移区域承受。在此情况下该大耗尽区24的阻断能力将不仅由其几何尺寸而且也由第一半导体区2、第二半导体区4及接触区5的掺杂来确定。所需(截止)电压愈高，在给定尺寸时第一半导体区2的掺杂至少在垂直沟道区21内可选择得愈低。在使用4H聚合型的碳化硅的情况下，在p-n结的耗尽区24上降落最大(截止)电压UMAX＝600V时，图示第一半导体区2的n掺杂的典型值为n＝1·1016cm-3，当UMAX＝1200时，n＝8·1015cm-3，当UMAX＝1800时，n＝5·1015cm-3。
在图4的混合半导体结构中，第二阴极端子K2的电极层同时与第一半导体元件100的第一阳极端子A1相配置。在该电极层上设有一个连接层13，在该连接层13上面又设有具有Si-MOSFETs的原有结构的硅晶片40。连接层13并非一定需要，而仅为一个选择。它用于消除可能的机械应力并因此最好由延展性强的金属、如金(Au)、银(Ag)、铜(Cu)或铝(Al)作成。为了连接(底部)，尤其可使用钎焊技术(芯片-芯片焊接)、底部引线连接技术或晶片直接粘接技术。这样的布置被证明是有利的，即，由硅和碳化硅半导体材料制作的区在任何位置上彼此不直接地接触。否则将引起在混合半导体结构中不希望有的机械应力。
混合半导体结构的电极层及各个电极，即配置相应的阳极-阴极-栅极端子A1、A2、K1、K2、G1或G2的各个电极由多晶硅或一种金属、最好由镍(Ni)、钽(Ta)、钛(Ti)、钨(W)或铝(Al)或由上述金属作为组成部分的金属化合物制成。
在图4中所示的作为第二半导体元件200的SiC-JFETs的实施例中，有多个并列设置的相同的半导体光电管(Halbleiterzellen)。但所述原理对于仅具有单个所述半导体光电管的结构也可完全适用。
在图5中示出图4所示SiC-JFETs的半导体光电管的一个变型。其基本区别在于，在图5中所示的设计成SiC-JFETs的第二半导体元件200包括一个埋置在第一半导体区2内的p导电型岛区3。
第一半导体区2由一个SiC制n导电型衬底27和一个设在其上外延地生长的、亦是SiC制n导电型半导体层26组成。通常，它具有比衬底27低的载流子浓度。
该埋置的岛区3是这样布置的，即在垂直于表面20的投影中，接触区5的投影完全地落在埋置岛区3的投影内。此外埋置岛区3及第二半导体区4的投影在它们的边缘上相重叠。在该重叠区域中，在第一半导体区2中具有一个横向的沟道区22，它平行于表面20地延伸。该横向沟道区22在其侧边缘上通过第一半导体区2与第二半导体区4之间的p-n结的空间电荷区24和通过第一半导体区2及埋置岛区3之间的另一p-n结的空间电荷区23作为限界。
埋置岛区3及第二半导体区4彼此导电地连接并通过第二栅极端子G2形成电接触。在该电子开关装置300处于导通状态时，电流I流过横向沟道22。横向沟道区22的几何尺寸愈大，第二半导体元件200的导通电阻就愈低。因此通过耗尽区23及24的空间延展可以调节横向沟道区22内的电阻。
如果，如现有技术那样，在第二栅极端子G2及第一阴极端子K1间建立了电连接，则随着电流I的增加，负的栅极-阴极电压UGK2增加，由此耗尽区23及24继续延展，横向沟道区22中的电阻也因此增加。相反地，根据本发明，如果在第二半导体元件200上施加正的栅极-阴极电压UGK2，则由此产生空间电荷区23及24的回缩，如图6中所示。因而随之而来的是横向沟道区22中电阻的降低。为了突出地阐明这点，在图6中仅是重复地表示出图5中与此相关的部分。通过将一部分控制电压UGK1耦合到第二栅极端子G2上即可得到具有上述有利功能的正的栅极-阴极电压UGK2。
在此情况下，对第一耦合电阻51或分压器50这样地定参数，即，栅极-阴极电压UGK2一方面不超过第二半导体区4及埋置岛区3之间p-n结上的扩散电压另一方面不超过第二半导体区4及第一半导体区2之间p-n结上的扩散电压。尤其是，假定栅极-阴极电压UGK2最大值为扩散电压的2/3。扩散电压与相应半导体区的掺杂有关并与所使用的半导体材料有关。对于碳化硅，该扩散电压在约3V的量级上。在“通用半导体”硅中，扩散电压在0.7V量级上移动。通过这些扩散电压值可直接地得出：主要在碳化硅中可有利地使用耗尽区23及24的相应减小，而在硅中则由于由材料引起的小扩散电压根本不能采用相同措施或仅能以实质上很小的效果被使用。
在图7中示出图5及图6所示SiC-JFETs的输出特性曲线族。该图表示在线性范围中第二半导体元件200的电流I随阳极-阴极电压UAK2的变化。在此情况下栅极-阴极电压UGK2是该输出特性曲线族的参量值。由图7的曲线可看出，在正栅极-阴极电压UGK2为2V时产生出比现有技术实施形式的负栅极-阴极电压UGK2值时斜率大得多的特性曲线。由于特性曲线的斜率相应于第二半导体元件200的导通电阻，从图7中的特性曲线可直接看出所得到的改善。
不言而喻，上述所有的功率半导体类型也可更换成它们各自的互补类型。

Claims (19)

1.一种电子开关装置，它至少包括：
a)具有第一阴极端子(K1)、第一阳极端子(A1)及第一栅极端子(G1)的第一半导体元件(100)以及
b)具有第二阴极端子(K2)、第二阳极端子(A2)及第二栅极端子(G2)的第二半导体元件(200)，其中
c)第一阳极端子(A1)与第二阴极端子(K2)短路电连接，并且
d)可施加给第一栅极端子(G1)的控制电压(UGK1)也部分地施加给第二栅极端子(G2)，其特征在于：
e)用于调整第二半导体元件(200)的栅极-阴极电压(UGK2)的调整装置，该栅极-阴极电压小于位于第二半导体元件(200)内的第二栅极端子(G2)与第二阴极端子(K2)之间的一个p-n结的扩散电压。
2.根据权利要求1所述的电子开关装置，其特征在于：所述调整装置被设计成用于将第二半导体元件(200)的栅极-阴极电压(UGK2)调整到其值最大为所述p-n结的扩散电压的三分之二。
3.根据权利要求1或2所述的电子开关装置，其特征在于：第一栅极端子(G1)及第二栅极端子(G2)通过作为所述调整装置的第一耦合电阻(51)电连接。
4.根据权利要求1或2所述的电子开关装置，其特征在于：在第一栅极端子(G1)与第一阴极端子(K1)之间设有一个具有作为所述调整装置的第一耦合电阻(51)及第二耦合电阻(52)的分压器(50)，其中，这两个耦合电阻(51，52)与第二栅极端子(G2)彼此导电地连接。
5.根据权利要求4所述的电子开关装置，其特征在于：第一二极管(D1)与第一耦合电阻(51)并联，第二二极管(D2)与第二耦合电阻(52)并联。
6.根据权利要求1或2所述的电子开关装置，其特征在于：第一耦合电阻(51)或分压器(50)是纯电阻。
7.根据权利要求1或2所述的电子开关装置，其特征在于：第一半导体元件(100)由半导体材料硅制成。
8.根据权利要求1或2所述的电子开关装置，其特征在于：第一半导体元件(100)被设计成自截止MOS场效应晶体管。
9.根据权利要求1或2所述的电子开关装置，其特征在于：第二半导体元件(200)由半导体材料碳化硅制成。
10.根据权利要求1或2所述的电子开关装置，其特征在于：第二半导体元件(200)被设计成自导通阻挡层场效应晶体管。
11.根据权利要求10所述的电子开关装置，其特征在于：所述自导通阻挡层场效应晶体管(200)包括具有表面(20)的n导电型第一半导体区(2)，其中至少在第一半导体区(2)内的表面(20)处的一个n导电型接触区(5)电接触在第二阴极端子(K2)上，所述表面(20)的至少一个在接触区(5)外的区电接触在第二栅极端子(G2)上，第一半导体区(2)的背离表面(20)的一侧电接触在第二阳极端子(A2)上。
12.根据权利要求11所述的电子开关装置，其特征在于：所述自导通阻挡层场效应晶体管(200)至少包括一个p导电型的第二半导体区(4)，它设在第一半导体区(2)内的表面(20)处并与第二栅极端子(G2)欧姆地接触。
13.根据权利要求11所述的电子开关装置，其特征在于：所述自导通阻挡层场效应晶体管(200)至少包括一个埋置在第一半导体区(2)内的p导电型岛区(3)，它至少这样设置在一个接触区(5)的下面，即，在垂直于表面(20)的投影中，接触区(5)的投影完全地落在埋置岛区(3)的投影内。
14.根据权利要求13所述的电子开关装置，其特征在于：所述至少一个埋置的岛区(3)也与第二栅极端子(G2)形成导电连接。
15.根据权利要求1或2所述的电子开关装置，其特征在于：将可施加在第一阴极端子(K1)与第一栅极端子(G1)之间的控制电压设计在5V至30V之间。
16.根据权利要求1或2所述的电子开关装置，其特征在于：在截止状态中，第一及第二栅极端子(G1，G2)实际与第一阴极端子(K1)处于相同的电位上。
17.根据权利要求1或2所述的电子开关装置，其特征在于：将第一阴极端子(K1)与第二阳极端子(A2)之间可施加的截止电压设计为最高可达5000V。
18.根据权利要求1或2所述的电子开关装置，其特征在于：将流过第一阴极端子(K1)与第二阳极端子(A2)之间的额定电流设计为最高可达1000A。
19.根据权利要求1或2所述的电子开关装置，其特征在于：第一半导体元件(100)与第二半导体元件(200)被集成为一个混合半导体结构。
CNB998113859A 1998-09-25 1999-09-14 具有至少两个半导体元件的电子开关装置 Expired - Fee Related CN1155090C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844130.4 1998-09-25
DE19844130 1998-09-25

Publications (2)

Publication Number Publication Date
CN1320277A CN1320277A (zh) 2001-10-31
CN1155090C true CN1155090C (zh) 2004-06-23

Family

ID=7882299

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998113859A Expired - Fee Related CN1155090C (zh) 1998-09-25 1999-09-14 具有至少两个半导体元件的电子开关装置

Country Status (6)

Country Link
US (1) US6373318B1 (zh)
EP (1) EP1116274B1 (zh)
JP (1) JP3742299B2 (zh)
CN (1) CN1155090C (zh)
DE (2) DE19943785A1 (zh)
WO (1) WO2000019536A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101744C1 (de) 2001-01-16 2002-08-08 Siemens Ag Elektronische Schalteinrichtung und Betriebsverfahren
US6503782B2 (en) * 2001-03-02 2003-01-07 Mississippi State University Research And Technology Corporation (Rtc) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
JP4122880B2 (ja) 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
JP4045893B2 (ja) * 2002-08-12 2008-02-13 住友電気工業株式会社 縦型接合型電界効果トランジスタ
US6605978B1 (en) * 2002-09-25 2003-08-12 Semiconductor Components Industries Llc Method of forming a voltage detection device and structure therefor
US6900537B2 (en) * 2002-10-31 2005-05-31 International Rectifier Corporation High power silicon carbide and silicon semiconductor device package
JP4770115B2 (ja) * 2003-12-24 2011-09-14 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP4020871B2 (ja) * 2004-02-19 2007-12-12 株式会社東芝 半導体装置
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7019344B2 (en) * 2004-06-03 2006-03-28 Ranbir Singh Lateral drift vertical metal-insulator semiconductor field effect transistor
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
US7205629B2 (en) 2004-06-03 2007-04-17 Widebandgap Llc Lateral super junction field effect transistor
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
DE102004046823B3 (de) * 2004-09-27 2005-12-08 Siemens Ag Elektronisches Schaltgerät, insbesondere Leistungsschalter, und zugehörige Betriebsweise
US8008731B2 (en) 2005-10-12 2011-08-30 Acco IGFET device having a RF capability
WO2007069281A1 (en) * 2005-12-13 2007-06-21 Stmicroelectronics S.R.L. Driving circuit for an emitter-switching configuration
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US7449762B1 (en) 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
KR101154894B1 (ko) * 2007-08-21 2012-06-18 삼성전자주식회사 스위칭 전원장치 및 그 제어방법
WO2009102301A1 (en) * 2008-02-13 2009-08-20 Acco Semiconductor, Inc High breakdown voltage double-gate semiconductor device
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
US7688117B1 (en) 2008-04-21 2010-03-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration N channel JFET based digital logic gate structure
FR2949630B1 (fr) * 2009-08-31 2019-04-05 Safran Electrical & Power Module electronique de commande pour transistor jfet
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US8339181B2 (en) * 2009-11-05 2012-12-25 Honeywell International Inc. Low-side driver high-voltage transient protection circuit
CN102725840B (zh) * 2010-01-25 2014-12-10 夏普株式会社 复合型半导体装置
JP5331087B2 (ja) * 2010-11-10 2013-10-30 シャープ株式会社 ドライバ回路、及び、インバータ回路
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9362905B2 (en) 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US8987833B2 (en) * 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
US8907340B2 (en) * 2011-09-23 2014-12-09 Infineon Technologies Austria Ag Semiconductor arrangement with an integrated hall sensor
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
JP5979998B2 (ja) * 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
EP2693639B1 (en) 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US20140055192A1 (en) * 2012-08-24 2014-02-27 Rf Micro Devices, Inc. Saturation current limiting circuit topology for power transistors
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
US9257424B2 (en) 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
US20150162321A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Composite Power Device with ESD Protection Clamp
US20150162832A1 (en) * 2013-12-09 2015-06-11 International Rectifier Corporation Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
US9406673B2 (en) * 2013-12-23 2016-08-02 Infineon Technologies Austria Ag Semiconductor component with transistor
US9148139B2 (en) 2014-01-13 2015-09-29 United Silicon Carbide, Inc. Monolithically integrated cascode switches
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9400513B2 (en) * 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP6509621B2 (ja) * 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
JP6185032B2 (ja) * 2015-09-30 2017-08-23 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
JP6572123B2 (ja) * 2015-12-22 2019-09-04 ニチコン株式会社 ゲート駆動回路
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
CN106712749B (zh) * 2016-11-14 2021-09-21 南京工程学院 基于碳化硅mosfet和jfet的混合高压器件
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
US10332876B2 (en) * 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
JP7024688B2 (ja) * 2018-11-07 2022-02-24 株式会社デンソー 半導体装置
US11482949B2 (en) * 2018-12-03 2022-10-25 Honeywell Federal Manufacturings Technologies, Llc Electrostatic harvester device
US10826485B2 (en) * 2018-12-17 2020-11-03 Analog Devices International Unlimited Company Cascode compound switch slew rate control
EP3696978A1 (de) * 2019-02-14 2020-08-19 Siemens Aktiengesellschaft Schaltmodul für einen elektronischen schalter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152845A (en) 1978-05-24 1979-12-01 Hitachi Ltd High dielectric strength mosfet circuit
JPS6151810B1 (zh) * 1979-12-28 1986-11-11 Int Rectifier Corp
US4645957A (en) * 1983-01-03 1987-02-24 General Electric Company Normally-off semiconductor device with low on resistance and circuit analogue
US4523111A (en) * 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance
JPS61161015A (ja) 1985-01-09 1986-07-21 Hitachi Ltd 複合半導体スイツチング装置
JPS62239719A (ja) * 1986-04-11 1987-10-20 Anritsu Corp ガリウムひ素ｆｅｔを用いたスイツチング回路
US4945266A (en) * 1987-11-18 1990-07-31 Mitsubishi Denki Kabushiki Kaisha Composite semiconductor device
US4929855A (en) * 1988-12-09 1990-05-29 Grumman Corporation High frequency switching device
US5012123A (en) * 1989-03-29 1991-04-30 Hittite Microwave, Inc. High-power rf switching system
US5406096A (en) * 1993-02-22 1995-04-11 Texas Instruments Incorporated Device and method for high performance high voltage operation
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
DE19610135C1 (de) * 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
IT1291363B1 (it) * 1997-05-13 1999-01-07 Sgs Thomson Microelectronics Dispositivo in configurazione emitter-switching con mezzi per recuperare la carica elettrica durante la fase di spegnimento
EP0959562A1 (en) * 1998-05-21 1999-11-24 STMicroelectronics S.r.l. A circuit for controlling the switching of a load by means of an emitter-switching device

Also Published As

Publication number Publication date
US20010024138A1 (en) 2001-09-27
DE19943785A1 (de) 2000-03-30
US6373318B1 (en) 2002-04-16
EP1116274B1 (de) 2004-11-17
EP1116274A1 (de) 2001-07-18
JP3742299B2 (ja) 2006-02-01
CN1320277A (zh) 2001-10-31
DE59911107D1 (de) 2004-12-23
WO2000019536A1 (de) 2000-04-06
JP2002526929A (ja) 2002-08-20

Similar Documents

Publication Publication Date Title
CN1155090C (zh) 具有至少两个半导体元件的电子开关装置
CN113826206B (zh) Iii-氮化物器件的集成设计
CN1192431C (zh) 用于高截止电压和具有低导通损耗的电子装置
CN204257660U (zh) Igbt和半导体器件
US20090014719A1 (en) Semiconductor device with large blocking voltage
US10957686B2 (en) Semiconductor device including an integrated resistor and method of producing thereof
JP2023530300A (ja) 集積ｉｉｉ族窒化物デバイスのためのモジュール構成
CN107180872A (zh) 包括晶体管单元和补偿结构的宽带隙半导体器件
US11728417B2 (en) Semiconductor device including first gate electrode and second gate electrode
US11810912B2 (en) Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
US20250151324A1 (en) Vertical power semiconductor device including a sensor electrode
JP3655049B2 (ja) 静電誘導トランジスタの駆動方法
US12446300B2 (en) Semiconductor devices having on-chip gate resistors
US20250294865A1 (en) Semiconductor devices having intrinsic gate-to-drain capacitances that are only partly in series with a gate resistor
US11756993B2 (en) IGBT light load efficiency
US12294018B2 (en) Vertical power semiconductor device including silicon carbide (sic) semiconductor body
CN118571932A (zh) 竖向功率半导体器件
CN119653828A (zh) 包括SiC半导体主体的功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20091014