CN115411038A - 具有铜接合互连存储器系统的铜接合存储器堆叠 - Google Patents

Abstract

本申请案涉及具有铜接合互连存储器系统的铜接合存储器堆叠。一种存储器系统包含：存储器堆叠，其包含经由铜接合互连的数个存储器裸片；逻辑裸片，其经由铜接合耦合到所述存储器堆叠。所述存储器系统进一步包含：缓冲器裸片，其经延伸以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合；及硅载体层，其接合到所述存储器堆叠及所述逻辑裸片。

Description

具有铜接合互连存储器系统的铜接合存储器堆叠

技术领域

本描述大体上涉及集成电路，且特定来说，涉及具有铜接合互连存储器系统的铜接合存储器堆叠。

背景技术

高带宽存储器(HBM)广泛用以提供具有与用于高性能计算、人工智能、机器学习及其它应用的集成模块中的处理逻辑裸片的高带宽互连的大容量存储器。常规HBM利用使用焊料微凸块互连堆叠在缓冲器裸片上的动态随机存取存储器(DRAM)裸片的若干层来实施。与焊料微凸块相比，直接铜接合(混合铜接合或铜熔合接合，后文中被称为“铜接合”)可提供更密集的互连节距，同时还降低经接合裸片之间的热阻及寄生电阻抗。

用铜接合取代焊料微凸块有可能显著地增大HBM堆叠中的实际堆叠极限。例如，目前的焊料接合最大堆叠高度可能是12个层。然而，利用铜接合，可堆叠24或32个层，其中每层的硅更薄，热阻更低，且接合良率更高。由于铜接合用以增加HBM堆叠的最大容量，因此需要存储器结构来使用铜接合以增加HBM堆叠与逻辑裸片之间的互连带宽。

发明内容

一方面，本申请案涉及一种存储器系统，其包括：存储器堆叠，其包含经由铜接合互连的多个存储器裸片；逻辑裸片，其经由铜接合耦合到所述存储器堆叠；缓冲器裸片，其经延伸以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合；及硅载体层，其接合到所述存储器堆叠及所述逻辑裸片。

另一方面，本申请案涉及一种方法，其包括：通过经由铜接合互连多个存储器裸片来制造存储器堆叠；经由铜接合将逻辑裸片耦合到所述存储器堆叠；安置经延伸缓冲器裸片以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合；及将硅载体层接合到所述存储器堆叠及所述逻辑裸片。

另一方面，本申请案涉及一种系统，其包括：存储器；及处理器，其耦合到所述存储器，其中：所述存储器包括包含经由铜接合互连的多个存储器裸片的存储器堆叠；所述处理器在经由铜接合耦合到所述存储器堆叠的逻辑裸片上实施；且经延伸缓冲器裸片用以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合。

附图说明

在所附权利要求书中阐述本技术的某些特征。然而，出于解释的目的，在附图中阐述本技术的若干实施例。

图1是说明根据本技术的各个方面的包含混合铜接合(HCB)桥连接存储器堆叠的存储器系统的实例的示意图。

图2是说明根据本技术的各个方面的包含具有底部重叠缓冲器裸片连接的高带宽存储器(HBM)堆叠的存储器系统的实例的示意图。

图3是说明根据本技术的各个方面的包含具有中间重叠缓冲器裸片连接的HBM堆叠的存储器系统的实例的示意图。

图4A及4B是说明根据本技术的各个方面的用于制造通过无源混合铜接合(HCB)桥连接的HBM动态随机存取存储器(DRAM)堆叠的工艺流程的实例的图。

图5A、5B及5C是说明根据本技术的各个方面的用于制造HCB DRAM堆叠的工艺流程的实例的图，其中在所述堆叠的底部处具有重叠缓冲器。

图6A、6B、6C及6D是说明根据本技术的各个方面的用于制造HCB DRAM堆叠的工艺流程的实例的图，其中在所述堆叠的中间具有重叠缓冲器。

图7是说明根据本技术的各个方面的HCB连接的DRAM堆叠配置的比较的图。

图8是说明常规存储器堆叠的实例的示意图。

具体实施方式

下文所阐述的详细描述意在作为对本技术的各种配置的描述且并不意在表示其中可实践本技术的唯一配置。附图并入本文中且构成详细描述的部分，所述详细描述包含用于提供对本技术的透彻理解的特定细节。然而，本技术不限于本文中所阐述的特定细节且可在没有所述特定细节中的一或多者的情况下实施。在一些例子中，以框图形式展示结构及组件以便避免混淆本技术的概念。

本技术涉及存储器系统及用于具有铜接合互连存储器系统的铜接合存储器堆叠的系统。所公开发明定义用于用铜接合连接取代从HBM到逻辑裸片的焊料微凸块及插入物及/或封装连接的三种不同物理配置，连同用于组装具有与逻辑裸片的铜接合连接的所提议铜接合HBM的工艺序列。本技术的铜接合互连存储器系统增加高带宽存储器(HBM)堆叠与逻辑裸片之间的互连带宽。相对于其它常规存储器，常规HBM通过与逻辑裸片的更宽连接(即，利用更多数目个数据线的连接)实现高带宽互连。在传统HBM存储器的情况下，接口的宽度是1,024个数据线(例如，与其它常规存储器中的64个数据线相比)。与常规焊料接合HBM相比，具有铜接合互连件的存储器堆叠可显著地增加数据线的数目，且因此增加互连带宽。与焊料微凸块节距相比，增加的数据线容量源自减小的铜接合连接节距。

常规HBM堆叠可使用55μm焊料微凸块节距，而铜接合存储器堆叠可具有9μm连接节距(或更小)，连接密度乘数是大于37倍的55²/9²。随着连接阵列面积急剧地减小，具有铜接合的增加的互连密度也允许短得多的链接距离。在常规HBM中，链接线长度通常是几毫米，而铜接合链接长度可为半毫米或更短。与常规焊料接合HBM相比，铜接合连接的减小的链接长度以及减小的寄生电容、电阻及电感还允许更高能量效率。

由铜接合互连件提供的增加的互连带宽对于实现铜接合动态随机存取存储器(DRAM)堆叠的全部潜在益处很重要。铜接合堆叠可通过增大对所述堆叠中的层数的实际极限来显著地增加存储器堆叠容量，这是归因于改进的热导率、改进的接合良率，以及支持更薄的个别DRAM硅层的增加的平面度及机械完整性。但是，如果互连带宽不增加，那么增加铜接合DRAM堆叠的总容量的价值可能也无法在系统功能性方面完全实现。

图1是说明根据本技术的各个方面的包含混合铜接合(HCB)桥连接存储器堆叠104的实例存储器系统100的示意图。存储器系统100包含HCB桥连接存储器堆叠104(后文中，存储器堆叠100)、逻辑裸片102(例如，包含数据处理电路系统)、存储器堆叠104(例如，DRAM堆叠)、插入物110、缓冲器裸片120、硅载体130、散热器132及无源桥裸片140。存储器堆叠104包含经由铜接合108互连的数个存储器裸片。存储器堆叠104经由导电微凸块112连接到插入物110。逻辑裸片102经由铜接合108、穿硅通路(TSV)124及导电微凸块112耦合到插入物110。无源桥裸片140经铜接合到逻辑裸片102及缓冲器裸片120且在逻辑裸片102与存储器堆叠104之间提供互连。将无源桥裸片140实施为用以促进通过铜接合108耦合逻辑裸片102与存储器堆叠104的媒体是本技术的重要特征，其允许数据信号通过铜接合而不是TSV及微凸块传递。这可增加了逻辑裸片102与存储器堆叠104之间的互连带宽。应注意，图1中所展示的结构特征未按比例绘制。

图2是说明根据本技术的各个方面的包含具有底部重叠缓冲器裸片连接的HBM堆叠204的存储器系统200的实例的示意图。存储器系统200包含HBM堆叠204(例如，DRAM堆叠)、逻辑裸片202(例如，包含数据处理电路系统)、插入物210、缓冲器裸片220、硅载体230及散热器232。HBM堆叠204包含经由铜接合208互连的数个存储器裸片。HBM堆叠204经由导电微凸块212连接到插入物210。逻辑裸片202经由铜接合208、穿过支撑裸片206的TSV 224及导电微凸块212耦合到插入物210。缓冲器裸片220朝向支撑裸片206延伸且经由铜接合208连接到逻辑裸片202。缓冲器裸片220促进经由铜接合208将HBM堆叠204耦合到逻辑裸片202。将缓冲器裸片220的延伸部实施为用以通过铜接合208在逻辑裸片202与HBM堆叠204之间提供耦合的媒体是本公开的重要特征，其允许数据信号通过铜接合而不是TSV及微凸块传递，这增加了逻辑裸片202与HBM堆叠204之间的互连带宽。通过在所述堆叠的层内使用铜接合来增加最大数据容量，从而通过改进的热导率、机械完整性及电特性实现更大的最大层数。在这种情况下通过桥裸片的铜接合互连可能不会增加所述容量，但是其确实允许所述系统充分利用增加的容量，所述容量否则将受制于存储器与逻辑裸片之间的较窄常规接口。如上文所描述，在存储器系统200中，缓冲器裸片220在HBM堆叠204的底部上，其中缓冲器经延伸以与逻辑裸片202(处理器)重叠。逻辑裸片202上的支撑裸片206深度限于恰好一个层级。应注意，图2中所展示的结构特征未按比例绘制。

图3是说明根据本技术的各个方面的包含具有中间重叠缓冲器裸片连接的HBM堆叠304的存储器系统300的实例的示意图。存储器系统300包含HBM堆叠304(例如，DRAM堆叠)、逻辑裸片302(例如，包含数据处理电路系统)、插入物310、缓冲器裸片320、硅载体330及散热器332。HBM堆叠304包含经由铜接合308互连的数个存储器裸片。HBM堆叠304经由导电微凸块312连接到插入物310。逻辑裸片302经由铜接合308、穿过支撑裸片306的TSV 324及导电微凸块312耦合到插入物310。缓冲器裸片320经安置在HBM堆叠304的中间且朝向支撑裸片306延伸且经由铜接合308连接到逻辑裸片302。中间缓冲器裸片320促进经由铜接合308将HBM堆叠304耦合到逻辑裸片302。因此，将中间缓冲器裸片320延伸为用以通过铜接合308在逻辑裸片302与HBM堆叠304之间提供耦合的媒体是本公开的重要特征且允许数据信号通过铜接合而不是TSV及微凸块传递，这增加了逻辑裸片302与HBM堆叠304之间的互连带宽。在存储器系统300中，缓冲器裸片320在HBM堆叠304的中间，其中缓冲器裸片320经延伸以与逻辑裸片302(处理器)重叠。逻辑裸片302上的支撑裸片306深度大于或等于两个层级。应注意，图3中所展示的结构特征未按比例绘制。

图4A及4B是说明根据本技术的各个方面的用于制造通过无源HCB桥连接的HBM动态DRAM堆叠的工艺流程400A及400B的实例的图。工艺流程400A仅展示主要步骤且跳过对众所周知的个别层的工艺流程的描述。在工艺步骤401中，使用临时粘合剂层409，将包含逻辑裸片410(例如，包含数据处理电路系统)、缓冲器裸片420的结构415(其中410及420中的每一者包含铜接合408及有源层418(包含例如晶体管的有源元件))面朝下(即，其中有源表面418及铜接合层408向下定向)附接在临时载体425上。这些裸片已通过经由标准互连堆叠完成，接着是添加铜接合层408及在附接到第一附图401中的临时载体之前进行单片化的正常晶片制造工艺来制造。在工艺步骤402中，沉积填充物417(例如，电介质材料)且将结构415(包含缓冲器裸片420及逻辑裸片410)减薄到所期望厚度。在工艺步骤403中，将硅载体层430永久地接合到工艺步骤402的工艺中产品，且将结果翻转使得可在下一工艺步骤404中移除临时载体425。应注意，上文关于在实践中处理单个裸片的描述适用于充满同时处理的此类裸片的整个晶片。而且，尽管附图仅展示附接到逻辑裸片的一个存储器堆叠，但是在实际使用中，若干存储器堆叠将连接到每一逻辑裸片，且在整个系统的形成期间，各种逻辑裸片本身也可通过铜接合桥彼此互连。

图4B的工艺流程400B是工艺流程400A的延续且包含工艺步骤405、406及407。在工艺步骤405中，制备包含HCB存储器堆叠424、支撑裸片426、无源桥442的结构435以及对应有源层及铜接合层且将其与步骤404的工艺中产品(例如，重组晶片)面对面及晶片对裸片地对准。在工艺步骤406中，将存储器堆叠424、无源桥442及支撑裸片426铜接合到步骤404的工艺中产品。在工艺步骤407中，将接合到步骤404的工艺中产品的所附接裸片424、432及426(结构435)的背面加工(例如，使用化学机械抛光)到所期望厚度以露出TSV。接着，通过添加焊料微凸块或柱且附接插入物及散热器(未展示的步骤)来完成所述结构以产生图1的存储器系统100。

图5A、5B及5C是说明根据本技术的各个方面的用于制造HCB DRAM堆叠的工艺流程500A、500B及500C的实例的图，其中在所述堆叠的底部处具有重叠缓冲器。工艺流程500A仅展示主要步骤且跳过对众所周知的个别层的工艺流程的描述。在工艺步骤501中，使用临时粘合剂层513来将逻辑裸片(例如，包含处理器)510及存储器堆叠裸片524(例如，HCB DRAM堆叠)安装在临时载体525上。在工艺步骤502中，沉积填充物517(例如，电介质材料)以填充间隙，如图5A中所展示。在工艺步骤503中，将硅载体晶片530永久地接合到工艺步骤502的工艺中产品且将结果翻转使得可在图5B的下一工艺步骤504中移除临时载体525。

图5B的工艺流程500B是工艺流程500A的延续且包含工艺步骤504、505、506及507。在工艺步骤504中，移除临时载体525使得逻辑裸片510及存储器堆叠裸片524以及对应铜接合层暴露。在工艺步骤505中，制备缓冲器裸片520、支撑裸片516以及对应有源层及铜接合层且将其与步骤504的工艺中产品面对面及裸片对晶片地对准。在工艺步骤506中，将工艺步骤505的缓冲器裸片520及支撑裸片516铜接合到步骤504的已对准的工艺中产品。

图5C是工艺流程500B的延续且包含工艺步骤507。在工艺步骤507中，将接合到步骤504的工艺中产品的缓冲器裸片520及支撑裸片516加工(例如，通过化学机械抛光)到所期望厚度以产生图3的存储器系统300的部分(例如，逻辑裸片302、存储器堆叠304的顶部部分、缓冲器裸片320、支撑裸片308及硅载体330)。

图6A、6B、6C及6D是说明根据本技术的各个方面的用于制造HCB DRAM堆叠的工艺流程600A、600B、600C及600D的实例的图，其中在所述堆叠的中间具有重叠缓冲器。尽管本文中描述将重叠铜接合缓冲器恰好放置在所述堆叠的中间(任一侧上的“半堆叠”)以用于最小化最坏情况路径延时，但是在一些实施方案中，所述缓冲器可在所述堆叠内的任何地方。工艺流程600A仅展示主要步骤且跳过对众所周知的个别层的工艺流程的描述。在工艺步骤601中，使用临时粘合剂层613来将逻辑裸片(例如，包含处理器)610及半存储器堆叠624(例如，HCB DRAM堆叠)接合到临时载体625。在工艺步骤602中，沉积填充物617(例如，电介质材料)以填充间隙，如图6A中所展示。在工艺步骤603中，将硅载体晶片630永久地接合到工艺步骤602的工艺中产品且将结果翻转使得可在图6B的下一工艺步骤604中移除临时载体625。

图6B的工艺流程600B是工艺流程600A的延续且包含工艺步骤604、605及606。在工艺步骤604中，移除临时载体625使得逻辑裸片610及半存储器堆叠裸片624以及对应铜接合层暴露。在工艺步骤605中，制备缓冲器裸片620、支撑裸片616以及对应有源层及铜接合层且将其与步骤604的工艺中产品面对面及裸片对晶片地对准。在工艺步骤606中，将工艺步骤605的缓冲器裸片620及支撑裸片616铜接合到步骤604的已对准的工艺中产品。

图6C是工艺流程600B的延续且包含工艺步骤607及608。在工艺步骤607a中，将接合到步骤604的工艺中产品的缓冲器裸片620及支撑裸片616加工到所期望厚度，从而暴露TSV。工艺步骤607b展示制备工艺步骤607a的产品以用于通过在所露出TSV上方添加图案化铜接合层615来进行后续铜接合。在工艺步骤608中，制备半存储器堆叠626及第二支撑裸片618以及对应有源层及铜接合且将其与步骤607的工艺中产品面对面及裸片对晶片地对准。

图6D是工艺流程600C的延续且包含工艺步骤609及610。在工艺步骤609中，将半存储器堆叠626及第二支撑裸片618永久地接合到步骤607b的工艺中产品。在工艺步骤610中，将接合到步骤607b的工艺中产品的半存储器堆叠626及第二支撑裸片618加工到所期望厚度，从而暴露TSV。在工艺步骤608中，制备半存储器堆叠626及第二支撑裸片618以及对应有源层及铜接合且将其与步骤607的工艺中产品面对面及裸片对晶片地对准以产生图2的存储器系统200的部分(例如，逻辑裸片202、存储器堆叠204、缓冲器裸片220、支撑裸片208及硅载体230)。

图7是说明根据本技术的各个方面的HCB连接的DRAM堆叠配置710、720及730的比较的图。HCB连接的DRAM堆叠配置710、720及730分别是图4(4A及4B)、图5(5A、5B及5C)及图6(6A、6B、6C及6D)的工艺流程的产品且通过添加具有相关联电介质及用于连接到插入物或其它封装的焊料微凸块的铜重布层来完成。在这些配置中所展示的定向中，主排热是通过顶部表面，所述顶部表面是硅载体的背面。应注意，硅载体可包含嵌入式微流体冷却。

通过与连接到如图7的配置中定向的表面的底部处的所露出TSV阵列的插入物或其它封装(未展示)的微凸块连接为DRAM堆叠(及逻辑裸片)提供电力及接地连接。应注意，在配置710及730中，缓冲器裸片的电力及接地通过DRAM堆叠馈送，而在配置720中，DRAM堆叠中的TSV阵列仅携载用于DRAM层的电力(如在常规HBM中)。

需要将与逻辑裸片的外部连接降低到由DRAM堆叠上的底部TSV连接使用的同一插入物/封装平面。如图7的图中所展示，这可通过与逻辑裸片堆叠在一起的支撑裸片的一或多个层完成，或其可使用穿电介质通路(未展示)来实现。用于与虚设裸片进行这些外部连接的额外方法可包含用具有穿玻璃通路的无源玻璃裸片替换目前所展示的支撑裸片，或使用形成在插入物表面上且从插入物表面释放的三维弹簧结构。三种配置710、720及730提供可用于堆叠支撑裸片的不同深度，其中桥裸片配置710提供最大深度，底部缓冲器配置720提供最小深度，且中间缓冲配置730提供中等深度。中间缓冲器配置730具有的潜在益处在于，与其它配置相比，从任何DRAM层到缓冲器的最大垂直距离减半，从而可能改进效率或减少延时。

图8是说明常规存储器堆叠800的实例的示意图。常规存储器系统800包含HBM堆叠804(例如，DRAM堆叠)、逻辑裸片802(例如，包含数据处理电路系统)、插入物810、缓冲器裸片820及散热器832。HBM堆叠804包含经由焊料微凸块互连808互连的数个存储器裸片。HBM堆叠804经由焊料微凸块808连接到缓冲器裸片820，缓冲器裸片820通过焊料凸块812面朝下连接到插入物810，通过TSV及焊料凸块实现逻辑裸片802的电力递送网络(PDN)且通过焊料凸块及插入物提供逻辑裸片802与HBM堆叠804之间的通信。在本技术(例如，图7的710)的实施方案中，缓冲器裸片利用背面连接到硅载体，存储器裸片及缓冲器裸片两者的PDN是通过TSV及铜对铜接合，且通过铜接合桥提供与处理器的通信，如上文关于图1所描述。

本技术具有数个应用，例如高性能逻辑系统中的应用，例如通常安装在数据中心中的处理单元或联网设备。需要此类存储器堆叠的存储器容量的系统通常消耗过多功率且对于移动应用来说产生过多热量。

所属领域的技术人员将明白，本文中所描述的各种说明性块、模块、元件、组件、存储器系统及算法可被实施为电子硬件、计算机软件或两者的组合。为了说明硬件与软件的这种可互换性，已在上文关于其功能性描述了各种说明性块、模块、元件、组件、存储器系统及算法。此类功能性是被实施为硬件还是软件取决于特定应用及施加在整个系统上的设计约束。技术人员可针对每一特定应用以不同方式实施所描述功能性。各种组件及块可不同地布置(例如，以不同顺序布置或以不同方式划分)而全部不背离本技术的范围。

应理解，所公开过程中的块的任何特定顺序或阶层是实例方法的说明。基于设计偏好，应理解，可重新布置所述过程中的块的特定顺序或阶层，或应执行所有所说明块。可同时执行所述块中的任一者。在一或多个实施方案中，多任务及并行处理可能是有利的。此外，上文所描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中均需要此分离，且应理解，所描述程序组件及系统通常可一起集成在单个软件产品中或包装成多个软件产品。

如本说明书及本申请案的任何权利要求中所使用，术语“基站”、“接收器”、“计算机”、“服务器”、“处理器”及“存储器”全部是指电子或其它技术装置。这些术语不包含人或人群。例如，出于说明书的目的，术语“显示(display/displaying)”表示在电子装置上显示。

如本文中所使用，一系列项目之前的短语“…中的至少一者”(其中术语“及”或“或”用以分隔所述项目中的任一者)将所述列表作为整体，而不是对所述列表中的每一成员(即，每一项目)进行修饰。短语“…中的至少一者”不需要选择每一所列项目中的至少一者；而是，所述短语允许包含所述项目中的任一者中的至少一者，及/或所述项目的任何组合中的至少一者，及/或所述项目中的每一者中的至少一者的含义。例如，短语“A、B及C中的至少一者”及“A、B或C中的至少一者”每一者是指仅A、仅B或仅C；A、B及C的任何组合；及/或A、B及C中的每一者中的至少一者。

谓词“经配置以”、“可操作以”及“经编程以”并不暗示对主体的任何特定有形或无形修饰，而是意在可互换地使用。在一或多个实施方案中，经配置以监视及控制运算或组件的处理器还可表示所述处理器经编程以监视及控制操作或所述处理器可操作以监视及控制运算。同样地，经配置以执行代码的处理器可被解释为经编程以执行代码或可操作以执行代码的处理器。

例如“一方面”、“所述方面”、“另一方面”、“一些方面”、“一或多个方面”、“一实施方案”、“所述实施方案”、“另一实施方案”、“一些实施方案”、“一或多个实施方案”、“一实施例”、“所述实施例”、“另一实施例”、“一些实施例”、“一或多个实施例”、“一配置”、“所述配置”、“另一配置”、“一些配置”、“一或多个配置”、“本技术”、“本公开(the disclosure/thepresent disclosure)”及其其它变体等的短语是为了方便且并不暗示与此(类)短语相关的公开对于本技术是至关重要的或本公开适用于本技术的所有配置。与此(类)短语相关的公开可适用于所有配置或一或多个配置。与此(类)短语相关的公开可提供一或多个实例。例如“一方面”或“一些方面”的短语可指一或多个方面且反之亦然，且这类似地适用于其它前述短语。

词语“示范性”在本文中用以表示“用作实例、例子或说明”。本文中被描述为“示范性”或“实例”的任何实施例不一定被解释为相比于其它实施例优选或有利。此外，就所述描述或权利要求书中使用术语“包含”、“具有”等来说，此术语意在以与术语“包括”类似的方式具包含性，如“包括”在权利要求中用作过渡词时被解释的那样。

贯穿本公开所描述的对于所属领域的一般技术人员来说是已知的或以后会知晓的各个方面的元件的所有结构及功能等效物以引用的方式明确地并入本文中且意在被权利要求书涵盖。此外，本文中所公开的任何内容均不意在献给公众，无论是否在权利要求书中明确地叙述本公开。不应在35U.S.C.§112(f)的规定下解释权利要求要素，除非使用短语“用于…的部件”来明确地叙述所述要素，或在存储器系统权利要求的情况下，使用短语“用于…的步骤”来叙述所述要素。

提供先前描述以使所属领域的任何技术人员能够实践本文中所描述的各个方面。对这些方面的各种修改对于所属领域的技术人员来说将是显而易见的，且本文中所定义的一般原理可应用于其它方面。因此，权利要求书并不意在限于本文中所展示的方面，而是符合与权利要求书的语言一致的全范围，其中以单数形式提及元件并不意在表示“一个且仅一个”，除非明确地如此陈述，而是表示“一或多个”。除非另有明确陈述，否则术语“一些”是指一或多个。男性代词(例如，他的)包含女性及中性性别(例如，她的及它的)且反之亦然。标题及副标题(如果有的话)仅为了方便而使用且并不限制本公开。

Claims (20)

1.一种存储器系统，其包括：

存储器堆叠，其包含经由铜接合互连的多个存储器裸片；

逻辑裸片，其经由铜接合耦合到所述存储器堆叠；

缓冲器裸片，其经延伸以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合；及

硅载体层，其接合到所述存储器堆叠及所述逻辑裸片。

2.根据权利要求1所述的存储器系统，其中所述缓冲器裸片位于所述存储器堆叠的中间位置中。

3.根据权利要求1所述的存储器系统，其中所述缓冲器裸片位于所述存储器堆叠的底部位置中。

4.根据权利要求3所述的存储器系统，其进一步包括位于所述存储器堆叠与所述逻辑裸片之间的无源桥裸片。

5.根据权利要求4所述的存储器系统，其中所述无源桥裸片经由铜接合导电地耦合到所述逻辑裸片及所述缓冲器裸片，且其中所述缓冲器裸片经由铜接合连接到所述存储器堆叠。

6.根据权利要求1所述的存储器系统，其中所述逻辑裸片包含一或多个数据处理电路系统。

7.根据权利要求1所述的存储器系统，其中所述存储器堆叠包括包含动态随机存取存储器DRAM的混合铜接合HCB存储器。

8.根据权利要求1所述的存储器系统，其进一步包括导电地耦合到所述逻辑裸片及所述存储器堆叠的插入物层。

9.根据权利要求8所述的存储器系统，其中所述插入物层经由包含彼此耦合且经由铜接合耦合到所述逻辑裸片的穿硅通路TSV的一或多个支撑裸片耦合到所述逻辑裸片。

10.根据权利要求9所述的存储器系统，其进一步包括接合到所述硅载体层的散热器层。

11.一种方法，其包括：

通过经由铜接合互连多个存储器裸片来制造存储器堆叠；

经由铜接合将逻辑裸片耦合到所述存储器堆叠；

安置经延伸缓冲器裸片以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合；及

将硅载体层接合到所述存储器堆叠及所述逻辑裸片。

12.根据权利要求11所述的方法，其进一步包括将所述经延伸缓冲器裸片安置在所述存储器堆叠的底部位置中。

13.根据权利要求11所述的方法，其进一步包括将所述经延伸缓冲器裸片安置在所述存储器堆叠的中间位置中。

14.根据权利要求13所述的方法，其进一步包括：

将无源桥裸片安置在所述存储器堆叠与所述逻辑裸片之间；

经由铜接合将所述无源桥裸片导电地耦合到所述逻辑裸片及所述经延伸缓冲器裸片；及

经由铜接合将所述经延伸缓冲器裸片连接到所述存储器堆叠。

15.根据权利要求11所述的方法，其进一步包括将插入物层导电地耦合到所述逻辑裸片及所述存储器堆叠。

16.根据权利要求15所述的方法，其进一步包括：

经由包含TSV的一或多个支撑裸片将所述插入物层耦合到所述逻辑裸片及

将所述一或多个支撑裸片彼此耦合且经由铜接合耦合到所述逻辑裸片。

17.根据权利要求11所述的方法，其进一步包括将散热器层接合到所述硅载体层。

18.根据权利要求11所述的方法，其中制造所述存储器堆叠包括制造包含DRAM的HCB存储器，且其中耦合所述逻辑裸片包括耦合数据处理电路系统。

19.一种系统，其包括：

存储器；及

处理器，其耦合到所述存储器，

其中：

所述存储器包括包含经由铜接合互连的多个存储器裸片的存储器堆叠；

所述处理器在经由铜接合耦合到所述存储器堆叠的逻辑裸片上实施；且

经延伸缓冲器裸片用以在所述逻辑裸片与所述存储器堆叠之间提供所述铜接合。

20.根据权利要求19所述的系统，其中：

所述经延伸缓冲器裸片位于所述存储器堆叠的中间位置或底部位置中的一者中，

插入物层经由包含彼此耦合且经由铜接合耦合到所述逻辑裸片的TSV的一或多个支撑裸片耦合到所述逻辑裸片，且

所述插入物层通过焊料微凸块耦合到所述存储器堆叠。

Images