[go: up one dir, main page]

CN115298807A - 氮化物半导体装置及其制造方法 - Google Patents

氮化物半导体装置及其制造方法 Download PDF

Info

Publication number
CN115298807A
CN115298807A CN202080098651.2A CN202080098651A CN115298807A CN 115298807 A CN115298807 A CN 115298807A CN 202080098651 A CN202080098651 A CN 202080098651A CN 115298807 A CN115298807 A CN 115298807A
Authority
CN
China
Prior art keywords
nitride semiconductor
layer
substrate
semiconductor layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080098651.2A
Other languages
English (en)
Inventor
滝口雄贵
桧座秀一
柳生荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115298807A publication Critical patent/CN115298807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10W40/254—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/25—Diamond
    • C01B32/28—After-treatment, e.g. purification, irradiation, separation or recovery
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10P14/2903—
    • H10P14/2904—
    • H10P14/3206—
    • H10P14/3216—
    • H10P14/3251—
    • H10P14/3416—
    • H10P95/11—
    • H10W99/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及氮化物半导体装置，其具备：金刚石基板；设置在金刚石基板上的第一石墨烯层；设置在第一石墨烯层上的第二石墨烯层；设置在所述第二石墨烯层上的氮化物半导体层；和设置在所述氮化物半导体层上的具有电极的氮化物半导体元件，其中，所述第一石墨烯层和第二石墨烯层作为金刚石基板和氮化物半导体层的界面层而设置。

Description

氮化物半导体装置及其制造方法
技术领域
本公开涉及氮化物半导体装置，特别是涉及散热性高的氮化物半导体装置。
背景技术
作为在高输出区域工作的半导体装置，已知使用GaN(氮化镓)、AlN(氮化铝)、InN(氮化铟)或将它们组合的氮化物半导体的场效应型晶体管，例如高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)。这样的氮化物半导体元件用于高输出功率放大器、大功率开关器件等。
这样的氮化物半导体元件在高输出工作时，因温度上升而特性及可靠性降低显著。因此，为了抑制该氮化物半导体元件的温度上升，需要在发热部附近设置散热性高的材料。例如，通过对氮化物半导体层进行加工从而与散热材料接合，能够提高散热性。特别是，金刚石是在固体物质中具有最大的热导率的材料，具有适合作为散热材料的性质。因此，例如，如专利文献1所公开的那样，已知通过将金刚石基板与氮化物半导体层经由非晶碳层接合从而实现半导体元件的散热性提高的技术。
在具有这样的构成的氮化物半导体装置中使用的氮化物半导体层能够在硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)等基板上采用异质外延生长技术形成，但尚未确立在金刚石基板上的氮化物半导体层的异质外延生长技术。因此，为了在金刚石基板上形成氮化物半导体层，需要在异质外延生长基板上形成氮化物半导体层之后，只取出氮化物半导体层并转移到金刚石基板上。
现有技术文献
专利文献
专利文献1：日本特开2018-206955号公报
发明内容
发明所要解决的课题
然而，在专利文献1所记载的半导体装置的情况下，在其制造工序中包含通过磨削和化学机械研磨(CMP：Chemical Mechanical Polishing)来去除氮化物半导体层的异质外延生长基板的工序。因此，存在制造成本增加的问题。
本公开是为了解决上述问题而完成的，其目的在于以低成本提供散热性高的氮化物半导体装置。
用于解决课题的手段
本公开涉及的氮化物半导体装置具备：金刚石基板；设置在所述金刚石基板上的第一石墨烯层；设置在所述第一石墨烯层上的第二石墨烯层；设置在所述第二石墨烯层上的氮化物半导体层；和设置在所述氮化物半导体层上的具有电极的氮化物半导体元件，其中，所述第一石墨烯层和第二石墨烯层作为所述金刚石基板和所述氮化物半导体层的界面层而设置。
发明效果
根据上述氮化物半导体装置，能够低成本地实现在散热性极高的金刚石基板上设置有氮化物半导体元件的氮化物半导体装置。
附图说明
图1是示意性地示出实施方式1涉及的氮化物半导体装置构成的截面图。
图2是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图3是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图4是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图5是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图6是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图7是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图8是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图9是说明实施方式1涉及的氮化物半导体装置的制造方法的截面图。
图10是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图11是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图12是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图13是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图14是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图15是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图16是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
图17是说明实施方式2涉及的氮化物半导体装置的制造方法的截面图。
具体实施方式
<引言>
以下，参照附图对实施方式进行说明。应予说明，附图是示意性地示出的图，图中的各构成要素的水平方向、垂直方向的尺寸并非准确地表示实际的尺寸，尺寸比并不准确。另外，在以下的说明中，对相同的构成要素标注相同的附图标记进行图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细说明。
另外，在以下的说明中，有时使用“上”、“下”以及“侧”等表示特定的位置以及方向的用语，但这些用语是为了容易理解实施方式的内容而出于方便使用的，与实际实施时的方向无关。
另外，在以下的说明中，“氮化物系半导体”是指具备GaN、AlN、InN以及它们的中间组成的半导体的总称。
另外，关于杂质的导电型，一般将n型定义为“第一导电型”，将p型定义为“第二导电型”，但也可以是相反的定义。
<实施方式1>
图1是示意性地示出实施方式1的氮化物半导体装置100的构成的截面图。实施方式1涉及的半导体装置具备：金刚石基板10；设置在金刚石基板10上的石墨烯层20(第一石墨烯层)；设置在石墨烯层20上的石墨烯层40(第二石墨烯层)；设置在石墨烯层40上的氮化物半导体层50；选择性地设置在氮化物半导体层50上的源电极60；与源电极60分离地、选择性地设置的漏电极61；以及设置在源电极60与漏电极61之间的栅电极62。由氮化物半导体层50和设置在氮化物半导体层50上的源电极60、漏电极61以及栅电极62构成的氮化物半导体元件成为HEMT。
接着，对氮化物半导体装置100的制造方法进行说明。实施方式1涉及的制造方法大致划分为具有以下的4个工序。即，具有：在金刚石基板上形成石墨烯层的工序、在碳化硅基板上形成氮化物半导体层的工序、将碳化硅基板和氮化物半导体层分离而将氮化物半导体层固定于支承基板的工序、以及在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序。
<在金刚石基板上形成石墨烯层的工序>
首先，使用图2对在金刚石基板上形成石墨烯层的工序进行说明。首先，如图2所示，准备金刚石基板10。金刚石基板10可以使用单晶金刚石基板、多晶金刚石基板、包含单晶金刚石和多晶金刚石的基板等，优选热导率为1000W·m-1·K-1以上的基板。金刚石基板10的上表面使用机械研磨(Mechanical Polishing)、化学机械研磨(Chemical MechanicalPolishing)、干蚀刻、湿蚀刻等公知的方法以原子层水平进行平坦化，表面的凹凸的高低差小于1.0nm，更优选小于0.5nm。
接着，如图2所示，在金刚石基板10上形成石墨烯层20。作为石墨烯层20的形成方法，通过在1.333×101Pa(1×10-1Torr)以下的真空下或非活性气体气氛下在800～1400℃的温度范围下加热处理而形成。加热温度更优选在1000～1300℃的温度范围。通过这样的热处理，金刚石基板10的表面的碳原子重构，形成承接了金刚石基板10的晶体结构的石墨烯层20。通过利用这样的方法在金刚石基板10上形成石墨烯层20，能够在金刚石基板10的整个面上设置层数受控且表面平坦性高、晶格缺陷极少的石墨烯层20。再有，石墨烯层20的厚度例如为0.6～0.7nm(6～7埃)。
作为石墨烯层20的形成方法，也可以举出使用甲烷气体作为原料的化学气相生长(Chemical Vapor Deposition：化学气相沉积)等。但是，通过使用如上所述的采用了热处理的方法，与使用化学气相生长相比，能够更简便地形成石墨烯层20。
再有，形成于单晶金刚石基板的石墨烯层具有晶格缺陷比形成于多晶金刚石基板的石墨烯层少的特性。作为包含单晶金刚石和多晶金刚石的基板，可以举出将多个单晶金刚石基板平面地排列、在基板间通过化学气相生长形成多晶金刚石而将单晶金刚石基板接合而成的基板。
<在碳化硅基板上形成氮化物半导体层的工序>
接下来，将使用图3和图4说明在碳化硅基板上形成氮化物半导体层的工序。首先，如图3所示，准备碳化硅基板30。碳化硅基板30具有立方晶系或六方晶系的晶体结构。碳化硅基板30的上表面使用机械研磨、化学机械研磨、干蚀刻、湿蚀刻等公知的方法以原子层水平进行平坦化，表面的凹凸的高低差小于1.0nm，更优选小于0.5nm。
接下来，如图3所示，在碳化硅基板30上形成石墨烯层40。石墨烯层40通过对碳化硅基板30实施在氢气氛下的热处理和在真空下的热处理而形成。热处理温度在1400～1600℃的范围，优选为1550～1600℃。氢气氛下的热处理是用于形成石墨烯层40的准备工序，接着通过真空下的热处理形成石墨烯层。应予说明，氢气氛中的氢的压力例如为3.999×103Pa(30Torr)左右。另外，也可以代替在真空下的热处理而使用非活性气体的气氛下的热处理来形成石墨烯层40。此时的热处理温度也在1400～1600℃的范围，优选为1550～1600℃。
通过这样的热处理，碳化硅基板30表面的硅原子从碳化硅基板30脱离，残留的碳原子形成承接了碳化硅基板30的晶体结构的石墨烯层40。通过利用这样的方法在碳化硅基板30上形成石墨烯层，能够在碳化硅基板30的整个面上设置层数受控且表面平坦性高、晶格缺陷极少的石墨烯层40。再有，石墨烯层40的厚度例如为0.6～0.7nm(6～7埃)。
作为石墨烯层40的形成方法，也可以举出使用甲烷气体作为原料的化学气相生长等。但是，通过使用如上所述的采用热处理的方法，与使用化学气相生长相比，能够更简便地形成石墨烯层40。
接下来，在图4所示的工序中，通过异质外延生长在石墨烯层40上形成氮化物半导体层50。就氮化物半导体层50的形成方法而言，例如可以使用以金属镓和活性氮为原料的分子束外延、以三甲基镓和氨为原料的有机金属气相生长。再有，氮化物半导体层50具有例如由AlN或AlGaN构成的缓冲层53(第一氮化物半导体层)、例如由GaN构成的沟道层52(第二氮化物半导体层)、以及由AlGaN(氮化铝镓)构成的阻隔层51(第三氮化物半导体层)依次层叠在石墨烯层40上的构成。作为这些层的厚度的一例，阻隔层51为25nm，沟道层52为1μm，缓冲层53为500nm。
就沟道层52而言，以高电阻化为目的，可以含有Fe(铁)或C(碳)等杂质。在沟道层52与阻隔层51的界面处形成异质结，阻隔层51向该界面供给电子，由此在该界面形成二维电子气(2DEG：two dimensional，electron gas)。该2DEG成为本实施方式的氮化物半导体装置的载流子。缓冲层53抑制碳化硅基板30和石墨烯层40与氮化物半导体的晶格常数之差引起的晶体缺陷。
接下来，在图5所示的工序中，在氮化物半导体层50上分别选择性地形成源电极60、漏电极61以及栅电极62。源电极60和漏电极61例如是金属电极，例如由铝构成。期望在源电极60和漏电极61与氮化物半导体层50之间形成欧姆接触。再有，源电极60和漏电极61的厚度例如为1μm，栅电极62的厚度例如设为200nm，均通过真空蒸镀、溅射及化学气相生长而形成。
源电极60下方的半导体区域(以下称为源电极区域)和漏电极下方的半导体区域(漏电极区域)可以以具有n型的导电型的方式进行离子注入。为了具有n型导电性，例如离子注入硅作为n型杂质。n型杂质的剂量例如设为1×1015cm-2。在注入后，通过进行热处理而使杂质活化。栅电极62例如可以由Ni(镍)、Pt(铂)等金属、或者掺杂了硼的p型多晶硅、掺杂了磷的n型多晶硅等构成。
<将碳化硅基板与氮化物半导体层分离的工序>
接着，使用图6和图7对将碳化硅基板与氮化物半导体层分离的工序进行说明。首先，在图6所示的工序中，使用支承基板粘接层70将支承基板71粘接在碳化硅基板30上的氮化物半导体层50上。
支承基板粘接层70优选以覆盖源电极60、漏电极61以及栅电极62的方式涂布能够用剥离液等除去的有机粘接剂、能够通过加热或者紫外线照射等剥离的粘接剂而形成。另外，也可以将多个粘接层重叠2层以上。支承基板71例如由Si、蓝宝石、玻璃构成。
接着，在图7所示的工序中，对于粘接有支承基板71的状态下的氮化物半导体层50，在将碳化硅基板30固定的状态下将支承基板71向上方或下方拉伸，由此将碳化硅基板30与氮化物半导体层50分离。
拉伸支承基板71的力只要设定为使碳化硅基板30与石墨烯层40在界面处分离的大小、使石墨烯层40层间分离的大小中的任一个即可。碳化硅基板30使用真空吸附或粘接剂等固定于未图示的支承体。再有，作为拉伸支承基板71的力，例如适当地施加10N·mm-2～10000N·mm-2的范围的力。即，为了将氮化物半导体层50与碳化硅基板30分离而施加拉伸力，此时，拉伸力从较小的值逐渐增大，在氮化物半导体层50与碳化硅基板30分离的阶段停止拉伸。如此，对于拉伸力而言，只要适当地施加使碳化硅基板30与石墨烯层40在界面处分离的大小、或者使石墨烯层40层间分离的大小的力即可。
再有，也可以通过在将支承基板71固定的状态下将碳化硅基板30向上方或者下方拉伸，由此将碳化硅基板30与氮化物半导体层50分离。
另外，作为碳化硅基板30与氮化物半导体层50的分离方法，也可以利用石墨烯与碳化硅的热膨胀系数之差，使用由加热或冷却引起的体积变化带来的应力。
再有，图7中示出了石墨烯层40层间分离的状态，但最优选成为在碳化硅基板30与石墨烯层40的界面处分离、石墨烯层40全部附着于氮化物半导体层50的状态。通过这样分离，分离后的氮化物半导体层50侧的石墨烯层40的表面平坦，在之后的工序中与金刚石基板10上的石墨烯层20接合时成为适合的状态。
通过采用以上说明的方法将氮化物半导体层50与碳化硅基板30分离，能够在残留碳化硅基板30的状态下使氮化物半导体层50孤立化。即，由于碳化硅基板30未被机械地或化学地除去，因此能够将作为氮化物半导体层50的异质外延基板的碳化硅基板30进行再利用，能够降低氮化物半导体装置100的制造成本。
<在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序>
接着，使用图8和图9对在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序进行说明。首先，在图8所示的工序中，将图2所示的金刚石基板10接合于从碳化硅基板30分离了的氮化物半导体层50。
图2所示的金刚石基板10上的石墨烯层20具有与残留在氮化物半导体层50下方的石墨烯层40相同的原子排列。因此，通过使石墨烯层20与石墨烯层40接触，在石墨烯层20与石墨烯层40之间产生基于范德华力的物理结合，形成接合。在接合时，为了抑制异物混入接合界面，优选使用气氛中异物少的洁净室或净化室。另外，也能够在大气压下接合，但通过在真空中进行接合，能够抑制接合界面的大气的残留。石墨烯层20和石墨烯层40都是层数受控且表面的平坦性高的石墨烯层，因此能够抑制接合界面处的未接合区域的产生。
另外，石墨烯是高导热材料，石墨烯层20和石墨烯层40的晶格缺陷少。因此，能够将氮化物半导体层50和金刚石基板10经由具有极小的热阻的界面层、即由石墨烯层20和石墨烯层40构成的接合层接合。再有，就石墨烯层的热导率而言，在室温下，面内方向为2000～5000W·m-1·K-1左右，与面内垂直的方向例如为10W·m-1·K-1左右。
接着，在图9所示的工序中，从金刚石基板10上的氮化物半导体层50分离支承基板71。通过对接合有氮化物半导体层50的金刚石基板10进行加热或者对支承基板粘接层70照射紫外光，使支承基板粘接层70具有剥离性，将支承基板粘接层70剥离，由此将支承基板71与支承基板粘接层70一起从金刚石基板10上的氮化物半导体层50分离。通过该工序，能够得到具有由氮化物半导体层50、源电极60、漏电极61以及栅电极62构成的氮化物半导体元件(HEMT)的氮化物半导体装置100(图1)。
如以上说明那样，实施方式1涉及的氮化物半导体装置100具有热导率高的金刚石基板10。另外，由晶格缺陷极少且导热性高的石墨烯层20和40构成的接合层在氮化物半导体层50与金刚石基板10之间具有2原子层以上(数原子层)至数十原子层的厚度。因此，与例如日本特开2018-206955号公报所公开的在氮化物半导体层与金刚石基板之间具有10nm厚的非晶碳层的构成相比，氮化物半导体层50与金刚石基板10之间的热传导良好，成为具有更高的散热性的氮化物半导体装置。
即，2原子层以上(数原子层)至数十原子层的厚度的石墨烯层比10nm厚的非晶碳层薄，另外，非晶碳的热导率通常小于5W·m-1·K-1，比石墨烯的热传导率低。另外，这是因为，如上所述，石墨烯的面内方向的热导率高，能够使热在面内方向分散，因此与非晶碳相比，散热性非常高。
<实施方式2>
在以上说明的实施方式1涉及的氮化物半导体装置100的制造方法中，具有在氮化物半导体层50上形成源电极60、漏电极61以及栅电极62之后经由支承基板粘接层70粘接支承基板71的工序，以下，如在实施方式2中说明的那样，也可以在将氮化物半导体层50接合于金刚石基板10上之后，形成源电极60、漏电极61以及栅电极62。
以下，使用图10～图15对实施方式2涉及的氮化物半导体装置200的制造方法进行说明。予以说明，实施方式2涉及的氮化物半导体装置200的截面构成与图1相同，因此也将图1的构成用作氮化物半导体装置200。另外，对于与使用图2～图9所说明的实施方式1的制造方法重复的构成以及工序，省略重复的说明。
实施方式2涉及的制造方法大致划分为具有以下4个工序。即，具有：在金刚石基板上形成石墨烯层的工序、在碳化硅基板上形成氮化物半导体层的工序、将碳化硅基板和氮化物半导体层分离而将氮化物半导体层固定于支承基板的工序、以及在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序。
<在金刚石基板上形成石墨烯层的工序>
首先，使用图10对在金刚石基板上形成石墨烯层的工序进行说明。首先，如图10所示，准备金刚石基板10。金刚石基板10能够使用单晶金刚石基板、多晶金刚石基板以及包含单晶金刚石和多晶金刚石的基板等，金刚石基板10的上表面使用机械研磨、化学机械研磨、干蚀刻、湿蚀刻等公知的方法以原子层水平进行平坦化。
接着，如图10所示，在金刚石基板10上形成石墨烯层20。石墨烯层20的形成方法与实施方式1相同，石墨烯层20的厚度例如为0.6～0.7nm(6～7埃)。
<在碳化硅基板上形成氮化物半导体层的工序>
接下来，使用图11和图12说明在碳化硅基板上形成氮化物半导体层的工序。首先，如图11所示，准备碳化硅基板30。碳化硅基板30具有立方晶系或六方晶系的晶体结构。碳化硅基板30的上表面使用机械研磨、化学机械研磨、干蚀刻、湿蚀刻等公知的方法以原子层水平进行平坦化。
接下来，如图11所示，在碳化硅基板30上形成石墨烯层40。石墨烯层40的形成方法与实施方式1相同，石墨烯层20的厚度例如为0.6～0.7nm(6～7埃)。
接下来，在图12所示的工序中，通过异质外延生长在石墨烯层40上形成氮化物半导体层50。氮化物半导体层50的形成方法与实施方式1相同，构成为缓冲层53、沟道层52以及阻隔层51依次层叠在石墨烯层40上。作为这些层的厚度的一例，阻隔层51为25nm，沟道层52为1μm，缓冲层53为500nm。
<将碳化硅基板与氮化物半导体层分离的工序>
接下来，使用图13和图14对将碳化硅基板与氮化物半导体层分离的工序进行说明。首先，在图13所示的工序中，使用支承基板粘接层70将支承基板71粘接在碳化硅基板30上的氮化物半导体层50上。
支承基板粘接层70优选以覆盖在氮化物半导体层50上的方式涂布能够用剥离液等除去的有机粘接剂、能够通过加热或紫外线照射等剥离的粘接剂而形成。另外，也可以将多个粘接层重叠2层以上。
在实施方式1涉及的半导体装置的制造方法中，支承基板粘接层70需要覆盖源电极60、漏电极61以及栅电极62。而在实施方式2涉及的半导体装置的制造方法中，在平坦的氮化物半导体层50上形成支承基板粘接层70。因此，支承基板粘接层70的厚度可以比源电极60、漏电极61以及栅电极62的厚度薄。另外，不再需要为了在源电极60与栅电极62之间以及漏电极61与栅电极62之间填充而使用粘性低的粘接剂。
接着，在图14所示的工序中，对于粘接有支承基板71的状态下的氮化物半导体层50，在将碳化硅基板30固定的状态下将支承基板71向上方或下方拉伸，由此将碳化硅基板30与氮化物半导体层50分离。拉伸支承基板71的力只要设定为使碳化硅基板30与石墨烯层40在界面处分离的大小、使石墨烯层40层间分离的大小中的任一个即可。
另外，作为碳化硅基板30与氮化物半导体层50的分离方法，也可以利用石墨烯与碳化硅的热膨胀系数之差，使用由加热或冷却引起的体积变化带来的应力。
另外，图14中示出了石墨烯层40层间分离的状态，但最优选成为在碳化硅基板30与石墨烯层40的界面处分离、石墨烯层40全部附着于氮化物半导体层50的状态。通过这样分离，分离后的氮化物半导体层50侧的石墨烯层40的表面平坦，在之后的工序中与金刚石基板10上的石墨烯层20接合时成为适合的状态。
通过采用以上说明的方法将氮化物半导体层50与碳化硅基板30分离，能够在残留碳化硅基板30的状态下使氮化物半导体层50孤立化。即，由于碳化硅基板30未被机械地或化学地除去，因此能够将作为氮化物半导体层50的异质外延基板的碳化硅基板30进行再利用，能够降低氮化物半导体装置200的制造成本。
<在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序>
接着，使用图15～图17对在金刚石基板上固定氮化物半导体层而形成氮化物半导体装置的工序进行说明。首先，在图15所示的工序中，将图10所示的金刚石基板10接合于从碳化硅基板30分离了的氮化物半导体层50。
图10所示的金刚石基板10上的石墨烯层20具有与残留在氮化物半导体层50下方的石墨烯层40同样的原子排列，通过使石墨烯层20与石墨烯层40接触，在石墨烯层20与石墨烯层40之间产生基于范德华力的物理结合，形成接合。接合时的条件与实施方式1相同。
另外，石墨烯是高导热材料，石墨烯层20和石墨烯层40的晶格缺陷少。因此，能够将氮化物半导体层50和金刚石基板10经由具有极小的热阻的界面层、即由石墨烯层20和石墨烯层40构成的接合层接合。再有，就石墨烯层的热导率而言，在室温下，面内方向为2000～5000W·m-1·K-1左右，与面内垂直的方向例如为10W·m-1·K-1左右。
接着，在图16所示的工序中，从金刚石基板10上的氮化物半导体层50分离支承基板71。通过对接合有氮化物半导体层50的金刚石基板10进行加热或者对支承基板粘接层70照射紫外光，使支承基板粘接层70具有剥离性，将支承基板粘接层70剥离，由此将支承基板71与支承基板粘接层70一起从金刚石基板10上的氮化物半导体层50分离。
接下来，在图17所示的工序中，在氮化物半导体层50上分别选择性地形成源电极60、漏电极61以及栅电极62，从而得到氮化物半导体装置200。这些电极的形成方法、厚度与实施方式1相同。
源电极60下方的源电极区域和漏电极下方的漏电极区域可以以具有n型的导电型的方式进行离子注入。作为n型杂质，例如离子注入硅。n型杂质的剂量例如设为1×1015cm-2。在注入后，通过进行热处理而使杂质活化。栅电极62例如可以由Ni、Pt等金属、或者掺杂了硼的p型多晶硅、掺杂了磷的n型多晶硅等构成。
通过该工序，能够得到具有由氮化物半导体层50、源电极60、漏电极61以及栅电极62构成的氮化物半导体元件(HEMT)的氮化物半导体装置200(图1)。
如以上说明的那样，实施方式2涉及的氮化物半导体装置200具有热导率高的金刚石基板10。另外，由晶格缺陷极少且导热性高的石墨烯层20和40构成的接合层在氮化物半导体层50与金刚石基板10之间具有2原子层以上(数原子层)至数十原子层的厚度。因此，与例如日本特开2018-206955号公报所公开的在氮化物半导体层与金刚石基板之间具有10nm厚的非晶碳层的构成相比，氮化物半导体层50与金刚石基板10之间的热传导良好，成为具有更高的散热性的氮化物半导体装置。
详细地说明了本公开，但上述说明在所有的方面都是例示，并不限定于此。可以理解为能够想到未例示的无数的变形例。
此外，本公开能够在其公开的范围内自由地组合各实施方式，或者适当地对各实施方式进行变形、省略。

Claims (11)

1.一种氮化物半导体装置，其具备：
金刚石基板；
设置在所述金刚石基板上的第一石墨烯层；
设置在所述第一石墨烯层上的第二石墨烯层；
设置在所述第二石墨烯层上的氮化物半导体层；和
设置在所述氮化物半导体层上的具有电极的氮化物半导体元件，
其中，所述第一石墨烯层和第二石墨烯层作为所述金刚石基板与所述氮化物半导体层的界面层而设置。
2.根据权利要求1所述的氮化物半导体装置，其中，所述金刚石基板由单晶金刚石基板、多晶金刚石基板、以及包含单晶金刚石和多晶金刚石的基板中的任一种构成。
3.根据权利要求1所述的氮化物半导体装置，其中，所述第一石墨烯层和第二石墨烯层具有2原子层以上的厚度。
4.根据权利要求1所述的氮化物半导体装置，其中，所述第一石墨烯层为对所述金刚石基板进行热处理而形成。
5.根据权利要求1所述的氮化物半导体装置，其中，所述氮化物半导体层具有：
设置在所述第二石墨烯层上的第一氮化物半导体层，
设置在所述第一氮化物半导体层上的第二氮化物半导体层，和
设置在所述第二氮化物半导体层上的所述第三氮化物半导体层。
6.一种氮化物半导体装置的制造方法，其具备：
(a)在金刚石基板上形成第一石墨烯层的工序，
(b)在碳化硅基板上形成第二石墨烯层的工序，
(c)在所述第一石墨烯层上使氮化物半导体层外延生长的工序，
(d)在所述工序(c)之后，分离所述碳化硅基板和所述氮化物半导体层的工序，
(e)在所述工序(d)之后，将所述第一石墨烯层作为所述氮化物半导体层侧而将所述金刚石基板和所述氮化物半导体层接合的工序，和
(f)在所述氮化物半导体层上形成电极、形成氮化物半导体元件的工序。
7.根据权利要求6所述的氮化物半导体装置的制造方法，其中，所述工序(a)包含对所述金刚石基板进行热处理而形成所述第一石墨烯层的工序。
8.根据权利要求6所述的氮化物半导体装置的制造方法，其中，所述工序(b)包含对所述碳化硅基板进行热处理而形成所述第二石墨烯层的工序。
9.根据权利要求6所述的氮化物半导体装置的制造方法，其中，所述工序(d)中，在所述氮化物半导体层上残留所述第二石墨烯层来分离所述碳化硅基板，所述(e)包含利用范德华力将所述第一石墨烯层和所述第二石墨烯层接合的工序。
10.根据权利要求6所述的氮化物半导体装置的制造方法，其中，所述工序(f)在所述工序(d)之前执行，所述工序(d)具有：
在所述氮化物半导体层上以覆盖所述氮化物半导体元件的方式形成粘接层，经由所述粘接层将支承基板粘接在所述氮化物半导体层上的工序；和
经由所述支承基板和所述碳化硅基板施加分离所述碳化硅基板和所述氮化物半导体层的力的工序，
在所述工序(e)之后，具备从所述氮化物半导体层上与所述粘接层一起除去所述支承基板的工序。
11.根据权利要求6所述的氮化物半导体装置的制造方法，其中，所述工序(d)具有：
以覆盖所述氮化物半导体层上的方式形成粘接层，经由所述粘接层将支承基板粘接在所述氮化物半导体层上的工序；和
经由所述支承基板和所述碳化硅基板施加分离所述碳化硅基板和所述氮化物半导体层的力的工序，
所述工序(f)在所述工序(e)之后、且从所述氮化物半导体层上与所述粘接层一起将所述支承基板除去之后执行。
CN202080098651.2A 2020-03-23 2020-03-23 氮化物半导体装置及其制造方法 Pending CN115298807A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/012665 WO2021191956A1 (ja) 2020-03-23 2020-03-23 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115298807A true CN115298807A (zh) 2022-11-04

Family

ID=72829254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080098651.2A Pending CN115298807A (zh) 2020-03-23 2020-03-23 氮化物半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US12476165B2 (zh)
EP (1) EP4131346A4 (zh)
JP (1) JP6771706B1 (zh)
KR (1) KR102731260B1 (zh)
CN (1) CN115298807A (zh)
WO (1) WO2021191956A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863399A (zh) * 2023-02-24 2023-03-28 成都功成半导体有限公司 一种在金刚石衬底上键合GaN层的方法及其器件
CN117410013A (zh) * 2023-12-14 2024-01-16 浙江正泰电器股份有限公司 一种石墨烯导体及石墨烯导体的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594110B (zh) * 2021-07-29 2024-04-16 东南大学苏州研究院 一种半导体器件及其制备方法
TWI806457B (zh) * 2022-03-01 2023-06-21 鴻創應用科技有限公司 複合基板及其製造方法
CN116314268A (zh) * 2023-03-21 2023-06-23 西安电子科技大学 一种抑制自热效应的氮化镓器件及其制备方法
WO2025243391A1 (ja) * 2024-05-21 2025-11-27 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
JP2012001394A (ja) * 2010-06-17 2012-01-05 Kanazawa Univ 単結晶ダイヤモンド成長用の基材及び単結晶ダイヤモンドの製造方法
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
EP3340281A1 (fr) * 2016-12-22 2018-06-27 Commissariat à l'Energie Atomique et aux Energies Alternatives Procede de production d'un film de graphene
CN108878266A (zh) * 2018-07-03 2018-11-23 北京大学 一种在多晶或非晶衬底上生长单晶氮化镓薄膜的方法
CN109950131A (zh) * 2019-02-28 2019-06-28 天津大学 以非极性晶面SiC为衬底的单层石墨烯及可控生长方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
JP5681959B2 (ja) * 2010-12-07 2015-03-11 国立大学法人金沢大学 グラフェン・ダイヤモンド積層体
JP6098048B2 (ja) * 2012-06-29 2017-03-22 株式会社豊田自動織機 半導体装置の製造方法
JP2015015321A (ja) * 2013-07-03 2015-01-22 高槻電器工業株式会社 半導体発光素子及びその製造方法
CN103779193A (zh) 2014-01-27 2014-05-07 苏州能讯高能半导体有限公司 基于金刚石衬底的氮化物半导体器件及其制备方法
EP4105966A3 (en) 2015-09-08 2023-06-21 Massachusetts Institute Of Technology Systems and methods for graphene based layer transfer
JP6930229B2 (ja) 2017-06-05 2021-09-01 富士通株式会社 半導体装置の製造方法
US10504722B2 (en) 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931035A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 氮化物半导体层分离方法、半导体器件和晶片及制造方法
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
JP2012001394A (ja) * 2010-06-17 2012-01-05 Kanazawa Univ 単結晶ダイヤモンド成長用の基材及び単結晶ダイヤモンドの製造方法
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
EP3340281A1 (fr) * 2016-12-22 2018-06-27 Commissariat à l'Energie Atomique et aux Energies Alternatives Procede de production d'un film de graphene
CN108878266A (zh) * 2018-07-03 2018-11-23 北京大学 一种在多晶或非晶衬底上生长单晶氮化镓薄膜的方法
CN109950131A (zh) * 2019-02-28 2019-06-28 天津大学 以非极性晶面SiC为衬底的单层石墨烯及可控生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863399A (zh) * 2023-02-24 2023-03-28 成都功成半导体有限公司 一种在金刚石衬底上键合GaN层的方法及其器件
CN117410013A (zh) * 2023-12-14 2024-01-16 浙江正泰电器股份有限公司 一种石墨烯导体及石墨烯导体的制备方法
CN117410013B (zh) * 2023-12-14 2024-03-12 浙江正泰电器股份有限公司 一种石墨烯导体及石墨烯导体的制备方法

Also Published As

Publication number Publication date
EP4131346A4 (en) 2023-04-19
WO2021191956A1 (ja) 2021-09-30
EP4131346A1 (en) 2023-02-08
US12476165B2 (en) 2025-11-18
JPWO2021191956A1 (zh) 2021-09-30
JP6771706B1 (ja) 2020-10-21
KR102731260B1 (ko) 2024-11-15
US20230083507A1 (en) 2023-03-16
KR20220137070A (ko) 2022-10-11

Similar Documents

Publication Publication Date Title
JP6771706B1 (ja) 窒化物半導体装置およびその製造方法
US10529613B2 (en) Electronic power devices integrated with an engineered substrate
JP5344037B2 (ja) 炭化珪素基板および半導体装置
US8703623B2 (en) Fabrication technique for gallium nitride substrates
TW200301016A (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP7052503B2 (ja) トランジスタの製造方法
CN104798206B (zh) 具有工程衬底的iii族氮化物晶体管
CN102598213A (zh) 制造碳化硅衬底的方法和设备
US20120056203A1 (en) Semiconductor device
WO2019130546A1 (ja) 窒化物半導体装置およびその製造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JPWO2011074308A1 (ja) 炭化珪素基板
WO2011077797A1 (ja) 炭化珪素基板
TW202243275A (zh) 半導體基板結構
JP6163024B2 (ja) 基板の製造方法
US20230395376A1 (en) Semiconductor substrates and methods of producing the same
JP5415668B2 (ja) 半導体素子
CN109155241B (zh) 包含iii-n材料的半导体结构体
JP7656701B2 (ja) 高電子移動度を有するトランジスタを製造する方法及び製造したトランジスタ
JP2016046459A (ja) 電界効果型トランジスタおよびその製造方法
TW202537420A (zh) 高電子遷移率電晶體的異質接面結構
CN116646247A (zh) 一种氮化镓高电子迁移率晶体管的制备方法
CN119630017A (zh) 氮化镓外延结构制备方法
CN111223927A (zh) GaN-金刚石-Si半导体结构、器件及制备方法
JP2021082773A (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination