[go: up one dir, main page]

CN115219876A - 烧录板以及烧录装置 - Google Patents

烧录板以及烧录装置 Download PDF

Info

Publication number
CN115219876A
CN115219876A CN202210223654.5A CN202210223654A CN115219876A CN 115219876 A CN115219876 A CN 115219876A CN 202210223654 A CN202210223654 A CN 202210223654A CN 115219876 A CN115219876 A CN 115219876A
Authority
CN
China
Prior art keywords
socket
wiring
connector
sockets
wiring system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210223654.5A
Other languages
English (en)
Other versions
CN115219876B (zh
Inventor
竹内博昭
平岛浩二
西贤司
张琛弼
吴文咏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN115219876A publication Critical patent/CN115219876A/zh
Application granted granted Critical
Publication of CN115219876B publication Critical patent/CN115219876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862Chambers or ovens; Tanks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Registering, Tensioning, Guiding Webs, And Rollers Therefor (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Road Signs Or Road Markings (AREA)

Abstract

本发明提供一种即使在插座的数量增加的情况下,也能够抑制烧录试验的品质的降低的烧录板。烧录板(20)具备基板(40)、安装于基板(40)的多个插座(70A1~70T20)、安装于基板(40)的连接器(80)、以及设置于基板(40)并将多个插座(70A1~70T20)与连接器(80)连接的多个布线系统,多个布线系统包括传输第一信号的第一布线系统(50a1~50h10)和传输与第一信号不同的第二信号的第二布线系统(60a~60p),第一布线系统(50a1~50h10)的第一连接方式的种类与第二布线系统(60a~60p)的第二连接方式的种类相互不同。

Description

烧录板以及烧录装置
技术领域
本发明涉及在半导体集成电路元件等被测试电子部件(DUT:Device Under Test)的烧录(Burn-in)试验中使用的烧录板、以及具备该烧录板的烧录装置。
背景技术
已知有一种烧录装置,其具备:具有能够分别安装DUT的多个插座的烧录板、收纳该烧录板并对DUT施加热应力的烧录室、以及经由烧录板对DUT输入输出信号的烧录控制器(例如,参照专利文献1)。在该烧录装置中,通过将烧录板的连接器与烧录室的连接器嵌合,从而将该烧录板与烧录控制器电连接。
在先技术文献
专利文献
专利文献1:日本特开2014-025829号公报
发明内容
(发明要解决的课题)
上述插座经由连接器与烧录控制器所具有的驱动器连接,从该驱动器向DUT输入/输出信号。由于该驱动器的数量有限,因此需要经由布线系统将多个插座连接到同一驱动器。
另一方面,当安装在烧录板上的插座的数量增加时,在该多个插座中,存在连接器与插座之间的布线的长度之差变大的倾向。根据从烧录控制器向DUT输入/输出的信号的种类,存在该插座间的布线的长度的差对烧录试验的品质造成影响的情况。
因此,存在如下问题,即,在烧录板上的插座的数量增加的情况下,如果将所有的布线系统设为相同种类的连接方式,则根据信号的种类不同,有时会导致烧录试验的品质降低。
本发明所要解决的课题在于提供一种即使在插座的数量增加的情况下,也能够实现抑制烧录试验的品质降低的烧录板以及烧录装置。
(用于解决课题的技术方案)
[1]本发明的烧录板具备:基板;多个插座,安装于所述基板;连接器,安装于所述基板;以及多个布线系统,设置于所述基板,将多个所述插座与所述连接器连接,所述多个布线系统包括传输第一信号的第一布线系统、传输与所述第一信号不同的第二信号的第二布线系统,所述第一布线系统的第一连接方式的种类与所述第二布线系统的第二连接方式的种类相互不同。
[2]在上述发明中,也可以是,所述第一连接方式是具有布线在所述连接器与所述插座之间分支并与其他所述连接器连接的部分的连接方式,所述第二连接方式是不具有布线在所述连接器与所述插座之间分支的部分的连接方式。
[3]在上述发明中,也可以是,所述插座包括第一插座至第四插座,所述第一布线系统包括:第一主线,其与所述连接器连接;第一副线以及第二副线,其在分支点与所述第一主线连接,并且分别与所述第一插座以及所述第三插座连接;第一连接线,其将所述第一插座与所述第二插座连接;以及第二连接线,其将所述第三插座与所述第四插座连接。
[4]在上述发明中,也可以是,所述基板具有安装有所述连接器的第一端部和与所述第一端部相反侧的第二端部,所述第一插座以及所述第二插座沿着从所述第一端部朝向所述第二端部的第一方向排列,所述第三插座以及所述第四插座沿着所述第一方向排列,所述第一以及第三插座沿着与所述第一方向实质上正交的第二方向排列,所述第二插座以及所述第四插座沿着所述第二方向排列。
[5]在上述发明中,也可以是,所述分支点与所述第一插座之间的布线的长度和所述分支点与所述第三插座之间的布线的长度实质上相同,所述分支点与所述第二插座之间的布线的长度和所述分支点与所述第四插座之间的布线的长度实质上相同。
[6]在上述发明中,也可以是,所述插座包括第五插座至第七插座,所述第二布线系统包括:第二主线,其与所述连接器连接,并且与所述第五插座连接;第三连接线,其将所述第五插座与所述第六插座连接;以及第四连接线,其将所述第六插座与所述第七插座连接。
[7]在上述发明中,也可以是,所述基板具有安装有所述连接器的第一端部和与所述第一端部相反侧的第二端部,所述第五插座~第七插座沿着从所述第一端部朝向所述第二端部的第一方向依次排列。
[8]在上述发明中,也可以是,所述第一插座和所述第五插座是同一插座,所述第二插座和所述第六插座是同一插座。
[9]在上述发明中,也可以是,所述第一信号包含来自与所述插座电连接的DUT的输出信号,所述第二信号包含向所述DUT的输入信号。
[10]本发明所涉及的烧录装置是具备上述的烧录板的烧录装置。
(发明效果)
根据本发明,烧录板所具备的多个布线系统包括传输第一信号的第一布线系统和传输与第一信号不同的第二信号的第二布线系统,所述第一布线系统的第一连接方式的种类与所述第二布线系统的第二连接方式的种类相互不同。即,在本发明中,根据信号的种类,使布线系统的连接方式的种类不同。由此,在本发明中,即使在烧录板上的插座的数量增加的情况下,也能够实现烧录试验的试验品质的降低的抑制。
附图说明
图1是表示本发明的实施方式中的烧录装置的主视图。
图2是表示本发明的实施方式中的烧录装置的系统结构的框图。
图3是表示本发明的实施方式中的烧录板的布线系统的俯视示意图。
图4是图3的IV部的放大图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。
首先,参照图1及图2对本实施方式的烧录装置1的整体结构进行说明。图1是本实施方式中的烧录装置的主视图,图2是表示本实施方式中的烧录装置的系统结构的框图。
本实施方式中的烧录装置1是用于实施对IC芯片等DUT的初始不良进行摘出、以初始不合格品的去除为目的的筛选试验的一种的烧录试验的装置。如图1和图2所示,该烧录装置1具备:能够收纳烧录板20的烧录室11;对安装于该烧录板20的DUT100(参照图2)施加电源电压的试验用电源12;以及向该DUT100输入/输出信号的烧录控制器13。
该烧录装置1在将热应力(例如,-25℃~+125℃程度)施加到安装在腔室11内所收纳的烧录板20上的DUT100的状态下,对该DUT100施加电源电压并且输入/输出信号,由此执行DUT100的筛选。本实施方式中的DUT100是存储器系统的设备。另外,作为试验对象的DUT100没有特别限定,例如也可以是逻辑系统的设备以及SoC(System on a chip:片上系统)。
如图1所示,该烧录室11具有由隔热壁等划分出的恒温室111和能够对该恒温室111进行开闭的门112。在该恒温室111中设置有多个用于保持烧录板20的槽113。各个槽113具有对烧录板20的左右两端进行支承的一对轨道114。烧录板20边在该轨道114上滑动,边经由门112被搬入到恒温室111内。在恒温室111内设置有2列24段的插槽111,能够合计收纳48片烧录板20。
另外,在该图中,未图示一方的门(图中右侧的门),以开放了恒温室111的状态图示。相对于此,另一方的门112(图中左侧的门)以关闭的状态图示,伴随于此,图中左侧的24段的插槽113未图示。另外,插槽113的数量、配置(即,恒温室111内的烧录板20的收纳片数、位置关系)并不限定于图1所示的例子,能够考虑试验效率等而任意地设定。
在各槽113的里侧设有连接器115(参照图2)。插入到插槽113中的烧录板20的连接器80能够与该连接器115嵌合。
如图2所示,该连接器115与DUT用电源12及烧录控制器13电连接。另外,在图2中,虽然仅图示了1张烧录板20,但实际上,其他的烧录板20也以同样的要领与DUT用电源12以及烧录控制器13连接。
此外,如图1所示,烧录室11包括蒸发器116、加热器117和风扇118。恒温室111内的空气一边被风扇118循环,一边被蒸发器116冷却,或者被加热器117加热,由此进行恒温室111内的温度调整。这样的蒸发器116、加热器117以及风扇118的动作由烧录控制器13控制。
DUT用电源12经由上述的连接器115、80以对烧录板20上的各DUT100施加电源电压的方式被连接,由烧录控制器13控制。
烧录控制器13除了对DUT100的电压施加的控制、向该DUT100的信号的输入/输出以及恒温室111内的温度调整的控制以外,还能够将在烧录试验中存在异常的反应的DUT判断为不良品,存储该DUT的序列号(例如,与槽113的编号和烧录板20上的位置对应的编号),并反馈该试验结果。
接下来,参照图3以及图4对本实施方式中的烧录板20进行说明。图3是表示本实施方式中的烧录板的布线系统的俯视示意图,图4是图3的IV部的放大图。
如图3所示,本实施方式中的烧录板20具备:布线板30;安装于该布线板30的多个(本例中为320个)插座70A1~70P20;以及安装于该布线板30的连接器80。
插座70A1~70P20能够分别安装DUT100。以下,也将插座70A1~70P20总称为插座70。另外,连接器80在布线板40的基板50中安装于一个端部(在图3中为上侧的缘部)41,如上所述,能够与设置于烧录室11的连接器115嵌合。另外,该加强板20也可以具备对布线板30进行加强的加强框、保护该布线板的背面的底罩。
此外,本实施方式中的插座70A1相当于本发明中的“第一插座”的一例,本实施方式中的插座70A2相当于本发明中的“第二插座”的一例,本实施方式中的插座70B1相当于本发明中的“第三插座”的一例,本实施方式中的插座70B2相当于本发明中的“第四插座”的一例。另外,本实施方式中的插座70A1相当于本发明中的“第五插座”的一例,插座70A2相当于本发明中的“第六插座”的一例,插座70A3相当于本发明中的“第七插座”的一例。
如图4所示,各个插座70具有与DUT100的端子接触的多个(本例中为16根)触销71。该多个触销71以与DUT100的端子对应的方式配置成矩阵状。在烧录试验时,当DUT100安装于插座70时,该触销71与DUT100的端子接触,从而DUT100与插座70电连接。插座70A1~70P20均具有相同的构造。
另外,插座70所具有的触销71的根数并不特别限定于上述记载。另外,插座70所具有的触销71的配置也不特别限定于上述记载。
并且,如图3所示,多个插座70A1~70P20以矩阵状配置于布线板30的基板40上。
更具体而言,在本实施方式中,在基板40中20个插座70A1~70A20沿第一方向排成一列,由这些插座70A1~70A20构成一个插座列75A。另外,该第一方向是在基板40中从第一端部41朝向与该第一端部41相反侧的第二端部42的方向,相当于图中的-Y方向。构成该插座列75A的20个插座70A1~70A20实质上等间隔地排列。
同样地,沿着第一方向排列的20个插座70B1~70B20排成一列,由这些插座70B1~70B20构成一个插座列75B。构成该插座列75B的20个插座70B1~70B20也实质上等间隔地排列。以相同的要领,其他14个插座列75C~75P也分别由沿着第一方向以等间隔排列的20个插座70构成。
并且,这些合计16个插座列75A~75P沿着第二方向排列。另外,该第二方向是与上述第一方向(图中的-Y方向)实质上正交的方向,相当于图中的X方向。该插座列75A~75P实质上等间隔地排列。
另外,安装在基板50上的插座70的数量并不特别限定于上述记载。另外,基板50上的插座70的配置也不特别限定于上述记载。
本实施方式中的布线板30是安装有上述的多个插座70A1~70P20的印刷布线板。如图3所示,该布线板30具备具有电绝缘性的基板40和2种布线系统50a1~50h10、60a~60p。在本实施方式中,布线板30是多层的布线板,各个布线系统50a1~50h10、60a~60p由形成于基板40的布线图案以及导通孔等导电路径构成。
在本实施方式中,第一布线系统50a1~50h10的连接方式的种类与第二布线系统60a~60p的连接方式的种类不同。在此,连接方式(Connection form/Connectiontopology)是指布线板30中的连接器80与多个插座70之间的电连接的形态,由将连接器80与多个插座70连接的布线及分支点组合而构成的连接路径(布线及分支点的位置关系)来表现。并且,该连接方式的种类能够根据有无分支点、该分支点的位置进行分类。在本实施方式中,第一布线系统50a1~50h10有着具有分支点的连接方式,与此相对,第二布线系统60a~60p有着不具有分支点的连接方式。另外,布线板30所具有的布线系统的连接方式的种类的数量没有特别限定,布线板也可以具备3种以上的连接方式的布线系统。
第一布线系统50a1~50h10基本上具有相同的结构,因此以下代表性地说明第一布线系统50a1的结构,省略其他第一布线系统50a2~50h10的结构的说明。同样地,第二布线系统60a~60p具有基本相同的结构,因此以下代表性地说明第二布线系统60a的结构,省略其他的第二布线系统60b~60p的结构的说明。
第一布线系统50a1具有在连接器80与插座70A1之间布线分支而具有与插座70B1连接的部分的连接方式。具体而言,如图4所示,该第一布线系统50a1具备主线51、副线52、53以及连接线54、55。此外,该主线51、副线52、53以及连接线54、55由形成于基板40的布线图案以及导通孔等导电路径构成。
另外,本实施方式中的主线51相当于本发明中的“第一主线”的一例,本实施方式中的副线52相当于本发明中的“第一副线”的一例,本实施方式中的副线53相当于本发明中的“第二副线”的一例,本实施方式中的连接线54相当于本发明中的“第一连接线”的一例,本实施方式中的连接线55相当于本发明中的“第二连接线”的一例。
主线51在其一端与连接器80连接。在该主线51的另一端设置有分支点511,在该分支点511,主线51分支为2条副线52、53。一方的副线52在其前端与连接线54连接,并且还与插座70A1连接。并且,该连接线54在其前端与下一个插座70A2连接。同样地,另一方的副线53也在其前端与连接线55连接,并且也与插座70B1连接。并且,该连接线55在其前端与下一个插座70B2连接。
即,在该第一布线系统50a1中,在连接器80与插座70A1、70B1之间布线分支为2个。并且,在该第一布线系统50a1中,与一方的副线52连接的插座70A1和沿着第一方向与该插座70A1排列的插座70A2通过连接线54而连接成菊花链状。同样地,在该第一布线系统50a1中,与另一方的副线53连接的插座70B1和沿着第一方向与该插座70B1并排的插座70B2通过连接线55而连接成菊花链状。
在本实施方式中,分支点511与插座70A1之间的副线52的长度和分支点511与插座70B1之间的副线53的长度实质上相同。因此,插座70A1的信号的传输时间与插座70B1的信号的传输时间实质上相同。
另外,插座70A1与插座70A2之间的连接线54的长度和插座70B1与插座70B2之间的连接线55的长度实质上相同。因此,分支点511与插座70A2之间的副线52及连接线54的合计长度和分支点511与插座70B2之间的副线53及连接线55的合计长度实质上相同。因此,插座70A2的信号的传输时间与插座70B2的信号的传输时间实质上相同。
第一布线系统50a2也具有与上述的第一布线系统50a1同样的布线系统,如图3所示,将连接器80与4个插座70A3、70A4、70B3、70B4连接。
虽未特别图示,但第一布线系统50a3~50a9也具有与上述的第一布线系统50a1同样的布线系统,第一布线系统50a3将连接器80和4个插座70A5、70A6、70B5、70B6连接,第一布线系统50a4将连接器80和4个插座70A7、70A8、70B7、70B8连接,第一布线系统50a5将连接器80和4个插座70A9、70A10、70B9、70B10连接,第一布线系统50a6将连接器80和4个插座70A11、70A12、70B11、70B12连接,第一布线系统50a7将连接器80和4个插座70A13、70A14、70B13、70B14连接,第一布线系统50a8将连接器80和4个插座70A15、70A16、70B15、70B16连接,第一布线系统50a9将连接器80和4个插座70A17、70A18、70B17、70B18连接。
第一布线系统50a10也具有与上述的第一布线系统50a1同样的布线系统,如图3所示,将连接器80与4个插座70A19、70A20、70B19、70B20连接。
即,相对于2个插座列75A、75B,设置有10个将插座70每4个连接到连接器80的第一连接方式50a1~50a10。同样地,在其他插座列75C~75P中,在每2个插座列设置有10个第一连接方式50b1~50h10。结果是,本实施方式的烧录板20相对于320个插座70A1~70P20具备80个第一连接方式50a1~50h10
与此相对,第二布线系统60a具有在连接器80与插座70A1~70A20之间不具有布线分支的部分的连接方式。具体而言,如图3和图4所示,该第二布线系统60a具备主线61a和连接线62a1~62a19。此外,该主线61a以及连接线62a1~62a19由形成于基板40的布线图案以及导通孔等导电路径构成。
另外,本实施方式中的主线61a相当于本发明中的“第二主线”的一例,本实施方式中的连接线62a1相当于本发明中的“第三连接线”的一例,本实施方式中的连接线62a2相当于本发明中的“第四连接线”的一例。
主线61a在其一端与连接器80连接。该主线61a的另一端连接于连接线62a1,并且连接于插座70A1。而且,该连接线62a1在其前端与下一连接线62a2连接,并且还与下一插座70A2连接。同样地,连接线62a2~62a18在其前端与下一个连接线62a3~62a19连接,并且还与下一个插座70A3~70A19连接。并且,最后的连接线62a19在其前端与插座70A20连接。
即,在该第二布线系统60a中,在连接器80与插座70A1~70A20之间布线完全没有分支。在该第二布线系统60a中,沿着第一方向排列成一列而构成插座列75A的20个插座70A1~70A20通过连接线62a1~62a19而连接成菊花链状。
第二布线系统60b也具有与上述的第二布线系统60a同样的布线系统,将构成插座列75B的20个插座70B1~70B20连接成菊花链状。即,如图3和图4所示,具备主线61b和连接线62b1~62b19。主线61b在其一端与连接器80连接。该主线61b的另一端与连接线62b1连接,并且还与插座70B1连接。并且,20个插座70B1~70B20通过连接线62b1~62b19连接成菊花链状。
同样地,第二布线系统60c~60p也具有与上述第二布线系统60a同样的布线系统,各个第二布线系统60c~60p将分别构成插座列75C~75P的20个插座70以菊花链状连接。
即,相对于一个插座列75A~75P设置有一个第二布线系统60a~60p,其结果是,本实施方式的烧录板20相对于320个插座70A1~70P20具备16个第二布线系统60a~60p。
各个第一布线系统50a1~50h10与连接器80独立地分别连接。并且,各个第一布线系统50a1~50h10经由该连接器80与烧录控制器13所具有的不同的驱动器连接。如果列举一个例子,则如图3所示,第一布线系统50a1与驱动器14b连接,与此相对,其他第一布线系统50a2与该驱动器14b不同的驱动器14c连接。
另外,如图4所示,第一布线系统50a1在插座70A1、70A2、70B1、70B2所具有的触销71中与相同的触销71a(例如,在图中位于3行3列的触销71a)连接。同样地,其他的第一布线系统50a2~50h10也在插座70中与相同的触销71a连接。
并且,经由该第一布线系统50a1~50h10在烧录控制器13与插座70之间传输的第一信号包含输入到与该插座70电连接的DUT100的输入信号和从该DUT70输出的输出信号这两者。作为这样的第一信号的具体例子,能够例示包含进行向DUT100的数据的写入的信号和从该DUT100进行数据的读出的信号在内的信号。该第一信号是要求高品质的波形的信号,与一个布线系统连接的插座的数量越少,信号的波形品质越好,因此,在本实施方式中,各个第一布线系统50a1~50h10仅与4个插座70连接。
此外,第一布线系统所具有的分支点的数量并不限定于一个,例如,第一布线系统也可以具有多个分支点。顺便说一下,由于信号的频率越高越对波形品质造成影响,因此优选分支部分的数量少。
各个第二布线系统60a~60p也独立分别地与连接器80连接。并且,各个第二布线系统60a~60p经由该连接器80与烧录控制器13所具有的不同的驱动器连接。如果列举一个例子,则如图3所示,第二布线系统60a与驱动器14a连接,与此相对,其他第二布线系统60b与该驱动器14a不同的驱动器14d连接。此外,驱动器14a、14d是与连接有上述的第一布线系统50a1、50a2的驱动器14b、14c不同的驱动器。
另外,如图4所示,第二布线系统60a在插座70A1~70A20所具有的触销71中,与连接上述第一布线系统50a的触销71a不同的触销71b(例如,在图中位于2行2列的触销71b)连接。同样地,其他的第二布线系统60b~60p在插座70中也与相同的触销71b连接。
并且,经由该第二布线系统60a在烧录控制器13与插座70之间传输的第二信号仅包含输入到与该插座70电连接的DUT100的输入信号。作为这样的第二信号的具体例,例如能够例示地址信号、时钟信号等。该第二信号与上述第一信号相比不要求高品质的波形,因此在本实施方式中,各个第二布线系统60a~60p与20个插座70连接。
另外,通过一个第二布线系统连接的插座70的数量并不特别限定于上述记载,能够根据所要求的波形品质等来设定。例如,也可以通过一个第二布线系统将5个插座70连接成菊花链状。或者,也可以通过一个第二布线系统,将10个插座70连接成菊花链状。
虽未特别图示,但在插座70所具有的上述的触销71a、71b以外的触销70也连接有其他的布线系统。即,在插座70所具有的全部的触销71分别独立地连接有布线系统。
该其他的布线系统既可以具有与上述的第一或者第二布线系统相同种类的连接方式,也可以具有与第一以及第二布线方式不同的种类的连接方式。例如,该其他的布线系统也可以具有在与上述的第一布线方式不同的位置具有分支点的连接方式。这些其他的布线系统的连接方式能够根据所要求的波形品质等来设定。
在此,关于输入信号,在烧录控制器13具备定时修正功能的情况下,通过该定时修正功能的校准,能够对所有的DUT100在相同的定时输入信号。与此相对,对于来自DUT100的输出信号,即使使用该定时校正功能也难以使定时一致。因此,根据连接器与插座之间的布线的长度,会产生信号的传输延迟时间。另外,存在信号的频率越高,由这样的传输延迟时间引起的问题越显著的倾向。
因此,在本实施方式中,将传输包含输出信号在内的第一信号的第一布线系统50a1~50h10的连接方式设为具有上述那样的分支点511的第一连接方式。由此,即使在烧录板20上的插座70的数量增加的情况下,也能够减少第一信号的传输延迟时间。
如果列举一个例子,则与随着插座70的数量的增加而将4个插座70A1~70A4以菊花链状连接为一列的情况相比,通过将插座70A3、70A4替换为接近连接器80的插座70B1、70B2,用上述的第一布线系统50a1连接4个插座70A1、70A2、70B1、70B2,能够缩短从连接器80到插座70B1、70B2的布线的长度。
另一方面,第二信号与第一信号相比不要求高品质的波形,因此将传输该第二信号的第二布线系统60a~60p的连接方式设为不具有上述那样的分支点的第二连接方式。由此,通过增加菊花链状连接的插座70的数量,能够在驱动器的数量有限的过程中应对插座70的数量的增加。
因此,在本实施方式中,通过根据信号的种类使布线系统的连接方式的种类不同,即使在插座70的数量增加的情况下,也能够实现烧录试验的品质的降低的抑制。
此外,以上说明的实施方式是为了容易理解本发明而记载的,并不是为了限定本发明而记载的。因此,上述实施方式所公开的各要素也包含属于本发明的技术范围的全部设计变更或等同物。
例如,上述的烧录装置1的结构只不过是一个例子,并不特别限定于上述记载。例如,上述的烧录装置1是使用恒温室111进行DUT100的温度调整的方式,但并不特别限定于此。例如,烧录装置1也可以是通过使温度调整用的推动器与DUT100接触来进行该DUT的温度调整的方式。
(标号说明)
1…烧录装置
11…烧录室
111…恒温室
112…门
113…槽
114…轨道
115…连接器
116…蒸发器
117…加热器
118…风扇
12…试验用电源
13…烧录控制器
14a~14d…驱动器
20…烧录板
30…布线板
40…基板
41…端部
42…端部
50a1~50h10…第一布线系统
51…主线
511…分支点
52,53…副线
54,55…连接线
60a~60p…第二布线系统
61a,61b…主线
62a1~62a19,62b1~62b19…连接线
70,70A1~70P20…插座
71,71a,71b…触销
75A~75P…插座列
80…连接器
100…DUT

Claims (10)

1.一种烧录板,其特征在于,具备:
基板;
多个插座,其安装于所述基板;
连接器,其安装于所述基板;以及,
多个布线系统,其设置于所述基板并将多个所述插座与所述连接器连接,
所述多个布线系统包括:
第一布线系统,其传输第一信号;以及
第二布线系统,其传输与所述第一信号不同的第二信号,
所述第一布线系统的第一连接方式的种类与所述第二布线系统的第二连接方式的种类相互不同。
2.根据权利要求1所述的烧录板,其特征在于,
所述第一连接方式是具有布线在所述连接器与所述插座之间分支并与其他所述插座连接的部分的连接方式,
所述第二连接方式是不具有布线在所述连接器与所述插座之间分支的部分的连接方式。
3.根据权利要求1所述的烧录板,其特征在于,
所述插座包括第一插座至第四插座,
所述第一布线系统包括:
第一主线,其与所述连接器连接;
第一副线以及第二副线,其在分支点与所述第一主线连接并且分别与所述第一插座以及所述第三插座连接;
第一连接线,其将所述第一插座和所述第二插座连接;以及
第二连接线,其将所述第三插座和所述第四插座连接。
4.根据权利要求3所述的烧录板,其特征在于,
所述基板具有:
第一端部,其安装有所述连接器;以及
与所述第一端部相反侧的第二端部,
所述第一插座以及所述第二插座沿着从所述第一端部朝向所述第二端部的第一方向排列,
所述第三插座以及所述第四插座沿着所述第一方向排列,
所述第一插座以及所述第三插座沿着与所述第一方向实质上正交的第二方向排列,
所述第二插座以及所述第四插座沿着所述第二方向排列。
5.根据权利要求3所述的烧录板,其特征在于,
所述分支点与所述第一插座之间的布线的长度和所述分支点与所述第三插座之间的布线的长度实质上相同,
所述分支点与所述第二插座之间的布线的长度和所述分支点与所述第四插座之间的布线的长度实质上相同。
6.根据权利要求3所述的烧录板,其特征在于,
所述插座包括第五插座至第七插座,
所述第二布线系统包括:
第二主线,其与所述连接器连接并且与所述第五插座连接;
第三连接线,其将所述第五插座和所述第六插座连接;以及
第四连接线,其将所述第六插座和所述第七插座连接。
7.根据权利要求6所述的烧录板,其特征在于,
所述基板具有:
第一端部,其安装有所述连接器;以及
与所述第一端部相反侧的第二端部,
所述第五插座至所述第七插座沿着从所述第一端部朝向所述第二端部的第一方向依次排列。
8.根据权利要求6所述的烧录板,其特征在于,
所述第一插座和所述第五插座是同一插座,
所述第二插座和所述第六插座是同一插座。
9.根据权利要求1所述的烧录板,其特征在于,
所述第一信号包括来自与所述插座电连接的DUT的输出信号,
所述第二信号包括向所述DUT的输入信号。
10.一种烧录装置,其特征在于,
所述烧录装置具备权利要求1至9中任一项所述的烧录板。
CN202210223654.5A 2021-04-19 2022-03-09 烧录板以及烧录装置 Active CN115219876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021070504A JP7623204B2 (ja) 2021-04-19 2021-04-19 バーンインボード、及び、バーンイン装置
JP2021-070504 2021-04-19

Publications (2)

Publication Number Publication Date
CN115219876A true CN115219876A (zh) 2022-10-21
CN115219876B CN115219876B (zh) 2025-11-04

Family

ID=83602452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210223654.5A Active CN115219876B (zh) 2021-04-19 2022-03-09 烧录板以及烧录装置

Country Status (5)

Country Link
US (1) US11719741B2 (zh)
JP (1) JP7623204B2 (zh)
KR (1) KR102789995B1 (zh)
CN (1) CN115219876B (zh)
TW (1) TWI808687B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7623204B2 (ja) * 2021-04-19 2025-01-28 株式会社アドバンテスト バーンインボード、及び、バーンイン装置
KR102557146B1 (ko) 2022-12-29 2023-07-19 주식회사 유수 반도체칩 번인테스트용 테스트보드
CN117292737A (zh) * 2023-10-11 2023-12-26 合肥兆芯电子有限公司 变温测试系统及其操作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19819253A1 (de) * 1997-09-08 1999-03-18 Mitsubishi Elec Sys Lsi Design Testplatine für Halbleitervorrichtungen sowie Testverfahren zur Bewertung von Halbleitervorrichtungen unter Verwendung derselben
DE10120631A1 (de) * 2000-04-27 2001-11-08 Reliability Inc Houston Kühlsystem für eine Burn-in-Einheit
US20020067180A1 (en) * 2000-12-06 2002-06-06 Yong Jaimsomporn Method and system for adapting burn-in boards to multiple burn-in systems
US6982566B1 (en) * 2004-04-01 2006-01-03 Altera Corporation Method and apparatus for operating a burn-in board to achieve lower equilibrium temperature and to minimize thermal runaway
CN101127014A (zh) * 2006-08-15 2008-02-20 中兴通讯股份有限公司 实现处理器系统的启动代码芯片在板烧录的装置与方法
CN201311636Y (zh) * 2008-12-19 2009-09-16 深圳市神舟电脑有限公司 一种显示设备烧录系统
US20090287362A1 (en) * 2007-02-01 2009-11-19 Fujitsu Limited Monitored burn-in test apparatus and monitored burn-in test method
CN108063838A (zh) * 2017-12-26 2018-05-22 广州视源电子科技股份有限公司 在板卡上自动烧录mac地址的方法、装置及板卡
CN207458044U (zh) * 2017-11-29 2018-06-05 郑州云海信息技术有限公司 一种多功能Transfer板
US20180188313A1 (en) * 2016-12-30 2018-07-05 Texas Instruments Incorporated SYSTEMS AND METHODS FOR DYNAMIC Rdson MEASUREMENT
CN207946804U (zh) * 2018-03-14 2018-10-09 达特电子(上海)有限公司 一种烧录适配器及烧录系统
CN110763976A (zh) * 2018-07-26 2020-02-07 株式会社爱德万测试 负载板及电子部件测试装置
CN111796177A (zh) * 2019-03-20 2020-10-20 株式会社爱德万测试 中介板、插座、插座组装体以及线路板组装体
JP2022165234A (ja) * 2021-04-19 2022-10-31 株式会社アドバンテスト バーンインボード、及び、バーンイン装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09229995A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd バーンイン試験用ボード及びこれを使用するバーンイン試験方法
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JP2001349925A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体集積回路の検査装置および検査方法
US6815966B1 (en) 2002-06-27 2004-11-09 Aehr Test Systems System for burn-in testing of electronic devices
JP2004205391A (ja) 2002-12-26 2004-07-22 Renesas Technology Corp 半導体試験装置
US7345495B2 (en) * 2004-06-30 2008-03-18 Intel Corporation Temperature and voltage controlled integrated circuit processes
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
JP2011242197A (ja) * 2010-05-17 2011-12-01 Nippon Eng Kk バーンインボード、バーンイン装置、及び、バーンインシステム
JP2012207958A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置の製造方法
JP2014025829A (ja) 2012-07-27 2014-02-06 Advantest Corp バーンインボード及びバーンイン装置
JP6076874B2 (ja) 2013-09-26 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置、テストボードおよび半導体装置の製造方法
KR20160007138A (ko) * 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 모듈
JP2016125886A (ja) 2014-12-26 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101857124B1 (ko) * 2016-10-25 2018-06-21 (주)유니테스트 번인 테스터용 테스트보드
CN111051902B (zh) 2017-07-25 2022-05-27 皇虎科技(加拿大)有限公司 集成电路装置上自动老化测试的系统和方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19819253A1 (de) * 1997-09-08 1999-03-18 Mitsubishi Elec Sys Lsi Design Testplatine für Halbleitervorrichtungen sowie Testverfahren zur Bewertung von Halbleitervorrichtungen unter Verwendung derselben
DE10120631A1 (de) * 2000-04-27 2001-11-08 Reliability Inc Houston Kühlsystem für eine Burn-in-Einheit
US20020067180A1 (en) * 2000-12-06 2002-06-06 Yong Jaimsomporn Method and system for adapting burn-in boards to multiple burn-in systems
US6982566B1 (en) * 2004-04-01 2006-01-03 Altera Corporation Method and apparatus for operating a burn-in board to achieve lower equilibrium temperature and to minimize thermal runaway
CN101127014A (zh) * 2006-08-15 2008-02-20 中兴通讯股份有限公司 实现处理器系统的启动代码芯片在板烧录的装置与方法
US20090287362A1 (en) * 2007-02-01 2009-11-19 Fujitsu Limited Monitored burn-in test apparatus and monitored burn-in test method
CN201311636Y (zh) * 2008-12-19 2009-09-16 深圳市神舟电脑有限公司 一种显示设备烧录系统
US20180188313A1 (en) * 2016-12-30 2018-07-05 Texas Instruments Incorporated SYSTEMS AND METHODS FOR DYNAMIC Rdson MEASUREMENT
CN207458044U (zh) * 2017-11-29 2018-06-05 郑州云海信息技术有限公司 一种多功能Transfer板
CN108063838A (zh) * 2017-12-26 2018-05-22 广州视源电子科技股份有限公司 在板卡上自动烧录mac地址的方法、装置及板卡
CN207946804U (zh) * 2018-03-14 2018-10-09 达特电子(上海)有限公司 一种烧录适配器及烧录系统
CN110763976A (zh) * 2018-07-26 2020-02-07 株式会社爱德万测试 负载板及电子部件测试装置
CN111796177A (zh) * 2019-03-20 2020-10-20 株式会社爱德万测试 中介板、插座、插座组装体以及线路板组装体
JP2022165234A (ja) * 2021-04-19 2022-10-31 株式会社アドバンテスト バーンインボード、及び、バーンイン装置

Also Published As

Publication number Publication date
JP7623204B2 (ja) 2025-01-28
CN115219876B (zh) 2025-11-04
KR20220144306A (ko) 2022-10-26
TWI808687B (zh) 2023-07-11
KR102789995B1 (ko) 2025-04-01
TW202244516A (zh) 2022-11-16
US20220334173A1 (en) 2022-10-20
US11719741B2 (en) 2023-08-08
JP2022165234A (ja) 2022-10-31

Similar Documents

Publication Publication Date Title
CN115219876B (zh) 烧录板以及烧录装置
KR100371953B1 (ko) 저가인 고도의 병렬 메모리 테스터
US6562636B1 (en) Wafer level burn-in and electrical test system and method
TWI432755B (zh) 測試系統及印刷電路板組件之測試方法
US20040230880A1 (en) Memory-Module Burn-In System With Removable Pattern-Generator Boards Separated from Heat Chamber by Backplane
US6794861B2 (en) Method and apparatus for socket calibration of integrated circuit testers
TWI749690B (zh) 半導體元件預燒測試模組及其預燒測試裝置
TWI389234B (zh) 測試用晶圓單元以及測試系統
KR100751068B1 (ko) 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법
TWI799187B (zh) 預燒板及預燒裝置
TWI763594B (zh) 半導體晶片及其預燒測試方法
KR100761894B1 (ko) 반도체 디바이스 시험장치 및 디바이스 인터페이스 보드
TWI759833B (zh) 具有功能測試之處理器燒機裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant