[go: up one dir, main page]

CN115000160A - 一种深沟道mosfet类肖特基二极管及其制造方法 - Google Patents

一种深沟道mosfet类肖特基二极管及其制造方法 Download PDF

Info

Publication number
CN115000160A
CN115000160A CN202210574640.8A CN202210574640A CN115000160A CN 115000160 A CN115000160 A CN 115000160A CN 202210574640 A CN202210574640 A CN 202210574640A CN 115000160 A CN115000160 A CN 115000160A
Authority
CN
China
Prior art keywords
base region
region
epitaxial layer
well region
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210574640.8A
Other languages
English (en)
Other versions
CN115000160B (zh
Inventor
罗志云
潘梦瑜
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunteck Semiconductor (shanghai) Co ltd
Original Assignee
Hunteck Semiconductor (shanghai) Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunteck Semiconductor (shanghai) Co ltd filed Critical Hunteck Semiconductor (shanghai) Co ltd
Priority to CN202210574640.8A priority Critical patent/CN115000160B/zh
Publication of CN115000160A publication Critical patent/CN115000160A/zh
Application granted granted Critical
Publication of CN115000160B publication Critical patent/CN115000160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/024—Manufacture or treatment of breakdown diodes of Avalanche diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种深沟道MOSFET类肖特基二极管及其制造方法，其中，深沟道MOSFET类肖特基二极管包括：衬底；外延层，位于所述衬底上表面；若干深沟槽，位于所述外延层中，所述深沟槽内设置有源极多晶硅和栅极多晶硅；阱区，位于所述外延层上表面；源区，位于所述阱区上表面，其特征在于，还包括：第一基区，设置在相邻两个所述深沟槽之间的阱区中，且与所述阱区的导电类型相同；第二基区，位于所述第一基区下方，所述第二基区与所述第一基区的导电类型相同且掺杂浓度低于所述第一基区；金属电极，贯穿所述第一基区和所述第二基区。本发明能够减少二极管反向恢复所需时间和电荷。

Description

一种深沟道MOSFET类肖特基二极管及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种深沟道MOSFET类肖特基二极管及其制造方法。
背景技术
和传统MOSFET相比，深沟道双栅极MOSFET有更好的品质因数(FOM)，如图1所示，该结构由于采用电藕平衡设计，分裂栅型功率MOSFET能够同时实现低导通电阻(Rdson)和低反向传输电容(crss)，从而降低系统的导通损耗和开关损耗，提高电子产品的使用效率。但是同样是因为分裂栅极的设计，下面的栅极实际上连接的是源极，这样的话同样的晶圆大小SGT MOSFET就会有着更大的输出电容(Coss),输出电容里面最大的比重就是漏极和源极之间的电容Cds。在实际应用中，比如谐振拓扑的电源或者无刷电机应用，在每一次开关过程中都会经历MOSFET体二极管的反向恢复。图2所示电路就是模拟二极管反向恢复的，图3是二极管反向恢复的波形图。在二极管反向恢复的时候，VDS尖峰(应力)过大会直接导致MOSFET的过压失效。现有的方案是通过对双栅极结构的体二极管做类肖特基的设计，从而大幅度减小二极管反向恢复所需要的电荷和时间，从何减小VDS尖峰应力。
图1所示的深沟槽MOSFET的体二极管是通过金属连接到基区P+作为阴极，在导通过程中基区P+会释放大量的空穴到外延层中。在反向恢复的过程中，大量的空穴就需要大量的长时间的反向电流去中和，这就导致沟槽MOSFET的体二极管反向恢复的时间长，电流大。
发明内容
本发明所要解决的技术问题是提供一种深沟道MOSFET类肖特基二极管及其制造方法，能够减少二极管反向恢复所需时间和电荷。
本发明解决其技术问题所采用的技术方案是：提供一种深沟道MOSFET类肖特基二极管，包括：衬底；外延层，位于所述衬底上表面；若干深沟槽，位于所述外延层中，所述深沟槽内设置有源极多晶硅和栅极多晶硅；阱区，位于所述外延层上表面；源区，位于所述阱区上表面，还包括：第一基区，设置在相邻两个所述深沟槽之间的阱区中，且与所述阱区的导电类型相同；第二基区，位于所述第一基区下方，所述第二基区与所述第一基区的导电类型相同且掺杂浓度低于所述第一基区；金属电极，贯穿所述第一基区和所述第二基区。
所述第二基区与所述阱区掺杂浓度相同，且有重合部分。
所述阱区为P型阱区或N型阱区。
所述外延层为N型外延层或P型外延层。
本发明解决其技术问题所采用的技术方案是：还提供一种深沟道MOSFET类肖特基二极管制造方法，包括以下步骤：
提供一衬底，并在所述衬底上形成外延层；
在所述外延层中形成若干深沟槽；
在所述深沟槽内形成源极多晶硅和栅极多晶硅；
在所述外延层上表面形成阱区；
在所述阱区上表面形成源区；
在相邻两个所述深沟槽之间开口，使得所述开口延伸至所述阱区；
在所述阱区中形成第一基区，所述第一基区的导电类型与所述阱区的导电类型相同；
沿所述开口向下挖深直至所述开口贯穿所述阱区；
在所述外延层中形成第二基区，使得所述第二基区位于所述第一基区下方，且所述第二基区与所述第一基区的导电类型相同且掺杂浓度低于所述第一基区；
在所述开口中填充金属电极。
所述第二基区和所述阱区的掺杂浓度相同。
所述阱区为P型阱区或N型阱区。
所述外延层为N型外延层或P型外延层。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明在第一基区下设置第二基区，这样在二极管导通时第二基区代替第一基区向外延层中注入空穴，大大减少了二极管反向恢复是需要的时间和电荷。在雪崩的时候，第一基区仍然是雪崩电流通过的电阻最小路径，所以在雪崩的时候MOS的寄生三极管是不会被触发导致雪崩电流降低。
附图说明
图1是现有技术中深沟道MOSFET体二极管结构示意图；
图2是二极管反向恢复电路图；
图3是二极管反向恢复的波形图；
图4-图13是本发明第一实施方式的深沟道MOSFET类肖特基二极管制造方法过程图；
图14是本发明第二实施方式的深沟道MOSFET类肖特基二极管反向导通时电流流向的示意图；
图15是本发明第二实施方式的深沟道MOSFET类肖特基二极管反向恢复的波形图；
图16是本发明第二实施方式的深沟道MOSFET类肖特基二极管雪崩时的电流流向示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的第一实施方式涉及一种深沟道MOSFET类肖特基二极管制造方法，包括以下步骤：
步骤1，提供一衬底10，并在所述衬底10上形成外延层20；
步骤2，在所述外延层20中形成若干深沟槽30；
步骤3，在所述深沟槽30内形成源极多晶硅40和栅极多晶硅50；
步骤4，在所述外延层20上表面形成阱区60；
步骤5，在所述阱区60上表面形成源区70；
步骤6，在相邻两个所述深沟槽30之间开口80，使得所述开口80延伸至所述阱区60；
步骤7，在所述阱区60中形成第一基区91，所述第一基区91的导电类型与所述阱区60的导电类型相同；
步骤8，沿所述开口80向下挖深直至所述开口80贯穿所述阱区60；
步骤9，在所述外延层20中形成第二基区92，使得所述第二基区92位于所述第一基区91下方，且所述第二基区92与所述第一基区91的导电类型相同且掺杂浓度低于所述第一基区91；
步骤10，在所述开口80中填充金属电极100。
在步骤1中，如图4所示，提供的衬底10可以是硅衬底、碳化硅衬底或锗硅衬底。形成的外延层20为第一导电类型的外延层。
在步骤2中，如图5所示，形成的若干深沟槽30的深度和宽度均相同。
在步骤3中，在所述深沟槽30内形成源极多晶硅40和栅极多晶硅50，如图6所示，具体为：在深沟槽30表面沉积形成覆盖深沟槽的深沟槽氧化层，在深沟槽氧化层上填充多晶硅，刻蚀去除掉部分多晶硅，生成源极多晶硅40；刻蚀去除部分深沟槽氧化层，在刻蚀后的深沟空间上形成深沟道氧化层；去除部分深沟道氧化层并进行热氧氧化；在热氧氧化后的栅极深沟空间内注入多晶硅，形成栅极多晶硅。
在步骤4中，如图7所示，形成的阱区60为第二导电类型的阱区。
在步骤5中，如图8所示，在阱区60上表面形成的源区70，该源区70的导电类型与外延层20的导电类型相同。
在步骤6中，如图9所示，在相邻两个所述深沟槽30之间开口80，使得所述开口80延伸至所述阱区60，开口的方式可以采用刻蚀的方式进行，开口80延伸至阱区60的大约三分之一处深度。
在步骤7中，如图10所示，在开口80的位置注入电子，直至在所述阱区60中形成第一基区91，该第一基区91的导电类型与所述阱区60的导电类型相同均为第二导电类型。
第一基区91的掺杂浓度高于所述阱区60的掺杂浓度。
在步骤8中，如图11所示，沿所述开口80向下挖深，其可以通过刻蚀的方式实现，将该开口80贯穿所述阱区60，到达外延层20。
在步骤9中，如图12所示，在开口80的位置注入电子，直至在外延层20中形成第二基区92，该第二基区92位于第一基区91下方，并与阱区60存在重叠部分，该第二基区92不仅导电类型与阱区60的导电类型相同，而且掺杂浓度也与阱区60的掺杂浓度相同。
在步骤10中，如图13所示，将金属电极100插入到所述开口80中，该金属电极100可以是铜电极、铝电极、金电极、银电极或镍电极等。通过图13可以看出，本实施方式相比于现有技术，两者区别在于，本实施方式形成的深沟道MOSFET类肖特基二极管在第一基区下方设置有第二基区，如此在二极管导通时第二基区代替第一基区向外延层中注入空穴，这样大大减少了二极管反向恢复是需要的时间和电荷。
在一示例中，上述各步骤中的所述第一导电类型可以为N型，此时，第二导电类型为P型。在另一示例中，上述各步骤中的所述第一导电类型可以为P型，此时，第二导电类型为N型。
本发明的第二实施方式涉及一种深沟道MOSFET类肖特基二极管，如图13所示，包括：衬底10；外延层20，位于所述衬底10上表面；若干深沟槽30，位于所述外延层20中，所述深沟槽30内设置有源极多晶硅40和栅极多晶硅50；阱区60，位于所述外延层20上表面；源区70，位于所述阱区60上表面，还包括：第一基区91，设置在相邻两个所述深沟槽30之间的阱区60中，且与所述阱区60的导电类型相同；第二基区92，位于所述第一基区91下方，所述第二基区92与所述第一基区91的导电类型相同且掺杂浓度低于所述第一基区91；金属电极100，贯穿所述第一基区91和所述第二基区92。本实施方式中所述第二基区92与所述阱区60的掺杂浓度相同，且有重合部分。
本实施方式中，所述阱区为P型阱区时，所示外延层为N型外延层；所示阱区为N型阱区时，所述外延层为P型外延层。
如图14所示，由于本实施方式中在第一基区91正下方设置了第二基区92，且第二基区92的掺杂浓度低于第一基区91，因此在二极管导通时，就是第二基区92向外延层中注入空穴，这样大大减少了二极管反向恢复所需要的时间和电荷。如图15所示，图15中虚线表示的是本实施方式的深沟道MOSFET类肖特基二极管的反向恢复的波形图，实线表示的是现有技术中的类肖特基二极管的反向恢复的波形图，由此可见，本实施方式的深沟道MOSFET类肖特基二极管的反向恢复电流明显小于现有技术的类肖特基二极管，VDS尖峰应力也明显小于现有技术的类肖特基二极管。
如图16所示，本实施方式的深沟道MOSFET类肖特基二极管在雪崩的时候，第一基区仍然是雪崩电流通过的电阻最小路径，所以在雪崩的时候MOS的寄生三极管是不会被触发导致雪崩电流降低的，因此本实施方式在雪崩时并没有影响原有特性。

Claims (8)

1.一种深沟道MOSFET类肖特基二极管，包括：衬底；外延层，位于所述衬底上表面；若干深沟槽，位于所述外延层中，所述深沟槽内设置有源极多晶硅和栅极多晶硅；阱区，位于所述外延层上表面；源区，位于所述阱区上表面，其特征在于，还包括：第一基区，设置在相邻两个所述深沟槽之间的阱区中，且与所述阱区的导电类型相同；第二基区，位于所述第一基区下方，所述第二基区与所述第一基区的导电类型相同且掺杂浓度低于所述第一基区；金属电极，贯穿所述第一基区和所述第二基区。
2.根据权利要求1所述的深沟道MOSFET类肖特基二极管，其特征在于，所述第二基区与所述阱区掺杂浓度相同，且有重合部分。
3.根据权利要求1所述的深沟道MOSFET类肖特基二极管，其特征在于，所述阱区为P型阱区或N型阱区。
4.根据权利要求1所述的深沟道MOSFET类肖特基二极管，其特征在于，所述外延层为N型外延层或P型外延层。
5.一种深沟道MOSFET类肖特基二极管制造方法，其特征在于，包括以下步骤：
提供一衬底，并在所述衬底上形成外延层；
在所述外延层中形成若干深沟槽；
在所述深沟槽内形成源极多晶硅和栅极多晶硅；
在所述外延层上表面形成阱区；
在所述阱区上表面形成源区；
在相邻两个所述深沟槽之间开口，使得所述开口延伸至所述阱区；
在所述阱区中形成第一基区，所述第一基区的导电类型与所述阱区的导电类型相同；
沿所述开口向下挖深直至所述开口贯穿所述阱区；
在所述外延层中形成第二基区，使得所述第二基区位于所述第一基区下方，且所述第二基区与所述第一基区的导电类型相同且掺杂浓度低于所述第一基区；
在所述开口中填充金属电极。
6.根据权利要求5所述的深沟道MOSFET类肖特基二极管制造方法，其特征在于，所述第二基区和所述阱区的掺杂浓度相同。
7.根据权利要求5所述的深沟道MOSFET类肖特基二极管制造方法，其特征在于，所述阱区为P型阱区或N型阱区。
8.根据权利要求5所述的深沟道MOSFET类肖特基二极管制造方法，其特征在于，所述外延层为N型外延层或P型外延层。
CN202210574640.8A 2022-05-25 2022-05-25 一种深沟道mosfet类肖特基二极管及其制造方法 Active CN115000160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210574640.8A CN115000160B (zh) 2022-05-25 2022-05-25 一种深沟道mosfet类肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210574640.8A CN115000160B (zh) 2022-05-25 2022-05-25 一种深沟道mosfet类肖特基二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN115000160A true CN115000160A (zh) 2022-09-02
CN115000160B CN115000160B (zh) 2025-06-10

Family

ID=83029366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210574640.8A Active CN115000160B (zh) 2022-05-25 2022-05-25 一种深沟道mosfet类肖特基二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN115000160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119317121A (zh) * 2024-08-23 2025-01-14 重庆大学 一种分裂栅沟槽肖特基接触超势垒整流器的制造方法及其器件结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265312A1 (en) * 2005-02-11 2008-10-30 Alpha & Omega Semiconductor, Ltd Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US20090315106A1 (en) * 2008-06-23 2009-12-24 Force Mos Technology Co. Ltd. Integrated trench Mosfet and Schottky Rectifier with trench contact structure
US20110284954A1 (en) * 2009-04-15 2011-11-24 Force Mos Technology Co. Ltd. LOW Qgd TRENCH MOSFET INTEGRATED WITH SCHOTTKY RECTIFIER
CN102456690A (zh) * 2010-10-22 2012-05-16 成都芯源系统有限公司 半导体器件及其制造方法
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN110620152A (zh) * 2019-07-22 2019-12-27 娜美半导体有限公司 沟槽式金属氧化物半导体场效应管
CN111613674A (zh) * 2019-02-25 2020-09-01 恒泰柯半导体（上海）有限公司 深沟道mosfet
US20210126124A1 (en) * 2019-10-29 2021-04-29 Nami MOS CO., LTD. Termination of multiple stepped oxide shielded gate trench mosfet

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265312A1 (en) * 2005-02-11 2008-10-30 Alpha & Omega Semiconductor, Ltd Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US20090315106A1 (en) * 2008-06-23 2009-12-24 Force Mos Technology Co. Ltd. Integrated trench Mosfet and Schottky Rectifier with trench contact structure
US20110284954A1 (en) * 2009-04-15 2011-11-24 Force Mos Technology Co. Ltd. LOW Qgd TRENCH MOSFET INTEGRATED WITH SCHOTTKY RECTIFIER
CN102456690A (zh) * 2010-10-22 2012-05-16 成都芯源系统有限公司 半导体器件及其制造方法
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN111613674A (zh) * 2019-02-25 2020-09-01 恒泰柯半导体（上海）有限公司 深沟道mosfet
CN110620152A (zh) * 2019-07-22 2019-12-27 娜美半导体有限公司 沟槽式金属氧化物半导体场效应管
US20210126124A1 (en) * 2019-10-29 2021-04-29 Nami MOS CO., LTD. Termination of multiple stepped oxide shielded gate trench mosfet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119317121A (zh) * 2024-08-23 2025-01-14 重庆大学 一种分裂栅沟槽肖特基接触超势垒整流器的制造方法及其器件结构
CN119317121B (zh) * 2024-08-23 2025-11-07 重庆大学 一种分裂栅沟槽肖特基接触超势垒整流器的制造方法及其器件结构

Also Published As

Publication number Publication date
CN115000160B (zh) 2025-06-10

Similar Documents

Publication Publication Date Title
CN110610981B (zh) 功率半导体器件及其形成方法
US7679136B2 (en) Semiconductor device and manufacturing method of the same
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN103022156B (zh) 带有集成肖特基势垒二极管的沟槽mosfet器件
CN102694009A (zh) 半导体器件及其制造方法
TWI697965B (zh) 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法
CN102456690B (zh) 半导体器件及其制造方法
WO2024183414A1 (zh) 分裂栅型沟槽碳化硅mosfet器件及其制备方法
JP2011009387A (ja) 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ
CN118588746A (zh) 半导体结构的制造方法、半导体结构、芯片和电子设备
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
US20240290827A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
CN115000160B (zh) 一种深沟道mosfet类肖特基二极管及其制造方法
CN104253152A (zh) 一种igbt及其制造方法
CN106328647A (zh) 高速的沟槽mos器件及其制造方法
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN109148293B (zh) 横向rc-igbt器件及其制造方法
JP2010010583A (ja) 半導体装置及びその製造方法
CN106784021A (zh) 一种改进的沟槽式肖特基整流器件及其制造方法
CN206422072U (zh) 快恢复二极管
CN116417507B (zh) 一种集成肖特基接触的igbt器件结构及其制备方法
CN210607275U (zh) 一种内置肖特基结构的沟槽式半导体功率器件
CN116153967B (zh) 超结器件及其制作方法和电子器件
CN113725295B (zh) 一种逆导型mos栅控晶闸管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant