[go: up one dir, main page]

CN115000168A - 一种p型氮化物增强型hemt器件及其制备方法 - Google Patents

一种p型氮化物增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN115000168A
CN115000168A CN202210721922.6A CN202210721922A CN115000168A CN 115000168 A CN115000168 A CN 115000168A CN 202210721922 A CN202210721922 A CN 202210721922A CN 115000168 A CN115000168 A CN 115000168A
Authority
CN
China
Prior art keywords
layer
nitride cap
cap layer
thickness
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210721922.6A
Other languages
English (en)
Inventor
刘志宏
徐美
冯时
李凯
危虎
周瑾
李祥东
冯欣
赵胜雷
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Guangzhou Institute of Technology of Xidian University
Original Assignee
Xidian University
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Guangzhou Institute of Technology of Xidian University filed Critical Xidian University
Priority to CN202210721922.6A priority Critical patent/CN115000168A/zh
Publication of CN115000168A publication Critical patent/CN115000168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种P型氮化物增强型HEMT器件及其制备方法,用传统制备方法淀积氮化镓帽层并进行Mg杂质掺杂后,不再进一步刻蚀掉非栅极下的氮化物帽层,而是继续经过淀积刻蚀形成一层n型掺杂的GaN保护层,然后再对栅极下方的氮化镓帽层进行退火,使得Mg杂质被激活,形成P型氮化物帽层。栅电极下方激活的原Mg掺杂氮化物帽层耗尽了栅下沟道中的二维电子气,提高了器件的阈值电压,实现增强型器件。同常规P型氮化物增强型HEMT器件采用的干法刻蚀工艺相比,该制备方法避免制作时的干法刻蚀步骤,减少了刻蚀对势垒层表面的损伤,极少了表面态引起的动态电阻退化和可靠性退化;增大了产品的片内均匀性和批次重复性,提高了产品良率。

Description

一种P型氮化物增强型HEMT器件及其制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种P型氮化物增强型HEMT器件及其制备方法。
背景技术
氮化镓作为第三代半导体的典型材料,具有禁带宽度大(3.4eV)、电子迁移率高、电子饱和速度高,在下一代射频器件、电力电气器件等领域具有广泛的应用潜力。特别是氮化镓材料和其他III-V族氮化物材料(如AlGaN)可以形成具有异质结结构的高电子迁移率晶体管(HEMT),因为氮化物材料特有的自发极化和压电极化效应会在异质结界面形成浓度较高(1×1013cm-2)、迁移率较大(2000cm2/V·s)的二维电子气,从而GaN HEMT具有高击穿电压、低导通电阻、高开关频率、体积小等特性,也正是由于其高频、高效、耐高温和小体积等特点已成为未来功率开关器件的重要候选者之一。而P型氮化物增强型HEMT做为第一代的GaN功率开关器件在未来的无线充电、包络追踪、激光雷达、电动汽车等领域有着重要的应用。
由于氮化物异质结界面的2DEG(二维电子气)浓度非常高且是在异质结结构形成时便已形成,该器件的栅极肖特基势垒无法完全耗尽栅极下方的2DEG,所以制备的氮化物高电子迁移率器件是耗尽型的,需要在栅极加一定的反向电压才能使器件沟道中的二维电子气耗尽达到关断状态。但是氮化镓基HEMT作为电力电子器件应用于各种大功率应用中,通常增强型晶体管是首选,以保证电力电子系统的安全运行,减少负压产生电路和保护电路的需求,从而简化电路和系统设计,减小静态功耗等。
目前,已经报道的实现氮化镓基增强型HEMT器件的方法有,Cascode结构,薄势垒层、凹槽栅、栅下pn结、栅下区域氟等离子注入等,其中P型氮化镓作为栅帽层的器件(见图1、图2和图3)因为其所表现出的高阈值电压(2V左右),较高的栅极电压摆幅,较好得阈值电压稳定性等优异性使其得到了产业界的青睐,已经成为主要的氮化镓基增强型HEMT器件实现方法,该P型氮化物层的作用为提升能带,耗尽栅下沟道层中的二维电子气,从而实现增强型的目的。
但是这种技术目前依然存在不足,由于目前各研究机构和企业基本都是采用干法刻蚀的方法制备P氮化物增强型器件,通常P型氮化物器件是基于AlGaN/GaN异质结材料制备的,而器件中需要的P帽层为栅电极下方区域,所以需要对氮化物帽层进行大面积非常精确的刻蚀干法刻蚀,因为即使几nm的P型氮化物残留或者势垒层过刻蚀都会对器件的沟道区域产生严重的影响。但是目前的干法刻蚀工艺对P型氮化物帽层和势垒层的刻蚀选择比还不是很高,同时ICP干法刻蚀中具有的刻蚀效应,如微沟槽效应和负载效应等都会对器件的均匀性、成品率等产生重要的影响。此外,ICP干法刻蚀中存在等离子体物理轰击过程,因此刻蚀过程中的等离子体会损伤到势垒层,进而影响器件的性能。
发明内容
为了克服上述现有技术的缺点,本发明的目的在于提供一种P型氮化物增强型HEMT器件及其制备方法,以期提高器件性能,并优化工艺,提升成品率。
为了实现上述目的,本发明采用的技术方案是:
一种P型氮化物增强型HEMT器件,包括自下而上的衬底、复合缓冲层、沟道层和势垒层,所述势垒层上设置有P型氮化物帽层、Mg掺杂氮化物帽层、源电极和漏电极;其中P型氮化物帽层与源电极之间以及与漏电极之间均以Mg掺杂氮化物帽层隔开,所述P型氮化物帽层上方设置栅电极。
本发明还提供了所述P型氮化物增强型HEMT器件的制备方法,包括如下步骤:
S1:在衬底上采用依次外延生长三族氮化物作为复合缓冲层、沟道层、势垒层、原Mg掺杂氮化物帽层和n型掺杂的GaN保护层;
S2:去除相应于栅电极下方位置的GaN保护层,高温退火,使得原Mg掺杂氮化物帽层相应于栅电极下方位置的部分被激活,形成P型氮化物帽层,其他区域的原Mg掺杂氮化物帽层依然是高阻状态,去除其余的GaN保护层;
S3:在势垒层、沟道层和原Mg掺杂氮化物帽层上制备器件的电学隔离;
S4:在势垒层表面将部分原Mg掺杂氮化物帽层去除,并在去除的位置处制备源电极和漏电极,进行高温热退火,以与二维电子气形成欧姆接触,剩余的原Mg掺杂氮化物帽层包括两部分,分别位于P型氮化物帽层与源电极之间以及P型氮化物帽层与漏电极之间,即Mg掺杂氮化物帽层;
S5:在P型氮化物帽层上制备栅电极,与Mg掺杂氮化物帽层形成肖特基接触。
在一个实施例中,所述衬底为硅、蓝宝石、碳化硅、金刚石中的一种;所述三族氮化物为氮化镓、氮化铝、氮化铟中的一种或两种或多于两种组成的多元化合物。
在一个实施例中,所述复合缓冲层包括三层,自下而上分别为成核层、过渡层与缓冲层,在S1中,依次生长三族氮化物成核层、过渡层和缓冲层,作为复合缓冲层;所述成核层的材料采用AlN或GaN,厚度100-300nm;所述过渡层的材料采用AlGaN,厚度为200-1000nm;所述缓冲层的材料采用GaN或AlGaN,厚度为100-3000nm。
在一个实施例中,所述S1采用金属有机物化学气相淀积MOCVD方法,其中,先在500-650℃低温条件下用MOCVD方法生长成核层,再升高温度到1000-1100℃用MOCVD方法生长过渡层和缓冲层。
在一个实施例中,所述沟道层的材料采用GaN或InGaN,厚度为50nm-500nm;所述势垒层的材料采用AlGaN或InAlN或AlN或InAlGaN,厚度为2-40nm;所述原Mg掺杂氮化物帽层的材料采用GaN或InGaN,掺杂杂质为Mg,掺杂浓度为1×1017-7×1019cm-3,厚度为50-200nm;所述GaN保护层的掺杂杂质为Si,掺杂浓度为1×1016-1×1020cm-3,厚度为50-500nm。
在一个实施例中,所述势垒层与沟道层之间设有一层隔离层,隔离层的材料采用AlN,厚度为0.5-2nm。
在一个实施例中,所述栅电极采用两层金属,下面一层的材料采用Ti或Ni或Al或Ta或TiN或TaN;所述源电极和漏电极采用四层金属,最下面两层的材料采用Ti/Al或Ta/Al或Mo/Al。
在一个实施例中,所述S2,采用光刻和刻蚀的方法去除GaN保护层;所述S4,采用真空蒸发或者磁控溅射技术制备源电极和漏电极;所述S5,采用真空蒸发或者磁控溅射技术,在P型氮化物帽层上制备栅电极。
在一个实施例中,所述S2,高温退火的工艺条件是:采用温度为600℃的N2氛围进行20min的退火;所述S4,高温热退火的工艺条件是:在850℃的氮气氛围中进行30s的快速热退火。
与现有技术相比,本发明的有益效果是:
第一,该制备方法避免常规P型氮化物帽层制作时的干法刻蚀步骤,减少了势垒层表面刻蚀损伤,且GaN帽层覆盖减小了势垒层表面态,减小了电流崩塌效应和栅极漏电,使得器件的性能得到提高。
第二,本发明提出的技术与原有工艺兼容,工艺制造步相对简单,器件性能提升效果显著。
附图说明
图1是本发明P型氮化物增强型HEMT器件的结构示意图(剖视)。
图2是本发明P型氮化物增强型HEMT器件中表示保护层、复合缓冲层和隔离层结构的示意图。
图3是本发明P型氮化物增强型HEMT器件的结构示意图(俯视)。
图4是本发明工艺流程图。
图5是本发明P型氮化物增强型HEMT器件的制作流程示意图。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
如图1、图2和图3所示,本发明首先提供了一种P型氮化物增强型HEMT器件,器件的结构包括自下而上的衬底1、复合缓冲层2、沟道层3和势垒层4,其中势垒层4上设置有P型氮化物帽层51、Mg掺杂氮化物帽层52、源电极6和漏电极7。P型氮化物帽层51与源电极6之间以及与漏电极7之间均以Mg掺杂氮化物帽层52隔开。P型氮化物帽层51上设置栅电极8,栅电极8与P型氮化物帽层51形成肖特基接触。源电极6和漏电极7均与势垒层4形成欧姆接触;沟道层3与势垒层4之间形成异质结,并由极化效应在异质结界面的沟道层3一侧形成二维电子气沟道。
参考图4,本发明同时提供了该器件的制备方法,包括如下步骤:
S1:在衬底1上采用依次外延生长三族氮化物作为复合缓冲层2、沟道层3、势垒层4、原Mg掺杂氮化物帽层5和n型掺杂的GaN保护层9。本步骤的工艺可采用金属有机物化学气相淀积MOCVD方法。
S2:去除相应于栅电极8下方位置的GaN保护层9,高温退火,使得原Mg掺杂氮化物帽层5相应于栅电极8下方位置的部分被激活,形成P型氮化物帽层51,其他区域的原Mg掺杂氮化物帽层5依然是高阻状态,去除其余的GaN保护层9。本步骤中,GaN保护层9的去除可采用光刻和刻蚀的方法。
S3:在势垒层4、沟道层3和原Mg掺杂氮化物帽层5上制备器件的电学隔离。
S4:在势垒层4表面将部分原Mg掺杂氮化物帽层5去除,并在去除的位置处制备源电极6和漏电极7,进行高温热退火,以与二维电子气形成欧姆接触,剩余的原Mg掺杂氮化物帽层5包括两部分,分别位于P型氮化物帽层51与源电极6之间以及P型氮化物帽层51与漏电极7之间,即Mg掺杂氮化物帽层52。本步骤中,源电极6和漏电极7的制备工艺采用真空蒸发或者磁控溅射技术。
S5:在P型氮化物帽层51上制备栅电极8,与P型氮化物帽层51形成肖特基接触。本步骤中,栅电极8的制备工艺采用真空蒸发或者磁控溅射技术。
本发明中,用传统的制备方法淀积氮化镓帽层并进行Mg杂质掺杂后,不再进一步刻蚀掉非栅极下的氮化物帽层,而是继续经过淀积刻蚀形成一层n型GaN保护层,然后再对栅极下方的氮化镓帽层进行退火,使得Mg杂质被激活,形成P型氮化物帽层。栅电极8下方激活的原Mg掺杂氮化物帽层51耗尽了栅下沟道中的二维电子气,提高了器件的阈值电压,实现增强型器件。
并且,同常规P型氮化物增强型HEMT器件制备方法采用的干法刻蚀工艺相比,该制备方法避免常规P型氮化物制作时的干法刻蚀步骤,减少了刻蚀对势垒层4表面的损伤,极少了表面态引起的动态电阻退化和可靠性退化;增大了产品的片内均匀性和批次重复性,提高了产品良率。
在本发明中,衬底1可为硅、蓝宝石、碳化硅、金刚石中的一种。
在本发明中,复合缓冲层2、沟道层3和势垒层4均采用三族氮化物半导体,例如氮化镓、氮化铝、氮化铟或者其中两种或多于两种组成的多元化合物。
示例地,本发明中,复合缓冲层2可包括三层,如图2所示,自下而上分别为成核层21、过渡层22与缓冲层23,在S1中,依次生长三族氮化物成核层21、过渡层22和缓冲层23,作为复合缓冲层2,具体地,可先在500-650℃低温条件下用MOCVD方法生长成核层21,再升高温度到1000-1100℃用MOCVD方法生长过渡层22和缓冲层23。其中成核层21的材料可采用AlN或GaN,厚度100-300nm;过渡层22的材料可采用AlGaN,厚度为200-1000nm,优选地,其可采用渐变铝镓氮,组分由0.75渐变到0.15。缓冲层23的材料可采用GaN或AlGaN,厚度为100-3000nm。
示例地,本发明中,沟道层3的材料可采用GaN或InGaN,厚度为50nm-500nm。势垒层4的材料可采用AlGaN或InAlN或AlN或InAlGaN,厚度为2-40nm;原Mg掺杂氮化物帽层5的材料可采用GaN或InGaN,掺杂杂质为Mg,掺杂浓度为1×1017-7×1019,厚度为50-200nm;GaN保护层9,掺杂杂质为Si,掺杂浓度为1×1016-7×1020,厚度为50-500nm。
示例地,本发明中,栅电极8采用两层金属,上面一层采用Au,下面一层的材料采用Ti或Ni或Al或Ta或TiN或TaN;源电极6和漏电极7采用Ti/Al/Ni/Au四层金属,其中最下面两层的材料采用Ti/Al或Ta/Al或Mo/Al。
示例地,本发明中,势垒层4与沟道层3之间还可设有一层隔离层31,隔离层31的材料可采用AlN,厚度为0.5-2nm。
示例地,本发明S2中,高温退火的工艺条件是:采用温度为600℃的N2氛围进行20min的退火;使得未被保护层保护的氮化镓帽层中的Mg离子和H离子之间的化学键断开,激活Mg的导电性,形成P型氮化镓帽层,而被保护层保护的氮化镓帽层依然呈高阻状态。
本发明S4中,高温热退火的工艺条件是:在850℃的氮气氛围中进行30s的快速热退火,使得源电极6、漏电极7与势垒层4形成欧姆接触。
参照图5,本发明给出制备上述器件的如下三种实施例:
实施例1:选用衬底1材料为P型硅,厚度为725μm,成核层21为氮化铝,厚度为200nm。过渡层22材料为铝镓氮,厚度为800nm,铝组分为从0.75渐变到0.15。缓冲层23材料为氮化镓,厚度为1000nm,沟道层3材料为氮化镓,厚度为300nm。势垒层4采用铝镓氮,铝组分为0.15,厚度为10nm。隔离层31采用氮化铝,厚度为1nm。原Mg掺杂氮化物帽层5的厚度为100nm,掺杂杂质为Mg,掺杂浓度为3x1019cm-3;n型掺杂的GaN保护层9,掺杂杂质为Si,掺杂浓度为1×1018cm-3,厚度为100nm。源电极6、漏电极7最下面两层金属为Ti/Al、栅电极8最下一层金属为Ni的晶体管。
制备方法如下:
步骤一,硅衬底清洗,如图5中a所示。
在1000℃的高温下,将氢气通入反应室,去除衬底1表面的污染物,并在衬底表面形成微观的台阶结构,以便后续外延工艺生长各种外延层。
步骤二,在衬底1上外延生长复合缓冲层2,如图5中b所示。
复合缓冲层2包括三层,即先在500℃的低温条件下用MOCVD方法在衬底上生长厚度为200nm的成核层21。
然后将温度升高到1000℃,用MOCVD方法在成核层21上生长厚度为800nm的过渡层22,再在过渡层22上生长厚度为1000nm的缓冲层23。
步骤三,制作沟道层3、隔离层31、势垒层4和原Mg掺杂氮化物帽层5,如图5中c所示。
采用MOCVD的方法,在1000℃的温度下,先在缓冲层23上生长厚度为300nm的沟道层3。
再在沟道层3上外延1nm的隔离层31,在隔离层31上外延10nm厚的势垒层4。
然后在势垒层4上外延氮化物帽层,同时掺杂Mg,掺杂浓度为3x1019cm-3,形成原Mg掺杂氮化物帽层5。
步骤四,生长GaN保护层9,如图5中d所示。
采用MOCVD技术在整个原Mg掺杂氮化物帽层5上方生成一层GaN保护层9,厚度为100nm,在生长GaN保护层9的同时掺杂硅,掺杂浓度为1×1018cm-3,形成n型掺杂的GaN保护层9。
步骤五,氮化物帽层激活,如图5中e,f所示。
采用光刻工艺,制作光刻胶掩模,露出部分上述GaN保护层9的表面,采用反应离子腐蚀设备与技术(RIE)把没有光刻胶掩模遮盖的GaN保护层9去除掉,露出中间部分氮化物帽层,如图5中e所示。
然后采用温度为600℃的N2氛围进行20min的退火,使得未被保护层保护的氮化镓帽层中的Mg离子和H离子之间的化学键断开,激活Mg的导电性,形成P型氮化镓帽层51,而被保护层保护的原Mg掺杂氮化物帽层5依然呈高阻状态。
最后,采用干法刻蚀技术将GaN保护层9去除掉,如图f所示。
步骤六,清洗。
将完成上述步骤的样片先放在丙酮中去除表面的有机污染物,再放进酸性溶剂中去除表面氧化层以及无机污染物,最后用去离子水去除表面溶剂,在氮气氛围中烘干。
步骤七,刻蚀台面制作隔离,如图5中g所示。
采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面,采用反应离子腐蚀设备与技术(RIE)把无光刻胶掩膜遮盖的Mg掺杂氮化物帽层52、势垒层4、沟道层3和部分缓冲层23刻蚀掉,刻蚀成边缘整齐、侧壁陡直的台面,形成不同晶体管之间的隔离区域。
步骤八,制作源电极6和漏电极7,如图5中h所示。
采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面,采用反应离子腐蚀设备与技术RIE把无光刻胶掩膜遮盖的氮化物帽层刻蚀去除,清洗掉残余光刻胶。
再采用光刻工艺,制作光刻胶掩膜,露出要制作源电极6和漏电极7的区域。通过电子束蒸发的方式在该区域生长多层金属Ti/Al/Ni/Au,即自下而上依次为20nm厚的Ti,120nm厚的Al,40nm厚的Ni,50nm厚的Au,剥离后,形成源电极6和漏电极7。
最后在850℃的氮气氛围中进行30s的快速热退火,使得源电极6、漏电极7与势垒层4形成欧姆接触。
步骤九,制作栅电极8,如图5中i所示。
采用光刻工艺,制作光刻胶掩膜,露出要制作栅电极8的区域。
再用电子束蒸发技术进行Ni/Au组合的栅电极金属制备,其中Ni的厚度为50nm,Au的厚度为150nm,剥离后形成栅电极8,如图5中i所示。
最后在460℃的温度下热退火10min,使得栅电极8和P型氮化物帽层51之间形成肖特基接触,完成整个器件制作。
实施例2:选用碳化硅材料的衬底1,P型掺杂,厚度为300μm。成核层21材料为氮化镓,厚度为200nm。过渡层22为Al0.55Ga0.25N,厚度为500nm,铝组分为0.55。缓冲层23材料为Al0.05Ga0.25N,铝组分为0.05,厚度为1000nm。沟道层3材料为氮化镓,厚度为300nm。势垒层4采用Al0.15Ga0.25N,组分为0.15,厚度为15nm。隔离层31采用AlN,厚度为1.5nm。原Mg掺杂氮化物帽层5材料为氮化镓,厚度为60nm,掺杂浓度为5x1019cm-3;n型掺杂的GaN保护层9,掺杂杂质为Si,掺杂浓度为2×1018,厚度为60nm。源电极6、漏电极7最下面两层为Ta/Al、栅电极8最下一层为Ti的晶体管。
步骤1,碳化硅衬底清洗,如图5中a所示。
将衬底1置于有机物丙酮液中洗去其表面油脂和污染物,再用流动的去离子水清洗,然后用高纯氮气吹干。
步骤2,在衬底1上外延生长复合缓冲层2,如图5中b所示。
2.1)在600℃低温条件下采用MOCVD方法,在衬底1表面生长200nm的成核层21。
2.2)将温度升高到1000℃,用MOCVD方法生长氮化铝成核层上依次生长500nm的过渡层22和厚度为1000nm的缓冲层23。
步骤3,制作沟道层3、隔离层31、势垒层4和原Mg掺杂氮化物帽层5,如图5中c所示。
3.1)采用MOCVD的方法,在1000℃的温度下,先在缓冲层上生长厚度为300nm的沟道层3。
3.2)在沟道层3上外延1.5nm的隔离层31。最后在隔离层31上外延15nm厚的势垒层4。
3.3)然后在势垒层4上外延氮化物帽层,同时进行原位Mg掺杂,掺杂浓度为5x1019cm-3,得到原Mg掺杂氮化物帽层5。
步骤4,生长GaN保护层9,如图5中d所示。
采用MOCVD技术在整个原Mg掺杂氮化物帽层5上方生成一层GaN保护层9,厚度为60nm;在外延GaN保护层9的同时进行原位的硅原子掺杂,掺杂浓度为2×1018,形成n型掺杂的保护层9。
步骤5,氮化物帽层激活,如图5中e,f所示。
5.1)采用光刻工艺,制作光刻胶掩模,露出部分上述GaN保护层9的表面,采用反应离子腐蚀设备与技术(RIE)把没有光刻胶掩模遮盖的GaN保护层9去除掉,露出中间部分氮化物帽层,如图5中e所示。
5.2)然后采用温度为600℃的N2氛围进行20min的退火,使得未被保护层保护的氮化镓帽层中的Mg离子和H离子之间的化学键断开,激活Mg的导电性,形成P型氮化镓帽层51,而被保护层保护的氮化镓帽层依然呈高阻状态。
5.3)最后,采用干法刻蚀技术将n型掺杂的GaN保护层9去除掉,如图5中f所示。
步骤6,清洗。
本步骤的具体实现与实施例1的步骤六相同。
步骤7,刻蚀台面制作隔离,如图5中g所示。
采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面,采用反应离子腐蚀设备与技术RIE把无光刻胶掩膜遮盖的氮化物帽层、势垒层4、沟道层3和部分缓冲层23刻蚀掉,刻蚀成边缘整齐、侧壁陡直的台面,形成不同晶体管之间的隔离区域。
步骤8,制作源电极6和漏电极7,如图5中h所示。
8.1)采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面.
8.2)采用反应离子腐蚀设备与技术RIE把无光刻胶掩膜遮盖的氮化物帽层刻蚀去除,清洗掉残余光刻胶。
8.3)再采用光刻工艺,制作光刻胶掩膜,露出要制作源电极6和漏电极7的区域。通过电子束蒸发的方式在该区域生长多层金属Ta/Al/Ni/Au,即自下而上依次为20nm厚的Ta,120nm厚的Al,40nm厚的Ni,50nm厚的Au,形成源电极6和漏电极7。剥离后,形成源电极6和漏电极7。
8.5)最后在850℃的氮气氛围中进行30s的快速热退火,使得源电极6、漏电极7与势垒层4形成欧姆接触。
步骤9,制作栅电极8,如图5中i所示。
9.1)采用光刻工艺,制作光刻胶掩膜,露出要制作栅电极8的区域;
9.2)再用电子束蒸发技术进行Ti/Au组合的栅电极金属制备,其中Ti的厚度为50nm,Au的厚度为150nm,剥离后形成栅电极8,如图5中g所示。
9.3)最后在460℃的温度下热退火10min,使得栅电极8和P型帽层51之间形成肖特基接触,完成整个器件制作。
实施例3:选用蓝宝石为衬底1,厚度为300μm。成核层21厚度为300nm,材料为氮化镓。过渡层22厚度为1000nm,材料为氮化镓,缓冲层23厚度为500nm,材料为氮化镓。沟道层3厚度为200nm,材料为氮化镓。势垒层4采用Al0.2Ga0.25N,铝组分0.2,厚度为20nm。隔离层31采用AlN,厚度为0.5nm。原Mg掺杂氮化物帽层5为80nm,材料为氮化镓,掺杂为Mg掺杂,掺杂浓度为4x1019cm-3;n型掺杂的GaN保护层9,掺杂杂质为Si,掺杂浓度为1×1019;源电极、漏电极最下面两层为Ti/Al、栅电极最下一层为TiN的晶体管。
步骤A,清洗蓝宝石衬底,如图5中a所示。
将衬底1用有机物丙酮等去除衬底表面的油污和汗渍等杂质,然后用氮气吹干衬底。
步骤B,在衬底1上外延生长复合缓冲层2,如图5中b所示。
先在650℃低温条件下用MOCVD方法在衬底1上生长300nm的成核层21。
再将升高温度到1100℃,用MOCVD方法生长1000nm厚的过渡层22,再在该过渡层上生长厚度为500nm的缓冲层23。
步骤C,制作沟道层3、隔离层31、势垒层4和原Mg掺杂氮化物帽层5,如图5中c所示。
首先采用MOCVD的方法,设置温度为1000℃,在缓冲层上生长厚度为200nm的沟道层3。
然后在沟道层3上外延0.5nm的隔离层31,最后在隔离层31上外延20nm厚的势垒层4。
然后在势垒层4上外延氮化物帽层,在生长氮化镓帽层的同时进行Mg掺杂,掺杂浓度为4x1019cm-3,得到原Mg掺杂氮化物帽层5。
步骤D,生长GaN保护层9,如图5中d所示。
采用MOCVD技术在整个氮化物帽层上方生成一层GaN保护层9,厚度为80nm。在外延GaN保护层9的同时进行原位Si杂质的掺杂,掺杂浓度为1×1019,形成n型掺杂的GaN保护层9。
步骤E,氮化物帽层激活,如图5中e,f所示。
采用光刻工艺,制作光刻胶掩模,露出部分上述GaN保护层9的表面,采用反应离子腐蚀设备与技术(RIE)把没有光刻胶掩模遮盖的GaN保护层9去除掉,露出中间部分氮化物帽层,如图5中e所示。
然后采用温度为600℃的N2氛围进行20min的退火,使得未被保护层保护的氮化镓帽层中的Mg离子和H离子之间的化学键断开,激活Mg杂质的导电性,形成P型氮化镓帽层,而被保护层保护的氮化镓帽层依然呈高阻状态。
最后,采用CMP技术将GaN保护层去除掉,如图5中f所示。
步骤F,清洗。
本步骤的具体实现与实施例1的步骤六相同
步骤G,刻蚀台面制作隔离,如图5中g所示。
采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面,采用反应离子腐蚀设备与技术RIE把无光刻胶掩膜遮盖的氮化物帽层、势垒层4、沟道层3和部分缓冲层23刻蚀掉,刻蚀成边缘整齐、侧壁陡直的台面,形成不同晶体管之间的隔离区域。
步骤H,制作源电极6和漏电极7,如图5中h所示。
采用光刻工艺,制作光刻胶掩膜,露出部分氮化物帽层表面,采用反应离子腐蚀设备与技术RIE把无光刻胶掩膜遮盖的氮化物帽层刻蚀去除,清洗掉残余光刻胶;
再采用光刻工艺,制作光刻胶掩膜,露出要制作源电极6和漏电极7的区域。通过电子束蒸发的方式在该区域生长多层金属Ti/Al/Ni/Au,即自下而上依次为20nm厚的Ti,120nm厚的Al,40nm厚的Ni,50nm厚的Au,剥离后,形成源电极6和漏电极7。如图5中h所示
最后在850℃的氮气氛围中进行30s的快速热退火,使得源电极6、漏电极7与势垒层4形成欧姆接触。
步骤I,制作栅电极8,如图5中i所示。
采用光刻工艺,制作光刻胶掩膜,露出要制作栅电极8的区域。
再用电子束蒸发技术进行TiN/Au组合的栅电极金属制备,其中TiN的厚度为50nm,Au的厚度为150nm,剥离后形成栅电极8,如图5中i所示。
最后在460℃的温度下热退火10min,使得栅电极8和P型氮化物帽层51之间形成肖特基接触,完成整个器件制作。
以上描述仅是本发明的三个具体实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修正和改变,例如衬底1除了使用硅、碳化硅、蓝宝石,还可以使用金刚石衬底,缓冲层23材料除了氮化镓,还可以使用铝镓氮材料,势垒层4除了采用铝镓氮,还可以采用铟铝氮、氮化铝、铟铝镓氮,沟道层4除了采用氮化镓,还可以采用铝镓氮,帽层5除了使用氮化镓,还可采用铝镓氮,n型掺杂的GaN保护层9还可以采用其他耐高温的n型三族氮化物保护材料,源电极6和漏电极6最下面两层金属除了采用Ti/Al、Ta/Al,还可采用Mo/Al材料,栅电极8最下一层除了采用Ti、TiN还可采用Al、Ta、Ni、TaN材料,此外,各外延层的厚度只要满足说明书里面技术方案的范围即可,但是这些基于本发明思想的修正和改变仍在本发明的保护范围之内。

Claims (10)

1.一种P型氮化物增强型HEMT器件,包括自下而上的衬底(1)、复合缓冲层(2)、沟道层(3)和势垒层(4),其特征在于,所述势垒层(4)上设置有P型氮化物帽层(51)、Mg掺杂氮化物帽层(52)、源电极(6)和漏电极(7);其中P型氮化物帽层(51)与源电极(6)之间以及与漏电极(7)之间均以Mg掺杂氮化物帽层(52)隔开,所述P型氮化物帽层(51)上方设置栅电极(8)。
2.权利要求1所述P型氮化物增强型HEMT器件的制备方法,其特征在于,包括如下步骤:
S1:在衬底(1)上采用依次外延生长三族氮化物作为复合缓冲层(2)、沟道层(3)、势垒层(4)、原Mg掺杂氮化物帽层(5)和n型掺杂的GaN保护层(9);
S2:去除相应于栅电极(8)下方位置的GaN保护层(9),高温退火,使得原Mg掺杂氮化物帽层(5)相应于栅电极(8)下方位置的部分被激活,形成P型氮化物帽层(51),其他区域的原Mg掺杂氮化物帽层(5)依然是高阻状态,去除其余的GaN保护层(9);
S3:在势垒层(4)、沟道层(3)和原Mg掺杂氮化物帽层(5)上制备器件的电学隔离;
S4:在势垒层(4)表面将部分原Mg掺杂氮化物帽层(5)去除,并在去除的位置处制备源电极(6)和漏电极(7),进行高温热退火,以与二维电子气形成欧姆接触,剩余的原Mg掺杂氮化物帽层(5)包括两部分,分别位于P型氮化物帽层(51)与源电极(6)之间以及P型氮化物帽层(51)与漏电极(7)之间,即Mg掺杂氮化物帽层(52);
S5:在P型氮化物帽层(51)上制备栅电极(8),与Mg掺杂氮化物帽层(52)形成肖特基接触。
3.根据权利要求2所述制备方法,其特征在于,所述衬底(1)为硅、蓝宝石、碳化硅、金刚石中的一种;所述三族氮化物为氮化镓、氮化铝、氮化铟中的一种或两种或多于两种组成的多元化合物。
4.根据权利要求2所述制备方法,其特征在于,所述复合缓冲层(2)包括三层,自下而上分别为成核层(21)、过渡层(22)与缓冲层(23),在S1中,依次生长三族氮化物成核层(21)、过渡层(22)和缓冲层(23),作为复合缓冲层(2);所述成核层(21)的材料采用AlN或GaN,厚度100-300nm;所述过渡层(22)的材料采用AlGaN,厚度为200-1000nm;所述缓冲层(23)的材料采用GaN或AlGaN,厚度为100-3000nm。
5.根据权利要求4所述制备方法,其特征在于,所述S1采用金属有机物化学气相淀积MOCVD方法,其中,先在500-650℃低温条件下用MOCVD方法生长成核层(21),再升高温度到1000-1100℃用MOCVD方法生长过渡层(22)和缓冲层(23)。
6.根据权利要求2所述制备方法,其特征在于,所述沟道层(3)的材料采用GaN或InGaN,厚度为50nm-500nm;所述势垒层(4)的材料采用AlGaN或InAlN或AlN或InAlGaN,厚度为2-40nm;所述原Mg掺杂氮化物帽层(5)的材料采用GaN或InGaN,掺杂杂质为Mg,掺杂浓度为1×1017-7×1019cm-3,厚度为50-200nm;所述GaN保护层(9)的掺杂杂质为Si,掺杂浓度为1×1016-1×1020cm-3,厚度为50-500nm。
7.根据权利要求2或6所述制备方法,其特征在于,所述势垒层(4)与沟道层(3)之间设有一层隔离层(31),隔离层(31)的材料采用AlN,厚度为0.5-2nm。
8.根据权利要求2所述制备方法,其特征在于,所述栅电极(8)采用两层金属,下面一层的材料采用Ti或Ni或Al或Ta或TiN或TaN;所述源电极(6)和漏电极(7)采用四层金属,最下面两层的材料采用Ti/Al或Ta/Al或Mo/Al。
9.根据权利要求2所述制备方法,其特征在于,所述S2,采用光刻和刻蚀的方法去除GaN保护层(9);所述S4,采用真空蒸发或者磁控溅射技术制备源电极(6)和漏电极(7);所述S5,采用真空蒸发或者磁控溅射技术,在P型氮化物帽层(51)上制备栅电极(8)。
10.根据权利要求2所述制备方法,其特征在于,所述S2,高温退火的工艺条件是:采用温度为600℃的N2氛围进行20min的退火;所述S4,高温热退火的工艺条件是:在850℃的氮气氛围中进行30s的快速热退火。
CN202210721922.6A 2022-06-24 2022-06-24 一种p型氮化物增强型hemt器件及其制备方法 Pending CN115000168A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210721922.6A CN115000168A (zh) 2022-06-24 2022-06-24 一种p型氮化物增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210721922.6A CN115000168A (zh) 2022-06-24 2022-06-24 一种p型氮化物增强型hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115000168A true CN115000168A (zh) 2022-09-02

Family

ID=83037928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210721922.6A Pending CN115000168A (zh) 2022-06-24 2022-06-24 一种p型氮化物增强型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115000168A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440586A (zh) * 2022-09-26 2022-12-06 山东大学 一种基于混合气体退火的InAlN/GaN HEMT的制备方法
CN115841950A (zh) * 2022-10-14 2023-03-24 西安电子科技大学 基于退火扩散的GaN增强型PMOS器件及其制备方法
WO2024060083A1 (zh) * 2022-09-21 2024-03-28 华为技术有限公司 半导体器件及其制备方法、电子设备
CN119789451A (zh) * 2024-11-20 2025-04-08 西安电子科技大学广州研究院 一种选择性激活p-GaN栅HEMT器件制造方法
CN119789451B (zh) * 2024-11-20 2026-02-13 西安电子科技大学广州研究院 一种选择性激活p-GaN栅HEMT器件制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
CN102709319A (zh) * 2011-02-17 2012-10-03 富士通株式会社 半导体器件及其制造方法以及电源装置
CN111969046A (zh) * 2020-07-15 2020-11-20 西安电子科技大学 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
CN112289858A (zh) * 2019-07-22 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
CN102709319A (zh) * 2011-02-17 2012-10-03 富士通株式会社 半导体器件及其制造方法以及电源装置
CN112289858A (zh) * 2019-07-22 2021-01-29 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制备方法
CN111969046A (zh) * 2020-07-15 2020-11-20 西安电子科技大学 高线性度增强型氮化镓高电子迁移率晶体管及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060083A1 (zh) * 2022-09-21 2024-03-28 华为技术有限公司 半导体器件及其制备方法、电子设备
CN115440586A (zh) * 2022-09-26 2022-12-06 山东大学 一种基于混合气体退火的InAlN/GaN HEMT的制备方法
CN115841950A (zh) * 2022-10-14 2023-03-24 西安电子科技大学 基于退火扩散的GaN增强型PMOS器件及其制备方法
CN119789451A (zh) * 2024-11-20 2025-04-08 西安电子科技大学广州研究院 一种选择性激活p-GaN栅HEMT器件制造方法
CN119789451B (zh) * 2024-11-20 2026-02-13 西安电子科技大学广州研究院 一种选择性激活p-GaN栅HEMT器件制造方法

Similar Documents

Publication Publication Date Title
CN107946358B (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN220065702U (zh) 一种增强型hemt器件
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN109819678A (zh) 掺杂的栅极电介质材料
CN104091835A (zh) 一种氮化镓异质结肖特基二极管及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN113745333B (zh) 一种氧化镓基mis-hemt器件及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN114843342A (zh) 具有漏电极埋层的氮化镓基晶体管结构及制备方法
CN118136663A (zh) 一种氮极性增强型氮化镓高电子迁移率晶体管结构及其制备方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管
CN207925477U (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件
CN118888582B (zh) 电流孔径垂直电子晶体管及其制备方法
CN114334650A (zh) 一种p-GaN HEMT中的新结构
JP5569321B2 (ja) 半導体装置およびその製造方法
CN119730294A (zh) 一种高长期可靠性的氮化镓射频器件结构及其制备方法
CN116387344A (zh) 一种抗单粒子烧毁的氮化镓基准垂直沟槽mosfet器件结构及其制造方法
CN118431275A (zh) 一种hemt功率器件结构及其制备方法
CN118435360A (zh) 结势垒肖特基二极管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination