CN115000040A - 用于半导体装置组件的堆叠半导体裸片 - Google Patents

Abstract

公开了半导体装置组件的堆叠半导体裸片及相关联的方法和系统。在一些实施例中，半导体裸片组件包含具有延伸穿过其中的开口的衬底。所述组件可包含附接到所述衬底的半导体裸片堆叠。所述堆叠包含附接到所述衬底的前表面的第一裸片，其中所述第一裸片包含与所述开口对齐的第一接合衬垫。所述堆叠还包含第二裸片，所述第二裸片附接到所述第一裸片以使得所述第二裸片的边缘延伸超过所述第一裸片的对应边缘。所述第二裸片包含未被所述第一裸片覆盖且与所述开口对齐的第二接合衬垫。穿过所述开口形成的接合线将所述第一接合衬垫和所述第二接合衬垫与所述衬底的后表面上的衬底接合衬垫耦合。

Description

用于半导体装置组件的堆叠半导体裸片

技术领域

本公开大体上涉及半导体裸片组件，且更具体地，涉及用于半导体装置组件的堆叠 半导体裸片及相关联的系统和方法。

背景技术

半导体封装通常包含安装在封装衬底上且围封在保护性覆盖物中的一或多个半导 体裸片(例如存储器芯片、微处理器芯片、成像器芯片)。半导体裸片可包含功能特征，例如存储器单元、处理器电路和成像器装置，以及电连接到所述功能特征的接合衬垫。 接合衬垫可电连接到封装衬底的对应导电结构，所述对应导电结构可耦合到保护性覆盖 物外部的端子，以使得半导体裸片可连接到较高电平的电路系统。

市场压力不断促使半导体制造商减小半导体裸片封装的尺寸以适应电子装置的空 间约束，同时也促使他们降低与制造封装相关联的成本。在一些封装中，两个或更多个半导体裸片堆叠在彼此之上以减小封装的覆盖面积。在一些情况下，半导体裸片可包含 衬底穿通孔(TSV)以促进半导体裸片的堆叠。另外，直接芯片附接方法(例如，半导体裸 片与衬底之间的倒装芯片接合)可用于减小封装的高度。然而，此类技术往往会增加制造 商的成本。

发明内容

在一个方面中，本申请提供一种半导体裸片组件，其包括：衬底，其包含前表面和与所述前表面相对的后表面，其中所述衬底包含从所述前表面延伸到所述后表面中的开口；第一裸片，其附接到所述前表面，其中所述第一裸片包含有源侧，所述有源侧朝向 所述前表面且具有与所述开口对齐的第一接合衬垫；第二裸片，其附接到所述第一裸片 以使得所述第二裸片的边缘延伸超过所述第一裸片的对应边缘，其中所述第二裸片包含 有源侧，所述有源侧朝向所述前表面并且具有未被所述第一裸片覆盖且与所述开口对齐 的第二接合衬垫；以及第一接合线，其穿过所述开口将所述第一接合衬垫和所述第二接 合衬垫与所述衬底的所述后表面上的第一衬底接合衬垫耦合。

在另一方面中，本申请提供一种半导体封装，其包括：封装衬底，其包含前表面和与所述前表面相对的后表面，其中所述封装衬底包含延伸穿过所述封装衬底的开口；附 接到所述前表面的两个或更多个存储器裸片堆叠，其中每一存储器裸片堆叠包含：第一 存储器裸片，其附接到所述前表面，其中所述第一存储器裸片包含朝向所述前表面的有 源侧和与所述有源侧相对的无源侧，所述第一存储器裸片的所述有源侧具有与所述开口 对齐的第一接合衬垫；以及第二存储器裸片，其附接到所述第一存储器裸片的所述无源 侧以使得所述第二存储器裸片的边缘延伸超过所述第一存储器裸片的对应边缘，其中所 述第二存储器裸片包含有源侧，所述有源侧朝向所述前表面并且具有未被所述第一存储 器裸片覆盖且与所述开口对齐的第二接合衬垫；以及穿过所述开口的两根或更多根接合 线，其中每一接合线将对应存储器裸片堆叠的所述第一接合衬垫和所述第二接合衬垫与 所述封装衬底的所述后表面上的对应衬底接合衬垫耦合。

在又一方面中，本申请提供一种方法，其包括：在衬底中形成开口，所述衬底包含前表面和与所述前表面相对的后表面，所述开口从所述前表面延伸到所述后表面中；将 第一裸片附接到所述前表面，其中所述第一裸片包含朝向所述前表面的有源侧和与所述 开口对齐的第一接合衬垫；以及将第二裸片附接到所述第一裸片以使得所述第二裸片的 边缘延伸超过所述第一裸片的对应边缘，其中所述第二裸片包含朝向所述前表面的有源 侧和未被所述第一裸片覆盖且与所述开口对齐的第二接合衬垫。

附图说明

参照附图可更好地理解本发明技术的许多方面。附图中的部件不一定按比例。实际 上，重点在于清楚地说明本发明技术的总特征和原理。

图1A为半导体裸片组件的横截面图，且图1B为半导体裸片组件的平面视图。

图2A为根据本发明技术的实施例配置的半导体裸片组件的横截面图，且图2B为半导体裸片组件的平面视图。

图3A到3D示出了根据本发明技术的实施例的用于形成半导体装置组件的过程的各阶段。

图4为示意性地示出包含根据本发明技术的实施例配置的半导体裸片组件的系统的 框图。

图5为形成根据本发明技术的实施例配置的半导体裸片组件的方法的流程图。

具体实施方式

下文描述用于半导体装置组件的堆叠半导体裸片的若干实施例的特定细节以及相 关联的系统和方法。术语“半导体装置或裸片”一般指包含一或多种半导体材料的固态装置。半导体装置(或裸片)的实例包含逻辑装置、存储器装置、控制器或微处理器(例如，中央处理单元(CPU)、图形处理单元(GPU))，以及其它装置。此类半导体装置可包含集 成电路或部件、数据存储元件、处理部件和/或在半导体衬底(例如，硅衬底)上制造的其 它特征。在某些半导体封装中，封装衬底(其还可被称为支撑衬底、衬底等)可承载一或 多个半导体裸片。在一些情况下，半导体裸片的结构可彼此相同(例如，DRAM存储器 裸片、NAND存储器裸片等)。在其它情况下，至少一个半导体裸片可为不同于其它半 导体裸片的类型——例如包含存储器控制器裸片和一或多个存储器裸片的半导体封装。

较小外观尺寸的封装对在封装衬底上容纳半导体裸片(例如，DRAM存储器裸片)的堆叠提出了挑战。在一些实施例中，半导体裸片可具有TSV，其促进半导体裸片的线内 堆叠以减少堆叠的覆盖面积。在一些实施例中，半导体裸片可翻转(例如，使其具有导电 柱的有源表面朝向封装衬底)并直接连接到封装衬底(例如，所述衬底的导电衬垫电连接 到半导体裸片的导电柱)，这可称为倒装芯片或直接芯片附接(DCA)方案。生成导电柱(以 及促进导电柱连接到半导体裸片的接合衬垫的其它结构)并将导电柱连接到衬底的对应 导电衬垫的工艺步骤可被称为凸点(bumping)工艺。通常，TSV和/或DCA方案往往成本 高——例如考虑到各种良率和/或可靠性问题。

本发明技术的各方面促进提供成本较低的替代方案，以生成包含半导体裸片堆叠的 半导体裸片组件——例如而无需使用TSV和/或凸点工艺。另外，当封装衬底可包含两个或更多个半导体裸片堆叠时，本发明技术可减小半导体裸片组件的总高度。如本文更 详细描述的，封装衬底可包含穿过其中的开口——例如从封装衬底的前表面延伸到后表 面的开口。封装衬底可在前表面上承载两个或更多个半导体裸片堆叠。此外，封装衬底 在后表面上包含衬底接合衬垫，其中半导体裸片组件的端子(例如，焊球)安置于所述衬 底接合衬垫上。

第一半导体裸片(半导体裸片堆叠的最底部裸片)可被布置成使其有源侧朝向前表面 并且可使用粘合层(例如，裸片附接膜(DAF))附接到封装衬底。第一半导体裸片可被设计 成使其接合衬垫接近裸片的边缘，以使得在将第一半导体裸片附接到封装衬底之后，接 合衬垫可与开口对齐(例如，穿过开口暴露，可穿过开口接近，如图3A-3C所示)。另外，第二半导体裸片可使用另一粘合层附接到第一半导体裸片(例如，位于第一半导体裸片的与有源侧相对的无源侧上)，以使得其有源侧朝向前表面。第二半导体裸片也被设计成使其接合衬垫接近裸片的边缘。当第二半导体裸片附接到第一半导体裸片时，第二半导体 裸片的边缘可延伸超过第一半导体裸片的对应边缘，以使得第二半导体裸片的接合衬垫 不被第一半导体裸片覆盖。另外，第二裸片的未被覆盖的接合衬垫与开口对齐。以此方 式，第一半导体裸片和第二半导体裸片的接合衬垫暴露(例如，可供使用、可接近)以用 于后续的引线接合工艺，所述后续的引线接合工艺使用接合线将第一半导体裸片和第二 半导体裸片的接合衬垫连接到封装衬底的后表面上的衬底接合衬垫。

在一些实施例中，可以上文所描述的方式在封装衬底上形成不止一个半导体裸片堆 叠。例如，可在前表面的接近开口的第一侧的第一区中形成第一半导体裸片堆叠，并且可在前表面的接近开口的与第一侧相对的第二侧的第二区中形成第二半导体裸片堆叠。来自第一半导体裸片堆叠和第二半导体裸片堆叠的接合衬垫与开口对齐(例如，来自第一半导体裸片堆叠和第二半导体裸片堆叠的接合衬垫位于开口的覆盖面积内)，以使得引线接合工艺可将第一半导体裸片堆叠的接合衬垫连接到后表面上的第一衬底接合衬垫并 且将第二半导体裸片堆叠的接合衬垫连接到后表面上的第二衬底接合衬垫。另外，如果 需要，引线接合工艺可将第一半导体裸片堆叠的接合衬垫连接到第二半导体裸片堆叠的 接合衬垫。

以此方式，封装衬底可包含两个或更多个半导体裸片堆叠以使半导体裸片的数量“分散”到封装衬底的不同区，从而使得可减小半导体裸片组件的总高度。另外，由于 接合线将半导体裸片的接合衬垫连接到后表面上的安置有端子(例如，焊球)的衬底接合 衬垫，因此可将接合线的“环形(looping)”部分管理为小于焊球的高度。因此，接合线 的“环形”部分不会增大半导体裸片组件的高度。引线接合工艺还可避免与复杂和/或昂 贵的技术(例如，形成TSV、凸点工艺等)相关联的风险。

如本文中所使用，术语“前”、“后”、“竖直”、“横向”、“向下”、“向上”、“上部”、 “下部”、“底部”和“顶部”可指半导体装置组件中的特征鉴于附图所示的定向的相对 方向或位置。例如，“上部”或“最上部”可指比另一特征更接近页面的顶部定位的特 征。然而，这些术语应当广义地解释为包含具有其它定向的半导体装置。除非以其它方 式陈述，否则例如“第一”和“第二”等术语用于任意地区别这些术语所描述的元件。 因此，这些术语未必意图指示此类元件的时间或其它优先级排序。

图1A为半导体裸片组件100(“组件100”)的横截面图。组件100包含封装衬底 105和(例如，通过粘合层140)附接到衬底105的前表面106的半导体裸片130。另外， 组件100包含穿过封装衬底105的开口125形成的接合线145，用以将半导体裸片130 的个别接合衬垫135耦合到封装衬底105的衬底接合衬垫110中的对应一者。组件100 还包含模塑件150(例如，衬底105的前表面106上的包封半导体裸片130的模塑件150a、 衬底105的后表面107上的包封开口125和接合线145的模塑件150b)，以及端子115(例 如，焊球)。

衬底105具有前表面106(或前侧)和与前表面106相对的后表面107(或后侧)。并且， 封装衬底105包含各种导电结构，例如后表面107上的衬底接合衬垫110，以及被配置成在衬底接合衬垫110与端子115之间路由电信号的互连件120(例如，金属迹线和/或 引线等)。端子115可将组件100耦合到其它部件。例如，组件100可通过端子115安装 在印刷电路板上，其它部件安装在所述印刷电路板上。

半导体裸片130包含第一侧131和与第一侧131相对的第二侧132。半导体裸片130的第一侧131包含各种导电结构，例如接合衬垫135、再分布特征(例如，被配置成路线 电信号的互连件、金属迹线)等。另外，半导体裸片130可包含接近第一侧131的各种功 能特征(例如，集成电路和/或有源部件)，一些所述功能特征(例如，通过再分布特征)耦 合到接合衬垫135。因而，第一侧131可被称为半导体裸片130的有源侧，并且第二侧 132可被称为半导体裸片130的无源侧。如图1A所示，半导体裸片130被布置成使有 源侧131朝向衬底105的前表面106。另外，接合衬垫135定位在半导体裸片130的中 部附近，以使得在半导体裸片130已附接到衬底105之后接合衬垫135可与开口125对 齐。

图1B为半导体裸片组件100的平面视图，其示出衬底105的后表面107。图1B描 绘开口125和接合线145，所述接合线穿过开口125耦合半导体裸片130的接合衬垫135 (未示出)和衬底接合衬垫110(未示出)。另外，包封开口125和接合线145的模塑件150b 的覆盖面积以虚线示出。

图2A为根据本发明技术的实施例配置的半导体裸片组件200(“组件200”)的横截面图。组件200包含封装衬底205(或衬底205)、衬底205所承载的四个(4个)半导体裸 片230(还个别地标识为230a-d)。半导体裸片230a和230b堆叠，以使得半导体裸片230a (通过粘合层240)附接到衬底205的前表面206，且半导体裸片230b(通过另一粘合层240) 附接到半导体裸片230a。类似地，半导体裸片230c和230d堆叠且附接到衬底205。另 外，组件200包含穿过封装衬底205的开口225形成的接合线245(还个别地标识为 245a-c)，用以将半导体裸片230的接合衬垫235(还个别地识别为235a-d)耦合到封装衬 底205的衬底接合衬垫210(还个别地标识为210a/b)中的对应一者。如图2A所示，开 口225延伸穿过衬底205。组件200还包含模塑件250(例如，衬底205的前表面206上 的包封半导体裸片230的模塑件250a，衬底205的后表面207上的包封开口225和接合 线245的模塑件250b)，以及端子215(例如，焊球)。

封装衬底205(或衬底)可为衬底105的各方面的实例或包含所述衬底的各方面。例如，衬底205具有前表面206(或前侧)和与前表面206相对的后表面207(或后侧)。包含 于封装衬底205中的开口225从前表面206延伸到后表面207。并且，封装衬底205包 含各种导电结构，例如后表面207上的衬底接合衬垫210，以及被配置成在衬底接合衬 垫210与端子215之间路由电信号的互连件220(例如，金属迹线和/或引线等)。端子215 可将组件200耦合到其它部件。

半导体裸片230可包含半导体裸片130的各方面。例如，半导体裸片230包含第一侧231和与第一侧231相对的第二侧232。半导体裸片230的第一侧231包含各种导电 结构，例如接合衬垫235、再分布特征(例如，被配置成路由电信号的互连件、金属迹线) 等。另外，半导体裸片230可包含接近第一侧231的各种功能特征(例如，集成电路和/ 或有源部件)，一些所述功能特征(例如，通过再分布特征)耦合到接合衬垫235。因而， 第一侧231可被称为半导体裸片230的有源侧，并且第二侧232可被称为半导体裸片230 的无源侧。在一些实施例中，半导体裸片230a-d为半导体存储器裸片(例如，DRAM存 储器裸片、NAND存储器裸片)。

如图2A所示，组件200包含(例如，通过粘合层240)附接到前表面206的半导体裸片230a。半导体裸片230a被布置成使其有源侧231朝向前表面206。此外，半导体裸 片230a可被设计成使其接合衬垫接近裸片的边缘(例如，延伸超过开口225的边缘)，以 使得在所述半导体裸片附接到封装衬底205之后，接合衬垫可与开口225对齐(例如，在 引线接合工艺期间穿过开口225暴露和/或可穿过所述开口接近)。因而，半导体裸片230a 在附接到前表面206之后使接合衬垫235a与开口225对齐。

并且，组件200包含附接到半导体裸片230a的半导体裸片230b，以使得半导体裸片230b的边缘延伸超过半导体裸片230a的对应边缘。因此，半导体裸片230b具有未 被半导体裸片230a覆盖的延伸部分233。半导体裸片230b也使其接合衬垫接近裸片的 边缘(例如，延伸超过开口225和半导体裸片230a的边缘)，以使得在所述半导体裸片附 接到半导体裸片230a之后，接合衬垫(例如，接合衬垫235b)未被半导体裸片230a覆盖 且可与开口225对齐(例如，在引线接合工艺期间穿过开口225暴露和/或可穿过所述开 口接近)。换句话说，半导体裸片230b可使其接合衬垫位于延伸部分233中。另外，半 导体裸片230b使其有源侧朝向前表面206。

如图2A所描绘的组件200进一步包含附接到前表面206的半导体裸片230c和附接到半导体裸片230c的无源侧232的半导体裸片230d，由此形成半导体裸片堆叠。如上 文所描述的，半导体裸片230c和230d可在附接到前表面206之后使其接合衬垫235c 和235d与开口225对齐。另外，组件200包含连接衬底接合衬垫210a、接合衬垫235a 到235d和衬底接合衬垫210b的接合线245(例如，形成单根接合线的接合线245a-c，如 图2A所描绘)。在一些实施例中，衬底接合衬垫210a/b提供对于所有半导体裸片230 共同的信号(例如，电压)——例如接地、电源电压、外部时钟信号等。在此类实施例中， 使得从两个衬底接合衬垫210a/b供应信号可能是有益的——例如用以缓解与信号传播 中的延迟相关联的问题。尽管图2A描绘了接合线245的特定布置(例如，提供共同信号)， 但本发明技术不限于此。

在一些实施例中，可省略图2A所描绘的单根接合线(例如，接合线245a-c)的某一部 分。例如，可省略245b的一部分(例如，将接合衬垫235c与衬底接合衬垫210b耦合的 部分)。在其它实例中，可省略245a的一部分(例如，将接合衬垫235a与衬底接合衬垫 210a耦合的部分)。在一些实施例中，可省略(将接合衬垫235b与接合衬垫235d耦合的) 接合线245c。因而，组件200可包含接合线245a，其穿过开口225将接合衬垫235a和 235b与衬底205的后表面207上的衬底接合衬垫210a耦合。另外或替代地，组件200 可包含接合线245b，其穿过开口225将接合衬垫235c和235d与衬底205的后表面207 上的衬底接合衬垫210b耦合。

接合线245c可被视为将第一半导体裸片(例如，半导体裸片230b)的第一接合衬垫(例 如，接合衬垫235b)与第二半导体裸片(例如，半导体裸片230d)的第二接合衬垫(例如，接合衬垫235d)耦合，其中第一裸片和第二裸片未堆叠在一起。此类接合线(例如，接合 线245c)可促进在半导体裸片的相邻堆叠之间形成接合线。另外，尽管图2A示出了耦合 朝向衬底205的前表面206的接合衬垫的接合线245c，但在其它实施例中，此类接合线 可耦合背向衬底205的前表面206的接合衬垫——例如第一半导体裸片和第二半导体裸 片，它们在其无源侧朝向前表面206的情况下各自附接到前表面206。

此外，组件200包含衬底205的前表面206上的第一模塑件250a，其中第一模塑件250a包封半导体裸片230。并且，组件200包含衬底205的后表面207上的第二模塑件 250b，其中第二模塑件250b覆盖开口225且延伸到所述开口中。第二模塑件250b还包 封接合线245。

图2B为半导体裸片组件200的平面视图，其示出衬底205的后表面207。图2B描 绘了开口225和接合线245，所述接合线穿过开口225耦合半导体裸片230(还个别地标 识为半导体裸片230a-d)的接合衬垫235(未示出)和衬底接合衬垫210(未示出)。另外， 包封开口225和接合线245的模塑件250b的覆盖面积以虚线示出。如图2B所示，第二 半导体裸片230b(和/或第四半导体裸片230d)可具有延伸超过(例如，偏移)第一半导体 裸片230a(和/或第三半导体裸片230d)的对应边缘的两个边缘，以形成存储器裸片的叠 瓦式堆叠。

尽管图2A的示例组件200包含衬底205所承载的两个(2个)半导体裸片堆叠，但本发明技术不限于此。在一些实施例中，所述组件包含衬底205所承载的一个半导体裸片 堆叠。在其它实施例中，所述组件包含衬底205所承载的不止两个(2个)半导体裸片堆 叠。例如，第一半导体裸片堆叠可位于衬底205的前表面206的接近开口225的第一侧 的第一区中。另外，第二半导体裸片堆叠可位于衬底205的前表面206的接近开口225 的第二侧的第二区中，其中第二侧与第一侧相对。另外，第三半导体裸片堆叠(或第三半 导体裸片)可位于衬底205的前表面206的接近开口225的第三侧的第三区中，其中第三 侧大体垂直于开口225的第一侧和/或第二侧。

此外，尽管图2A的示例组件200包含各自包含两个半导体裸片的两个(2个)半导体裸片堆叠，但本发明技术不限于此。例如，所述组件可包含附接到衬底205的两个半导 体裸片(例如，半导体裸片230a和半导体裸片230c)。在另一实例中，两个半导体裸片堆 叠可包含不同数量的半导体裸片——例如第一堆叠中包含两个(2个)半导体裸片且第二 堆叠中包含一个(1个)或三个(3个)半导体裸片等。

在一些实施例中，半导体封装包括封装衬底，所述封装衬底包含前表面和与所述前 表面相对的后表面，其中所述封装衬底包含延伸穿过所述封装衬底的开口。另外，半导体封装包括：附接到前表面的两个或更多个存储器裸片堆叠，其中每一存储器裸片堆叠 包含：第一存储器裸片，其附接到前表面，其中第一存储器裸片包含朝向前表面的有源 侧和与有源侧相对的无源侧，第一存储器裸片的有源侧具有与开口对齐的第一接合衬 垫；以及第二存储器裸片，其附接到第一存储器裸片的无源侧以使得第二存储器裸片的 边缘延伸超过第一存储器裸片的对应边缘，其中第二存储器裸片包含有源侧，所述有源 侧朝向前表面并且具有未被第一存储器裸片覆盖且与开口对齐的第二接合衬垫。半导体 封装进一步包括穿过开口的两根或更多根接合线，其中每一接合线将对应存储器裸片堆 叠的第一接合衬垫和第二接合衬垫与封装衬底的后表面上的对应衬底接合衬垫耦合。

在一些实施例中，各自包含于两个或更多个存储器裸片堆叠的对应堆叠中的至少两 个第二接合衬垫通过第二接合线彼此耦合。在一些实施例中，半导体封装进一步包括封装衬底的前表面上的第一模塑件，所述第一模塑件包封两个或更多个存储器裸片堆叠， 以及封装衬底的后表面上的第二模塑件，所述第二模塑件延伸到开口中且包封两根或更 多根接合线。

图3A到3D示出了根据本发明技术的实施例的用于形成半导体装置组件(例如，半导体装置组件200)的过程的各阶段。图3A示出了开口225形成于衬底205中且半导体 裸片230a(以及在一些情况下，半导体裸片230c)使用粘合层240附接到前表面206之后 的组件200。开口225从前表面206延伸到后表面207。半导体裸片230a包含朝向前表 面206的有源侧231以及与开口225对齐的接合衬垫235a。类似地，半导体裸片230c 使其有源侧231朝向前表面206且使接合衬垫235c与开口225对齐。

图3B示出了半导体裸片230b(以及在一些情况下，半导体裸片230d)例如使用另一粘合层240附接到半导体裸片230a(和半导体裸片230c)之后的组件200。半导体裸片 230b的边缘延伸超过半导体裸片230a的对应边缘，以使得半导体裸片230b具有未被半 导体裸片230a覆盖的延伸部分233。半导体裸片230b使其有源侧231朝向前表面206 并且使接合衬垫235b未被半导体裸片230a覆盖且与开口225对齐。类似地，半导体裸 片230d使其有源侧朝向前表面206并且使接合衬垫235d未被半导体裸片230c覆盖且 与开口225对齐。

图3C示出了(例如，关于图3B所描绘的组件200)已翻转的组件200。接合衬垫235a到235d穿过开口225暴露(可接近)。随后，接合线245穿过开口225形成以将衬底接合 衬垫210a/b与接合衬垫235a-d耦合。如参考图3C所描述，接合线245的各种配置在本 发明技术的范围内。

图3D示出了(例如，关于图3C所描绘的组件200)已翻转的组件200。另外，模塑 件250a可形成于衬底205的前表面206上，其中模塑件250a包封半导体裸片230a-d。 此外，模塑件250b可形成于衬底205的后表面207上，以使得模塑件250b覆盖开口225 且延伸到所述开口中以包封接合线245a-c。

尽管图3A到3D示出了堆叠个别半导体裸片(例如，分别地，将半导体裸片230a/c附接到封装衬底205，接着将半导体裸片230b/d附接到半导体裸片230a/c)的特定顺序， 但本发明技术不限于此。例如，半导体裸片230a可附接到封装衬底205，且接着半导体 裸片230b可附接到半导体裸片230a。此后，半导体裸片230c可附接到封装衬底205， 且接着半导体裸片230d可附接到半导体裸片230c。在其它实例中，可形成半导体裸片 230a/b的第一堆叠，且接着可将第一堆叠附接到封装衬底205。随后，可形成半导体裸 片230c/d的第二堆叠，且接着可将第二堆叠附接到封装衬底205。

上文参考图2A到3D所描述的半导体裸片组件(例如，半导体裸片组件200)可并入到大量更大和/或更复杂的系统中的任一者中，其代表性实例为图4中示意性示出的系统400。系统400可包含半导体裸片组件470、电源472、驱动器474、处理器476，和/或 其它子系统或部件478。半导体裸片组件470可包含大体类似于上文所描述的半导体裸 片组件的特征的特征，且可因此包含具有穿过其中的开口的衬底。衬底具有前表面和与 前表面相对的后表面。另外，半导体裸片组件470可包含附接到前表面的一或多个半导 体裸片堆叠。每一半导体裸片堆叠可包含：第一裸片，其附接到前表面，其中第一裸片 包含朝向前表面的有源侧和与有源侧相对的无源侧，第一裸片的有源侧具有与开口对齐 的第一接合衬垫；以及第二裸片，其附接到第一裸片的无源侧以使得第二裸片的边缘延 伸超过第一裸片的对应边缘，其中第二裸片包含有源侧，所述有源侧朝向前表面并且具 有未被第一裸片覆盖且与开口对齐的第二接合衬垫。半导体裸片组件470还包含穿过开 口的一或多根接合线，其中每一接合线将对应半导体裸片堆叠的第一接合衬垫和第二接 合衬垫与衬底的后表面上的对应衬底接合衬垫耦合。

所得系统400可执行广泛多种功能中的任一种，例如存储器存储、数据处理和/或其 它合适的功能。因此，代表性系统400可包含但不限于手持式装置(例如移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机和电器。系统400的部件可容纳于单个 单元中或(例如，通过通信网络)分布在多个互连的单元中。系统400的部件还可包含远 程装置和广泛多种计算机可读媒体中的任一种。

图5为示出形成根据本发明技术的实施例配置的半导体裸片组件的方法的流程图500。所述方法包含在衬底中形成开口，所述衬底包含前表面和与前表面相对的后表面， 所述开口从前表面延伸到后表面中(框510)。所述方法进一步包含将第一裸片附接到前 表面，其中第一裸片包含朝向前表面的有源侧和与开口对齐的第一接合衬垫(框515)。 所述方法进一步包含将第二裸片附接到第一裸片以使得第二裸片的边缘延伸超过第一 裸片的对应边缘，其中第二裸片包含朝向前表面的有源侧和未被第一裸片覆盖且与开口 对齐的第二接合衬垫(框520)。

在一些实施例中，所述方法可进一步包含穿过开口形成第一接合线，所述第一接合 线将第一接合衬垫和第二接合衬垫与衬底的后表面上的第一衬底接合衬垫耦合。在一些 实施例中，所述方法可进一步包含：将第三裸片附接到前表面，其中第三裸片包含朝向前表面的有源侧和与开口对齐的第三接合衬垫；以及将第四裸片附接到第三裸片以使得第四裸片的边缘延伸超过第三裸片的对应边缘，其中第四裸片包含朝向前表面的有源侧和未被第三裸片覆盖且与开口对齐的第四接合衬垫。

在一些实施例中，所述方法可进一步包含穿过开口形成接合线，所述接合线被配置 成串联连接衬底的后表面上的第一衬底接合衬垫，第一接合衬垫、第二接合衬垫、第三接合衬垫和第四接合衬垫以及衬底的后表面上的第二衬底接合衬垫。在一些实施例中， 所述方法可进一步包含：穿过开口形成第一接合线，所述第一接合线将第一接合衬垫和 第二接合衬垫与衬底的后表面上的第一衬底接合衬垫耦合；以及穿过开口形成第二接合 线，所述第二接合线将第三接合衬垫和第四接合衬垫与衬底的后表面上的第二衬底接合 衬垫耦合。

在一些实施例中，所述方法可进一步包含形成第三接合线，所述第三接合线将第二 裸片的第二接合衬垫与第四裸片的第四接合衬垫耦合。在一些实施例中，所述方法可进一步包含：在衬底的前表面上形成第一模塑件，所述第一模塑件包封第一裸片、第二裸 片、第三裸片和第四裸片；以及在衬底的后表面上形成第二模塑件，所述第二模塑件延 伸到开口中且包封第一接合线、第二接合线和第三接合线。

综上所述，应了解，本文中已经出于说明的目的描述了本发明技术的具体实施例，但可在不偏离本公开的情况下进行各种修改。例如，尽管半导体裸片组件的实施例描述 为具有四个(4个)半导体裸片，但在其它实施例中，半导体裸片组件可被配置成具有不 同数量的(例如，两个、三个、五个、六个、八个甚至更多个)半导体裸片。

另外，尽管在前述示例实施例中，已描述并说明具有一个开口的衬底，但在其它实施例中，衬底可具有两个或更多个此类开口。另外，开口可形成于衬底中的任何位置(例 如但不限于中部部分、内部部分和/或外部部分)以提供对半导体裸片的接合衬垫的接入， 以使得接合线可形成为穿过开口将半导体裸片的接合衬垫耦合到衬底的对应衬底接合 衬垫。另外，虽然在示出的实施例中某些特征或部件已经示出为具有某些布置或配置， 但其它布置和配置是可能的。此外，在特定实施例的上下文中描述的本发明技术的某些 方面还可在其它实施例中组合或去除。

本文中所论述的包含半导体装置(或裸片)的装置可形成在例如硅、锗、锗化硅合金、 砷化镓、氮化镓等半导体衬底或裸片上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另 一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质 的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子 植入或通过任何其它掺杂方法执行掺杂。

如本文中所使用且包含在权利要求书中的，如在项列表(例如，后加例如“中的至少 一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含性列表，使得例 如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A 和B和C)。并且，如本文中所使用，短语“基于”不应理解为提及封闭条件集。例如， 在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和 条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部 分地基于”。

从上文中应了解，本文中已出于说明的目的描述本发明的具体实施例，但可在不偏 离本发明的范围的情况下进行各种修改。相反，在以上描述中，论述了众多具体细节以提供对本发明技术的实施例的透彻和启发性描述。然而，相关领域的技术人员应认识到，可在并无具体细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细 地描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免混淆技术的其 它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、 系统和方法可在本发明技术的范围内。

Claims (20)

1.一种半导体裸片组件，其包括：

衬底，其包含前表面和与所述前表面相对的后表面，其中所述衬底包含从所述前表面延伸到所述后表面中的开口；

第一裸片，其附接到所述前表面，其中所述第一裸片包含有源侧，所述有源侧朝向所述前表面且具有与所述开口对齐的第一接合衬垫；

第二裸片，其附接到所述第一裸片以使得所述第二裸片的边缘延伸超过所述第一裸片的对应边缘，其中所述第二裸片包含有源侧，所述有源侧朝向所述前表面并且具有未被所述第一裸片覆盖且与所述开口对齐的第二接合衬垫；以及

第一接合线，其穿过所述开口将所述第一接合衬垫和所述第二接合衬垫与所述衬底的所述后表面上的第一衬底接合衬垫耦合。

2.根据权利要求1所述的半导体裸片组件，其进一步包括：

第三裸片，其附接到所述衬底的所述前表面，其中所述第三裸片包含有源侧，所述有源侧朝向所述前表面且具有与所述开口对齐的第三接合衬垫；

第四裸片，其附接到所述第三裸片以使得所述第四裸片的边缘延伸超过所述第三裸片的对应边缘，其中所述第四裸片包含有源侧，所述有源侧朝向所述前表面且具有未被所述第三裸片覆盖且与所述开口对齐的第四接合衬垫；以及

第二接合线，其穿过所述开口将所述第三接合衬垫和所述第四接合衬垫与所述衬底的所述后表面上的第二衬底接合衬垫耦合。

3.根据权利要求2所述的半导体裸片组件，其进一步包括：

第三接合线，其将所述第二裸片的所述第二接合衬垫与所述第四裸片的所述第四接合衬垫耦合。

4.根据权利要求3所述的半导体裸片组件，其中单根接合线包含所述第一接合线、所述第二接合线和所述第三接合线。

5.根据权利要求3所述的半导体裸片组件，其中所述第一裸片、所述第二裸片、所述第三裸片和所述第四裸片为半导体存储器裸片。

6.根据权利要求2所述的半导体裸片组件，其中：

所述第一裸片和所述第二裸片位于所述衬底的所述前表面的接近所述开口的第一侧的第一区中，其中所述第一裸片和所述第二裸片是堆叠的；

所述第三裸片和所述第四裸片位于所述衬底的所述前表面的接近所述开口的第二侧的第二区中，所述第二侧与所述第一侧相对，其中所述第三裸片和所述第四裸片是堆叠的。

7.根据权利要求6所述的半导体裸片组件，其进一步包括：

第五裸片，其附接到所述衬底的所述前表面，其中所述第五裸片包含有源侧，所述有源侧朝向所述前表面且具有与所述开口对齐的第五接合衬垫；

第三接合线，其穿过所述开口将所述第五接合衬垫与所述衬底的所述后表面上的第三衬底接合衬垫耦合；并且

所述第五裸片位于所述前表面的接近所述开口的第三侧的第三区中，所述第三侧大体垂直于所述第一侧和/或所述第二侧。

8.根据权利要求1所述的半导体裸片组件，其进一步包括：

第一模塑件，其在所述衬底的所述前表面上，所述第一模塑件包封所述第一裸片和所述第二裸片；以及

第二模塑件，其在所述衬底的所述后表面上，所述第二模塑件延伸到所述开口中且包封所述第一接合线。

9.根据权利要求1所述的半导体裸片组件，其进一步包括：

第三裸片，其附接到所述衬底的所述前表面，其中所述第三裸片包含有源侧，所述有源侧朝向所述前表面且具有与所述开口对齐的第三接合衬垫，并且其中所述第一接合线进一步将所述第三裸片的所述第三接合衬垫与所述第二裸片的所述第二接合衬垫耦合。

10.根据权利要求1所述的半导体裸片组件，其进一步包括：

第三裸片，其附接到所述衬底的所述前表面，其中所述第三裸片包含有源侧，所述有源侧朝向所述前表面且具有与所述开口对齐的第三接合衬垫；以及

第四裸片，其附接到所述第三裸片以使得所述第四裸片的边缘延伸超过所述第三裸片的对应边缘，其中所述第四裸片包含有源侧，所述有源侧朝向所述前表面且具有未被所述第三裸片覆盖且与所述开口对齐的第四接合衬垫，并且其中所述第一接合线进一步将所述第三接合衬垫和所述第四接合衬垫与所述第二裸片的所述第二接合衬垫耦合。

11.一种半导体封装，其包括：

封装衬底，其包含前表面和与所述前表面相对的后表面，其中所述封装衬底包含延伸穿过所述封装衬底的开口；

附接到所述前表面的两个或更多个存储器裸片堆叠，其中每一存储器裸片堆叠包含：

第一存储器裸片，其附接到所述前表面，其中所述第一存储器裸片包含朝向所述前表面的有源侧和与所述有源侧相对的无源侧，所述第一存储器裸片的所述有源侧具有与所述开口对齐的第一接合衬垫；以及

第二存储器裸片，其附接到所述第一存储器裸片的所述无源侧以使得所述第二存储器裸片的边缘延伸超过所述第一存储器裸片的对应边缘，其中所述第二存储器裸片包含有源侧，所述有源侧朝向所述前表面并且具有未被所述第一存储器裸片覆盖且与所述开口对齐的第二接合衬垫；以及

穿过所述开口的两根或更多根接合线，其中每一接合线将对应存储器裸片堆叠的所述第一接合衬垫和所述第二接合衬垫与所述封装衬底的所述后表面上的对应衬底接合衬垫耦合。

12.根据权利要求11所述的半导体封装，其中：

各自包含于所述两个或更多个存储器裸片堆叠的对应堆叠中的至少两个第二接合衬垫通过第二接合线彼此耦合。

13.根据权利要求11所述的半导体封装，其进一步包括：

第一模塑件，其在所述封装衬底的所述前表面上，所述第一模塑件包封所述两个或更多个存储器裸片堆叠；以及

第二模塑件，其在所述封装衬底的所述后表面上，所述第二模塑件延伸到所述开口中且包封所述两根或更多根接合线。

14.一种方法，其包括：

在衬底中形成开口，所述衬底包含前表面和与所述前表面相对的后表面，所述开口从所述前表面延伸到所述后表面中；

将第一裸片附接到所述前表面，其中所述第一裸片包含朝向所述前表面的有源侧和与所述开口对齐的第一接合衬垫；以及

将第二裸片附接到所述第一裸片以使得所述第二裸片的边缘延伸超过所述第一裸片的对应边缘，其中所述第二裸片包含朝向所述前表面的有源侧和未被所述第一裸片覆盖且与所述开口对齐的第二接合衬垫。

15.根据权利要求14所述的方法，其进一步包括：

穿过所述开口形成第一接合线，所述第一接合线将所述第一接合衬垫和所述第二接合衬垫与所述衬底的所述后表面上的第一衬底接合衬垫耦合。

16.根据权利要求14所述的方法，其进一步包括：

将第三裸片附接到所述前表面，其中所述第三裸片包含朝向所述前表面的有源侧和与所述开口对齐的第三接合衬垫；以及

将第四裸片附接到所述第三裸片以使得所述第四裸片的边缘延伸超过所述第三裸片的对应边缘，其中所述第四裸片包含朝向所述前表面的有源侧和未被所述第三裸片覆盖且与所述开口对齐的第四接合衬垫。

17.根据权利要求16所述的方法，其进一步包括：

穿过所述开口形成接合线，所述接合线被配置成串联连接所述衬底的所述后表面上的第一衬底接合衬垫，所述第一接合衬垫、所述第二接合衬垫、所述第三接合衬垫和所述第四接合衬垫以及所述衬底的所述后表面上的第二衬底接合衬垫。

18.根据权利要求16所述的方法，其进一步包括：

穿过所述开口形成第一接合线，所述第一接合线将所述第一接合衬垫和所述第二接合衬垫与所述衬底的所述后表面上的第一衬底接合衬垫耦合；以及

穿过所述开口形成第二接合线，所述第二接合线将所述第三接合衬垫和所述第四接合衬垫与所述衬底的所述后表面上的第二衬底接合衬垫耦合。

19.根据权利要求18所述的方法，其进一步包括：

形成第三接合线，其将所述第二裸片的所述第二接合衬垫与所述第四裸片的所述第四接合衬垫耦合。

20.根据权利要求19所述的方法，其进一步包括：

在所述衬底的所述前表面上形成第一模塑件，所述第一模塑件包封所述第一裸片、所述第二裸片、所述第三裸片和所述第四裸片；以及

在所述衬底的所述后表面上形成第二模塑件，所述第二模塑件延伸到所述开口中且包封所述第一接合线、所述第二接合线和所述第三接合线。

Images