[go: up one dir, main page]

CN114975135A - 一种内置元器件的封装方法 - Google Patents

一种内置元器件的封装方法 Download PDF

Info

Publication number
CN114975135A
CN114975135A CN202210744304.3A CN202210744304A CN114975135A CN 114975135 A CN114975135 A CN 114975135A CN 202210744304 A CN202210744304 A CN 202210744304A CN 114975135 A CN114975135 A CN 114975135A
Authority
CN
China
Prior art keywords
built
chip
leveling pad
substrate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210744304.3A
Other languages
English (en)
Inventor
方兆国
陈中洲
周少明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202210744304.3A priority Critical patent/CN114975135A/zh
Publication of CN114975135A publication Critical patent/CN114975135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W95/00
    • H10W74/01

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明属于半导体封装测试领域,具体涉及一种内置元器件的封装方法。将元器件表贴在基板上形成封装体内第一层电路,回流焊后,在所选芯片粘接区域点灌封胶,使灌封胶覆盖芯片粘接区域,根据情况确定是否需要在灌封胶顶部使用整平垫,根据芯片是否要与衬底导通选择导电整平垫或绝缘整平垫,若选择导电整平垫,则需要给整平垫上预留引线键合位置;使用烘箱或压力烘箱固化灌封胶后,在灌封胶顶部或整平垫上粘贴芯片,进行引线键合及后续生产工艺。对于使用引线键合作为内部互连方式的SIP产品,充分利用芯片粘接区域的基板空间来实现内置元器件的表贴,减少基板面积,提高产品的集成度。

Description

一种内置元器件的封装方法
技术领域
本发明属于半导体封装测试领域,具体涉及一种内置元器件的封装方法。
背景技术
目前SIP产品集成表贴元器件的方式主要有两种,一种是在基板的BGA植球面中间空出一片区域来表贴元器件;另外一种是扩大基板面积在芯片旁边表贴元器件。前者的缺点是表贴元器件裸露没有受到保护,若芯片对外I/O数较多,所需的BGA焊球数量很多,而基板底部无法空出足够的空间来容纳表贴元器件,则需要扩大BGA基板面积。后者的缺点是必然需要额外的BGA基板面积来容纳表贴元器件。
对于使用引线键合技术作为内部互连方式的产品,两者均无法充分利用芯片粘接区域的基板空间。
发明内容
本发明提出一种内置元器件的封装方法,以解决现有技术中,无法充分利用芯片粘接区域的基板空间的问题。
为达上述目的,本发明提出技术方案如下:
一种内置元器件的封装方法,包括:
S1:在BGA基板上表贴内置表贴元器件,回流焊后清洗助焊剂;
S2:烘干水分,点灌封胶,使灌封胶完全覆盖内置表贴元器件;
S3:固化灌封胶;
S4:将芯片粘接在灌封胶上。
优选的,使用烘箱或压力烘箱将灌封胶固化。
优选的,粘片机将芯片粘接在灌封胶上。
优选的,芯片和灌封胶之间还包括整平垫,整平垫水平位于灌封胶顶部且不接触内置表贴元器件,芯片粘接在整平垫上。
优选的,若芯片与衬底导通,则选择具有导电功能的整平垫;若芯片不与衬底导通,则选择具有绝缘功能的整平垫;
若选择具有导电功能的整平垫,则在整平垫上预留引线键合位置。
优选的,还包括S5:使用键合丝连接芯片和BGA基板。
优选的,还包括S6:对键合后产品进行封装。
优选的,所述封装方法包括使用塑封体进行封装、使用热沉材料进行封装和使用陶瓷材料进行封装。
优选的,还包括S7:对封装后产品进行二级封装。
优选的,所述二级封装方法包括使用BGA焊球进行二级封装、使用PGA进行封装和使用LGA进行封装。
本发明的有益之处在于:
将元器件表贴在基板上形成封装体内第一层电路,回流焊后,在所选择的芯片粘接区域点灌封胶,使灌封胶覆盖芯片粘接区域,对元器件及其焊盘进行绝缘保护,避免芯片背面接触元器件导致异常,充分利用芯片粘接区域的基板空间来实现内置元器件的表贴,减少基板面积,提高产品的集成度。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
附图1为灌封胶顶部无需整平垫的封装截面剖视图。
附图2为灌封胶顶部需要整平垫的封装截面剖视图。
其中1为BGA焊球,2为BGA基板,3为内置表贴元器件,4为灌封胶,5为芯片,6为键合丝,7为塑封体,8为整平垫。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
以下详细说明均是示例性的说明,旨在对本发明提供进一步的详细说明。除非另有指明,本发明所采用的所有技术术语与本发明所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式,而并非意图限制根据本发明的示例性实施方式。
实施例1:
请参阅图1所示,本发明提供一种内置元器件的封装方法,在BGA基板2上表贴内置表贴元器件3,回流焊后清洗助焊剂,烘干去除水分后点灌封胶4;
当灌封胶4完全覆盖内置表贴元器件3后,放入烘箱或压力烘箱中将灌封胶4固化,使用粘片机将芯片5粘接在灌封胶4上,进行引线键合等后续生产工艺。
实施例2:
一种内置元器件的封装方法,如图2所示,在BGA基板2上表贴内置表贴元器件3,回流焊后清洗助焊剂,烘干去除水分后点灌封胶4;
当灌封胶4完全覆盖内置表贴元器件3后,在灌封胶4顶部放置一个合适粘接芯片5的整平垫8,施加合适的压力使整平垫8水平且不接触内置表贴元器件3;
放入烘箱或压力烘箱中将灌封胶4固化,使用粘片机将芯片5粘接在整平垫8上,进行引线键合等后续生产工艺。
实施例3:
本发明中,封装体可以选择塑封体7,但封装方法不局限于塑封工艺,也可以安装热沉,也可以使用陶瓷封装,其他结构同实施例1、实施例2。
实施例4:
本发明中,二级封装工艺可以选择BGA焊球1,但二级封装工艺不局限于BGA,也可以是PGA、LGA等,其他结构同实施例1、实施例2、实施例3。
本发明的内置元器件的封装方法,其芯片5粘贴在部分或全部的内置表贴元器件3上方,实现内部芯片与内置表贴元器件3的立体封装。
具体地,将内置表贴元器件3表贴在BGA基板2上形成封装体内第一层电路,回流焊后,在所选择的芯片粘接区域点灌封胶4,使灌封胶4覆盖芯片粘接区域,对内置表贴元器件3及其焊盘进行绝缘保护,避免芯片5背面接触元器件导致异常。
根据元器件的尺寸、数量、排布方式,及灌封胶4的表面张力等因素影响下灌封胶4顶部的平整性,确定是否需要在灌封胶4顶部使用整平垫8,根据芯片5是否要与衬底导通选择整平垫8,若芯片5与衬底导通,则选择具有导电功能的整平垫8;若芯片5不与衬底导通,则选择具有绝缘功能的整平垫8。
若选择具有导电功能的整平垫8,则需要给整平垫8上预留引线键合位置,保证整平垫8与芯片5底面之间的电接触,使用烘箱或压力烘箱固化灌封胶4后,在灌封胶4顶部或整平垫8上粘贴芯片5,使用键合丝6将芯片5与BGA基板2连接,进行引线键合及后续生产工艺。
由技术常识可知,本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此,上述公开的实施方案,就各方面而言,都只是举例说明,并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (10)

1.一种内置元器件的封装方法,其特征在于,包括:
S1:在BGA基板(2)上表贴内置表贴元器件(3),回流焊后清洗助焊剂;
S2:烘干水分,点灌封胶(4),使灌封胶(4)完全覆盖内置表贴元器件(3);
S3:固化灌封胶(4);
S4:将芯片(5)粘接在灌封胶(4)上。
2.如权利要求1所述的一种内置元器件的封装方法,其特征在于,使用烘箱或压力烘箱将灌封胶(4)固化。
3.如权利要求1所述的一种内置元器件的封装方法,其特征在于,使用粘片机将芯片(5)粘接在灌封胶(4)上。
4.如权利要求1所述的一种内置元器件的封装方法,其特征在于,芯片(5)和灌封胶(4)之间还包括整平垫(8),整平垫(8)水平位于灌封胶(4)顶部且不接触内置表贴元器件(3),芯片(5)粘接在整平垫(8)上。
5.如权利要求4所述的一种内置元器件的封装方法,其特征在于,若芯片(5)与衬底导通,则选择具有导电功能的整平垫(8);若芯片(5)不与衬底导通,则选择具有绝缘功能的整平垫(8);
若选择具有导电功能的整平垫(8),则在整平垫(8)上预留引线键合位置。
6.如权利要求1所述的一种内置元器件的封装方法,其特征在于,还包括S5:使用键合丝(6)连接芯片(5)和BGA基板(2)。
7.如权利要求6所述的一种内置元器件的封装方法,其特征在于,还包括S6:对键合后产品进行封装。
8.如权利要求7所述的一种内置元器件的封装方法,其特征在于,所述封装方法包括使用塑封体(7)进行封装、使用热沉材料进行封装和使用陶瓷材料进行封装。
9.如权利要求7所述的一种内置元器件的封装方法,其特征在于,还包括S7:对封装后产品进行二级封装。
10.如权利要求9所述的一种内置元器件的封装方法,其特征在于,所述二级封装方法包括使用BGA焊球(1)进行二级封装、使用PGA进行封装和使用LGA进行封装。
CN202210744304.3A 2022-06-28 2022-06-28 一种内置元器件的封装方法 Pending CN114975135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210744304.3A CN114975135A (zh) 2022-06-28 2022-06-28 一种内置元器件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210744304.3A CN114975135A (zh) 2022-06-28 2022-06-28 一种内置元器件的封装方法

Publications (1)

Publication Number Publication Date
CN114975135A true CN114975135A (zh) 2022-08-30

Family

ID=82965920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210744304.3A Pending CN114975135A (zh) 2022-06-28 2022-06-28 一种内置元器件的封装方法

Country Status (1)

Country Link
CN (1) CN114975135A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086500A1 (en) * 2000-12-30 2002-07-04 Siliconware Precision Industries, Co., Ltd. Semiconductor package and fabricating method thereof
JP2006261657A (ja) * 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
US20070194419A1 (en) * 2006-02-23 2007-08-23 Shinko Electric Industries Co. Ltd. Semiconductor module and method of manufacturing the same
US20080029869A1 (en) * 2006-08-01 2008-02-07 Samsung Electronics Co., Ltd. Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2012191027A (ja) * 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
KR101672967B1 (ko) * 2015-07-31 2016-11-04 송영희 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
US20180145236A1 (en) * 2014-12-05 2018-05-24 Industrial Technology Research Institute Package structure for light emitting device
US20190103377A1 (en) * 2017-09-29 2019-04-04 Lilia May Methods of forming joint structures for surface mount packages
US20190287881A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086500A1 (en) * 2000-12-30 2002-07-04 Siliconware Precision Industries, Co., Ltd. Semiconductor package and fabricating method thereof
JP2006261657A (ja) * 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
US20070194419A1 (en) * 2006-02-23 2007-08-23 Shinko Electric Industries Co. Ltd. Semiconductor module and method of manufacturing the same
US20080029869A1 (en) * 2006-08-01 2008-02-07 Samsung Electronics Co., Ltd. Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2012191027A (ja) * 2011-03-11 2012-10-04 Sekisui Chem Co Ltd 接着剤層付き半導体チップ及び半導体装置の製造方法
US20180145236A1 (en) * 2014-12-05 2018-05-24 Industrial Technology Research Institute Package structure for light emitting device
KR101672967B1 (ko) * 2015-07-31 2016-11-04 송영희 에지에 사이드 패드를 포함하는 반도체 스택 패키지, 및 이를 포함하는 고밀도 메모리 모듈, 전자 회로 기기
US20190103377A1 (en) * 2017-09-29 2019-04-04 Lilia May Methods of forming joint structures for surface mount packages
US20190287881A1 (en) * 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices

Similar Documents

Publication Publication Date Title
TWI379367B (en) Chip packaging method and structure thereof
TWI429050B (zh) 堆疊式晶片封裝
US20120217657A1 (en) Multi-chip module package
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US8093104B1 (en) Multi-chip stacking method to reduce voids between stacked chips
JP2007221139A (ja) ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
US20040061206A1 (en) Discrete package having insulated ceramic heat sink
JP2011205116A (ja) マルチチップモジュール
KR101474189B1 (ko) 집적회로 패키지
CN103400826B (zh) 半导体封装及其制造方法
TWI355731B (en) Chips-between-substrates semiconductor package and
CN201490179U (zh) 电路板结构
TW201446089A (zh) 半導體封裝件及其製法
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP6258538B1 (ja) 半導体装置およびその製造方法
CN114975135A (zh) 一种内置元器件的封装方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
CN105977233A (zh) 芯片封装结构及其制造方法
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
TWI450348B (zh) 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN101894830B (zh) 堆叠式封装构造及其制造方法
JP2004063824A (ja) 半導体装置及びその製造方法
TW201725656A (zh) 晶片封裝結構及其製作方法
JP4452767B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination