[go: up one dir, main page]

CN114930807A - 摄像装置和摄像方法 - Google Patents

摄像装置和摄像方法 Download PDF

Info

Publication number
CN114930807A
CN114930807A CN202180008083.7A CN202180008083A CN114930807A CN 114930807 A CN114930807 A CN 114930807A CN 202180008083 A CN202180008083 A CN 202180008083A CN 114930807 A CN114930807 A CN 114930807A
Authority
CN
China
Prior art keywords
substrate
unit
circuit
pixel
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008083.7A
Other languages
English (en)
Inventor
児玉和俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114930807A publication Critical patent/CN114930807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H10P14/40—
    • H10W20/01—
    • H10W20/40—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[问题]为了提供能够减小基板上无用区域的摄像装置。[解决方案]具有堆叠的多个基板的该摄像装置包括：读出专用电路，其配置在与其上配置有包括多个光电转换元件的像素阵列单元的基板不同的基板上，并且执行通过所述多个光电转换元件的光电转换而获得的电信号的读出操作；和电路，其配置在与其上配置有所述读出专用电路的基板不同的基板上，并且基于所述电信号执行除了所述读出专用电路的操作以外的操作。

Description

摄像装置和摄像方法
技术领域
本发明涉及摄像装置和摄像方法。
背景技术
传统上，通常使用包括同步固体图像传感器的摄像装置，该同步固体图像传感器与诸如垂直同步信号等同步信号同步地拍摄图像数据(帧)。由于同步固体图像传感器仅能在同步信号的每个周期(例如，1/60秒)获取图像数据，因此难以应对交通或机器人相关领域中需要更高速度处理的情况。因此，已经提出了如下的异步固体图像传感器：其中，在各像素中设置用于针对各像素地址实时检测像素光量超过阈值作为地址事件的地址事件检测电路(例如，参照专利文献1)。
引用列表
专利文献
专利文献1：PCT申请号2016-533140的日文翻译
发明内容
本发明要解决的技术问题
上述异步固体图像传感器可以以比同步固体图像传感器高得多的速度生成和输出数据。因此，例如，在交通领域中，可以高速地对人或障碍物执行图像识别处理以提高安全性。然而，地址事件检测电路与同步型的像素电路相比具有较大的电路规模，因此当在各像素中设置这种电路时，与同步型相比，存在安装面积增大的问题。
近年来，随着半导体集成电路技术的发展，已经可以堆叠两个基板并且在上下基板之间高速地发送或接收信号。因此，也可以通过堆叠其上配置有上述地址事件检测电路的基板和其上配置有像素阵列单元的基板来构造摄像装置。
然而，当安装在堆叠的两个基板上的电路的面积之间存在较大差异时，固体图像传感器的外部尺寸取决于具有较大电路面积的基板的尺寸，因此担心不能减小尺寸。此外，由于构成固体图像传感器的各电路部分彼此相关联，并且电路面积根据各电路部分而不同，因此不容易分配各电路部分使得堆叠的两个基板的安装面积是相同的。堆叠的两个基板中的一者可以具有较大的电路面积，而另一者可以具有较小的电路面积和较大的空闲区域。基板上具有较大的空闲区域意味着存在较多浪费空间，这导致芯片成本增加。
因此，本发明提供了一种能够减小基板上无用区域的摄像装置和摄像方法。
技术问题的解决方案
为了解决上述问题，根据本发明，提供了一种包括堆叠的多个基板的摄像装置，所述摄像装置包括：
读出专用电路，其配置在与其上配置有包括多个光电转换元件的像素阵列单元的基板不同的基板上，并且构造为执行通过所述多个光电转换元件的光电转换而获得的电信号的读出操作；和
电路，其配置在与其上配置有所述读出专用电路的基板不同的基板上，并且构造为基于所述电信号执行除了所述读出专用电路的操作以外的操作。
所述读出专用电路可以是构造为将通过所述光电转换元件的光电转换而获得的电信号转换为电压信号并且执行增益调整的电路，并且
其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的所述基板可以执行以下处理中的至少一者：以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路输出的电压信号转换为数字信号的处理；针对所述数字信号的预定信号处理；和以配置在第二方向上的两个以上像素组为单位驱动所述多个光电转换元件的处理。
在构造为执行除了所述读出专用电路的操作以外的操作的所述电路中，具有超过预定基准电压的电源电压的电路部分可以配置在与所述多个光电转换元件相同的基板上。
所述摄像装置可以包括AD单元的至少一部分，所述AD单元的所述至少一部分配置在其上配置有所述像素阵列单元的基板上，并且构造为将从所述读出专用电路读出的像素信号转换为数字信号。
所述AD单元可以以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路读出的像素信号转换为数字信号。
所述AD单元可以被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
所述摄像装置可以包括像素组驱动单元，所述像素组驱动单元配置在其上配置有所述像素阵列单元的基板上，并且构造为以配置在第二方向上的两个以上像素组为单位驱动所述像素阵列单元。
所述像素组驱动单元可以被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
所述摄像装置可以包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其以与所述第一基板上的所述第二基板相同的层高堆叠，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
所述第一基板可以大于所述第二基板，并且
所述第二基板可以大于所述第三基板。
所述摄像装置可以包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其堆叠在所述第一基板下方，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
所述摄像装置可以包括：第四基板，其以与所述第三基板相同的层高配置，
其中，在所述第三基板和所述第四基板上分别配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的一部分。
所述第二基板可以大于所述第三基板和所述第四基板。
所述读出专用电路可以配置在所述第一基板上，以在堆叠方向上观察所述第一基板和所述第二基板的平面图时至少部分地与所述像素阵列单元重叠。
可以针对所述多个光电转换元件中的各者设置一个所述读出专用电路。
所述读出专用电路可以设置为与两个以上所述光电转换元件相关联。
所述像素阵列单元和所述读出专用电路可以包括变化量检测单元，所述变化量检测单元构造为输出指示所述多个光电转换元件中的各者的所述电信号的变化量是否超过预定阈值的检测信号。
所述像素阵列单元和所述读出专用电路可以包括像素AD单元，所述像素AD单元构造为将通过各所述光电转换元件的光电转换而获得的电信号转换为数字信号。
所述像素阵列单元和所述读出专用电路可以包括光检测单元，所述光检测单元构造为检测入射在所述多个光电转换元件上的光的入射位置和入射时间。
所述摄像装置可以包括：
第一输出单元，其构造为输出来自所述像素阵列单元的第一信号；和
第二输出单元，其构造为输出来自所述读出专用电路的第二信号。
所述多个基板可以通过Cu-Cu接合、硅通孔(TSV)和凸块接合中的至少一者接合。
所述基板可以是晶片或半导体芯片。
根据本发明的另一方面，提供了一种使用堆叠的多个基板的摄像方法，所述摄像方法包括以下步骤：
在读出专用电路中执行通过多个光电转换元件的光电转换而获得的电信号的读出操作，所述读出专用电路配置在与其上配置有包括所述多个光电转换元件的像素阵列单元的基板不同的基板上；和
在配置于与其上配置有所述读出专用电路的基板不同的基板上的电路中，基于所述电信号执行除了所述读出专用电路的操作以外的操作。
附图说明
[图1]
图1是示出了根据第一实施方案的摄像装置1的示意性构造的框图。
[图2A]
图2A是示出了将要堆叠的基板中的一者的第一布局例的图。
[图2B]
图2B是示出了将要堆叠的另一基板的第一布局例的图。
[图3A]
图3A是示出了将要堆叠的基板中的一者的第二布局例的图。
[图3B]
图3B是示出了将要堆叠的另一基板的第二布局例的图。
[图4A]
图4A是示出了将要堆叠的基板中的一者的第三布局例的图。
[图4B]
图4B是示出了将要堆叠的另一基板的第三布局例的图。
[图5A]
图5A是示出了将要堆叠的基板中的一者的第四布局例的图。
[图5B]
图5B是示出了将要堆叠的另一基板的第四布局例的图。
[图6]
图6是示出了像素阵列单元和像素AFE单元之间的位置关系的图。
[图7A]
图7A是采用图2A和图2B的布局配置的情况下的示意性立体图。
[图7B]
图7B是采用图3A和图3B的布局配置的情况下的示意性立体图。
[图8A]
图8A是图2A的变形例的布局图。
[图8B]
图8B是图2B的变形例的布局图。
[图8C]
图8C是图3A的变形例的布局图。
[图8D]
图8D是图3B的变形例的布局图。
[图9A]
图9A是示出了图7A的变形例的立体图。
[图9B]
图9B是示出了图7B的变形例的立体图。
[图10A]
图10A是示出了各像素电路与各子AFE单元之间的连接方式的图。
[图10B]
图10B是示出了各像素电路与各子AFE单元之间的连接方式的图。
[图10C]
图10C是示出了各像素电路与各子AFE单元之间的连接方式的图。
[图10D]
图10D是示出了各像素电路与各子AFE单元之间的连接方式的图。
[图11]
图11是示出了列处理单元的内部构造的示例的框图。
[图12]
图12是示出了行驱动单元的内部构造的示例的框图。
[图13A]
图13A是CoW方式的第二基板的布局图。
[图13B]
图13B是CoW方式的第一基板的布局图。
[图14A]
图14A是在与图13A不同的方向上配置芯片的第二基板的布局图。
[图14B]
图14B是在与图13A不同的方向上配置芯片的第一基板的布局图。
[图15A]
图15A是具有三层结构的第三基板的第一布局图。
[图15B]
图15B是具有三层结构的第二基板的第一布局图。
[图15C]
图15C是具有三层结构的第一基板的第一布局图。
[图16A]
图16A是具有三层结构的第三基板的第二布局图。
[图16B]
图16B是具有三层结构的第二基板的第二布局图。
[图16C]
图16C是具有三层结构的第一基板的第二布局图。
[图17A]
图17A是具有三层结构的第三基板的第三布局图。
[图17B]
图17B是具有三层结构的第二基板的第三布局图。
[图17C]
图17C是具有三层结构的第一基板的第三布局图。
[图18]
图18是示出了不具有列处理单元的摄像装置的示意性构造的框图。
[图19A]
图19A是示意性示出了生成地址事件检测信号的图。
[图19B]
图19B是示意性示出了生成SPAD信号的图。
[图19C]
图19C是示意性示出了生成灰度信号的图。
[图20A]
图20A是示出了其中一个像素电路对应于一个子AFE单元的示例的图。
[图20B]
图20B是示出了其中多个像素电路对应于一个子AFE单元的示例的图。
[图20C]
图20C是示出了其中一个像素电路对应于多个子AFE单元的示例的图。
[图21A]
图21A是在不包括列处理单元时的第二基板的第一布局图。
[图21B]
图21B是在不包括列处理单元时的第一基板的第一布局图。
[图22A]
图22A是在不包括列处理单元时的第二基板的第二布局图。
[图22B]
图22B是在不包括列处理单元时的第一基板的第二布局图。
[图23A]
图23A是示出了像素阵列单元的第一示例的图。
[图23B]
图23B是示出了像素阵列单元的第二示例的图。
[图23C]
图23C是示出了像素阵列单元的第三示例的图。
[图24]
图24是示出了地址事件检测电路的示例的框图。
[图25]
图25是示出了电流-电压转换电路的内部构造的示例的电路图。
[图26]
图26是示出了减法器和量化器的内部构造的示例的电路图。
[图27]
图27是全局快门型摄像装置的像素电路的电路图。
[图28]
图28是卷帘快门型摄像装置的像素电路的电路图。
[图29]
图29是以像素区域为单位执行A/D转换的区域AD型像素电路周边的电路图。
[图30]
图30是示出了由根据第一实施方案的摄像装置1执行的处理过程的流程图。
[图31]
图31是示出了地址事件检测电路的另一构造例的框图。
[图32]
图32是示出了根据第二构造例的摄像装置的构造的框图。
[图33]
图33是示出了车辆控制系统的示意性构造例的框图。
[图34]
图34是示出了摄像单元和车外信息检测单元的安装位置的示例的图。
具体实施方式
在下文中，将参照附图说明摄像装置的实施方案。在下文中，将主要说明摄像装置的主要构成元素，但是摄像装置可以具有未示出或未说明的构成元素或功能。以下说明不排除未示出或未说明的构成元素或功能。
(第一实施方案)
图1是示出了根据第一实施方案的摄像装置1的示意性构造的框图。图1的摄像装置1包括像素阵列单元2、行驱动单元3、列处理单元4、像素AFE单元5、列驱动单元6、信号处理单元7和系统控制单元8。在一些情况下，图1的摄像装置1可以包括附加的信号处理单元9。
像素阵列单元2包括配置在行方向和列方向上的多个像素电路2a。各像素电路2a包括光电转换元件和读出通过光电转换元件的光电转换而获得的电信号的读出电路。读出电路是将通过光电转换获得的电信号发送至将在下面说明的像素模拟前端(AFE)单元的电路。更具体地，读出电路包括传输晶体管等。
行驱动单元3依次驱动像素阵列单元2中的各行。行驱动单元3逐行驱动与像素阵列单元2中的各行连接的多个像素电路2a(在下文中，称为像素组)。如下所述，行驱动单元3包括被供给高电源电压的电路部分和被供给低电源电压的电路部分。
列处理单元4依次读出与像素阵列单元2中的各列连接的多个像素电路2a(在下文中，称为像素组)的输出信号，并且执行模数转换。如下所述，列处理单元4包括被供给高电源电压的电路部分和被供给低电源电压的电路部分。
像素AFE单元5执行将通过多个光电转换元件的光电转换而获得的电信号读出的操作。更具体地，像素AFE单元5是执行将从各像素电路2a输出的电压信号与基准信号进行比较并且进行量化的操作的读出专用电路。例如，像素AFE单元5包括复位晶体管、放大晶体管和选择晶体管。供给至像素电路2a的电源电压可以不同于供给至像素AFE单元5的电源电压，并且例如，可以向像素AFE单元5供给具有低于像素电路2a的电压电平的电源电压。
像素AFE单元5与像素阵列单元2相关联地设置。如下所述，在本实施方案中，考虑到像素AFE单元5配置在与其上配置有像素阵列单元2的基板不同的基板上这一事实，将像素AFE单元5和像素阵列单元2配置在垂直重叠的位置处。这使得通过使用Cu-Cu接合、硅通孔(TSV)或微凸块接合等将像素AFE单元5和像素阵列单元2接合，像素AFE单元5和像素阵列单元2可以高速地发送或接收信号。
与像素阵列单元2类似，像素AFE单元5包括配置在行方向和列方向上的多个子AFE单元5a。各子AFE单元5a将从对应的像素电路2a输出的电信号转换为电压信号并且执行增益调整。各子AFE单元5a可以执行用于量化电压信号的处理。
列驱动单元6依次驱动像素AFE单元5中的各列。列驱动单元6依次输出从与像素AFE单元5中的各列连接的多个子AFE单元5a输出的电压信号或量化数据，并且将电压信号或量化数据输入至信号处理单元7。如下所述，列驱动单元6包括被供给高电源电压的电路部分和被供给低电源电压的电路部分。
信号处理单元7对像素AFE单元5的输出信号执行各种信号处理。例如，信号处理单元7执行相关双采样(CDS)处理或图像识别处理。当信号处理单元7不能单独执行所有信号处理时，可以使用附加的信号处理单元9来执行进一步的信号处理。此外，可以包括用于存储指示由信号处理单元7或附加的信号处理单元9执行的信号处理的结果的数据的存储器(在图1中未示出)。
系统控制单元8控制摄像装置1的各单元。例如，系统控制单元8控制行驱动单元3驱动像素阵列单元2中的各行的时序和列处理单元4读出像素阵列单元2中的各列的像素电路2a的输出的时序。此外，系统控制单元8控制列驱动单元6驱动像素AFE单元5的时序和信号处理单元7执行信号处理的时序。
将根据本实施方案的摄像装置1的各单元分割并且配置在堆叠的多个基板上。本实施方案的特征在于尽可能地减小各基板的空闲区域。本实施方案中的基板可以是晶片或者可以是半导体芯片(在下文中，简称为芯片)。在本实施方案中，可以使用用于堆叠晶片的晶片上晶片(WoW)方式、用于堆叠晶片和芯片的晶片上芯片(CoW)方式以及用于堆叠芯片的芯片上芯片(CoC)方式中的任意方式。
由于摄像装置1所使用的电源电压根据摄像装置1内部的各电路而不同，因此例如，可以设想根据各电路所使用的电源电压电平来分割其上安装有电路的基板。例如，可以分割为其上安装有具有高于预定基准电压电平的电源电压的电路的基板和其上安装有具有等于或低于基准电压电平的电源电压的电路的基板。
此外，摄像装置1包括在其内部的处理模拟信号的电路和处理数字信号的电路。通常，由于处理模拟信号的电路容易受噪声等的影响，因此难以对该电路进行微加工。另一方面，即使在处理数字信号的电路被微加工时，也很少担心电特性会劣化。因此，分割为其上配置有处理模拟信号的电路的基板和其上配置有处理数字信号的电路的基板，并且针对其上配置有处理数字信号的电路的基板，可以使用微加工处理形成电路。电路的微加工使得在基板中可以安装更大规模的电路并且可以降低功耗。
图2A和图2B是示出了将要堆叠的两个基板11和12的第一布局例的图。示出了图2A的基板12堆叠在图2B的基板11上的示例。图2B的基板11可以是晶片或芯片。当图2B的基板11是晶片时，图2A的基板12可以是晶片或芯片，但是当图2B的基板11是芯片时，图2A的基板12是芯片。因此，图2B的基板11具有与图2A的基板12相同或更大的尺寸。
像素阵列单元2和列处理单元4配置在图2A的基板12上。图2A的基板12和图2B的基板11通过多个接合部13接合。接合部13可以通过粘合剂等与两个基板接合，或者可以通过Cu-Cu接合、TSV或微凸块接合等来接合基板。由于图2A的基板12堆叠在图2B的基板11上，因此在下文中可以将图2B的基板11称为第一基板11并且在下文中可以将图2A的基板12称为第二基板12。
在图2A中示出了像素阵列单元2配置在第二基板12的大致中央部分并且列处理单元4配置在像素阵列单元2附近的示例，但是像素阵列单元2和列处理单元4的具体配置位置是任意的。然而，如下所述，由于像素阵列单元2执行与配置在其他基板上的像素AFE单元5之间的信号的发送和接收，因此优选尽可能地靠近配置像素阵列单元2和像素AFE单元5。理想地，在堆叠基板11和基板12时，优选将像素阵列单元2和像素AFE单元5配置为彼此垂直重叠。此外，从降低寄生电容或寄生电阻的角度来看，优选将列处理单元4配置在像素阵列单元2附近。
像素AFE单元5、列驱动单元6、行驱动单元3、信号处理单元7和附加的信号处理单元9配置在图2B的第一基板11上。可以省略附加的信号处理单元9。
在两个基板11和12堆叠的状态下，当从基板表面的法线方向俯视时，像素AFE单元5配置在与像素阵列单元2垂直重叠的位置处。行驱动单元3沿着像素AFE单元5的第一端面配置，列驱动单元6沿着像素AFE单元5的第二端面配置，信号处理单元7沿着像素AFE单元5的第三端面配置，附加的信号处理单元9沿着像素AFE单元5的第四端面配置。此外，系统控制单元8沿着像素AFE单元5的角部配置。
如图1所示，由于信号处理单元7使用列处理单元4的输出来执行信号处理，因此将图2B的第一基板11中的信号处理单元7配置在与图2A的第二基板12中的列处理单元4垂直重叠的位置处。信号处理单元7和列处理单元4通过Cu-Cu接合、TSV或微凸块接合等接合，并且执行各种信号的发送和接收。因此，即使当列处理单元4和信号处理单元7配置在不同的基板上时，信号处理单元7也可以使用列处理单元4的输出快速地执行信号处理，而不受寄生电容或寄生电阻的影响。
因此，在图2A的第一基板11上不仅配置有像素阵列单元2而且还配置有列处理单元4，使得可以减小第一基板11的空闲区域，并且使得第一基板11的电路安装面积可以接近第二基板12的电路安装面积。此外，由于能够减小第二基板12的电路安装面积，因此可以减小第一基板11和第二基板12中任一者的基板尺寸，并且可以实现摄像装置1的小型化。此外，由于在基板11和基板12中都以信号流顺序配置各电路，因此可以缩短信号传播延迟时间，并且电路也不易受噪声的影响。
图3A和图3B是示出了将要堆叠的两个基板11和12的第二布局例的图。由于列处理单元4针对各列执行A/D转换处理，因此需要多个比较器、多个计数器、多个开关和多个存储器等。因此，列数越多，列处理单元4的电路规模越大。此外，列处理单元4中的比较器和计数器之间所使用的电源电压可能不同。因此，列处理单元4被一分为二，并且部分地配置在第一基板11和第二基板12上。更具体地，在列处理单元4中，将诸如比较器等使用高电源电压的电路部分配置在第二基板12上，并且将诸如计数器等使用低电源电压的电路部分配置在第一基板11上。这使得可以减少供给至第一基板11和第二基板12的各电源电压的类型。
由于信号处理单元7接收来自像素AFE单元5和列处理单元4两者的信号，因此将信号处理单元7配置在图3B的第一基板11上的像素AFE单元5和列处理单元4之间。
因此，在图3A和图3B的第二布局例中，在列处理单元4的电路规模较大或列处理单元4所使用的电源电压电平根据列处理单元4内部的电路而不同时，由于列处理单元4被分割并且配置在第一基板11和第二基板12上，因此，可以抑制第一基板11和第二基板12的电路安装面积的变化，并且可以针对各基板分配供给的电源电压。此外，信号处理单元7配置在像素AFE单元5和列处理单元4之间，使得可以提高信号处理单元7和列处理单元4之间的信号发送和接收的速度以及信号处理单元7和像素AFE单元5之间的信号发送和接收的速度。
图4A和图4B是示出了将要堆叠的两个基板11和12的第三布局例的图。在第三布局例中，在构成行驱动单元3的电路中，将诸如电平移位器等由高电压驱动的电路部分(例如，电平移位器)和由低电压驱动的电路部分配置在不同的基板上。
行驱动单元3设置在第一基板11和图4A的第二基板12上的垂直重叠的位置处。第二基板12中的行驱动单元3包括诸如电平移位器等由高电压驱动的电路部分，并且第一基板11中的行驱动单元3包括诸如移位寄存器等由低电压驱动的电路部分。各基板的行驱动单元3通过Cu-Cu接合、TSV或微凸块接合等接合。
尽管在图4A和图4B中，列处理单元4配置在第二基板12上，但是，与图3A和图3B一样，列处理单元4可以被分割并且配置在第一基板11和第二基板12上。或者，列处理单元4可以配置在第一基板11上而不是第二基板12上。
图5A和图5B是示出了将要堆叠的两个基板11和12的第四布局例的图。在第四布局例中，行驱动单元3和列处理单元4配置在第二基板12上。这使得可以进一步减小第一基板11和第二基板12之间的电路安装面积的差异。
除了上述的第一布局例至第四布局例之外，还可以考虑各种布局例。上述的第一布局至第四布局的共同之处在于：如图6所示，第二基板12上的像素阵列单元2和第一基板11上的像素AFE单元5配置在垂直重叠的位置处。这使得可以高效地执行从像素阵列单元2的各像素的读出。像素阵列单元2和像素AFE单元5可以彼此部分地垂直重叠，并且像素阵列单元2和像素AFE单元5并不总是需要彼此完全地垂直重叠。此外，像素阵列单元2和像素AFE单元5的电路安装面积不一定必须相同。
图7A是采用图2A和图2B的布局配置的情况下的示意性立体图。在图2A和图2B的情况下，列处理单元4配置在第二基板12上，并且信号处理单元7配置在第一基板11上。如图7A所示，列处理单元4和信号处理单元7配置在垂直重叠的位置处。因此，通过列处理单元4的A/D转换而获得的数字像素数据可以通过Cu-Cu接合等以最短距离发送至第二基板12中的信号处理单元7，使得可以快速地执行信号处理而不受信号线的寄生电容或寄生电阻的影响。此外，在图7A的布局配置中，由于模拟信号主要在第二基板12中处理，并且数字信号主要在第一基板11中处理，因此第一基板11上的电路可以通过微加工工艺形成。
图7B是采用图3A和图3B的布局配置的情况下的示意性立体图。在图3A和图3B的情况下，由于列处理单元4配置在第一基板11和第二基板12两者上，因此例如，可以在第二基板12的列处理单元4中执行列处理单元4的使用高电源电压的前半部分的处理，并且可以在第一基板11的列处理单元4中执行列处理单元4的使用低电源电压的后半部分的处理。如图7B所示，由于第一基板11的列处理单元4和第二基板12的列处理单元4配置在垂直重叠的位置处，因此可以在两个基板的列处理单元4之间快速地执行信号发送和接收。
在上述的第一布局例至第四布局例中，虽然像素阵列单元2配置在第二基板12的大致中央部分，但是像素阵列单元2的配置位置是任意的。此外，接合部13的数量或配置位置是任意的。
图8A和图8B是图2A和图2B的变形例。图8C和图8D是图3A和图3B的变形例。在图8A和图8C所示的第二基板12中，像素阵列单元2沿着第二基板12的一个端边配置，并且接合部13沿着与该一个端边相对的另一个端边配置。在图8B和图8D所示的第一基板11中，像素AFE单元5配置为与第二基板12的像素阵列单元2垂直重叠，并且接合部13也配置为在第一基板11和第二基板12中彼此垂直重叠。
如上所述，可以考虑针对第一基板11和第二基板12中的各电路的布局配置的各种变形例。
图9A是示出了图7A的变形例的立体图，并且图9B是示出了图7B的变形例的立体图。在图9A中，第二基板12的列处理单元4被一分为二，并且沿着第二基板12相对的两个端边配置。在下文中，将分割后的这两个列处理单元4称为分割列处理单元4a。因此，第一基板11的信号处理单元7也被一分为二，并且沿着第一基板11相对的两个端边配置。在下文中，将分割后的这两个信号处理单元7称为分割信号处理单元7a。在各端边侧的分割列处理单元4a和分割信号处理单元7a配置为彼此垂直重叠。分割列处理单元4a和分割信号处理单元7a通过Cu-Cu接合、TSV或微凸块接合等接合，并且执行各种信号的发送和接收。
图9B与图9A相同，并且在第一基板11和第二基板12之中的任一者中，沿着相对的两个端边配置有两个分割列处理单元4a。
因此，列处理单元4被一分为二，并且沿着第二基板12相对的两个端边配置，使得从像素阵列单元2到列处理单元4的距离可以尽可能地均匀。类似地，信号处理单元7被一分为二，并且沿着第二基板12相对的两个端边配置，使得从像素AFE单元5到信号处理单元7的距离可以尽可能地均匀。
如图6所示，在本实施方案中，像素阵列单元2和像素AFE单元5配置在不同的基板上的垂直重叠位置处，使得像素阵列单元2和像素AFE单元5快速地执行各种信号的发送和接收。像素阵列单元2和像素AFE单元5通过Cu-Cu接合、TSV或微凸块接合来发送和接收各种信号。
图10A、图10B、图10C和图10D是示出了像素阵列单元2中的各像素电路2a和像素AFE单元5中的各子AFE单元5a之间的连接方式的图。在图10A的连接方式中，示出了其中像素阵列单元2中的各像素电路2a和像素AFE单元5中对应的一个子AFE单元5a发送和接收各种信号的示例。图10B示出了其中像素阵列单元2中的多个像素电路2a和像素AFE单元5中对应的一个子AFE单元5a发送和接收各种信号的示例。图10C示出了其中像素阵列单元2中的各像素电路2a和像素AFE单元5中对应的多个子AFE单元5a发送和接收各种信号的示例。图10D示出了其中仅像素阵列单元2中的一些像素电路2a和像素AFE单元5中对应的一个子AFE单元5a发送和接收各种信号的示例。
像素阵列单元2和像素AFE单元5的连接方式可以如图10A至图10D中的任一者所示。如图10D所示，像素阵列单元2中的一些像素电路2a不执行向像素AFE单元5发送信号以及从像素AFE单元5接收信号。
图11是示出了列处理单元4的内部构造的示例的框图。如图11所示，列处理单元4针对在列方向上延伸的各列信号线包括比较器21、加/减计数器(在下文中，简称为计数器)23和存储器24。此外，列处理单元4设置有DAC 22。
DAC 22生成参考信号。比较器21将列信号线上的电压信号与参考信号进行比较。计数器23在一段时间内对计数值进行计数，直到来自比较器21的比较结果反相。计数器23的计数值保存在存储器24中。指示保存在存储器24中的计数器23的计数值的数字信号被传送至信号处理单元7。
将高电源电压供给至列处理单元4中的在图11的虚线Ln1之上的电路部分(比较器21等)，而将低电源电压供给至在虚线Ln1之下的电路部分(计数器23和存储器24等)。因此，在上述图2A和图3A等中，作为列处理单元4的一部分的高电源电压供给电路部分(比较器21等)配置在第二基板12上。
图12是示出了行驱动单元3的内部构造的示例的框图。如图12所示，行驱动单元3包括地址选择逻辑单元25、多个解码器26、多个存储器27、多个电平移位器28和多个驱动器29。各驱动器29连接至像素阵列单元2的各行选择线。
地址选择逻辑单元25将从系统控制单元8发送的地址信号传送至各解码器26。解码器26对地址信号进行解码。由解码器26解码后的信号临时存储在存储器27中。电平移位器28对存储在存储器27中的数据的电压电平进行移位，并且将所得数据供给至驱动器29。驱动器29在对应于地址信号的时序驱动对应的列选择线。可以在多个驱动器29和多个存储器27之间执行信号发送和接收。
向行驱动单元3中的地址选择逻辑单元25、解码器26和存储器27供给低电源电压。此外，向电平移位器28和驱动器29供给高电源电压。因此，在上述图4A等中，列驱动单元6的一部分配置在第二基板12上。
如上所述，本实施方案的基板是晶片或芯片。当基板由芯片构成时，可以将多个芯片以相同的层高配置。更具体地，第一基板11可以是晶片，第二基板12可以是多个芯片，并且所述多个芯片可以通过晶片上芯片(CoW)堆叠在晶片上。
图13A和图13B是示出了CoW示例的布局图。图13A示出了第二基板12的布局，并且图13B示出了第一基板11的布局。第一基板11是用作基底的晶片。在第一基板11上配置有像素AFE单元5、行驱动单元3、列驱动单元6、列处理单元4、信号处理单元7和系统控制单元8。第二基板12由两个芯片构成。像素阵列单元2配置在这些芯片中的一个芯片(在下文中，称为第一芯片)15上。信号处理单元7配置在另一个芯片(在下文中，称为第二芯片)16上。第二芯片16上的信号处理单元7配置在与第一基板11的信号处理单元7垂直重叠的位置处。类似地，第一芯片15上的像素阵列单元2配置在与第一基板11的像素AFE单元5垂直重叠的位置处。处理模拟信号的像素阵列单元2配置在第一芯片15上，而处理数字信号的信号处理单元7配置在第二芯片16上。因此，可以在第二芯片16中通过微加工工艺形成信号处理单元7，并且即使在信号处理单元7的电路规模较大时，也可以在尺寸小于第一芯片15的第二芯片16中安装信号处理单元7。此外，还可以使供给至第一芯片15和第二芯片16的电源电压的类型不同。
构成第一基板11的第一芯片15和第二芯片16的配置位置或尺寸是任意的。图14A和图14B是示出了其中第一芯片15和第二芯片16配置在与图13A和图13B不同的方向上的示例的布局图。第一基板11和第二基板12在图14A和图14B中的布局与在图13A和图13B中的布局相同。
尽管上面已经示出了其中由堆叠的两个基板11和12来构成摄像装置1的示例，但是也可以通过堆叠三个以上基板来构成摄像装置1。图15A、图15B和图15C是示出了具有三层结构的摄像装置1的第一布局例的图。图15A示出了最上层的第三基板14的布局配置，图15B示出了第二级的第二基板12的布局配置，并且图15C示出了最下层的第一基板11的布局配置。
像素阵列单元2配置在第三基板14上。像素AFE单元5配置在第二基板12上的与像素阵列单元2垂直重叠的位置处。行驱动单元3、列驱动单元6、列处理单元4、信号处理单元7和系统控制单元8配置在第一基板11上。在第一布局例中，第一基板11的空闲区域最大，其次是第二基板12的空闲区域。因此，第一基板至第三基板14的空闲区域存在变化。
图16A、图16B和图16C是示出了具有三层结构的摄像装置1的第二布局例的图。在第二布局例中，如图16B所示，在第一布局例中配置在第一基板11上的行驱动单元3和列处理单元4配置在第二基板12上。这使得可以抑制第二基板12和第三基板14的空闲区域的变化。此外，由于列处理单元4和列驱动单元6使用高电源电压，因此可以将使用高电源电压的电路部分集成在第二基板12上，而在第一基板11上可以仅配置逻辑电路，并且第一基板11可以通过微加工工艺形成，从而实现低功耗。
图17A、图17B和图17C是示出了具有三层结构的摄像装置1的第三布局例的图。在第三布局例中，第一基板11由第一芯片15和第二芯片16构成。列处理单元4配置在第一芯片15上，并且信号处理单元7和系统控制单元8配置在第二芯片16上。在第三布局例中，当在第二基板12上不存在用于配置使用高电源电压的列处理单元4和行驱动单元3的空闲区域时，将第一基板11分割成两个芯片，并且可以将使用高电源电压的列处理单元4配置在第一芯片15上，并且在第二芯片16上可以仅配置逻辑电路部分。这使得可以通过微加工工艺来形成第二芯片16，并且可以降低功耗。
在以上说明中，已经给出了具有列处理单元4的摄像装置1的示例，但是也可以设想不具有列处理单元4的摄像装置1。本实施方案也适用于这种摄像装置1。
图18是示出了不具有列处理单元4的摄像装置1的示意性构造的框图。图18的摄像装置1具有从图1中省略了列处理单元4的构造。由行驱动单元3逐行驱动图18的像素阵列单元2。由连接至各行的多个像素电路2a光电转换后的电信号被依次传送至像素AFE单元5。此外，当在像素电路2a中设置下述地址事件检测电路时，由地址事件检测单元检测到的事件检测信号也被传送至像素AFE单元5。
像素阵列单元2不仅用于摄像目的，而且还用于地址事件检测的目的、光信号的光接收位置和光接收时序检测的目的或者各像素的A/D转换的目的。
图19A是示意性示出了当像素阵列单元2用于地址事件检测时生成地址事件检测信号(在下文中，称为DVS(动态视觉传感器)信号)的图。当像素阵列单元2中的用于地址事件检测的像素电路2b(在下文中，称为用于DVS的像素电路2b)检测到地址事件时，从像素AFE单元5输出DVS信号。
图19B是示意性示出了当像素阵列单元2用于光信号的接收位置和时序检测时生成单光子雪崩二极管(SPAD)信号的图。当像素阵列单元2中的用于SPAD的像素电路2c检测到光信号时，从像素AFE单元5输出数字化的SPAD信号。在像素AFE单元5中，执行A/D转换处理。
图19C是示意性示出了当对像素阵列单元2进行各像素的A/D转换时生成灰度信号的图。例如，在像素阵列单元2的至少一部分中设置用于相位差检测的像素2d。用于相位差检测的像素2d具有如下的构造：其中，一个像素被分割成左右两部分，并且针对各分割像素执行光电转换并且检测两个分割像素中通过光电转换获得的电信号的差异量。该差异量对应于离焦量并且可以用于自动调焦等。上述差异量或灰度信号由像素AFE单元5进行A/D转换并且输出。
在不包括列处理单元4时，像素阵列单元2中的各像素电路2a和像素AFE单元5中的各子AFE单元5a之间存在多种对应关系。图20A示出了其中像素阵列单元2中的一个像素电路2a对应于像素AFE单元5中的一个子AFE单元5a的示例。图20B示出了其中像素阵列单元2中的多个像素电路2a对应于像素AFE单元5中的一个子AFE单元5a的示例。图20C示出了其中像素阵列单元2中的一个像素电路2a对应于像素AFE单元5中的多个子AFE单元5a的示例。
图21A和图21B是示出了不具有列处理单元4的摄像装置1的第一布局例的图。图21A示出了第二基板12的布局配置，并且图21B示出了第一基板11的布局配置。像素AFE单元5、行驱动单元3、列驱动单元6、信号处理单元7和系统控制单元8配置在第一基板11上。第二基板12包括第一芯片15和第二芯片16。像素阵列单元2配置在第一芯片15上。信号处理单元7配置在第二芯片16上。第二芯片16中的信号处理单元7配置在与第一基板11上的信号处理单元7垂直重叠的位置处。由于可以通过微加工工艺形成第二芯片16，因此第二芯片16的尺寸可以小于第一芯片15的尺寸。
图22A和图22B是示出了不具有列处理单元4的摄像装置1的第二布局例的图。图22A与图21A的不同之处在于：在配置于图22A所示的第二基板12的第二芯片16中的信号处理单元7中配置有存储器27，并且也包括第一基板11的布局在内的其他构造与图21A和图21B相同。对第二芯片16使用微加工工艺，使得诸如存储器27等需要较大安装面积的电路可以使用相对较小的芯片来实现。
在像素阵列单元2的至少一部分中，可以设置用于DVS的像素电路2b，可以设置用于SPAD的像素电路2c，或者可以设置用于以像素为单位进行A/D转换的像素电路2a。即，在像素阵列单元2中，可以存在用于摄像的像素电路2a、用于DVS的像素电路2b、用于SPAD的像素电路2c和用于像素A/D的像素电路2d中的至少两者。可以根据像素阵列单元2中的像素电路的类型来改变像素AFE单元5的内部构造。
图23A是示出了像素阵列单元2的第一示例的图。图23A的像素阵列单元2示出了其中用于DVS的像素电路2b设置在用于摄像的像素电路2a的一部分中的示例。在这种情况下，当用于DVS的像素电路2b检测到地址事件时，从像素AFE单元5输出地址事件检测信号(DVS信号)。
图23B是示出了像素阵列单元2的第二示例的图。图23B的像素阵列单元2示出了其中用于SPAD的像素电路2c设置在用于摄像的像素电路2a的一部分中的示例。在这种情况下，当用于SPAD的像素电路2c检测到光信号时，从像素AFE单元5输出指示检测位置和检测时序的SPAD信号。
图23C是示出了像素阵列单元2的第三示例的图。图23C的像素阵列单元2示出了其中用于以像素为单位进行A/D转换的像素电路2a设置在用于摄像的像素电路2a的一部分中的示例。在这种情况下，通过用于以像素为单位进行A/D转换的像素电路2a的光电转换而获得的电信号被传送至像素AFE单元5，并且通过A/D转换获得的数字像素数据被输出。
当像素阵列单元2和像素AFE单元5检测地址事件时，在像素阵列单元2和像素AFE单元5之中的至少一者中设置地址事件检测电路。
图24是示出了地址事件检测电路300的示例的框图。图24的地址事件检测电路300包括电流-电压转换电路310、缓冲器320、减法器330、量化器340和传输电路350。
电流-电压转换电路310将来自对应光电二极管221的光电流转换为电压信号。该电流-电压转换电路310将电压信号供给至缓冲器320。
缓冲器320校正来自电流-电压转换电路310的电压信号。该缓冲器320将校正后的电压信号输出至减法器330。
减法器330根据来自行驱动电路251的行驱动信号降低来自缓冲器320的电压信号的电平。该减法器330将降低的电压信号供给至量化器340。
量化器340将来自减法器330的电压信号量化为数字信号，并且将该数字信号作为检测信号输出至传输电路350。
传输电路350根据来自列驱动电路252的列驱动信号将来自量化器340的检测信号发送至信号处理电路240。
例如，图24的电流-电压转换电路310和缓冲器320安装在像素阵列单元2上，并且减法器330、量化器340和传输电路350安装在像素AFE单元5上。
图25是示出了电流-电压转换电路310的内部构造的示例的电路图。图25的电流-电压转换电路310包括N型晶体管311、N型晶体管313和P型晶体管312。例如，使用金属氧化物半导体(MOS)晶体管作为这些晶体管。
N型晶体管311的源极连接至光电二极管221的阴极，并且其漏极连接至电源端子。P型晶体管312和N型晶体管313串联连接在电源端子和接地端子之间。此外，P型晶体管312和N型晶体管313的连接点连接至N型晶体管311的栅极和缓冲器320的输入端子。此外，向P型晶体管312的栅极施加预定偏置电压Vbias1。
N型晶体管311和N型晶体管313的漏极连接至电源侧，并且将这种电路称为源极跟随器。来自光电二极管221的光电流通过以回路状连接的两个源极跟随器转换为电压信号。此外，P型晶体管312向N型晶体管313供给恒定电流。
此外，作为对抗干扰的对策，将光接收芯片201的地线和检测芯片202的地线彼此分离。
图26是示出了减法器330和量化器340的内部构造的示例的电路图。减法器330包括电容器331、电容器333、比较器332和开关334。
电容器331的一端连接至缓冲器320的输出端子，并且另一端连接至反相器332的输入端子。电容器333与反相器332并联连接。开关334根据行驱动信号断开或闭合连接电容器333两端的路径。
反相器332将通过电容器331输入的电压信号反相。反相器332将反相信号输出至比较器332的非反相输入端子(+)。
顺便提及地，在卷帘快门型的摄像装置1中，由于在逐行扫描像素阵列单元2的同时发送光电转换结果，因此能够获得其中快速移动的物体失真并且被可视地识别的图像。因此，提出了其中将针对一帧的光电转换结果存储在存储器27中，并且从存储器27中读出光电转换结果并生成拍摄图像的全局快门型摄像装置1。
图27是全局快门型摄像装置1的像素电路2a的电路图。图27的像素电路2a包括光电转换元件31、传输晶体管32、复位晶体管33、缓冲器34和存储器35。存储器35包括P相存储单元35a和D相存储单元35b。
P相存储单元35a存储复位时的电位。D相存储单元35b存储与通过光电转换获得的电信号相对应的电位。可以通过检测存储在P相存储单元35a中的电位与存储在D相存储单元35b中的电位之间的差来抵消电位的变化。每次执行摄像时，都要重新存储P相存储单元35a和D相存储单元35b中的电位。
在本实施方案中，图27中虚线的左侧，即光电转换元件31、传输晶体管32和复位晶体管33配置在第二基板12的像素阵列单元2中，并且虚线的右侧，即存储器35配置在第一基板11的像素AFE单元5中。
图28是卷帘快门型摄像装置1的像素电路2a的电路图。图28的像素电路2a包括光电转换元件31、传输晶体管32、复位晶体管33、放大晶体管36和选择晶体管37。
在本实施方案中，图28中虚线的左侧，即光电转换元件31和传输晶体管32配置在第二基板12的像素阵列单元2中，并且虚线的右侧，即复位晶体管33、放大晶体管36和选择晶体管37配置在第一基板11的像素AFE单元5中。
图29是以像素区域为单位执行A/D转换的区域AD型像素电路2a的周边的电路图。在图29的像素电路2a中，多个像素电路2a连接至1个A/D转换器(在下文中，称为ADC)。各像素电路2a包括光电转换元件31、传输晶体管32、复位晶体管33、放大晶体管36和选择晶体管37。
在本实施方案中，图29中虚线的左侧配置在第二基板12的像素阵列单元2中，并且在虚线右侧的ADC配置在第一基板11的像素AFE单元5中。
图30是示出了由根据第一实施方案的摄像装置1执行的处理过程的流程图。首先，配置在与其上配置有包括多个光电转换元件31的像素阵列单元2的基板不同的基板上的像素AFE单元5(读出专用电路)执行通过多个光电转换元件31的光电转换而获得的电信号的读出操作(步骤S1)。
然后，在与其上配置有像素AFE单元5的基板不同的基板的电路中执行除了像素AFE单元5的操作以外的操作(步骤S2)。
因此，在本实施方案中，像素阵列单元2和像素AFE单元5配置在不同的基板上，并且摄像装置1中的执行除了像素AFE单元5的操作以外的操作的电路配置在与其上配置有像素AFE单元5的基板不同的基板上。这使得可以抑制各基板上的电路安装面积的变化，减小各基板的空闲区域，并且降低功耗。
例如，将其上配置有使用高电源电压的电路的基板和其上配置有使用低电源电压的电路的基板分割，使得可以减少供给至各基板的电源电压的类型，缩短用于供给电源电压的配线图案，并且降低电源噪声。更具体地，对于诸如列处理单元4、行驱动单元3和列驱动单元6等包括使用高电源电压的电路部分和使用低电源电压的电路部分的电路，将各电路部分分割并且配置在多个基板上，因此能够减小基板尺寸或降低功耗。
当将执行信号发送和接收的多个电路部分分割并且配置在多个基板上时，各电路部分配置在垂直重叠的位置处，并且各电路部分通过Cu-Cu接合、TSV或微凸块接合等接合，因此，各电路部分不易受寄生电阻或寄生电容的影响，并且能够缩短信号传播延迟时间。
此外，将其上配置有包括模拟电路的电路的基板和其上配置有数字电路的基板分割，使得可以通过使用最先进的微加工工艺而形成其上配置有数字电路的基板上的电路，减小基板尺寸，并且降低基板的功耗。
像素阵列单元2不仅可以用于摄像目的，而且还可以用于地址事件检测的目的、光信号的光接收位置和光接收时序检测的目的和以像素为单位进行A/D转换的目的等，并且可以根据各目的将构成摄像装置1的各电路分配给多个基板。
(第二实施方案)
在上述第一实施方案中，例如，已经说明了包括图24的地址事件检测电路300的摄像装置1，但是地址事件检测电路300的内部构造不一定限于图24。图31是示出了地址事件检测电路300的另一构造例的框图。除了电流-电压转换电路310、缓冲器320、减法器330、量化器340和传输电路350之外，根据图31的构造例的地址事件检测电路300还包括存储单元360和控制单元370。在下文中，将包括图24的地址事件检测电路300的摄像装置1称为第一构造例，并且将包括图313的地址事件检测电路300的摄像装置1称为第二构造例。
存储单元360设置在量化器340和传输电路350之间，并且基于从控制单元370供给的采样信号来存储量化器340的输出(即，量化器340中的比较器3341的比较结果)。存储单元360可以是诸如开关、塑料或电容器等采样电路，或者可以是诸如锁存器或触发器等数字存储电路。
控制单元370将预定阈值电压Vth供给至比较器3341的反相(-)输入端子。从控制单元370供给至比较器3341的阈值电压Vth可以以时分方式具有不同的电压值。例如，控制单元370在不同时序供给与指示光电流的变化量已经超过上限阈值的导通事件(on-event)相对应的阈值电压Vth1以及与指示变化量降到下限阈值以下的断开事件(off-event)相对应的阈值电压Vth2，使得可以使用一个比较器3341检测多种类型的地址事件。
例如，在从控制单元370向比较器3341的反相(-)输入端子供给与断开事件相对应的阈值电压Vth2期间，存储单元360可以存储已经使用了与导通事件相对应的阈值电压Vth1的比较器3341的比较结果。存储单元360可以在像素216内部或者像素216外部。此外，存储单元360不是地址事件检测电路300的必要构成元素。即，可以省略存储单元360。
[根据第二构造例的摄像装置1(扫描型)]
包括上述图24所示的地址事件检测电路300的第一构造例的摄像装置210是使用异步型读出方式读出事件的异步型摄像装置1。然而，事件读出方式不限于异步读出方式，并且可以是同步读出方式。应用同步读出方式的摄像装置1是与以预定帧速率执行摄像的通常的摄像装置1相同的扫描型摄像装置1。
图32是示出了根据第二构造例的摄像装置1(即，扫描型摄像装置1)的构造的示例的框图，该摄像装置1在应用根据本发明的技术的摄像系统中用作摄像装置210。
如图32所示，作为本发明摄像装置1的根据第二构造例的摄像装置210包括像素阵列单元211、信号处理单元212、驱动单元213、读出区域选择单元214和信号生成单元215。
像素阵列单元211包括多个像素216。多个像素216响应于读出区域选择单元214的选择信号而输出输出信号。例如，多个像素216中的各者可以配置为如图24所示，在像素中具有量化器。多个像素216输出与光强度的变化量相对应的输出信号。如图32所示，多个像素216可以以矩阵状二维地配置。
驱动单元213驱动多个像素216中的各者以使由各像素216生成的像素信号被输出至信号处理单元212。驱动单元213和信号处理单元212是用于获取灰度信息的电路单元。因此，当仅获取事件信息时，可以省略驱动单元213和信号处理单元212。
读出区域选择单元214选择像素阵列单元211中所包括的多个像素216之中的一些像素。例如，读出区域选择单元214选择对应于像素阵列单元211的二维矩阵结构中所包括的任意一行或多行。读出区域选择单元214根据预设周期依次选择一行或多行。此外，读出区域选择单元214可以响应于来自像素阵列单元211的各像素216的请求来决定选择区域。
信号生成单元215基于由读出区域选择单元214选择的像素的输出信号，生成与所选像素之中检测到事件的有源像素相对应的事件信号。事件是光强度变化的事件。有源像素是其中与输出信号相对应的光强度的变化量超过预设阈值或降到预设阈值以下的像素。例如，信号生成单元215将像素的输出信号与基准信号进行比较，在输出信号大于或小于基准信号时检测输出该输出信号的有源像素，并且生成对应于该有源像素的事件信号。
例如，信号生成单元215可以配置为包括用于对输入至信号生成单元215的信号进行仲裁的列选择电路。此外，信号生成单元215可以配置为不仅输出关于已经检测到事件的有源像素的信息，而且还输出关于未检测到事件的非有源像素的信息。
信号生成单元215通过输出线218输出已经检测到事件的有源像素的地址信息和时间戳信息(例如，(X,Y,T))。然而，从信号生成单元215输出的数据不仅可以是地址信息和时间戳信息，而且还可以是帧格式信息(例如，(0,0,1,0,...))。
[列处理单元的构造例]
在图11中已经示出了在列处理单元4中以与像素阵列单元2的像素列一一对应的方式配置有包括比较器21、计数器23和存储器27的模数转换器(ADC)的构造例，但是本发明不限于该构造例。例如，也可以采用其中以多个像素列为单位配置模数转换器(ADC)并且在多个像素列之间以时分方式使用模数转换器的构造。
模数转换器(ADC)将经由垂直信号线VSL供给的模拟像素信号SIG转换为具有比上述地址事件检测信号更多位数的数字信号。例如，当地址事件检测信号为2位时，像素信号被转换为具有3位以上(例如，16位)的数字信号。模数转换器(ADC)将通过模数转换生成的数字信号供给至信号处理单元212。
[噪声事件]
顺便提及地，根据第一构造例的摄像装置1是异步型摄像装置1，其中在至少一些像素电路2a中可以设置检测单元(即，地址事件检测电路300)，该检测单元针对各像素地址实时检测像素光量超过预定阈值作为地址事件。
在根据第一构造例的异步型摄像装置1中，最初，当在场景中发生一些事件(即，真实事件)时，执行由真实事件的发生而引起的数据的获取。然而，在异步型摄像装置1中，即使在没有发生真实事件的场景中，也可能由于诸如传感器噪声等噪声事件(虚假事件)而不必要地执行数据获取。因此，不仅读出了噪声信号，而且还降低了信号输出的吞吐量。
<根据本发明的技术的应用示例>
根据本发明的技术可以应用于各种产品。在下文中，将说明更具体的应用示例。例如，根据本发明的技术可以实现为安装在诸如汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶、机器人、建筑机械和农业机械(拖拉机)等任意类型的移动体上的距离测量装置。
[移动体]
图33是示出了作为可以应用根据本发明的技术的移动体控制系统的示例的车辆控制系统7000的示意性构造例的框图。车辆控制系统7000包括通过通信网络7010连接的多个电子控制单元。在图33所示的示例中，车辆控制系统7000包括驱动系统控制单元7100、车身系统控制单元7200、电池控制单元7300、车外信息检测单元7400、车内信息检测单元7500和集成控制单元7600。连接多个控制单元的通信网络7010可以是符合诸如控制器局域网(CAN)、本地互连网络(LIN)、局域网(LAN)或FlexRay(注册商标)等任意标准的车载通信网络。
各控制单元包括根据各种程序执行计算处理的微型计算机、存储由微型计算机执行的程序或用于各种计算的参数等的存储单元以及驱动作为控制目标的各种装置的驱动电路。各控制单元包括用于经由通信网络7010与其他控制单元进行通信的网络I/F，并且包括用于通过有线通信或无线通信与车辆内部或外部的装置或传感器进行通信的通信I/F。在图33中，作为集成控制单元7600的功能性构造，示出了微型计算机7610、通用通信I/F7620、专用通信I/F 7630、位置测量单元7640、信标接收单元7650、车内设备I/F 7660、音频图像输出单元7670、车载网络I/F 7680和存储单元7690。其他控制单元还包括微型计算机、通信I/F和存储单元等。
驱动系统控制单元7100根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元7100用作以下装置的控制装置：诸如内燃机或驱动电机等用于产生车辆驱动力的驱动力产生装置、将驱动力传递至车轮的驱动力传递机构、调整车辆转向角的转向机构和产生车辆制动力的制动装置等。驱动系统控制单元7100可以具有用于防抱死制动系统(ABS)或电子稳定控制(ESC)等的控制装置的功能。
车辆状态检测单元7110连接至驱动系统控制单元7100。例如，在车辆状态检测单元7110中包括检测车身的轴向旋转运动的角速度的陀螺传感器、检测车辆的加速度的加速度传感器以及检测加速踏板操作量、制动踏板操作量、方向盘的转向角、发动机转速和车轮转速等的传感器之中的至少一者。驱动系统控制单元7100使用从车辆状态检测单元7110输入的信号执行计算处理，以控制内燃机、驱动电机、电动助力转向装置和制动装置等。
车身系统控制单元7200根据各种程序控制安装在车身上的各种装置的操作。例如，车身系统控制单元7200用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，可以将从替代钥匙的便携式装置发送的无线电波或者各种开关的信号输入至车身系统控制单元7200。车身系统控制单元7200接收这些无线电波或者信号的输入，并且控制车辆的门锁装置、电动车窗装置和车灯等。
电池控制单元7300根据各种程序控制作为驱动电机的电源的二次电池7310。例如，将来自包括二次电池7310的电池装置的诸如电池温度、电池输出电压或电池的剩余容量等信息输入至电池控制单元7300。电池控制单元7300使用这些信号执行计算处理，并且执行二次电池7310的温度调整控制或者电池装置中所包括的冷却装置的控制等。
车外信息检测单元7400检测关于其上安装有车辆控制系统7000的车辆的外部的信息。例如，摄像单元7410和车外信息检测部7420中的至少一者连接至车外信息检测单元7400。在摄像单元7410中包括飞行时间(ToF)相机、立体相机、单目相机、红外相机和其他相机中的至少一者。例如，在车外信息检测部7420中包括用于检测当前天气的环境传感器和用于检测其上安装有车辆控制系统7000的车辆周围的其他车辆、障碍物或行人等的周边信息检测传感器中的至少一者。
环境传感器例如可以是检测雨天的雨滴传感器、检测雾的雾传感器、检测日照程度的日照传感器和检测降雪的雪传感器中的至少一者。周边信息检测传感器可以是超声波传感器、雷达装置以及光检测和测距或激光摄像检测和测距(LIDAR)装置中的至少一者。摄像单元7410和车外信息检测部7420可以设置为独立的传感器或装置，或者可以设置为其中集成了多个传感器或装置的装置。
这里，图34示出了摄像单元7410和车外信息检测部7420的安装位置的示例。摄像单元7910、7912、7914、7916和7918例如设置在车辆7900的前鼻、侧视镜、后保险杠、后门和车厢内挡风玻璃的上部之中的至少一者处。设置在前鼻处的摄像单元7910和设置在车厢内挡风玻璃上部的摄像单元7918主要获取车辆7900前方的图像。设置在侧视镜处的摄像单元7912和摄像单元7914主要获取车辆7900两侧的图像。设置在后保险杠或后门上的摄像单元7916主要获取车辆7900后方的图像。设置在车厢内挡风玻璃上部的摄像单元7918主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志或车道等。
此外，图34示出了各摄像单元7910、7912、7914和7916的拍摄范围的示例。摄像范围a表示设置在前鼻处的摄像单元7910的摄像范围，摄像范围b和摄像范围c表示设置在侧视镜上的摄像单元7914和摄像单元7912的摄像范围，并且摄像范围d表示设置在后保险杠或后门上的摄像单元7916的摄像范围。例如，通过叠加由摄像单元7910、7912、7914和7916拍摄的图像数据，可以获得车辆7900的鸟瞰图像。
设置在车辆7900的前部、后部、侧面、角部和车厢内挡风玻璃上部的车外信息检测部7920、7922、7924、7926、7928和7930可以是例如超声波传感器或雷达装置。例如，设置在车辆7900的前鼻、后保险杠、后门和车厢内挡风玻璃上部的车外信息检测部7920、7926和7930可以是LIDAR装置。这些车外信息检测部7920至7930主要用于前方车辆、行人或障碍物等的检测。
返回到图33，继续说明。车外信息检测单元7400使摄像单元7410拍摄车辆外部的图像并且接收所拍摄的图像数据。此外，车外信息检测单元7400从连接的车外信息检测部7420接收检测信息。当车外信息检测部7420是超声波传感器、雷达装置或LIDAR装置时，车外信息检测单元7400发送超声波或电磁波等，并且接收接收到的反射波信息。车外信息检测单元7400可以基于接收到的信息对人、车辆、障碍物、标志或路面上的文字等执行物体检测处理或距离检测处理。车外信息检测单元7400可以基于接收到的信息执行用于识别降雨、雾和路面状况等的环境识别处理。车外信息检测单元7400可以基于接收到的信息计算到车外物体的距离。
此外，车外信息检测单元7400可以基于接收到的图像数据，执行用于识别人、车辆、障碍物、标志或路面上的文字等的图像识别处理或距离检测处理。车外信息检测单元7400可以对接收到的图像数据执行诸如失真校正或对齐等处理，并且合成由不同摄像单元7410拍摄的图像数据以生成鸟瞰图像或全景图像。车外信息检测单元7400可以使用由不同摄像单元7410拍摄的图像数据来执行视点转换处理。
车内信息检测单元7500检测车内信息。例如，将检测驾驶员状态的驾驶员状态检测单元7510连接至车内信息检测单元7500。驾驶员状态检测单元7510可以包括对驾驶员进行摄像的相机、检测驾驶员生物信息的生物传感器和收集车厢内声音的麦克风等。例如，生物传感器设置在座椅表面或方向盘上，并且检测坐在座椅上的乘客或握住方向盘的驾驶员的生物信息。车内信息检测单元7500可以基于从驾驶员状态检测单元7510输入的检测信息来计算驾驶员的疲劳程度或集中程度，并且可以判定驾驶员是否睡着了。车内信息检测单元7500可以对所收集的音频信号执行诸如噪声消除处理等处理。
集成控制单元7600根据各种程序控制车辆控制系统7000中的整体操作。输入单元7800连接至集成控制单元7600。输入单元7800由诸如触摸面板、按钮、麦克风、开关或操纵杆等可以由乘客操作以供输入的装置实现。可以将通过识别由麦克风输入的语音而获得的数据输入至集成控制单元7600。输入单元7800例如可以是使用红外线或其他无线电波的遥控装置，或者可以是诸如移动电话或个人数字助理(PDA)等与车辆控制系统7000的操作相对应的外部连接装置。输入单元7800例如可以是相机，并且在这种情况下，乘客可以通过手势输入信息。或者，可以输入通过检测乘客佩戴的可穿戴设备的运动而获得的数据。此外，输入单元7800可以包括例如基于由乘客等使用输入单元7800输入的信息而生成输入信号的输入控制电路，并且将输入信号输出至集成控制单元7600。乘客等将各种类型的数据输入至车辆控制系统7000，或者通过操作输入单元7800来指示处理操作。
存储单元7690可以包括存储由微型计算机执行的各种程序的只读存储器(ROM)以及存储各种参数、计算结果和传感器值等的随机存取存储器(RAM)。此外，存储单元7690可以由诸如硬盘驱动器(HDD)等磁存储装置、半导体存储装置、光存储装置或光磁存储装置等实现。
通用通信I/F 7620是调解与外部环境7750的各种设备的通信的通用通信I/F。在通用通信I/F 7620中，可以实现诸如全球移动通信系统(GSM(注册商标))、WiMAX、长期演进(LTE)或LTE-Advanced(LTE-A)等蜂窝通信协议，或诸如无线LAN(也称为Wi-Fi(注册商标))或蓝牙(注册商标)等其他无线通信协议。例如，通用通信I/F 7620可以通过基站或接入点连接至存在于外部网络(例如，互联网、云网络或业务专用网络)上的设备(例如，应用服务器或控制服务器)。此外，使用例如点对点(P2P)技术，通用通信I/F 7620可以与存在于车辆附近的终端(例如，驾驶员、行人或商店的终端，或机器类型通信(MTC)终端)连接。
专用通信I/F 7630是支持为车辆而设计的通信协议的通信I/F。例如，在专用通信I/F 7630中，可以实现作为下层的IEEE802.11p和上层的IEEE1609的组合的车辆环境的无线接入(WAVE)、专用短程通信(DSRC)或者诸如蜂窝通信协议等标准协议。专用通信I/F7630通常执行V2X通信，该V2X通信是包括车辆到车辆通信、车辆到基础设施通信、车辆到家庭通信和车辆到行人通信中的一者或多者的概念。
例如，位置测量单元7640接收来自全球导航卫星系统(GNSS)卫星的GNSS信号(例如，来自全球定位系统(GPS)卫星的GPS信号)，执行位置测量，并且生成包括车辆的纬度、经度和高度的位置信息。位置测量单元7640可以通过与无线接入点交换信号来指定当前位置，或者可以从诸如移动电话、PHS或智能手机等具有位置测量功能的终端获取位置信息。
例如，信标接收单元7650接收从例如安装在道路上的无线电台发送的无线电波或电磁波，并且获取诸如当前位置、交通堵塞、道路封闭或所需时间等信息。信标接收单元7650的功能可以包括在上述专用通信I/F7630中。
车内设备I/F 7660是调解微型计算机7610和车内存在的各种车内设备7760之间的连接的通信接口。车内设备I/F 7660可以使用诸如无线LAN、蓝牙(注册商标)、近场通信(NFC)或无线USB(WUSB)等无线通信协议来建立无线连接。此外，车内设备I/F 7660可以通过未示出的连接端子(并且必要时使用电缆)建立诸如通用串行总线(USB)、高清多媒体接口(HDMI(注册商标))或移动高清链接(MHL)等有线连接。例如，车内设备7760可以包括乘客的移动设备或可穿戴设备以及携带在车辆中或附接至车辆的信息设备中的至少一者。此外，车内设备7760可以包括执行搜索到任意目的地的路线的导航设备。车内设备I/F 7660与这些车内设备7760交换控制信号或数据信号。
车载网络I/F 7680是调解微型计算机7610和通信网络7010之间的通信的接口。车载网络I/F 7680根据通信网络7010支持的预定协议发送或接收信号等。
集成控制单元7600的微型计算机7610基于通过通用通信I/F 7620、专用通信I/F7630、位置测量单元7640、信标接收单元7650、车内设备I/F 7660和车载网络I/F 7680中的至少一者获取的信息，根据各种程序控制车辆控制系统7000。例如，微型计算机7610基于所获取的车内和车外信息计算驱动力产生装置、转向机构或制动装置的控制目标值，并且将控制命令输出至驱动系统控制单元7100。例如，微型计算机7610执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，ADAS功能包括车辆的碰撞避免或冲击减缓、基于车间距离的跟随行驶、车速保持行驶、车辆碰撞警告和车辆偏离车道警告等。此外，通过基于所获取的车辆周边的信息来控制驱动力产生装置、转向机构或制动装置等，微型计算机7610可以执行旨在例如自主驾驶等的协同控制，所述自主驾驶使得车辆在不依赖于驾驶员的操作的情况下自主行驶。
基于经由通用通信I/F 7620、专用通信I/F 7630、位置测量单元7640、信标接收单元7650、车内设备I/F 7660和车载网络I/F 7680中的至少一者获取的信息，微型计算机7610可以生成车辆与诸如周边结构或人等物体之间的三维距离信息，并且创建包括车辆当前位置的周边信息的本地地图信息。此外，基于所获取的信息，微型计算机7610可以预测诸如车辆碰撞、行人等的接近或进入封闭道路等危险并且生成警告信号。例如，警告信号可以是用于产生警告声音或打开警告灯的信号。
音频图像输出单元7670将音频和图像中的至少一者的输出信号发送至能够可视地或可听地将信息通知到乘客或车辆外部的输出装置。在图33的示例中，将音频扬声器7710、显示单元7720和仪表板7730例示为输出装置。例如，显示单元7720可以包括车载显示器和平视显示器中的至少一者。显示单元7720可以具有增强现实(AR)显示功能。输出装置可以是除了这些装置以外的其他装置，诸如耳机、可穿戴设备(诸如乘客佩戴的眼镜型显示器等)、投影仪或灯。当输出装置是显示装置时，显示装置以诸如文本、图像、表格和图表等各种格式可视地显示通过由微型计算机7610执行的各种处理而获得的结果或从其他控制单元接收的信息。当输出装置是音频输出装置时，音频输出装置将包括再生的音频数据或声学数据等的音频信号转换为模拟信号，并且可听地输出音频信号。
在图33所示的示例中，可以将通过通信网络7010连接的至少两个控制单元集成为一个控制单元。或者，各控制单元可以由多个控制单元构成。此外，车辆控制系统7000可以包括其他控制单元(未示出)。此外，在以上说明中，其他控制单元可以具有任意一个控制单元的部分或全部功能。即，只要经由通信网络7010发送和接收信息，任意一个控制单元都可以执行预定的计算处理。类似地，连接至任意一个控制单元的传感器或装置可以连接至其他控制单元，并且多个控制单元可以经由通信网络7010相互发送或接收检测信息。
上面已经说明了可以应用根据本发明的技术的车辆控制系统的示例。例如，根据本发明的技术可以应用于上述构造中的摄像单元7910、7912、7914、7916和7918、车外信息检测部7920、7922、7924、7926、7928和7930或驾驶员状态检测单元7510等。具体地，具有本发明的摄像装置1的图1的摄像系统10可以应用于摄像单元或检测单元。由于通过应用根据本发明的技术可以减轻诸如传感器噪声等的噪声事件的影响并且可以可靠且快速地感测真实事件的发生，因此可以实现安全的车辆行驶。
本技术可以具有以下构造。
(1)一种包括堆叠的多个基板的摄像装置，所述摄像装置包括：
读出专用电路，其配置在与其上配置有包括多个光电转换元件的像素阵列单元的基板不同的基板上，并且构造为执行通过所述多个光电转换元件的光电转换而获得的电信号的读出操作；和
电路，其配置在与其上配置有所述读出专用电路的基板不同的基板上，并且构造为基于所述电信号执行除了所述读出专用电路的操作以外的操作。
(2)根据(1)所述的摄像装置，其中，所述读出专用电路是构造为将通过所述光电转换元件的光电转换而获得的电信号转换为电压信号并且执行增益调整的电路，并且
其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的所述基板执行以下处理中的至少一者：以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路输出的电压信号转换为数字信号的处理；针对所述数字信号的预定信号处理；和以配置在第二方向上的两个以上像素组为单位驱动所述多个光电转换元件的处理。
(3)根据(1)或(2)所述的摄像装置，其中，在构造为执行除了所述读出专用电路的操作以外的操作的所述电路中，具有超过预定基准电压的电源电压的电路部分配置在与所述多个光电转换元件相同的基板上。
(4)根据(3)所述的摄像装置，包括AD单元的至少一部分，所述AD单元的所述至少一部分配置在其上配置有所述像素阵列单元的基板上，并且构造为将从所述读出专用电路读出的像素信号转换为数字信号。
(5)根据(4)所述的摄像装置，其中，所述AD单元以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路读出的像素信号转换为数字信号。
(6)根据(4)或(5)所述的摄像装置，其中，所述AD单元被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
(7)根据(4)至(6)中任一项所述的摄像装置，包括像素组驱动单元，所述像素组驱动单元配置在其上配置有所述像素阵列单元的基板上，并且构造为以配置在第二方向上的两个以上像素组为单位驱动所述像素阵列单元。
(8)根据(7)所述的摄像装置，其中，所述像素组驱动单元被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
(9)根据(1)至(8)中任一项所述的摄像装置，包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其以与所述第一基板上的所述第二基板相同的层高堆叠，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
(10)根据(9)所述的摄像装置，其中，所述第一基板大于所述第二基板，并且
所述第二基板大于所述第三基板。
(11)根据(1)至(8)中任一项所述的摄像装置，包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其堆叠在所述第一基板下方，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
(12)根据(11)所述的摄像装置，包括：
第四基板，其以与所述第三基板相同的层高配置，
其中，在所述第三基板和所述第四基板上分别配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的一部分。
(13)根据(12)所述的摄像装置，其中，所述第二基板大于所述第三基板和所述第四基板。
(14)根据(9)至(13)中任一项所述的摄像装置，其中，所述读出专用电路配置在所述第一基板上，以在堆叠方向上观察所述第一基板和所述第二基板的平面图时至少部分地与所述像素阵列单元重叠。
(15)根据(9)至(14)中任一项所述的摄像装置，其中，针对所述多个光电转换元件中的各者设置一个所述读出专用电路。
(16)根据(9)至(14)中任一项所述的摄像装置，其中，所述读出专用电路设置为与两个以上所述光电转换元件相关联。
(17)根据(1)至(16)中任一项所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括变化量检测单元，所述变化量检测单元构造为输出指示所述多个光电转换元件中的各者的所述电信号的变化量是否超过预定阈值的检测信号。
(18)根据(1)至(16)中任一项所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括像素AD单元，所述像素AD单元构造为将通过各所述光电转换元件的光电转换而获得的电信号转换为数字信号。
(19)根据(1)至(16)中任一项所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括光检测单元，所述光检测单元构造为检测入射在所述多个光电转换元件上的光的入射位置和入射时间。
(20)根据(1)至(19)中任一项所述的摄像装置，包括：
第一输出单元，其构造为输出来自所述像素阵列单元的第一信号；和
第二输出单元，其构造为输出来自所述读出专用电路的第二信号。
(21)根据(1)至(20)中任一项所述的摄像装置，其中，所述多个基板通过Cu-Cu接合、硅通孔(TSV)和凸块接合中的至少一者接合。
(22)根据(1)至(21)中任一项所述的摄像装置，其中，所述基板是晶片或半导体芯片。
(23)一种使用堆叠的多个基板的摄像方法，所述摄像方法包括以下步骤：
在读出专用电路中执行通过多个光电转换元件的光电转换而获得的电信号的读出操作，所述读出专用电路配置在与其上配置有包括所述多个光电转换元件的像素阵列单元的基板不同的基板上；和
在配置于与其上配置有所述读出专用电路的基板不同的基板上的电路中，基于所述电信号执行除了所述读出专用电路的操作以外的操作。
本发明的各方面不限于上述各个实施方案，并且包括本领域技术人员可以设想的各种变形例，并且本发明的效果不限于上述内容。即，在不偏离从权利要求及其等同物所规定的内容中得到的本发明的概念思想和主旨的情况下，可以进行各种添加、变更和部分删除。
附图标记列表
1 摄像装置
2 像素阵列单元
3 行驱动单元
4 列处理单元
5 像素AFE单元
6 列驱动单元
7 信号处理单元
8 系统控制单元
9 信号处理单元
11 第一基板
12 第二基板
21 比较器
23 加/减计数器
24 存储器
25 地址选择逻辑单元
26 解码器
27 存储器
28 电平移位器
29 驱动器
300 地址事件检测电路
31 光电转换元件
32 传输晶体管
33 复位晶体管
36 放大晶体管
37 选择晶体管
210 摄像装置
211 像素阵列单元
212 信号处理单元
213 驱动单元
214 读出区域选择单元
215 信号生成单元
310 电流-电压转换电路
320 缓冲器
330 减法器
340 量化器
350 传输电路
400 地址事件检测器
410 电流-电压转换器
420 缓冲器
430 减法器
431、433 电容器
432 反相器
434 开关
440 量化器
441 比较器
450 传输单元
12031 摄像单元

Claims (23)

1.一种包括堆叠的多个基板的摄像装置，所述摄像装置包括：
读出专用电路，其配置在与其上配置有包括多个光电转换元件的像素阵列单元的基板不同的基板上，并且构造为执行通过所述多个光电转换元件的光电转换而获得的电信号的读出操作；和
电路，其配置在与其上配置有所述读出专用电路的基板不同的基板上，并且构造为基于所述电信号执行除了所述读出专用电路的操作以外的操作。
2.根据权利要求1所述的摄像装置，其中，所述读出专用电路是构造为将通过所述光电转换元件的光电转换而获得的电信号转换为电压信号并且执行增益调整的电路，并且
其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的所述基板执行以下处理中的至少一者：以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路输出的电压信号转换为数字信号的处理；针对所述数字信号的预定信号处理；和以配置在第二方向上的两个以上像素组为单位驱动所述多个光电转换元件的处理。
3.根据权利要求1所述的摄像装置，其中，在构造为执行除了所述读出专用电路的操作以外的操作的所述电路中，具有超过预定基准电压的电源电压的电路部分配置在与所述多个光电转换元件相同的基板上。
4.根据权利要求3所述的摄像装置，还包括AD单元的至少一部分，所述AD单元的所述至少一部分配置在其上配置有所述像素阵列单元的基板上，并且构造为将从所述读出专用电路读出的像素信号转换为数字信号。
5.根据权利要求4所述的摄像装置，其中，所述AD单元以所述像素阵列单元的配置在第一方向上的两个以上像素组为单位将从所述读出专用电路读出的像素信号转换为数字信号。
6.根据权利要求4所述的摄像装置，其中，所述AD单元被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
7.根据权利要求4所述的摄像装置，还包括像素组驱动单元，所述像素组驱动单元配置在其上配置有所述像素阵列单元的基板上，并且构造为以配置在第二方向上的两个以上像素组为单位驱动所述像素阵列单元。
8.根据权利要求7所述的摄像装置，其中，所述像素组驱动单元被分割并且配置在其上配置有所述像素阵列单元的基板和其他基板上。
9.根据权利要求1所述的摄像装置，还包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其以与所述第一基板上的所述第二基板相同的层高堆叠，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
10.根据权利要求9所述的摄像装置，其中，所述第一基板大于所述第二基板，并且
所述第二基板大于所述第三基板。
11.根据权利要求1所述的摄像装置，还包括：
第一基板，其上配置有所述读出专用电路；
第二基板，其堆叠在所述第一基板上，并且其上配置有所述像素阵列单元；和
第三基板，其堆叠在所述第一基板下方，并且其上配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的至少一部分。
12.根据权利要求11所述的摄像装置，包括：
第四基板，其以与所述第三基板相同的层高配置，
其中，在所述第三基板和所述第四基板上分别配置有构造为执行除了所述读出专用电路的操作以外的操作的所述电路的一部分。
13.根据权利要求12所述的摄像装置，其中，所述第二基板大于所述第三基板和所述第四基板。
14.根据权利要求9所述的摄像装置，其中，所述读出专用电路配置在所述第一基板上，以在堆叠方向上观察所述第一基板和所述第二基板的平面图时至少部分地与所述像素阵列单元重叠。
15.根据权利要求9所述的摄像装置，其中，针对所述多个光电转换元件中的各者设置一个所述读出专用电路。
16.根据权利要求9所述的摄像装置，其中，所述读出专用电路设置为与两个以上所述光电转换元件相关联。
17.根据权利要求1所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括变化量检测单元，所述变化量检测单元构造为输出指示所述多个光电转换元件中的各者的所述电信号的变化量是否超过预定阈值的检测信号。
18.根据权利要求1所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括像素AD单元，所述像素AD单元构造为将通过各所述光电转换元件的光电转换而获得的电信号转换为数字信号。
19.根据权利要求1所述的摄像装置，其中，所述像素阵列单元和所述读出专用电路包括光检测单元，所述光检测单元构造为检测入射在所述多个光电转换元件上的光的入射位置和入射时间。
20.根据权利要求1所述的摄像装置，还包括：
第一输出单元，其构造为输出来自所述像素阵列单元的第一信号；和
第二输出单元，其构造为输出来自所述读出专用电路的第二信号。
21.根据权利要求1所述的摄像装置，其中，所述多个基板通过Cu-Cu接合、硅通孔(TSV)和凸块接合中的至少一者接合。
22.根据权利要求1所述的摄像装置，其中，所述基板是晶片或半导体芯片。
23.一种使用堆叠的多个基板的摄像方法，所述摄像方法包括以下步骤：
在读出专用电路中执行通过多个光电转换元件的光电转换而获得的电信号的读出操作，所述读出专用电路配置在与其上配置有包括所述多个光电转换元件的像素阵列单元的基板不同的基板上；和
在配置于与其上配置有所述读出专用电路的基板不同的基板上的电路中，基于所述电信号执行除了所述读出专用电路的操作以外的操作。
CN202180008083.7A 2020-01-31 2021-01-14 摄像装置和摄像方法 Pending CN114930807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020015168 2020-01-31
JP2020-015168 2020-01-31
PCT/JP2021/001050 WO2021153254A1 (ja) 2020-01-31 2021-01-14 撮像装置及び撮像方法

Publications (1)

Publication Number Publication Date
CN114930807A true CN114930807A (zh) 2022-08-19

Family

ID=77078846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008083.7A Pending CN114930807A (zh) 2020-01-31 2021-01-14 摄像装置和摄像方法

Country Status (7)

Country Link
US (1) US12262131B2 (zh)
EP (1) EP4099684A4 (zh)
JP (1) JP7759259B2 (zh)
KR (1) KR20220134538A (zh)
CN (1) CN114930807A (zh)
TW (1) TWI893048B (zh)
WO (1) WO2021153254A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117941371A (zh) * 2021-10-06 2024-04-26 索尼半导体解决方案公司 传感器装置
TW202320535A (zh) * 2021-10-08 2023-05-16 日商索尼半導體解決方案公司 攝像裝置
JP2023057660A (ja) * 2021-10-12 2023-04-24 キヤノン株式会社 半導体装置
EP4192003B1 (en) * 2021-12-02 2024-03-27 Gpixel NV High dynamic range image sensor
WO2023120317A1 (ja) * 2021-12-22 2023-06-29 キヤノン株式会社 半導体デバイス、光電変換システム、移動体
JP2024082067A (ja) * 2022-12-07 2024-06-19 ソニーセミコンダクタソリューションズ株式会社 測距装置、製造方法
JP2025057564A (ja) * 2023-09-28 2025-04-09 キヤノン株式会社 光電変換装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20090200478A1 (en) * 2008-02-05 2009-08-13 Panalytical B.V. Imaging Detector
JP2013110566A (ja) * 2011-11-21 2013-06-06 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2013118646A1 (ja) * 2012-02-10 2013-08-15 ソニー株式会社 撮像素子、製造装置および方法、並びに、撮像装置
US20150115134A1 (en) * 2011-09-21 2015-04-30 Semiconductor Components Industries, Llc Stacked-chip imaging systems
JP2015128284A (ja) * 2013-11-29 2015-07-09 キヤノン株式会社 撮像装置及び携帯電話機
JP2016511539A (ja) * 2013-01-31 2016-04-14 アップル インコーポレイテッド 垂直積層型画像センサ
US20180262705A1 (en) * 2017-03-08 2018-09-13 Samsung Electronics Co., Ltd. Image processing device configured to regenerate timestamp and electronic device including the same
WO2019087597A1 (ja) * 2017-11-06 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 電圧変換回路、固体撮像素子および電圧変換回路の制御方法
WO2019087764A1 (ja) * 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20190252421A1 (en) * 2018-02-09 2019-08-15 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
US20190348407A1 (en) * 2017-04-18 2019-11-14 Samsung Electronics Co., Ltd. Semiconductor package
US20190373188A1 (en) * 2015-07-24 2019-12-05 Sony Semiconductor Solutions Corporation Image sensor and electronic apparatus
EP3582491A1 (en) * 2017-10-30 2019-12-18 Sony Semiconductor Solutions Corporation Solid-state image pickup element

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362482B1 (en) * 1997-09-16 2002-03-26 Advanced Scientific Concepts, Inc. High data rate smart sensor technology
US6946715B2 (en) 2003-02-19 2005-09-20 Micron Technology, Inc. CMOS image sensor and method of fabrication
US7064406B2 (en) 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
TWI513301B (zh) 2010-06-02 2015-12-11 新力股份有限公司 半導體裝置，固態成像裝置及相機系統
JP5606182B2 (ja) * 2010-06-30 2014-10-15 キヤノン株式会社 固体撮像装置
JP2012049597A (ja) * 2010-08-24 2012-03-08 Nikon Corp 撮像装置
AU2012253253B2 (en) * 2011-05-12 2016-09-15 DePuy Synthes Products, Inc. Pixel array area optimization using stacking scheme for hybrid image sensor with minimal vertical interconnects
JP2013090127A (ja) 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
US9607971B2 (en) * 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
US9318640B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
CN105706439B (zh) 2013-09-16 2019-06-28 超龙凯姆公司 动态、单个光电二极管像素电路及其操作方法
US10012534B2 (en) * 2014-07-02 2018-07-03 The Johns Hopkins University Photodetection circuit having at least one counter operative in response to a mode switching circuit and operating method thereof
EP3430648B1 (en) 2016-03-15 2020-09-23 Dartmouth College Stacked backside-illuminated quanta image sensor with cluster-parallel readout
JP6919154B2 (ja) * 2016-03-31 2021-08-18 ソニーグループ株式会社 固体撮像素子、撮像装置、および電子機器
JP6746476B2 (ja) * 2016-11-24 2020-08-26 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP6635221B1 (ja) * 2018-08-31 2020-01-22 ソニー株式会社 撮像装置、撮像システム、撮像方法および撮像プログラム
CN112970116B (zh) * 2018-11-16 2025-05-06 索尼半导体解决方案公司 固态成像器件和成像装置
TW202029724A (zh) * 2018-12-07 2020-08-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像方法及電子機器
US20210051284A1 (en) * 2019-08-12 2021-02-18 Semiconductor Components Industries, Llc Imaging systems and methods for performing analog domain regional pixel level feature extraction
KR20220156296A (ko) * 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서
US20230217128A1 (en) * 2021-12-31 2023-07-06 Samsung Electronics Co., Ltd. Flexible computational image sensor with compressive sensing capability

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20090200478A1 (en) * 2008-02-05 2009-08-13 Panalytical B.V. Imaging Detector
US20150115134A1 (en) * 2011-09-21 2015-04-30 Semiconductor Components Industries, Llc Stacked-chip imaging systems
JP2013110566A (ja) * 2011-11-21 2013-06-06 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2013118646A1 (ja) * 2012-02-10 2013-08-15 ソニー株式会社 撮像素子、製造装置および方法、並びに、撮像装置
JP2016511539A (ja) * 2013-01-31 2016-04-14 アップル インコーポレイテッド 垂直積層型画像センサ
JP2015128284A (ja) * 2013-11-29 2015-07-09 キヤノン株式会社 撮像装置及び携帯電話機
US20190373188A1 (en) * 2015-07-24 2019-12-05 Sony Semiconductor Solutions Corporation Image sensor and electronic apparatus
US20180262705A1 (en) * 2017-03-08 2018-09-13 Samsung Electronics Co., Ltd. Image processing device configured to regenerate timestamp and electronic device including the same
US20190348407A1 (en) * 2017-04-18 2019-11-14 Samsung Electronics Co., Ltd. Semiconductor package
WO2019087764A1 (ja) * 2017-10-30 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
EP3582491A1 (en) * 2017-10-30 2019-12-18 Sony Semiconductor Solutions Corporation Solid-state image pickup element
WO2019087597A1 (ja) * 2017-11-06 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 電圧変換回路、固体撮像素子および電圧変換回路の制御方法
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20190252421A1 (en) * 2018-02-09 2019-08-15 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body

Also Published As

Publication number Publication date
TWI893048B (zh) 2025-08-11
WO2021153254A1 (ja) 2021-08-05
US12262131B2 (en) 2025-03-25
US20230047180A1 (en) 2023-02-16
JP7759259B2 (ja) 2025-10-23
KR20220134538A (ko) 2022-10-05
EP4099684A4 (en) 2023-07-05
EP4099684A1 (en) 2022-12-07
TW202137540A (zh) 2021-10-01
JPWO2021153254A1 (zh) 2021-08-05
TW202527763A (zh) 2025-07-01

Similar Documents

Publication Publication Date Title
US11895398B2 (en) Imaging device and imaging system
US12262131B2 (en) Imaging device and imaging method
US12131552B2 (en) Imaging system, method for controlling imaging system, and object recognition system
US11683606B2 (en) Imaging device and electronic equipment
US12483802B2 (en) Imaging device and imaging method
TWI788818B (zh) 攝像裝置及攝像方法
US12136345B2 (en) Motion vector imaging alert system
JP7659508B2 (ja) 撮像装置、電子機器及び撮像方法
CN115668963A (zh) 成像装置和成像方法
WO2023248855A1 (ja) 光検出装置及び電子機器
WO2022209256A1 (ja) 撮像素子、撮像装置及び撮像素子の制御方法
US12432472B2 (en) Solid-state imaging device and electronic instrument
TWI911077B (zh) 攝像裝置
WO2024075492A1 (ja) 固体撮像装置及び比較装置
KR20250166259A (ko) 광 검출 장치 및 전자 기기
WO2025004582A1 (ja) 故障検知装置、固体撮像装置および故障検知方法
WO2022065032A1 (ja) 撮像装置及び撮像方法
WO2022186040A1 (ja) 撮像装置、その駆動方法、および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination