CN114823601B - 芯片单元、芯片组件和3d芯片 - Google Patents

Abstract

本申请实施例提供了一种芯片单元、芯片组件和3D芯片，其中芯片单元包括：衬底层；金属层，金属层包括相对设置的第一表面和第二表面，金属层的第二表面设置在衬底层上；金属层穿孔组件，设置在金属层内，金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，第一导体件形成于金属层的第一表面，第二导体件形成于金属层的第二表面，导体连接孔形成于金属层内，第二导体件通过导体连接孔连接于第一导体件，以使信号能够通过衬底层传输至第一表面；衬底通孔，开设在衬底层上；引线，连接于第一导体件和/或第二导体件。该芯片单元能够使芯片单元的布线方式更为灵活，特别是能够降低引线占用芯片单元正面的面积，使引线的布局和排布更为简单。

Description

芯片单元、芯片组件和3D芯片

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种芯片单元、一种芯片组件和一种3D芯片。

背景技术

随着芯片技术的发展和信息技术需求的提高，3D芯片越来越多的出现在集成电路产业中。由于信号传输的需要，在3D芯片中信号连线需要穿过整个芯片。信号连线从芯片的正面到背面通过穿孔实现穿过整个芯片的连接，目前主要是使用穿透硅通孔的TSV(Through Silicon Via)工艺实现的。

而由于穿透硅通孔需要穿透整个芯片，穿透硅通孔不仅需要穿透组成叠层电路的各种材料，还需要穿透很厚的硅衬底，因此，所以对通孔的刻蚀技术具有较高的要求。同时穿透硅通孔的直径和长度较大，导致穿透硅通孔占用的芯片面积非常大、电阻寄生参数和电容寄生参数大、制造的周期很长、成本高的问题。

发明内容

本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。

有鉴于此，根据本申请实施例的第一方面提出了一种芯片单元，包括：衬底层；金属层，金属层包括相对设置的第一表面和第二表面，金属层的第二表面设置在衬底层上；金属层穿孔组件，设置在金属层内，金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，第一导体件形成于金属层的第一表面，第二导体件形成于金属层的第二表面，导体连接孔形成于金属层内，第二导体件通过导体连接孔连接于第一导体件，以使信号能够通过衬底层传输至第一表面；衬底通孔，开设在衬底层上，连通于第二导体件；引线，连接于第一导体件和/或第二导体件。

在第一方面的第一种可能的实施方式中，芯片单元还包括：金属填充层，设置在衬底通孔和/或第一导体件上，引线连接于金属填充层。

在第一方面的第二种可能的实施方式中，芯片单元还包括：衬底导体件，设置在衬底层内；衬底通孔包括底部通孔和中间连接孔，底部通孔开设在衬底的底部，连通于衬底导体件，中间连接孔位于衬底导体件和第二导体件之间，衬底导体件通过中间连接孔连通于第二导体件；其中，引线通过衬底导体件连接于第二导体件。

在第一方面的第三种可能的实施方式中，中间连接孔是沿第一表面向衬底层的方向加工而成的。

在第一方面的第四种可能的实施方式中，引线通过衬底导体件连接于第二导体件

在第一方面的第五种可能的实施方式中，芯片单元还包括：导体介质填充层，填充在衬底通孔内。

在第一方面的第六种可能的实施方式中，芯片单元还包括：散热层，覆盖在导体介质填充层上。

在第一方面的第七种可能的实施方式中，芯片单元还包括：导体介质填充层由金属材料制成和/或；散热层由金属材料制成。

在第一方面的第八种可能的实施方式中，金属层穿孔组件还包括：片内导体件，设置金属层内，位于第一导体件和第二导体件之间；其中，导体连接孔为多个，第二导体件通过多个导体连接孔中的部分导体连接孔连接于片内导体件，片内导体件通过多个导体连接孔中的部分导体连接孔连接于第一导体件。

在第一方面的第九种可能的实施方式中，片内导体件为多个，多个片内导体件间隔设置在第一导体件和第二导体件之间，相邻的片内导体件通过多个导体连接孔中的部分导体连接孔连接。

在第一方面的第十种可能的实施方式中，相邻两个片内导体件之间设置有一个导体连接孔。

在第一方面的第十一种可能的实施方式中，第一导体件和相邻的片内导体件之间设置有一个导体连接孔。

在第一方面的第十二种可能的实施方式中，第二导体件和相邻的片内导体件之间设置有一个导体连接孔。

在第一方面的第十三种可能的实施方式中，导体连接孔的数量与导体连接件的数量的差值为1。

在第一方面的第十四种可能的实施方式中，衬底通孔沿衬底高度方向的截面为多边形，多边形靠近于金属层的第一边的长度小于多边形远离于金属层的第二长边的长度。

在第一方面的第十五种可能的实施方式中，衬底通孔沿衬底高度方向的截面为梯形。

在第一方面的第十六种可能的实施方式中，梯形的短边位于衬底层靠近于金属层的一侧，梯形的长边位于衬底层远离于金属层的一侧。

在第一方面的第十七种可能的实施方式中，衬底通孔为圆台形。

在第一方面的第十八种可能的实施方式中，圆台形包括第一端面和第二端面，第一端面的直径小于第二端面的直径，第一端面位于衬底层靠近于金属层的一侧，第二端面位于衬底层远离于金属层的一侧。

在第一方面的第十九种可能的实施方式中，导体连接孔为柱状。

根据本申请实施例的第二方面提供了一种芯片组件，包括：上述任一技术方案的芯片单元；芯片单元的引线连接于第二导体件，芯片单元通过引线连接至基板。

在第二方面的第一种可能的实施方式中，芯片单元的衬底通孔内填充有散热介质层，芯片单元通过散热介质层连接至基板。

根据本申请实施例的第三方面提供了一种3D芯片，包括：至少两个叠置的上述任一技术方案的芯片单元；至少两个芯片单元中包括第一芯片单元，在第一芯片单元的衬底层设置在基板上的情况下，第一芯片单元的引线一端连接于第一芯片单元的第二导体件，另一端连接于基板。

在第三方面的第一种可能的实施方式中，第一芯片单元的衬底通孔内填充有散热介质层，在第一芯片单元的衬底层设置在基板上的情况下，第一芯片单元通过散热介质层连接至基板。

相比现有技术，本发明至少包括以下有益效果：

1)本申请实施例提供的芯片单元，在衬底层中形成衬底通孔；在金属层的第一表面上形成有第一导体件，在金属层的第二表面上形成第二导体件，第一导体件和第二导体件通过金属层内的导体连接孔连接；金属层的第二表面设置在衬底层上，衬底通孔连接于第二导体件。在芯片单元工作过程中，信号的接入端可以设置在衬底通孔内，连接于第二导体件，信号可以通过导体连接孔输送到第一导体件上；信号的接入端也可以连接至第一导体件，通过导体连接孔连接至第二导体件，而后通过衬底通孔实现信号的输出，如此设置即可使信号穿过芯片单元，以制作3D芯片并实现3D芯片的功能。本申请实施例提供的芯片单元，通过经由芯片单元顶部至底部的第一导体件、导体连接孔、第二导体件的依次连接实现信号穿过芯片单元，无需设置穿透硅通孔，只需要在衬底上开设衬底通孔，在金属层内形成导体连接孔，即可实现信号穿过芯片单元的传输，大大降低了孔的直径和长度，进而降低了刻蚀的工艺难度，降低了占用金属层的面积，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元的制备周期，降低了生产成本。

2)本申请实施例提供的芯片单元，引线连接于第一导体件和/或第二导体件，第一导体件和第二导体件通过导体连接孔连接，如此通过引线实现向金属层内的信号输入、实现经由引线引出金属层内部的信号、实现外部信号穿过衬底层和金属层的传输。使得芯片单元可以经由芯片单元的正面和/或芯片单元的背面引出引线，使得芯片单元的布线方式更为灵活，特别是能够降低引线占用芯片单元正面的面积，使引线的布局和排布更为简单。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为一种示例中的芯片的结构示意图；

图2为本申请第一种实施例提供的芯片单元的结构示意图；

图3为本申请第二种实施例提供的芯片单元的结构示意图；

图4为本申请第三种实施例提供的芯片单元的结构示意图；

图5为本申请第四种实施例提供的芯片单元的结构示意图；

图6为本申请第五种实施例提供的芯片单元的结构示意图；

图7为本申请第六种实施例提供的芯片单元的结构示意图；

图8为本申请第七种实施例提供的芯片单元的结构示意图；

图9为本申请一种实施例提供的芯片单元的切换电路的结构示意图；

图10为本申请又一种实施例提供的芯片单元的切换电路的结构示意图；

图11为本申请一种实施例提供的芯片单元的驱动电路的结构示意图；

图12为本申请一种实施例提供的芯片单元的转换电路的结构示意图；

图13为本申请一种实施例提供的芯片单元的运算电路的结构示意图；

图14为本申请一种实施例提供的芯片组件的结构示意图；

图15为本申请一种实施例提供的3D芯片的结构示意图；

图16为本申请第八种实施例提供的芯片单元的结构示意图；。

其中，图1至图16中附图标记与部件名称之间的对应关系为：

100’穿透硅通孔、200’金属层、300’衬底层；

100芯片单元；200芯片组件；3003D芯片；

1衬底层、2金属层、3第一导体件、4第二导体件、5衬底通孔、6导体连接孔、7片内导体件、8衬底导体件、9功能电路、10引线、11金属填充层、12导体介质填充层、13散热层、14基板、15第一芯片单元、16连接导体、17金属层穿孔组件；

501底部通孔、502中间连接孔；

601第一通孔、602第二通孔、60N第N通孔；

701第一片内导体件、702第二片内导体件、70M第M片内导体件；

901切换电路、9011第一切换模块、9012第二切换模块、9013第三切换模块、9014第四切换模块；

902驱动电路、9021驱动模块；

903转换电路、9031并串转换模块；

904运算电路、9041运算模块。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步地详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

如图1所示，在一些示例中，可以通过开设穿透金属层200’和衬底层300’的穿透硅通孔100’(TSV)实现信号穿过芯片单元的传输。而由于穿透硅通孔100’需要穿过整个芯片单元，因此穿透硅通孔100’的直径和长度较大(或者也可以理解为高度)，因此会存在对刻蚀技术要求高、占用的芯片面积非常大、电阻寄生参数和电容寄生参数大、制造的周期很长、成本高的问题。

针对上述问题，本申请实施例提供一种芯片单元、芯片组件和3D芯片，解决了芯片穿孔结构对刻蚀技术要求高、占用的芯片面积非常大、电阻寄生参数和电容寄生参数大、制造的周期很长、成本高的问题。

如图2和图3所示，根据本申请实施例的一方面提出了一种芯片单元100，包括：衬底层1、金属层2、金属层穿孔组件17、衬底通孔5和引线10。

其中，金属层穿孔组件17包括：第一导体件3、第二导体件4和导体连接孔6。

其中，衬底层1；金属层2，金属层2包括相对设置的第一表面和第二表面，金属层2的第二表面设置在衬底层1上；第一导体件3，形成于金属层2的第一表面；第二导体件4，形成于金属层2的第二表面；衬底通孔5，开设在衬底层1上，连通于金属层2的第二导体件4；片内连接孔导体连接孔6，形成于金属层2内，第二导体件4通过片内连接孔导体连接孔6连接于第一导体件3，以使信号能够通过衬底层1传输至第一表面；引线10，连接于第一导体件3和/或第二导体件4。这里需要说明的是，金属层2是指在衬底层1上面的部分；金属层2第二表面是指靠近衬底层1的一面，金属层2第一表面是指远离衬底层1的一面，以下部分相同。

这里需要说明的是金属层2是指设置在衬底层1上，芯片内部的不同金属层和金属层连接孔的结合。例如图2至图8中第一导体件3和二导体件4以及它们之间所有的导体连接孔6和片内导体件7。

如图2和图3所示，本申请实施例提供的芯片单元100，在工作过程中，信号的接入端可以设置在衬底通孔5内，连接于第二导体件4，信号可以通过导体连接孔6输送到第一导体件3上；基于同样的原理信号的接入端也可以连接至第一导体件3，通过片内导体连接孔6连接至第二导体件4，而后通过衬底通孔5实现信号的输出，如此设置即可使信号穿过芯片单元100，便于3D芯片300的形成与搭建，即便于通过将芯片单元进行堆叠进而形成3D芯片。

如图2和图3所示，本申请实施例提供的芯片单元100，通过经由芯片单元100顶部至底部的第一导体件3、片内导体连接孔6、第二导体件4的依次连接实现信号穿过芯片单元100，无需设置穿透硅通孔，只需要在衬底上开设衬底通孔5，在金属层穿孔2内实现片内连导体接孔6，大大降低了孔的直径和长度，进而降低了刻蚀的工艺难度，降低了占用金属层穿孔2的面积，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元100的制备周期，降低了生产成本。

在一些示例中，如图16所示，其中导体连接孔6可以为多个，图3中圆点表示了部分被省略的导体连接孔，在图3中导体连接孔6包括了第一通孔601、第二通孔602直至第N通孔60N，第一导体件3依次通过第一通孔601、第二通孔602直至第N通孔60N连接于第二导体件4。

在一些示例中，芯片单元100可以为多个平面芯片组成的组件，也可以单独设置的一个平面芯片。

在一些示例中，第一导体件3可以为形成于金属层2的第一表面的金属线或金属面；第二导体件4可以为形成于金属层2的第二表面的金属线或金属面。

在一些示例中，导体连接孔6可以包括通孔和连接柱，通孔开设在金属层2内，连接柱为填充在通孔内的金属柱。第一导体件3和第二导体件4可以通过金属柱进行连接，以实现信号的传输。

在一些示例中，可以理解的是衬底层1的厚度通常会大于金属层2的厚度，图2至图4和图10至图14中金属层2的厚度大于衬底层1的厚度，目的是在于清楚的展示出金属层2的内部结构。

在一些示例中，通过在金属层2内设置第一导体件3和第二导体件4，可以在金属层2内设置电路，电路可以连接于第一导体件3和第二导体件4，通过第一导体件3和第二导体件4可以向电路输送信号，电路进一步即可对信号处理，使得金属层2内的电路布局更为灵活。

如图2和图3所示，本申请实施例提供的芯片单元100，引线10连接于第一导体件3和/或第二导体件4，第一导体件3和第二导体件4通过导体连接孔6连接，如此通过引线10实现向金属层2内的信号输入、实现经由引线10引出金属层2内部的信号、实现外部信号穿过衬底层1和金属层2的传输。使得芯片单元100可以经由芯片单元100的正面和/或芯片单元100的背面引出引线10，使得芯片单元100的布线方式更为灵活，特别是能够降低引线10占用芯片单元100正面的面积、节省芯片单元100的正面的金属层2面积，使引线10的布局和排布更为简单。

其中，芯片单元100的正面是指金属层2的第一表面，芯片单元100的背面是指衬底层1背离于第二表面的一面。

如图2和图3所示，在一些示例中，芯片单元100还包括：金属填充层11，设置在衬底通孔5和/或第一导体件3上，引线10连接于金属填充层11。

如图2和图3所示，在该实施例中，进一步包括了金属填充层11，通过金属填充层11的设置，便于引线10的设置，使得引线10的固定更为稳固。

在一些示例中，在引线10连接在金属填充层11的情况下，引线10和金属填充层11组成焊盘结构。

可以理解的是，本发明申请实施例提供的芯片单元100，由于芯片单元100的正面和背面都可以引出引线10，因此可以基于引线10类型的不同进行引线10的布局，例如数据信号可以从第一导体件3引出；命令信号可以从第二导体件4引出。

在一些示例中，芯片单元100还包括：衬底导体件8，设置在衬底层1内；衬底通孔5包括底部通孔501和中间连接孔502，底部通孔501开设在衬底层1的底部，连通于衬底导体件8，中间连接孔502位于衬底导体件8和第二导体件4之间，衬底导体件8通过中间连接孔502连通于第二导体件4。

在一些示例中，引线10通过衬底导体件8连接于第二导体件4；和/或引线10连接于第一导体件3。

如图4和图5所示，衬底导体件8设置在衬底层1内。衬底通孔5包括了底部通孔501和中间连接孔502。

如图4和图5所示，在芯片单元100工作过程中，信号的输入端可以设置在底部通孔501内，连接于衬底导体件8，衬底导体件8通过中间连接孔502连接至第二导体件4，第二导体件4连通至第一导体件3；信号的输入端也可以连接于第一导体件3，第一导体件3连接至第二导体件4，第二导体件4再通过中间连接孔502连接至衬底导体件8，如此设置即可使信号穿过芯片单元100，便于3D芯片300的形成与搭建。

在一些示例中，中间连接孔502是沿第一表面向衬底层1的方向加工而成的

如图4和图5所示，衬底导体件8设置在衬底内，将衬底通孔5分隔为底部通孔501和中间连接孔502，中间连接孔502是沿第一表面向衬底层1的方向加工而成的，便于中间连接孔502的开设；相对于图2或图3中的衬底通孔5，能够降低衬底通孔5的长度和直径，进而降低了刻蚀的工艺难度，降低了占用金属层2芯片的面积(芯片的平面面积)，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元的制备周期，降低了生产成本。

需要说明的是，实际中这里的第一导体件3、第二导体件4和多个片内导体件7即为芯片中的不同金属层，导体连接孔6为不同金属层之间的连接通孔。

可以理解的是，在整个芯片单元100中，衬底的厚度通常会很大，所以衬底穿孔的高度会远大于导体连接孔6的高度。通过加入埋层金属(即衬底导体件8)，可以很大的降低底部通孔501的高度。

如图4和图5所示，在该实施例中，通常衬底层1在穿孔时，需要先将衬底减薄后进行。该实施例中通过衬底导体件8的设置，衬底层1无需减的很薄，甚至可以无需减薄衬底接口实现底部通孔501的加工。进一步地，因为底部通孔501不需要穿过整个衬底层1，因此穿孔需要的时间更少，成本低；同时穿孔的良率和可靠性也会更高。

如图4和图5所示，在该实施例中，通过衬底导体件8将衬底通孔5分隔为底部通孔501和中间连接孔502，进一步降低了底部通孔501的深度，便于底部通孔501的开设。

如图4和图5所示，在该实施例中，在引线10经由芯片单元100背面引出的情况下，引线10可以连接至衬底导体件8，衬底导体件8通过中间连接孔502连接至第二导体件4，如此即可实现向金属层2内的信号输入、实现经由引线10引出金属层2内部的信号、实现外部信号穿过衬底层1和金属层2的传输。使得芯片单元100可以经由芯片单元100的正面和/或芯片单元100的背面引出引线10。

在一些示例中，中间连接孔502可以是通过刻蚀工艺加工形成的连接孔。

在一些示例中，中间连接孔502可以包括通孔和设置在通孔内的连接柱，连接柱为金属柱。第二导体件4和衬底导体件8可以通过金属柱进行连接。

如图6和图7所示，在一些示例中，芯片单元100还包括：导体介质填充层12，填充在衬底通孔5内。

如图6和图7所示，在该实施例中，进一步包括了导体介质填充层12，散热介质填充在衬底通孔5内，金属层2内产生的热量可以传递至散热介质层上，通过散热介质层即可对热量进行分散。如此即可为芯片单元100进行散热、降温，能够提高芯片单元100的性能。

如图6和图7所示，在一些示例中，沿衬底通孔5包括收口端和扩口端，收口端位于第二导体件4一侧，如此设置一方面能够提高导体介质填充层12的散热效果，便于导体介质填充层12的填充；另一方面便于引线10连接到第二导体件4或衬底导体件8上。

如图6和图7所示，在一些示例中，芯片单元100还包括：散热层13，覆盖在导体介质填充层12上。

如图6和图7所示，在该实施例中，进一步包括了散热层13，通过散热层13覆盖在散热介质层上，能够更进一步地提高散热效果。

如图6和图7所示，在一些示例中，部分散热层13覆盖在衬底层1上，使得散热层13的横截面积大于导体介质填充层12的横截面积，能够更进一步地提高散热效果，同时便于散热层13连接至其他固定件上，在一些示例中固定件可以为基板14。

在一些示例中，芯片单元100还包括：导体介质填充层12由金属材料制成和/或散热层13由金属材料制成。

在该实施例中，导体介质填充层12由金属材料制成，使得导体介质填充层12具备散热效果的同时兼顾信号传输的能力，引线10可以连接到导体介质填充层12上，或者可以省去引线10直接将导体介质填充层12作为信号传输的端口。

在该实施例中，散热层13由金属材料制成，使得散热层13具备散热效果的同时兼顾信号传输的能力，引线10可以连接到导体介质填充层12上，或者可以省去引线10直接将散热层13作为信号传输的端口。

在一些示例中，芯片单元100还包括：片内导体件7，设置金属层穿孔2内，位于第一导体件3和第二导体件4之间；其中，片内导体连接孔6为多个，第二导体件4通过多个片内导体连接孔6中的部分片内导体连接孔6连接于片内导体件7，片内导体件7通过多个片内导体连接孔6中的部分片内导体连接孔6连接于第一导体件3。

在该实施例中，进一步包括了片内导体件7，设置在第一导体件3和第二导体件4之间，第二导体件4通过片内导体连接孔6连接于片内导体件7，片内导体件7通过片内导体连接孔6连接于第一导体件3。在芯片单元100工作的过程中，外部的信号输入端可以设置在衬底通孔5内，输送到第二导体件4上，第二导体件4导通至片内导体件7，而后再连接至第一导体件3；外部的信号输入端也可以连接至第一导体件3，而后经由片内导体连接孔6和片内导体件7输送到第二导体件4上，如此设置即可使信号穿过芯片单元100，便于3D芯片300的形成与搭建。

在该实施例中，进一步包括了片内导体件7，片内导体件7设置在第一导体件3和第二导体件4之间，使得第一导体件3和第二导体件4可以通过多个片内导体连接孔6和片内导体件7进行连通，进一步缩短了片内导体连接孔6的长度，能够缩小片内导体连接孔6的直径，更进一步地降低了刻蚀的工艺难度，降低了占用金属层穿孔2的面积，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元100的制备周期，降低了生产成本。

在一些示例中，如图16所示，其中导体连接孔6和片内导体件7可以为多个，图3中圆点表示了部分被省略的导体连接孔和片内导体件，在图3中导体连接孔6包括了第一通孔601、第二通孔602直至第N通孔60N，片内导体件7包括了第一片内导体件701、第二片内导体件702直至第M片内导体件70M。其中，第一片内导体件701的一侧通过第一通孔601连接于第二导体件4，第一片内导体件701的另一侧通过第二通孔602连接于第二片内导体件702，如此重复设置，相邻片内导体件通过导体连接孔连接，直到第M片内导体件70M通过第N通孔60N连接至第一导体件3，如此即可实现第一导体件3连接于第二导体件4，实现了信号穿过芯片单元100传输。其中，M＝N-1。

在一些示例中，片内导体连接孔6可以包括通孔和连接柱，通孔开设在金属层穿孔2内，连接柱为填充在通孔内的金属柱。第一导体件3和片内导体件7可以通过金属柱进行连接；第二导体件4和片内导体件7可以通过金属柱进行连接；相邻的片内导体件7可以通过金属柱进行连接。

在一些示例中，片内导体件7可以为形成于金属层穿孔2内的金属线或金属面。

可以理解的是，图2至图8中的三个圆点表示省略的片内导体件7和/或片内导体连接孔6。

在一些示例中，片内导体件7为多个，多个片内导体件7间隔设置在第一导体件3和第二导体件4之间，相邻的片内导体件7通过多个片内导体连接孔6中的部分片内导体连接孔6连接。

在该实施例中，进一步的，片内导体件7为多个，多个片内导体件7间隔设置在第一导体件3和第二导体件4之间，第二导体件4通过多个片内导体件7和多个片内导体连接孔6连接至第一导体件3，能够进一步缩短每个片内导体连接孔6的长度和直径，能够更进一步地降低了刻蚀的工艺难度，降低了占用金属层穿孔2的面积，降低了电阻寄生参数和电容寄生参数，缩短了芯片单元100的制备周期，降低了生产成本。

在一些示例中，相邻两个片内导体件7之间设置有一个导体连接孔6。

如图2和图3所示，在每相邻的两个片内导体件7设置有一个导体连接孔6，一方面便于导体连接孔6的加工，便于芯片单元的制备；另一方面相邻的两个片内导体件7能够通过一个导体连接孔6进行信号的收发能够保障信号收发的稳定性。

在一些示例中，第一导体件3和相邻的片内导体件7之间设置有一个导体连接孔6。

如图2和图3所示，第一导体件3通过一个导体连接孔6连接于与第一导体件3相邻的片内导体件7，一方面便于导体连接孔6的加工，便于芯片单元的制备；另一方面第一导体件3和片内导体件7之间能够通过一个导体连接孔6进行信号的收发能够保障信号收发的稳定性。

在一些示例中，第二导体件4和相邻的片内导体件7之间设置有一个导体连接孔6。

如图2和图3所示，第二导体件4通过一个导体连接孔6连接于与第二导体件4相邻的片内导体件7，一方面便于导体连接孔6的加工，便于芯片单元的制备；另一方面第二导体件4和片内导体件7之间能够通过一个导体连接孔6进行信号的收发能够保障信号收发的稳定性。

在一些示例中，导体连接孔6的数量与导体连接件的数量的差值为1。

如图2至图4所示，每相邻的两个片内导体件7之间设置有一个导体连接孔6，第一导体件3和片内导体件7之间设置有一个导体连接孔6，第二导体件4和片内导体件7之间设置有一个导体连接孔6，导体连接孔6的数量与导体连接件的数量的差值为1，使得金属层穿孔组件17能够沿金属层2的高度方向布局，能够降低金属层穿孔组件17所占用的空间，进一步降低了电阻寄生参数和电容寄生参数，缩短了芯片单元的制备周期，降低了生产成本。

在一些示例中，衬底通孔5沿衬底高度方向的截面为多边形，多边形靠近于金属层2的第一边的长度小于多边形远离于金属层2的第二长边的长度。

如图13所示，衬底通孔5的截面为多边形，多边形靠近于金属层2的第一边的长度小于多边形远离于金属层2的第二长边的长度，使得衬底通孔5的一端为扩口端，另一端为收口端，收口端朝向金属层2一侧设置，便于衬底通孔5的开设，同时便于向衬底通孔5内填充导体介质填充层12，可以理解的是导体介质填充可以为芯片单元进行散热。

在一些示例中，衬底通孔5沿衬底高度方向的截面为梯形。

如图2至图4所示，衬底通孔5的截面为梯形，更进一步地便于衬底通孔5的开设。

在一些示例中，梯形的短边位于衬底层1靠近于金属层2的一侧，梯形的长边位于衬底层1远离于金属层2的一侧。

如图13所示，梯形的短边位于衬底层1靠近于金属层2的一侧，梯形的长边位于衬底层1远离于金属层2的一侧，在向衬底通孔5内填充导体介质填充层12时，扩口端背离于金属层2的一侧设置，便于向衬底通孔5内设置导体介质填充材料，同时能够提高填充材料的填充率，能够进一步保障芯片单元的良品率。

在一些示例中，衬底通孔5为圆台形。通过圆台形的选取，便于衬底通孔5的挖设，同时使得衬底通孔5的各向异性基本相同，能够更进一步地提高芯片单元的性能。

在一些示例中，圆台形包括第一端面和第二端面，第一端面的直径小于第二端面的直径，第一端面位于衬底层1靠近于金属层2的一侧，第二端面位于衬底层1远离于金属层2的一侧。

如图2和图3所示，圆台形包括第一端面和第二端面，第一端面的直径小于第二端面的直径，使得第一端面为收口端，第二端面为扩口端，圆台形的收口端朝向金属层2设置，便于向衬底通孔5内设置导体介质填充材料，同时能够提高填充材料的填充率，能够进一步保障芯片单元的良品率。

在一些示例中，导体连接孔6为柱状。

如图2、图3和图10至图15所示，导体连接孔6为柱状，一方面便于导体连接孔6的生产加工，另一方面导体连接孔6作为连接相邻两个片内导体件7、片内导体件7与第一导体件3、片内导体件7与第二导体件4的载体，柱状的设计能够使导体连接孔6两端的信号传输能力一致，进而即可保障芯片单元信号传输的稳定性。

如图8所示，在一些示例中，芯片单元100还包括：功能电路9，功能电路9连接于第一导体件3、第二导体件4和片内导体件7中的至少一者。

如图8所示，在该实施例中，进一步包括了功能电路9，功能电路9可以连接于第一导体件3、第二导体件4和片内导体件7中的至少一者，便于功能电路9的接入。同时来自于芯片单元100外部的信号可以通过第一导体件3、第二导体件4或片内导体件7传输至第一导体件3、第二导体件4和片内导体件7中的任一者上，使得处于芯片单元100内的功能模块可以处理外部信号(芯片单元100的外部信号)，使得芯片单元100的的信号处理更为灵活，提高了芯片单元100的适用范围。

在一些示例中，可以理解的是，在芯片单元100包括了衬底导体件8的情况下，功能电路9中的部分器件同样可以连接或位于衬底导体件8。

在一些示例中，通过第一导体件3、第二导体件4和片内导体件7中的至少一者向功能电路9内输送的信号可以为金属层2内的内部信号，也可以是来自于芯片单元以外的外部信号，外部信号可以通过第一导体件3和/或第二导体件4和/或片内导体件7通过金属层引入到功能电路9内。

在一些示例中，在功能电路9的信号输入端和信号输出端连接于第一导体件3、第二导体件4和片内导体件7中同一者的情况下，功能电路9的信号输入端和信号输出端的接入点不同。

在该实施例中，功能电路9的信号输入端和信号输出端可以连接于第一导体件3、第二导体件4和片内导体件7中同一者，以便于能够通过第一导体件3、第二导体件4和片内导体件7接入更多的功能电路9，能够便于功能电路9的信号处理。

在该实施例中，在功能电路9的信号输入端和信号输出端连接于第一导体件3、第二导体件4和片内导体件7中同一者的情况下，功能电路9的信号输入端和信号输出端的接入点不同，便于信号的输入与输出，能够防止输入信号与输出信号相互干扰，进一步提高了金属层2信号处理或传输的性能。

如图13所示，在一些示例中，芯片单元100还包括：内部信号输入端，连接于功能电路9。

如图13所示，在该实施例中，进一步包括了内部信号输入端，通过内部信号输入端的设置能够向功能电路9输送金属层2内部的信号，使得功能电路9能够同时处理金属层2以外的信号和内部信号，进一步地提高了功能电路9的处理能力。

如图2、图9和图10所示，在一些示例中，功能电路9包括切换电路901，切换电路901包括：至少两个并联的切换模块，每个切换模块的信号输入端和/或信号输出端连接于第一导体件3、第二导体件4和片内导体件7中的至少一者；第一控制开关，每个切换模块设置有至少一个第一控制开关，第一控制开关用于控制切换模块的信号输入端或信号输出端的工作状态。

在一些示例中，每个切换模块均可以连接有一个信号输入端，每个切换模块可以连接有一个信号输出端，如此设置可以保障信号输入的独立性。

在一些示例中，多个切换模块或者多个切换模块中的部分切换模块可以共用一个信号输入端；多个切换模块或者多个切换模块中的部分切换模块也可以共用一个信号输出端，如此设置可以减少接入点，便于切换电路的布局。

如图2、图9和图10所示，在该实施例中，功能电路9包括了切换电路901，外部信号通过第一导体件3、第二导体件4和片内导体件7中至少一者输送到第一导体件3、第二导体件4和片内导体件7中的至少一者上，而后信号再进入到切换电路901中，即可通过第一控制开关选择目标的切换模块进行信号的输出，使得芯片单元100的信号处理或传输更为灵活，提高了芯片单元100的适用范围。

在一些示例中，多个切换模块连接于同一个信号输入端；和/或多个切换模块连接于同一个信号输出端。

如图2、图9和图10所示，在该实施例中，多个切换模块连接于同一个信号输入端，在使用过程中信号输入端可以仅连通于第一导体件3、第二导体件4和片内导体件7中的一者，便于切换电路901的接入。

如图2、图9和图10所示，在该实施例中，多个切换模块连接于同一个信号输出端，在使用过程中信号输出端可以仅连通于第一导体件3、第二导体件4和片内导体件7中的一者，便于切换电路901的信号的输出。

如图2、图9和图10所示，在该实施例中，多个切换模块连接于同一个信号输入端和/或多个切换模块连接于同一个信号输出端，能够减少切换电路901的接入点，便于切换电路901的设置，同时能够通过第一导体件3、第二导体件4和片内导体件7排布更多的电路，使芯片单元100的布局方式更为灵活，提高了芯片单元100的适用范围。

如图2和图11所示，在一些示例中，功能电路9包括驱动电路902，驱动电路902包括：驱动模块9021，驱动模块9021的信号输入端和/或信号输出端连接于第一导体件3、第二导体件4和片内导体件7中的至少一者。

如图2和图11所示，在该实施例中，功能电路9包括了驱动电路902，考虑到信号在传输的过程中可能产生衰减，通过第一导体件3、第二导体件4和片内导体件7中的至少一者将信号接入到驱动模块9021上，通过驱动模块9021进行驱动增强后，再经由驱动信号的输出端输出，能够保障信号传输的平稳性，更进一步地提高了芯片单元100的性能。

这里需要说明的是图中驱动模块9021为两个串联的反相器，实际中反相器的数量即可以为奇数个，比如一个反相器(信号会取反)；也可以为偶数个，比如这里的的两个反相器。

如图2和图12所示，在一些示例中，功能电路9包括转换电路903，转换电路903包括：转换模块，转换模块的信号输入端和/或信号输出端连接于第一导体件3、第二导体件4和片内导体件7中的至少一者。

如图2和图12所示，在该实施例中，信号可以通过第一导体件3、第二导体件4和片内导体件7中的至少一者输送到转换电路903，通过转换电路903对信号进行转换后再经由转换模块进行输出，如此即可实现对信号的处理。

在一些示例中，转换模块为串并转换模块或并串转换模块9031(其中，图12中是以并串转换模块进行示意)。

在该实施例中，转换模块可以为串并转换模块，信号通过第一导体件3、第二导体件4和片内导体件7中的至少一者输送至串联信号端，通过串并转换模块后再经由并联信号端口模型进行信号的输出，可以提高信号传输的效率。

如图2和图12所示，在该实施例中，转换模块还可以为并串转换模块9031，信号通过第一导体件3、第二导体件4和片内导体件7中的至少一者输送至并联信号端，通过并串转换模块9031后再经由串联信号端进行信号的输出，可以进行多个信号进行并串转换后减少信号传输线路，提高信号传输效率。

在一些示例中，功能电路9包括运算电路904，运算电路904包括：运算模块9041，运算模块9041的信号输入端和/或信号输出端连接于第一导体件3、第二导体件4和片内导体件7中的至少一者。

如图13所示，在该实施例中，功能电路9进一步包括了运算电路904，信号通过第一导体件3、第二导体件4和片内导体件7中的至少一者输送至运算模块9041，信号经过运算后再经由信号的输出端进行输出。实现了通过运算电路904处理芯片单元100的外部信号和内部信号，提高信号的灵活性。

在一些示例中，还包括：第二控制开关，连接于运算模块9041，用于控制运算模块9041的信号输入端和信号输出端的工作状态。

如图2和图13所示，在该实施例中，进一步包括了第二控制开关，通过第二控制开关的设置，能够控制运算模块9041的信号输入端和信号输出端的工作状态，用于控制信号的输入与输出，使得运算模块9041的控制方式更为灵活。

如图14所示，根据本申请实施例的第二方面提供了一种芯片组件200，包括：上述任一实施例的芯片单元100；芯片单元100的引线10连接于第二导体件4，芯片单元100通过引线10连接至基板14。

本申请实施例的芯片组件200包括了上述任一实施例的芯片单元100，因此其具有如本发明任一实施例的芯片单元100的全部有益效果，在此不再赘述。

本申请提供的芯片组件200，可以经由芯片单元100底部直接引出引线10，引线10进一步用于连接基板14上，便于芯片组件200的引线10布局，减少了引线10占用芯片组件200正面的面积。其中芯片组件200的正面是指芯片单元100的第一表面。

在一些示例中，芯片单元100的衬底通孔5内填充有散热介质层，芯片单元100通过散热介质层连接至基板14。

在该实施例中，芯片单元100可以通过散热介质层连接于基板14，如此可以更进一步地提高芯片组件200的散热效果。

在一些示例中看，可以理解的是，在散热介质层上覆盖有散热层13的情况下，芯片单元100可以通过散热层13连接于基板14。

如图15所示，根据本申请实施例的第三方面提供了一种3D芯片300，包括：至少两个叠置的上述任一实施例的芯片单元100；至少两个芯片单元100中包括第一芯片单元15，在第一芯片单元15的衬底层1设置在基板14上的情况下，第一芯片单元15的引线10一端连接于第一芯片单元15的第二导体件4，另一端连接于基板14。两个芯片单元100之间的信号通过芯片单元之间的连接导体16连接。

本申请实施例的3D芯片300包括了上述任一实施例的芯片单元100，因此其具有如本申请任一实施例的芯片单元100的全部有益效果，在此不再赘述。

本申请实施例提供的3D芯片300，靠近于基板14的第一芯片单元15，经由芯片单元100的底部引出引线10，使得引线10排布更为合理，减少了对3D芯片300正面所占用的面积。

在一些示例中，第一芯片单元15的衬底通孔5内填充有散热介质层，在第一芯片单元15的衬底层1设置在基板14上的情况下，第一芯片单元15通过散热介质层连接至基板14。

在该实施例中，3D芯片300可以通过散热介质层连接于基板14，如此可以更进一步地提高芯片组件200的散热效果。

在一些示例中，可以理解的是，在散热介质层上覆盖有散热层13的情况下，芯片单元100可以通过散热层13连接于基板14。

具体实施例1

如图2和图3所示，本申请的一种实施例提供了一种芯片单元100，包括：衬底层1、金属层2、金属层穿孔组件17、衬底通孔5、片内导体件7和引线10。

其中，金属层穿孔组件17包括：第一导体件3、第二导体件4和导体连接孔6。

其中，金属层2包括相对设置的第一表面和第二表面，金属层2的第二表面设置在衬底层1上；第一导体件3形成于金属层2的第一表面；第二导体件4形成于金属层2的第二表面；衬底通孔5开设在衬底层1上，连通于金属层2的第二导体件4；导体连接孔6形成于金属层2内，第二导体件4通过导体连接孔6连接于第一导体件3；片内导体件7，设置金属层2内，位于第一导体件3和第二导体件4之间，引线10连接于第一导体件3和/或第二导体件4。

如图2所示，引线10连接于第一导体件3；如图3所示，引线10连接于第二导体件4。

其中，导体连接孔6为多个，第二导体件4通过多个导体连接孔6中的部分导体连接孔6连接于片内导体件7，片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接于第一导体件3。

其中，片内导体件7为多个，多个片内导体件7间隔设置在第一导体件3和第二导体件4之间，相邻的片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接，以使信号能够通过衬底层1传输至第一表面。

在一些示例中，衬底通孔5在衬底层1进行挖孔，衬底通孔5穿透整个衬底，实现金属层2从第二表面的连通。

进一步的，还可以在第一导体件3和/或衬底通孔5内设置焊盘(pad)进行引线10的键合。

进一步的，在衬底层1进行挖孔之后，可以填充金属或者其他材质的导体，这样便于与第二导体件4连通，由此就可以实现从第一导体件3至衬底层1的连通，即可以实现信号从芯片单元100的正面到背面，穿过整个芯片单元100片的连接，其中芯片单元100的正面是指金属层2的第一表面，芯片单元100的背面是指衬底层1的底面。

通过本实施例的芯片单元100，在生产制备过程中只需在通常的平面芯片基础上只需要增加衬底的穿孔即可获取该实施例的芯片单元100，可以充分的兼容现有的平面芯片工艺。

该实施例中，通过金属层2的第一导体件3、第二导体件4、片内导体件7和导体连接孔6实现信号的导通，所占金属层2的面积很小、电阻寄生参数和电容寄生参数很小、可以实现芯片单元100的上下联通，也可以实现芯片单元100上下的分别键合引线10。

具体实施例2

如图4和图5所示，本申请的一种实施例提供了一种芯片单元100，包括：衬底层1、金属层2、金属层穿孔组件17、衬底通孔5、片内导体件7、衬底导体件8和引线10。

其中，金属层穿孔组件17包括：第一导体件3、第二导体件4和导体连接孔6。

其中，金属层2包括相对设置的第一表面和第二表面，金属层2的第二表面设置在衬底层1上；第一导体件3形成于金属层2的第一表面；第二导体件4形成于金属层2的第二表面；衬底通孔5开设在衬底层1上，连通于金属层2的第二导体件4；导体连接孔6形成于金属层2内，第二导体件4通过导体连接孔6连接于第一导体件3；片内导体件7，设置金属层2内，位于第一导体件3和第二导体件4之间；衬底导体件8，设置在衬底层1内，引线10连接于第一导体件3和/或第二导体件4。

如图4所示，引线10连接于衬底导体件8；如图5所示，引线10连接于第一导体件3。

其中，导体连接孔6为多个，第二导体件4通过多个导体连接孔6中的部分导体连接孔6连接于片内导体件7，片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接于第一导体件3。

其中，片内导体件7为多个，多个片内导体件7间隔设置在第一导体件3和第二导体件4之间，相邻的片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接，以使信号能够通过衬底层1传输至第一表面。

其中，衬底通孔5包括底部通孔501和中间连接孔502，底部通孔501开设在衬底的底部，连通于衬底导体件8，中间连接孔502位于衬底导体件8和第二导体件4之间，衬底导体件8通过中间连接孔502连通于第二导体件4；中间连接孔502是沿第一表面向衬底层1的方向加工而成的。

在一些示例中，在制备过程中，可以通过埋字线工艺在衬底层1中埋入金属以形成衬底导体件8，之后通过中间连接孔502与第二导体件4。

在一些示例中，还可以在衬底层1上挖槽，在槽中埋入衬底导体件8。

在一些示例中，可以在芯片制造的前道工艺进行衬底导体件8的埋入。

可以理解的是，在整个芯片单元100中，衬底的厚度通常会很大，所以衬底穿孔的高度会远大于导体连接孔6的高度。通过加入埋层金属，可以很大的降低底部通孔501的高度。

在该实施例中，通常衬底层1在穿孔时，需要先将衬底减薄后进行。该实施例中通过衬底导体件8的设置，衬底层1无需减的很薄，甚至可以无需减薄衬底即可实现底部通孔501的加工。进一步的，因为底部通孔501不需要穿过整个衬底层1，因此穿孔需要的时间更少，成本低；同时穿孔的良率和可靠性也会更高。

具体实施例3

如图8所示，本申请的一种实施例提供了一种芯片单元100，包括：衬底层1、金属层2、金属层穿孔组件17、衬底通孔5、片内导体件7、衬底导体件8、功能电路9和引线10。

其中，金属层穿孔组件17包括：第一导体件3、第二导体件4和导体连接孔6。

其中，金属层2包括相对设置的第一表面和第二表面，金属层2的第二表面设置在衬底层1上；第一导体件3形成于金属层2的第一表面；第二导体件4形成于金属层2的第二表面；衬底通孔5开设在衬底层1上，连通于金属层2的第二导体件4；导体连接孔6形成于金属层2内，第二导体件4通过导体连接孔6连接于第一导体件3；片内导体件7设置金属层2内，位于第一导体件3和第二导体件4之间；衬底导体件8设置在衬底层1内；功能电路9连接于第一导体件3、第二导体件4和片内导体件7中的至少一者，引线10连接于第一导体件3和/或第二导体件4。

如图8所示，引线10连接于通过衬底导体件8连接于第二导体件4和第一导体件3。

其中，导体连接孔6为多个，第二导体件4通过多个导体连接孔6中的部分导体连接孔6连接于片内导体件7，片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接于第一导体件3。

其中，片内导体件7为多个，多个片内导体件7间隔设置在第一导体件3和第二导体件4之间，相邻的片内导体件7通过多个导体连接孔6中的部分导体连接孔6连接，以使信号能够通过衬底层1传输至第一表面。

其中，衬底通孔5包括底部通孔501和中间连接孔502，底部通孔501开设在衬底的底部，连通于衬底导体件8，中间连接孔502位于衬底导体件8和第二导体件4之间，衬底导体件8通过中间连接孔502连通于第二导体件4；中间连接孔502是沿第一表面向衬底层1的方向加工而成的。

在一些示例中，功能电路9可以包括切换电路901、驱动电路902、转换电路903和运算电路904中的一种或多种。

在该实施例中，考虑到第一导体件3、第二导体件4和片内导体件7通过导体连接孔6进行连接，所以第一导体件3、第二导体件4和片内导体件7可以用于连接芯片单元100内部的功能电路9。

如图8所示，通过片内的片内导体件7连接功能电路9，信号通过片内导体件7输入连接至功能电路9，功能电路9的输出端将信号输送至其他片内导体件7。可以理解的是，功能电路9的输入端和输出端可以连接于同一个片内导体件7。

进一步地，切换电路901的作用在于：使穿透芯片单元100的信号经过功能切换后输出。

如图9所示，切换电路901包括了并联设置的第一切换模块9011和第二切换模块9012。第一控制开关包括：第一开关K11、第二开关K12、第三开关K13和第四开关K14。在第一切换模块9011的信号输入侧设置有第一开关K11，在第一切换模块9011的信号输出端设置有第二开关K12。在第二切换模块9012的信号输入侧设置有第三开关K13，在第一切换模块9011的信号输出端设置有第四开关K14。第一切换模块9011和第二切换模块9012共用一个信号输入端和一个信号输出端，在工作过程中，信号A通过第一控制开关选择之后通过第一切换模块9011或第二切换模块9012进行处理，处理之后在经过第一控制开关选择后由信号B输出。

如图10所示，切换电路901包括了并联设置的第三切换模块9013和第四切换模块9014。第一控制开关包括：第五开关K15、第六开关K16、第七开关K17和第八开关K18在第三切换模块9013的信号输入侧设置有第五开关K15，在第三切换模块9013的信号输出端设置有第六开关K16。在第四切换模块9014的信号输入侧设置有第七开关K17，在第四切换模块9014的信号输出端设置有第八开关K18。第一切换模块9011和第二切换模块9012分别具备一个信号输入端，第一切换模块9011和第二切换模块9012共用一个信号输出端，在工作过程中，信号C通过第一控制开关选择之后通过第三切换模块9013进行处理和/或信号D通过第一控制开关选择之后通过第四切换模块9014进行处理，处理之后的信号E在经过第一控制开关后经由信号输出端进行输出。

通过切换电路901的设置可以对输入穿孔的进行功能的处理，提高信号的灵活度，为信号的传输于处理增加选择余地。

如图11所示，信号F通过驱动模块9021驱动之后在经过由信号G输出，可以增加信号的驱动能力。

如图12所示，其中，图8中H2至Hn之间的点表示省略部分输入信号。输入信号为并行的信号H1、信号H2……信号Hn，经过并串转换处理模块后，转变为串行的信号I输出。同样的，也可以为串并转换方式，在这样的方式下，输入信号为串行的信号I，经过串并转换处理模块后，转变为并行的信号H1、信号H2……信号Hn后输出。通过转换电路903的设置，一方面可以进行多个信号进行并串转换后减少信号传输线路，提高信号传输效率；另一方面可以提高信号传输的带宽。

如图13所示，第二控制开关包括第九开关K21、第十开关K22和第十一开关K23。外部输入信号L经过第九开关K21输入到运算模块9041；内部信号经过第十开关K22输入运算模块9041；经运算模块9041处理后通过第十一开关K23作为输出信号M输出。可以理解的是，第二控制开关是可以依据情况选择添加。通过运算电路904的设置，可以将外部输入信号和内部信号进行功能处理后输出，提高信号的灵活性，增加与内部信号运算功能。

在一些示例中，运算模块9041可以是具备数据的运算或者其他处理功能的模块。

在本发明的描述中，术语“多个”则指两个或两个以上，除非另有明确的限定，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“连接”、“安装”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本发明中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种芯片单元，其特征在于，包括：

衬底层；

金属层，所述金属层包括相对设置的第一表面和第二表面，所述金属层的所述第二表面设置在所述衬底层上；

金属层穿孔组件，设置在所述金属层内，所述金属层穿孔组件包括：第一导体件、第二导体件和导体连接孔，所述第一导体件形成于所述金属层的所述第一表面，所述第二导体件形成于所述金属层的所述第二表面，所述导体连接孔形成于所述金属层内，所述第二导体件通过所述导体连接孔连接于所述第一导体件，以使信号能够通过所述衬底层传输至所述第一表面；

衬底通孔，开设在所述衬底层上，连通于所述第二导体件，所述衬底通孔为圆台形；

所述圆台形包括第一端面和第二端面，所述第一端面的直径小于所述第二端面的直径，所述第一端面位于所述衬底层靠近于所述金属层的一侧，所述第二端面位于所述衬底层远离于所述金属层的一侧；

引线，连接于所述第一导体件和/或所述第二导体件；

衬底导体件，设置在所述衬底层内；

所述衬底通孔包括底部通孔和中间连接孔，所述底部通孔开设在所述衬底层的底部，连通于所述衬底导体件，所述中间连接孔位于所述衬底导体件和所述第二导体件之间，所述衬底导体件通过所述中间连接孔连通于所述第二导体件；

片内导体件，设置所述金属层内，位于所述第一导体件和所述第二导体件之间；

其中，所述导体连接孔为多个，所述第二导体件通过多个所述导体连接孔中的部分所述导体连接孔连接于所述片内导体件，所述片内导体件通过多个所述导体连接孔中的部分所述导体连接孔连接于第一导体件，所述导体连接孔的数量与所述片内导体件的数量的差值为1；

导体介质填充层，填充在所述衬底通孔内；

散热层，覆盖在所述导体介质填充层上。

2.根据权利要求1所述的芯片单元，其特征在于，还包括：

金属填充层，设置在所述衬底通孔和/或所述第一导体件上，所述引线连接于所述金属填充层。

3.根据权利要求2所述的芯片单元，其特征在于，所述引线通过所述衬底导体件连接于所述第二导体件。

4.根据权利要求1所述的芯片单元，其特征在于，

所述片内导体件为多个，多个所述片内导体件间隔设置在所述第一导体件和所述第二导体件之间，相邻的所述片内导体件通过多个所述导体连接孔中的部分所述导体连接孔连接。

5.一种芯片组件，其特征在于，包括：

权利要求1至4中任一项所述的芯片单元；

所述芯片单元的引线连接于所述第二导体件，所述芯片单元通过所述引线连接至基板。

6.一种3D芯片，其特征在于，包括：

至少两个叠置的如权利要求1至4中任一项所述的芯片单元；

所述至少两个芯片单元中包括第一芯片单元，在所述第一芯片单元的衬底层设置在基板上的情况下，所述第一芯片单元的引线一端连接于所述第一芯片单元的第二导体件，另一端连接于所述基板。