CN107068611A - 半导体芯片、半导体晶圆及半导体晶圆的制造方法 - Google Patents
半导体芯片、半导体晶圆及半导体晶圆的制造方法 Download PDFInfo
- Publication number
- CN107068611A CN107068611A CN201611209475.7A CN201611209475A CN107068611A CN 107068611 A CN107068611 A CN 107068611A CN 201611209475 A CN201611209475 A CN 201611209475A CN 107068611 A CN107068611 A CN 107068611A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- substrate
- conductive material
- hole
- crystal wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W20/056—
-
- H10W20/023—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
-
- H10P50/692—
-
- H10P90/1906—
-
- H10P90/1908—
-
- H10P90/1924—
-
- H10W10/061—
-
- H10W10/181—
-
- H10W20/0234—
-
- H10W20/0242—
-
- H10W20/0261—
-
- H10W72/076—
-
- H10W72/01904—
-
- H10W72/0198—
-
- H10W72/351—
-
- H10W72/352—
-
- H10W72/59—
-
- H10W72/923—
-
- H10W72/934—
-
- H10W72/942—
-
- H10W72/952—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及微电子、半导体制造方法技术领域,具体而言,涉及一种半导体芯片、半导体晶圆及半导体晶圆的制造方法。所述半导体芯片包括:基底、基于所述基底制作的器件、贯穿所述基底的通孔、填充于所述通孔并与所述器件接触的导电材料以及制作于所述基底与所述器件相对一侧的背面金属层,所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。本发明提供的半导体芯片、半导体晶圆及半导体晶圆的制造方法减小了器件的接地电阻,并改善了有通孔结构的器件在工作状态下的散热问题。
Description
技术领域
本发明涉及微电子、半导体制造方法技术领域,具体而言,涉及一种半导体芯片、半导体晶圆及半导体晶圆的制造方法。
背景技术
氮化镓半导体材料具有禁带宽度大、电子饱和漂移速率高、击穿场强高、耐高温等显著优点,与第一代半导体硅和第二代半导体砷化镓相比,更适合于制作高温、高压、高频和大功率的电子器件,具有广阔的应用前景,已成为目前半导体行业研究的热点。
氮化镓高电子迁移率晶体管(HEMT)是利用AlGaN/GaN异质结处的二维电子气形成的一种氮化镓器件,可以应用于高频、高压和大功率的领域。在进行氮化镓器件的封装工艺时,为了提高器件增益,减小接地电阻,通常采用通孔结构。这种结构一般是通过刻蚀的方式从衬底背面引入通孔(衬底背面接地),该通孔贯穿衬底和氮化物半导体外延层,直至源极,然后用金属填充通孔,将源极和接地的衬底背面相连,以减少源极到地的电感。
目前氮化镓器件的通孔的位置分布主要有两种形式,一种形式是将通孔开设在金属PAD区域。该通孔的位置分布方式将通孔放在源极金属PAD区域,位于有源区的同侧。虽然降低了通孔对器件散热的影响。然而导致有源区电流整体流向相同、不分散,从而使有源区金属插指之间产生了互感;其次,增大了有源区内的源极到地的距离,即增大了源极的接地电阻,从而影响了器件的增益等性能。另一种形式是将该通孔开设在有源区的源极下方,使每个有源区内的源极通过通孔直接接地,减小了有源区内的源极到地的距离,从而减小了接地电阻。但是,该通孔的位置分布方式将通孔全部设置在有源区,由于有源区为器件热量集中产生的区域,通孔结构通常为中空结构,会破坏衬底的散热性能,将通孔全部设置在有源区,会很大程度地影响器件散热,限制器件功率设计。
发明内容
有鉴于此,本发明的目的在于提供一种半导体芯片、半导体晶圆及半导体晶圆的制造方法,以解决上述问题。
为实现上述目的,本发明提供如下技术方案:
一种半导体芯片,包括:
基底;
基于所述基底制作的器件;
贯穿所述基底的通孔;
填充于所述通孔并与所述器件接触的导电材料;
制作于所述基底与所述器件相对一侧的背面金属层,所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
优选地,所述导电材料的厚度为所述通孔的深度的50%~98%之间。
优选地,所述背面金属层包括背金金属层和种子金属层,所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述通孔,所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
优选地,所述背金金属层的厚度在2μm到10μm之间。
优选地,所述器件包括源极、栅极和漏极,所述导电材料与所述源极接触。
一种半导体晶圆,包括:
基底;
基于所述基底制作的多个器件;
贯穿所述基底的多个通孔;
填充于所述通孔并与所述器件接触的导电材料;
制作于所述基底与所述器件相对一侧的背面金属层,所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
优选地,所述导电材料的厚度为所述通孔的深度的50%~98%之间。
优选地,所述背面金属层包括背金金属层和种子金属层,所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述通孔,所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
优选地,所述器件包括源极、栅极和漏极,所述导电材料与所述源极接触。
一种半导体晶圆的制造方法,所述方法包括:
基于一基底制作多个器件;
从所述基底远离所述器件的一侧开设贯穿所述基底的多个通孔;
在所述通孔内充填导电材料,使所述导电材料与所述器件接触;
在所述基底远离所述器件的一侧形成背面金属层,使所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
优选地,在所述通孔内充填的导电材料的厚度为所述通孔的深度的50%~98%之间。
优选地,在所述基底远离所述器件的一侧形成背面金属层的步骤,包括:
在所述基底远离所述器件的一侧形成种子金属层,所述种子金属层覆盖所述通孔;
在所述种子金属层远离所述基底的一侧形成背金金属层,所述背金金属层覆盖所述种子金属层。
与现有技术相比,本发明提供的半导体芯片、半导体晶圆及半导体晶圆的制造方法,通过对器件、基底、通孔、导电材料及背面金属层的集成与巧妙设计,从而减小了器件的接地电阻,并改善了有通孔结构的器件在工作状态下的散热问题。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的半导体晶圆的平面结构示意图。
图2为本发明实施例提供的半导体晶圆沿图1中的A-A切线的剖面示意图。
图3为本发明实施例提供的半导体晶圆的制造方法的流程图。
图4-图13为本发明实施例半导体晶圆的制造方法各工艺流程步骤中分别制造所述半导体晶圆各组成部分的结构示意图。
图14为为本发明实施例提供的单个半导体芯片封装示意图。
图15为图3中步骤S103的子步骤的流程图。
图16为图3中步骤S105的子步骤的流程图。
图17为图3中步骤S106的子步骤的流程图。
图标:1-半导体晶圆;10-半导体芯片;20-划片道;11-基底;111-衬底片;112-外延层;12-器件;13-通孔;14-导电材料;15-背面金属层;151-种子金属层;152-背金金属层;201-粘合剂;200-衬底支撑片;210-掩膜层;220-图案化保护层;230-图案化掩膜层;240-腐蚀阻挡层;121-源极;122-栅极;123-漏极;300-焊锡;400-绝缘材料。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
请参阅图1,本发明实施例提供的一种半导体晶圆11,包括多个半导体芯片10以及间隔设置于相邻两个所述半导体芯片10之间的划片道20。优选地,本实施例中,所述多个半导体芯片10可在半导体晶圆1所在的平面上呈矩阵排列。本实施例中,任意相邻两个所述半导体芯片10之间设置一个或一段划片道20。在相同的延伸方向,相邻两个划片道20相互连接在一起。在不同延伸方向的相邻划片道20相互之间交叉设置。
图2是半导体晶圆1沿A-A切线的剖面示意图,图2中示出了3个半导体芯片10的剖面结构。所述半导体芯片10包括基底11、基于所述基底11制作的器件12、贯穿所述基底11的通孔13、填充于所述通孔13并与所述器件12接触的导电材料14以及制作于所述基底11与所述器件12相对一侧的背面金属层15。其中,所述背面金属层15与所述导电材料14接触以通过所述导电材料14与所述器件12电性连接。
优选地,所述基底11可以包括衬底片111和生长在衬底片111上的外延层112。衬底片111可由硅、蓝宝石、碳化硅、砷化镓中的其中一种材料形成,外延层112可由氮化镓和铝镓氮中的一种或者一种以上形成。所述器件12位于所述外延层112远离所述衬底片111的一侧,所述背面金属层15位于所述衬底片111远离所述外延层112的一侧,所述通孔13贯穿所述外延层112和所述衬底片111。其它实施例中,所述外延层112也可以省略,直接由所述衬底片111形成所述基底11。
优选地,所述器件12可以包括源极121、栅极122和漏极123,所述通孔13位于所述源极121的下方,填充于所述通孔13的导电材料14与所述源极121接触。优选地,所述器件12还可以包括源极PAD,所述通孔13位于所述源极PAD的下方,填充于所述通孔13的导电材料14可以与所述源极PAD接触。所述通孔13的横截面的形状可以是圆形、椭圆形等任意形状。所述通孔13的剖面的形状可以是梯形等任意形状。
所述导电材料14是导电、导热性能好的材料。优选地,所述导电材料14可以是,但不限于,铜、钛、镍、钨、铂和金等金属材料。其它实施例中,也可以使用氧化铟锡、氧化铟锌等导电的氧化物来替代。优选地,所述导电材料14与源极121金属为同一种金属。所述导电材料14的厚度为所述通孔13的深度的50%~98%之间,以避免了通孔13在全填充的情况下,无法缓解不同材料热膨胀系数不同引起的应力。
在一种实施方式中,所述背面金属层15可以包括背金金属层152和种子金属层151。所述种子金属层151位于所述基底11远离所述器件12的一侧并覆盖所述通孔13。所述种子金属层151与所述导电材料14接触,以通过所述导电材料14与所述器件12电性连接。优选地,所述种子金属层151可以是,但不限于,钛、镍、钨、铂和金中的至少一种材料制成的。所述背金金属层152位于所述种子金属层151远离所述基底11的一侧并覆盖所述种子金属层151。优选地,所述背金金属层152可以是,但不限于,金、铜、金锡合金中的至少一种材料制成的。所述背金金属层152的厚度在2μm到10μm之间。
请参阅图3,图3示出了本发明实施例中所述半导体晶圆1的制造方法的工艺流程图。所述半导体晶圆1的制造方法包括:步骤S101、步骤S102、步骤S103、步骤S104、步骤S105、步骤S106和步骤S107。下面结合图4至图13对该流程图进行详细的说明。所应说明的是,本发明所述的方法并不以图3以及以下所述的具体顺序为限制。应当理解,在其它实施例中,本发明所述的方法其中部分步骤的顺序可以根据实际需要相互交换,或者其中的部分步骤也可以省略或删除。
步骤S101,基于一基底11制作多个器件12,如图4所示。在一种实施方式中,可以首先在一衬底片111上生长外延层112以形成基底11,并在所述外延层112上制作多个器件12。具体地,可通过在所述基底11的一个表面通过光刻(photolithography)、沉积(Depositing)、刻蚀(etching)等工艺形成图案化的器件12。
步骤S102,将所述基底11设置有所述多个器件12的一侧贴附于衬底支撑片200,对所述衬底片111进行减薄、研磨及抛光等工艺,如图5所示。优选地,可使用粘合剂201(如光学胶OCA、OCR或者Wax等)进行贴附。所述衬底支撑片200可以由蓝宝石、玻璃、碳化硅以及硅片等材料制成。其中,所述基底11的衬底片111被减薄至50到200微米之间。在此厚度下,若基底11再单独进行后续的光刻、刻蚀、金属化等工艺,容易破碎。因此,本实施例中,首先把基底11贴附到衬底支撑片200上,然后再进行减薄等工艺,以防止基底11在制程中发生破碎。可以理解的是,在其它实施例中,在能保证基底11不破碎的条件下,该步骤S102也可以省略。
步骤S103,从所述基底11远离所述器件12的一侧开设贯穿所述基底11的多个通孔13。在具体实施时,步骤S103可以包括以下子步骤S1031、子步骤S1032、子步骤S1033和子步骤S1034。
子步骤S1031,在所述衬底片111远离所述衬底支撑片200的一侧形成掩膜层210,如图6所示。所述掩膜层210可通过溅射、电镀、沉积等方法形成。所述掩膜层210可以由镍、铝、二氧化硅、氮化硅中的其中一种或一种以上的组合物形成。
子步骤S1032,在所述掩膜层210上形成一层光刻胶,并使用一光刻板对所述光刻胶进行光照制程,形成图案化保护层220,如图7所示。其中,所述光刻板包括与所述通孔13对应的通光部。
子步骤S1033,去除所述掩膜层210未被所述保护层所遮挡的部分,形成图案化掩膜层230,暴露出所述衬底片111的一部分,如图8所示。
子步骤S1034,对所述衬底片111的所暴露部分进行刻蚀,形成贯穿所述基底11的多个通孔13,去除所述图案化掩膜层230,如图9所示。具体地,可采用RIE(Reactive Ionetching,反应离子刻蚀)、ICP(Inductively Coupled Plasma,电感耦合电浆刻蚀)、IBE(Ion Beam Etching,离子束刻蚀)、ERC等刻蚀设备对所述衬底片111的所暴露部分进行刻蚀。
步骤S104,在所述通孔13内充填导电材料14,使所述导电材料14与所述器件12接触,如图10所示。优选地,所述导电材料14为金属。优选地,所述导电材料14与源极121金属可以为同一种金属。所述导电材料14的厚度为所述通孔13的深度的50%~98%之间。
步骤S105,在所述基底11远离所述器件12的一侧形成背面金属层15,使所述背面金属层15与所述导电材料14接触以通过所述导电材料14与所述器件12电性连接,如图11所示。优选地,所述背面金属层15可以包括背金金属层152和种子金属层151。在具体实施时,步骤S105包括子步骤S1051和子步骤S1052。
子步骤S1051,在所述基底11远离所述器件12的一侧形成种子金属层151,使所述种子金属层151覆盖所述通孔13。
子步骤S1052,在所述种子金属层151远离所述基底11的一侧形成背金金属层152,所述背金金属层152覆盖所述种子金属层151。
步骤S106,腐蚀所述背面金属层15,以形成划片道20。在具体实施时,步骤S106包括子步骤S1061和子步骤S1062。
子步骤S1061,在所述背面金属层15远离所述基底11的一侧形成图案化的腐蚀阻挡层240,如图12所示。具体地,可首先在所述背面金属层15的上方通过涂覆方式形成一层光刻胶,如正性光阻或负性光阻。然后,对所述光刻胶进行光刻,形成所述图案化的腐蚀阻挡层240。其中,可对所述光刻胶进行光照和显影形成所述图案化的腐蚀阻挡层240。
子步骤S1062,对所述背面金属层15未被所述图案化的腐蚀阻挡层240所遮挡的部分进行腐蚀,以形成划片道20,去除所述图案化的腐蚀阻挡层240,如图13所示。
步骤S107,将所述衬底支撑片200移除,形成如图2所示的半导体晶圆1。在使用时,沿着所述半导体晶圆1的划片道20对所述半导体晶圆1进行划片,即可形成多个独立的半导体芯片10。
最后,如图14所示,还可以采用焊锡300及绝缘材料400对单个半导体芯片10进行封装。图14中,示出了器件12包括的源极121、栅极122以及漏极123。所应说明的是,在图2、图4至图13中,为了方便描述,仅示出了器件12。因此该器件12的具体结构并不以具体的图示为限制。
本发明提供的半导体芯片10、半导体晶圆1及半导体晶圆1的制造方法,通过对器件12、基底11、通孔13、导电材料14及背面金属层15的集成与巧妙设计,减小了器件12的接地电阻,并改善了有通孔13结构的器件12在工作状态下的散热问题。同时,避免了通孔13在全填充的情况下,无法缓解不同材料热膨胀系数不同引起的应力。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接。可以是机械连接,也可以是电性连接。可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中,还需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (12)
1.一种半导体芯片,其特征在于,包括:
基底;
基于所述基底制作的器件;
贯穿所述基底的通孔;
填充于所述通孔并与所述器件接触的导电材料;
制作于所述基底与所述器件相对一侧的背面金属层,所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
2.根据权利要求1所述的半导体芯片,其特征在于,所述导电材料的厚度为所述通孔的深度的50%~98%之间。
3.根据权利要求1所述的半导体芯片,其特征在于,所述背面金属层包括背金金属层和种子金属层,所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述通孔,所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
4.根据权利要求3所述的半导体芯片,其特征在于,所述背金金属层的厚度在2μm到10μm之间。
5.根据权利要求1-4任意一项所述的半导体芯片,其特征在于,所述器件包括源极、栅极和漏极,所述导电材料与所述源极接触。
6.一种半导体晶圆,其特征在于,包括:
基底;
基于所述基底制作的多个器件;
贯穿所述基底的多个通孔;
填充于所述通孔并与所述器件接触的导电材料;
制作于所述基底与所述器件相对一侧的背面金属层,所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
7.根据权利要求6所述的半导体晶圆,其特征在于,所述导电材料的厚度为所述通孔的深度的50%~98%之间。
8.根据权利要求6所述的半导体晶圆,其特征在于,所述背面金属层包括背金金属层和种子金属层,所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述通孔,所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
9.根据权利要求6-8任意一项所述的半导体晶圆,其特征在于,所述器件包括源极、栅极和漏极,所述导电材料与所述源极接触。
10.一种半导体晶圆的制造方法,其特征在于,所述方法包括:
基于一基底制作多个器件;
从所述基底远离所述器件的一侧开设贯穿所述基底的多个通孔;
在所述通孔内充填导电材料,使所述导电材料与所述器件接触;
在所述基底远离所述器件的一侧形成背面金属层,使所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电性连接。
11.根据权利要求10所述的半导体晶圆的制造方法,其特征在于,在所述通孔内充填的导电材料的厚度为所述通孔的深度的50%~98%之间。
12.根据权利要求10所述的半导体晶圆的制造方法,其特征在于,在所述基底远离所述器件的一侧形成背面金属层的步骤,包括:
在所述基底远离所述器件的一侧形成种子金属层,所述种子金属层覆盖所述通孔;
在所述种子金属层远离所述基底的一侧形成背金金属层,所述背金金属层覆盖所述种子金属层。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611209475.7A CN107068611A (zh) | 2016-12-23 | 2016-12-23 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
| JP2017535363A JP6526205B2 (ja) | 2016-12-23 | 2017-05-12 | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
| CN201780001095.0A CN107980171B (zh) | 2016-12-23 | 2017-05-12 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
| PCT/CN2017/084120 WO2018113171A1 (zh) | 2016-12-23 | 2017-05-12 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
| US15/669,780 US10985050B2 (en) | 2016-12-23 | 2017-08-04 | Semiconductor chip, semiconductor wafer and method for manufacturing semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611209475.7A CN107068611A (zh) | 2016-12-23 | 2016-12-23 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107068611A true CN107068611A (zh) | 2017-08-18 |
Family
ID=59624032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611209475.7A Pending CN107068611A (zh) | 2016-12-23 | 2016-12-23 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10985050B2 (zh) |
| JP (1) | JP6526205B2 (zh) |
| CN (1) | CN107068611A (zh) |
| WO (1) | WO2018113171A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370388A (zh) * | 2020-04-21 | 2020-07-03 | 江阴长电先进封装有限公司 | 一种芯片的封装结构及其封装方法 |
| CN111384034A (zh) * | 2018-12-29 | 2020-07-07 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及其制造方法 |
| WO2022111357A1 (zh) * | 2020-11-30 | 2022-06-02 | 华润微电子(重庆)有限公司 | GaN器件结构及其制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823601B (zh) * | 2021-01-29 | 2025-08-22 | 西安紫光国芯半导体股份有限公司 | 芯片单元、芯片组件和3d芯片 |
| EP4086945A4 (en) * | 2021-03-10 | 2023-04-05 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURE THEREOF |
| DE112022006617B4 (de) * | 2022-05-12 | 2025-12-04 | Wavepia Co., Ltd. | Halbleitervorrichtung |
| KR102605408B1 (ko) * | 2022-05-12 | 2023-11-23 | 주식회사 웨이브피아 | 반도체 장치 |
| WO2025104778A1 (ja) * | 2023-11-13 | 2025-05-22 | 三菱電機株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376368B1 (en) * | 1999-08-05 | 2002-04-23 | Samsung Electronics Co., Ltd. | Method of forming contact structure in a semiconductor device |
| CN104183499A (zh) * | 2014-08-13 | 2014-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
| US9142529B2 (en) * | 2013-01-31 | 2015-09-22 | Pixart Imaging Incorporation | Chip package with improved heat dissipation and manufacturing method thereof |
| CN106252388A (zh) * | 2016-04-08 | 2016-12-21 | 苏州能讯高能半导体有限公司 | 半导体晶圆及其制造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202940A (ja) * | 1987-02-18 | 1988-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3204007B2 (ja) * | 1994-12-19 | 2001-09-04 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US6326306B1 (en) * | 2001-02-15 | 2001-12-04 | United Microelectronics Corp. | Method of forming copper dual damascene structure |
| JP4248928B2 (ja) * | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
| JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
| JP5231733B2 (ja) * | 2006-11-27 | 2013-07-10 | パナソニック株式会社 | 貫通孔配線構造およびその形成方法 |
| JP5369612B2 (ja) * | 2008-10-28 | 2013-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5649357B2 (ja) * | 2010-07-30 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び製造方法 |
| US8749067B2 (en) * | 2010-08-18 | 2014-06-10 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and method for forming the same |
| JP5760394B2 (ja) * | 2010-11-05 | 2015-08-12 | 三菱電機株式会社 | ビアホールの製造方法およびビアホールを有する半導体素子の製造方法 |
| JP2013183060A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
| JP5970736B2 (ja) * | 2012-04-27 | 2016-08-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US9147610B2 (en) * | 2012-06-22 | 2015-09-29 | Infineon Technologies Ag | Monitor structures and methods of formation thereof |
| US9316695B2 (en) * | 2012-12-28 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9099442B2 (en) * | 2013-08-05 | 2015-08-04 | Micron Technology, Inc. | Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods |
| CN103943677B (zh) * | 2014-04-16 | 2016-08-17 | 中国科学院半导体研究所 | 一种芯片尺寸级氮化镓基晶体管及其制备方法 |
| US10079174B2 (en) * | 2014-04-30 | 2018-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite contact plug structure and method of making same |
| JP3199691U (ja) * | 2015-06-25 | 2015-09-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US20170104064A1 (en) * | 2015-10-09 | 2017-04-13 | Sanken Electric Co., Ltd. | Nitride semiconductor device with asymmetric electrode tips |
| US10217827B2 (en) * | 2016-05-11 | 2019-02-26 | Rfhic Corporation | High electron mobility transistor (HEMT) |
-
2016
- 2016-12-23 CN CN201611209475.7A patent/CN107068611A/zh active Pending
-
2017
- 2017-05-12 WO PCT/CN2017/084120 patent/WO2018113171A1/zh not_active Ceased
- 2017-05-12 JP JP2017535363A patent/JP6526205B2/ja active Active
- 2017-08-04 US US15/669,780 patent/US10985050B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376368B1 (en) * | 1999-08-05 | 2002-04-23 | Samsung Electronics Co., Ltd. | Method of forming contact structure in a semiconductor device |
| US9142529B2 (en) * | 2013-01-31 | 2015-09-22 | Pixart Imaging Incorporation | Chip package with improved heat dissipation and manufacturing method thereof |
| CN104183499A (zh) * | 2014-08-13 | 2014-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
| CN106252388A (zh) * | 2016-04-08 | 2016-12-21 | 苏州能讯高能半导体有限公司 | 半导体晶圆及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384034A (zh) * | 2018-12-29 | 2020-07-07 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及其制造方法 |
| CN111384034B (zh) * | 2018-12-29 | 2022-03-04 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及其制造方法 |
| CN111370388A (zh) * | 2020-04-21 | 2020-07-03 | 江阴长电先进封装有限公司 | 一种芯片的封装结构及其封装方法 |
| WO2022111357A1 (zh) * | 2020-11-30 | 2022-06-02 | 华润微电子(重庆)有限公司 | GaN器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018113171A1 (zh) | 2018-06-28 |
| US20180182663A1 (en) | 2018-06-28 |
| US10985050B2 (en) | 2021-04-20 |
| JP2019503580A (ja) | 2019-02-07 |
| JP6526205B2 (ja) | 2019-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068611A (zh) | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 | |
| CN106252310B (zh) | 半导体器件及其制造方法 | |
| TWI464900B (zh) | 光電半導體裝置 | |
| CN109671774B (zh) | 半导体器件及其制造方法 | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| JP2008258281A (ja) | 半導体装置およびその製造方法 | |
| JP2013501362A (ja) | アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ | |
| US10770574B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20130013820A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9490214B2 (en) | Semiconductor device and method of fabricating the same | |
| CN111916491A (zh) | 一种环形栅结构的高电子迁移率晶体管 | |
| CN111384034A (zh) | 半导体芯片、半导体晶圆及其制造方法 | |
| CN108336021A (zh) | GaN HEMT器件的通孔制备方法 | |
| JP2010027703A (ja) | 半導体装置およびその製造方法 | |
| JP5280611B2 (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
| CN114744024B (zh) | 一种半导体器件及其制备方法 | |
| CN107980171B (zh) | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 | |
| CN206332034U (zh) | GaN基肖特基二极管结构 | |
| WO2022111357A1 (zh) | GaN器件结构及其制备方法 | |
| CN116722047A (zh) | 功率器件 | |
| CN108447906A (zh) | 一种功率半导体器件及其制作方法 | |
| CN120456598B (zh) | 半导体器件及其制备方法 | |
| KR102064880B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN103311180A (zh) | 一种改善mmic功率放大器性能的芯片布局方法 | |
| US7608865B1 (en) | Club extension to a T-gate high electron mobility transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170818 |